Apunte de Electrónica Digital III

Nombre y apellido

24 de marzo de 2026

Índice

1. Descripción **3**
1.1. Introducción . . . 3
1.2. Características . . . 3
1.5. Diagrama de bloques . . . 4
1.6. Vista general de arquitectura . . . 5
1.7. Opciones de configuración del Cortex-M3 . . . 6
1.8. Sistema de memoria flash en chip . . . 6
1.9. Memoria SRAM en chip . . . 6

2. Mapeo de memoria del LPC1769 **7**
2.1. Mapa de memoria y direccionamiento de periféricos . . . 7
2.2. Mapa de memoria . . . 8
2.3. Direcciones de periféricos APB . . . 8
2.4. Remapeo de memoria . . . 10
2.5. Arbitraje AHB . . . 10
2.6. Excepciones de fallo de bus . . . 10

3. LPC17xx System control **11**
3.1. Resumen del bloque . . . 11
3.2. Pines asociados . . . 11
3.3. Mapa de registros . . . 11
3.4. Reset y diagnóstico de arranque . . . 11
3.5. Brown-out detection . . . 13
3.6. Interrupciones externas `EINT0..3` . . . 14
3.7. System Controls and Status register . . . 15

6. LPC17xx Nested Vectored Interrupt Controller (NVIC) **16**
6.1. Resumen del bloque . . . 16
6.2. Cómo leer este capítulo . . . 16
6.3. Fuentes de interrupción . . . 17
6.4. Remapeo de tabla vectorial . . . 18
6.5. Mapa de registros . . . 19
6.6. `ISER0` y `ISER1` . . . 19
6.7. `ICER0` y `ICER1` . . . 21
6.8. `ISPR0` y `ISPR1` . . . 23
6.9. `ICPR0` y `ICPR1` . . . 25

6.10. IABR0 y IABR1 . . . 27
6.11. IPR0 a IPR8 . . . 28
6.12. STIR . . . 31

7. Configuración de pines LPC17xx **32**
7.1. Configuración de pines LPC17xx . . . 32
7.1.1. Resumen de puertos . . . 32
7.1.2. Descripción de pines LPC17xx . . . 33
7.1.3. Señales de depuración, reset y alimentación . . . 36

8. Pin connect block LPC17xx **37**
8.1. Cómo leer este capítulo . . . 37
8.2. Descripción . . . 38
8.3. Valores de selección de función de pin . . . 38
8.4. Valores de selección del modo de pin . . . 39
8.5. Descripción de registros . . . 39
8.5.1. Pin Function Select register 0 (PINSEL0 - 0x4002 C000) . . . 40
8.5.2. Pin Function Select register 1 (PINSEL1 - 0x4002 C004) . . . 41
8.5.3. Pin Function Select register 2 (PINSEL2 - 0x4002 C008) . . . 41
8.5.4. Pin Function Select register 3 (PINSEL3 - 0x4002 C00C) . . . 42
8.5.5. Pin Function Select register 4 (PINSEL4 - 0x4002 C010) . . . 42
8.5.6. Pin Function Select register 7 (PINSEL7 - 0x4002 C01C) . . . 42
8.5.7. Pin Function Select register 9 (PINSEL9 - 0x4002 C024) . . . 43
8.5.8. Pin Function Select register 10 (PINSEL10 - 0x4002 C028) . . . 43
8.5.9. Pin Mode select register 0 (PINMODE0 - 0x4002 C040) . . . 43
8.5.10. Pin Mode select register 1 (PINMODE1 - 0x4002 C044) . . . 43
8.5.11. Pin Mode select register 2 (PINMODE2 - 0x4002 C048) . . . 44
8.5.12. Pin Mode select register 3 (PINMODE3 - 0x4002 C04C) . . . 44
8.5.13. Pin Mode select register 4 (PINMODE4 - 0x4002 C050) . . . 45
8.5.14. Pin Mode select register 7 (PINMODE7 - 0x4002 C05C) . . . 45
8.5.15. Pin Mode select register 9 (PINMODE9 - 0x4002 C064) . . . 45
8.5.16. Open Drain Pin Mode select register 0 (PINMODE_OD0 - 0x4002 C068) . . . 45
8.5.17. Open Drain Pin Mode select register 1 (PINMODE_OD1 - 0x4002 C06C) . . . 46
8.5.18. Open Drain Pin Mode select register 2 (PINMODE_OD2 - 0x4002 C070) . . . 47
8.5.19. Open Drain Pin Mode select register 3 (PINMODE_OD3 - 0x4002 C074) . . . 47
8.5.20. Open Drain Pin Mode select register 4 (PINMODE_OD4 - 0x4002 C078) . . . 48
8.5.21. I2C Pin Configuration register (I2CPADCFG - 0x4002 C07C) . . . 48

9. LPC17xx General Purpose Input/Output (GPIO) **48**
9.1. Configuración básica . . . 48
9.2. Features . . . 48
9.2.1. Puertos digitales . . . 48
9.2.2. Puertos digitales con interrupción . . . 49
9.3. Aplicaciones . . . 49
9.4. Descripción de pines . . . 50
9.5. Descripción de registros . . . 50
9.5.1. GPIO port Direction register FIOxDIR . . . 51
9.5.2. GPIO port output Set register FIOxSET . . . 53

9.5.3. GPIO port output Clear register `FIOxCLR` 55
9.5.4. GPIO port Pin value register `FIOxPIN` 57
9.5.5. Fast GPIO port Mask register `FIOxMASK` 59
9.5.6. GPIO interrupt registers 61
9.6. GPIO usage notes 63
9.6.1. Example: instantaneous output of 0s and 1s on a GPIO port 63
9.6.2. Writing to `FIOSET`/`FIOCLR` vs. `FIOPIN` 64

1. Descripción

1.1. Introducción

Este documento corresponde al apunte de la materia Electrónica Digital III y está centrado en el estudio del microprocesador LPC1769, basado en la arquitectura ARM Cortex-M3. Está pensado para aplicaciones embebidas y requiere un alto nivel de integración y bajo nivel de disipación de energía.

1.2. Características

- CPU ARM Cortex-M3 de hasta 120 MHz con soporte de interrupciones (NVIC) y bajo consumo.
- Hasta 512 KB de flash y 64 KB de RAM, con aceleración para acceso rápido a código y datos.
- Periféricos de comunicación completos: Ethernet, USB 2.0 OTG, CAN, UART, SPI, SSP, I2C e I2S.
- Interfaces analógicas integradas: ADC de 12 bits, DAC de 10 bits y sensores/monitores internos.
- Temporización y control: timers de 32 bits, PWM, RTC de bajo consumo y watchdog.
- Entradas/salidas versátiles: GPIO de alta velocidad, captura/comparación y codificador en cuadratura.
- Enfoque en eficiencia energética con modos Sleep, Deep-sleep, Power-down y Deep power-down.
- Soporte de depuración y trazado: JTAG/SWD, ETM y emulación en tiempo real.
- Reloj flexible: oscilador interno/externo, PLL y *clock output* para supervisión del sistema.
- Encapsulados LQFP y BGA compactos, orientados a aplicaciones embebidas industriales.

1.5. Diagrama de bloques



Figura 1: Diagrama de bloques simplificado del LPC1769.

1.6. Vista general de arquitectura



Figura 2: Diagrama de bloques detallado con matriz AHB multicapa.

- **Buses del núcleo ARM Cortex-M3:** El procesador usa tres buses AHB-Lite (*Advanced High-performance Bus*): un bus de sistema y dos buses rápidos, **I-code** (instrucciones) y **D-code** (datos). Esta separación permite ejecutar accesos simultáneos cuando apuntan a periféricos distintos.
- **Matriz AHB multicapa:** El LPC17xx integra una matriz AHB multicapa que conecta los

maestros de bus (CPU, DMA, Ethernet, USB, etc.) con distintos puertos esclavos. Así, varios accesos pueden ocurrir en paralelo y se mejora el rendimiento global.

- **Conexión de periféricos APB:** Los periféricos APB (*Advanced Peripheral Bus*) se enlazan mediante dos buses APB conectados a puertos esclavos separados de la matriz AHB. Esto reduce colisiones entre CPU y DMA (Acceso Directo a Memoria).
- **Búfer de escritura APB:** Los puentes APB almacenan escrituras en búfer, permitiendo que la CPU o el DMA continúen su ejecución sin esperar a que cada escritura finalice.

1.7. Opciones de configuración del Cortex-M3

- **Técnicas de segmentación (pipeline):** El núcleo aplica pipeline para mantener activos los bloques de procesamiento y memoria. En condiciones normales, mientras una instrucción se ejecuta, la siguiente se decodifica y una tercera se busca en memoria.
- **Versión del núcleo:** Los LPC17xx usan la versión **r2p0** del Cortex-M3, que integra opciones de sistema configurables:
  - **NVIC (Nested Vectored Interrupt Controller):** controlador de interrupciones con temporizador SysTick.
  - **WIC (Wakeup Interrupt Controller):** habilita un despertar más eficiente desde modos de bajo consumo.
  - **MPU (Memory Protection Unit):** unidad de protección de memoria incorporada.
  - **ROM Table:** expone a herramientas externas las direcciones de componentes de depuración.
- **Opciones de depuración (Debug):** La CPU incorpora funciones configurables para diagnóstico y depuración de fallas, también asociadas al conjunto de opciones r2p0.

1.8. Sistema de memoria flash en chip

- **Capacidad:** El LPC17xx integra hasta **512 kB de memoria flash** en el propio chip.
- **Rendimiento:** Incluye un **acelerador de flash** que mejora el acceso cuando trabaja junto con los buses rápidos AHB-Lite.
- **Uso:** La flash puede utilizarse tanto para **código** como para **datos**, aportando flexibilidad en aplicaciones embebidas.
- **Programación y actualización:** Puede programarse *in-system* por puerto serie, y la propia aplicación puede **borrar/programar flash en ejecución**, facilitando actualizaciones de firmware en campo y almacenamiento de datos.

1.9. Memoria SRAM en chip

- **32 kB de SRAM local:** conectada directamente a los buses locales de la CPU (I-code/D-code), lo que permite acceso de alta velocidad.
- **32 kB de SRAM AHB:** organizada en dos bloques de 16 kB y conectada al bus periférico AHB.

2. Mapeo de memoria del LPC1769

2.1. Mapa de memoria y direccionamiento de periféricos

Cuadro 1: Uso de memoria y regiones del LPC1769

Rango de direcciones	**Uso general**	**Detalle de región y descripción**
`0x0000 0000` a `0x1FFF FFFF`	Memoria no volátil en chip	0x0000 0000 – 0x0007 FFFF: para LPC1769 con 512 kB de memoria flash.
	SRAM en chip	0x1000 0000 – 0x1000 7FFF: 32 kB de SRAM local.
	Boot ROM	0x1FFF 0000 – 0x1FFF 1FFF: 8 kB de Boot ROM con servicios de flash.
`0x2000 0000` a `0x3FFF FFFF`	SRAM en chip (uso típico de datos periféricos)	0x2007 C000 – 0x2007 FFFF: banco AHB SRAM 0 (16 kB), presente en dispositivos con 32 kB o 64 kB de SRAM total.
	SRAM en chip (uso típico de datos periféricos)	0x2008 0000 – 0x2008 3FFF: banco AHB SRAM 1 (16 kB), presente en dispositivos con 64 kB de SRAM total.
	GPIO	0x2009 C000 – 0x2009 FFFF: registros GPIO.
`0x4000 0000` a `0x5FFF FFFF`	Periféricos APB	0x4000 0000 – 0x4007 FFFF: periféricos APB0, hasta 32 bloques de 16 kB cada uno.
	Periféricos APB	0x4008 0000 – 0x400F FFFF: periféricos APB1, hasta 32 bloques de 16 kB cada uno.
	Periféricos AHB	0x5000 0000 – 0x501F FFFF: controlador DMA, interfaz Ethernet e interfaz USB.
`0xE000 0000` a `0xE00F FFFF`	Bus de periféricos privados del Cortex-M3	0xE000 0000 – 0xE00F FFFF: funciones del Cortex-M3, incluido NVIC y temporizador SysTick.

2.2. Mapa de memoria



Figura 3: Mapa de memoria del sistema LPC17xx.

2.3. Direcciones de periféricos APB

En esta sección se resume el mapeo de direcciones base de los periféricos conectados a los buses **APB0** y **APB1**. Cada bloque APB ocupa un espacio de **16 kB** y, en general, los registros de cada periférico no utilizan todo ese rango. Por este motivo, en varios casos aparecen direcciones *aliasadas* o repetidas dentro del mismo bloque de 16 kB.

Cuadro 2: Periféricos APB0 y direcciones base

Periférico APB0	**Dirección base**	**Nombre del periférico**
0	0x4000 0000	Watchdog timer (WDT)
1	0x4000 4000	Timer 0
2	0x4000 8000	Timer 1
3	0x4000 C000	UART0
4	0x4001 0000	UART1
5	0x4001 4000	Reservado
6	0x4001 8000	PWM1
7	0x4001 C000	I^2C0
8	0x4002 0000	SPI
9	0x4002 4000	RTC
10	0x4002 8000	Interrupciones GPIO
11	0x4002 C000	Pin connect block
12	0x4003 0000	SSP1
13	0x4003 4000	ADC
14	0x4003 8000	CAN Acceptance Filter RAM
15	0x4003 C000	CAN Acceptance Filter Registers
16	0x4004 0000	CAN Common Registers
17	0x4004 4000	CAN Controller 1
18	0x4004 8000	CAN Controller 2
19 a 22	0x4004 C000 a 0x4005 8000	Reservado
23	0x4005 C000	I^2C1
24 a 31	0x4006 0000 a 0x4007 C000	Reservado

Cuadro 3: Periféricos APB1 y direcciones base

Periférico APB1	**Dirección base**	**Nombre del periférico**
0	0x4008 0000	Reservado
1	0x4008 4000	Reservado
2	0x4008 8000	SSP0
3	0x4008 C000	DAC
4	0x4009 0000	Timer 2
5	0x4009 4000	Timer 3
6	0x4009 8000	UART2
7	0x4009 C000	UART3
8	0x400A 0000	I^2C2
9	0x400A 4000	Reservado
10	0x400A 8000	I^2S
11	0x400A C000	Reservado
12	0x400B 0000	Repetitive interrupt timer
13	0x400B 4000	Reservado
14	0x400B 8000	Motor control PWM
15	0x400B C000	Quadrature Encoder Interface
16 a 30	0x400C 0000 a 0x400F 8000	Reservado
31	0x400F C000	System control

2.4. Remapeo de memoria

El Cortex-M3 permite **remapear la tabla de vectores de interrupción** a distintas ubicaciones del mapa de memoria mediante el *Vector Table Offset Register* (VTOR). Esto facilita ubicar la tabla en la región más conveniente para la aplicación (por ejemplo, en flash o SRAM).

Además, tras un **reinicio por hardware**, la **Boot ROM** se mapea temporalmente en la dirección 0x0000 0000. En condiciones normales este comportamiento es transparente para el usuario; sin embargo, si un depurador detiene la ejecución inmediatamente después del reset, debe corregir ese mapeo para continuar con la depuración esperada.

2.5. Arbitraje AHB

La matriz AHB multicapa resuelve los accesos concurrentes de los distintos maestros del sistema mediante prioridades predefinidas. Por defecto, la **máxima prioridad** corresponde al bus de datos **D-code** del Cortex-M3, la **segunda prioridad** al bus de instrucciones **I-code**, y la **prioridad más baja** se comparte entre el resto de los maestros del sistema.

2.6. Excepciones de fallo de bus

El LPC17xx genera una **excepción de fallo de bus** cuando un programa intenta acceder a una dirección ubicada en una región de memoria **reservada o no asignada**. Estas regiones corresponden a zonas del mapa de memoria que no están implementadas en un modelo específico del chip.

3. LPC17xx System control

3.1. Resumen del bloque

- Reune funciones globales del microcontrolador que no pertenecen a un periférico puntual.
- El capítulo concentra cuatro áreas: **reset**, **brown-out detection**, **interrupciones externas** y **flags/controles de sistema**.
- Los registros clave del bloque son `EXTINT`, `EXTMODE`, `EXTPOLAR`, `RSID` y `SCS`.

3.2. Pines asociados

Cuadro 4: Pines asociados al bloque System control (Table 6)

Pin	Dirección	Descripción
`EINT0`	Input	Interrupción externa 0. Puede ser sensible a nivel o flanco y puede despertar al procesador desde *Sleep*, *Deep-sleep* o *Power-down*.
`EINT1`	Input	Interrupción externa 1 con el mismo modelo funcional que `EINT0`.
`EINT2`	Input	Interrupción externa 2 con capacidad de wake-up.
`EINT3`	Input	Interrupción externa 3 con capacidad de wake-up.
`RESET`	Input	Reset externo activo en bajo. Lleva puertos y periféricos a su estado por defecto y reinicia la ejecución desde `0x0000 0000`.

3.3. Mapa de registros

Nota técnica Todos los registros del bloque están alineados a palabra. En tablas con reset `0x0`/`0x00`, ese valor refleja solo los bits usados; los bits reservados no tienen contenido definido.

Cuadro 5: Resumen de registros del bloque System control (Table 7)

Registro	Descripción	Acceso	Reset	Dirección
`EXTINT`	Flags de interrupciones externas `EINT0..3`.	R/W	`0x0`	`0x400F C140`
`EXTMODE`	Selecciona sensibilidad por nivel o por flanco para cada `EINT`.	R/W	`0x0`	`0x400F C148`
`EXTPOLAR`	Define polaridad o flanco activo para cada `EINT`.	R/W	`0x0`	`0x400F C14C`
`RSID`	Informa cuál fue la fuente del último reset.	R/W	ver tabla	`0x400F C180`
`SCS`	Control y estado del oscilador principal.	R/W / RO	`0x0`	`0x400F C1A0`

3.4. Reset y diagnóstico de arranque

- El LPC17xx reconoce cuatro fuentes de reset: **reset externo por pin `RESET`**, **reset por Watchdog**, **Power-On Reset (POR)** y **Brown-Out Detect (BOD)**.

- El **reset externo** ocurre cuando el pin `RESET`, que es una entrada Schmitt trigger, se fuerza a nivel bajo.
- El **reset por Watchdog** ocurre cuando vence el temporizador watchdog y el bit `WDTRESET` está configurado para que el timeout produzca reinicio.
- El **Power-On Reset (POR)** ocurre durante el encendido o cuando la tensión cae al nivel en el que la lógica de POR toma el control del reset global.
- El **Brown-Out Detect (BOD)** genera reset cuando `VDD(REG)(3V3)` cae por debajo del umbral de reset del detector de brown-out.
- Ante cualquiera de estas fuentes de reset externas al núcleo Cortex-M3, arranca el *Internal RC Oscillator*, la señal de reset se sincroniza con ese clock y el reset interno permanece activo hasta que la fuente externa se libera, el oscilador está estable, transcurre un conteo fijo y la flash termina su inicialización.
- Luego corren en paralelo dos secuencias: el *IRC wake-up timer* de 2 bits, que habilita el inicio del código de arranque en ROM, y el temporizador de wake-up de flash de 9 bits, que genera el tiempo de arranque e inicializa el acelerador de flash.
- Cuando el reset interno se libera, la CPU comienza a ejecutar desde `0x0000 0000`, inicialmente con el vector de reset mapeado desde el *Boot Block* y con registros de procesador y periféricos ya llevados a valores predeterminados.



Figura 4: Lógica de reset y *wake-up timer* del bloque System control (Fig 4).

Secuencia práctica de arranque

1. Sube la tensión `VDD(REG)(3V3)` hasta superar el umbral válido de operación.
2. Ante una fuente de reset, el primer clock que arranca es el *Internal RC Oscillator* (IRC), que es la fuente de clock por defecto después de encendido o reset.
3. Cuando el IRC ya está estable, la lógica interna sincroniza la señal de reset con ese clock.
4. Desde la liberación sincronizada del reset corren en paralelo el *IRC wake-up timer* y el temporizador de arranque de la flash.
5. Cuando la flash ya está lista para ser accedida, comienza la lectura desde memoria y se ejecuta el código de arranque en ROM.
6. Al terminar el *boot code*, el procesador pasa a ejecutar el *user code*. Recién después, si el firmware lo decide, puede habilitar el oscilador principal y conmutar la fuente de clock en el capítulo 4.

Cuadro 6: Reset Source Identification register `RSID` (Table 8)

Bit	Símbolo	Descripción	Reset
`0`	`POR`	Se activa con *Power-On Reset*. Tiene prioridad fuerte: al activarse limpia los demás bits, salvo que otra fuente siga presente después de liberarse el POR.	ver texto
`1`	`EXTR`	Indica reset por pin `RESET`. Solo se limpia por software o por POR.	ver texto
`2`	`WDTR`	Indica reset originado por *Watchdog timeout* con `WDTRESET=1`. Solo se limpia por software o por POR.	ver texto
`3`	`BODR`	Indica que `VDD(REG)(3V3)` cayó por debajo del umbral de reset del BOD. Su interpretación depende de cómo cayó y se recuperó la alimentación.	ver texto
`31:4`	—	Reservado. No escribir unos en bits reservados.	NA

Nota técnica `RSID` conviene leerse al inicio del firmware, antes de limpiarlo, si se quiere registrar la causa del reinicio. En particular, `BODR` solo indica si `VDD(REG)(3V3)` cayó por debajo del umbral BOD cuando ocurre un reset con `POR=0`.

3.5. Brown-out detection

- El **BOD** monitorea `VDD(REG)(3V3)` con dos umbrales.
- Primer nivel: genera una señal hacia el NVIC cuando la tensión cae por debajo del umbral de interrupción (típicamente `2.2 V`); si esa interrupción no está habilitada, el evento puede vigilarse leyendo el *Raw Interrupt Status Register*.
- Segundo nivel: fuerza reset cuando la tensión cae por debajo del umbral de reset (típicamente `1.85 V`).
- El objetivo práctico es evitar operación no confiable y proteger la flash frente a baja tensión.

Nota técnica Un *brown-out* transitorio puede sacar al dispositivo de *Power-down* sin dejar un flag de wake-up tan evidente como otros eventos. Si no aparece otra causa latcheada, ese despertar puede atribuirse a BOD.

3.6. Interrupciones externas `EINT0..3`

- Cada línea `EINT` puede configurarse como sensible a **nivel** o **flanco**.
- En modo nivel, `EXTPOLAR` elige activo en alto o en bajo.
- En modo flanco, `EXTPOLAR` elige subida o bajada.
- Las interrupciones externas también pueden actuar como fuente de wake-up desde *Power-down*.



Fig 6. External interrupt logic

Figura 5: Lógica interna de `EINTi` y relación con `EXTINT`, NVIC y wake-up (Fig 6).

Cuadro 7: External interrupt registers (Table 9)

Registro	Función	Acceso	Reset	Dirección
`EXTINT`	Flags de interrupción para `EINT0..3`.	R/W	`0x00`	`0x400F C140`
`EXTMODE`	Selecciona sensibilidad por nivel o por flanco.	R/W	`0x00`	`0x400F C148`
`EXTPOLAR`	Selecciona nivel alto/bajo o flanco ascendente/descendente.	R/W	`0x00`	`0x400F C14C`

Cuadro 8: External Interrupt Flag register `EXTINT` (Table 10)

Bit	Símbolo	Descripción	Reset
0	`EINT0`	Flag de evento para `EINT0`. En modo nivel se mantiene activo mientras el pin permanezca en su estado activo. En modo flanco se activa cuando ocurre el flanco seleccionado. Se limpia escribiendo `1` en el bit, salvo que el pin siga activo en modo nivel.	0
1	`EINT1`	Igual que el bit anterior, aplicado a `EINT1`.	0
2	`EINT2`	Igual que el bit anterior, aplicado a `EINT2`.	0
3	`EINT3`	Igual que el bit anterior, aplicado a `EINT3`.	0
31:4	—	Reservado.	NA

Cuadro 9: External Interrupt Mode register `EXTMODE` (Table 11)

Bit	Símbolo	Valor / Descripción	Reset
0	`EXTMODE0`	`0`: `EINT0` sensible a nivel. `1`: `EINT0` sensible a flanco.	0
1	`EXTMODE1`	`0`: `EINT1` sensible a nivel. `1`: `EINT1` sensible a flanco.	0
2	`EXTMODE2`	`0`: `EINT2` sensible a nivel. `1`: `EINT2` sensible a flanco.	0
3	`EXTMODE3`	`0`: `EINT3` sensible a nivel. `1`: `EINT3` sensible a flanco.	0
31:4	—	Reservado.	NA

Cuadro 10: External Interrupt Polarity register `EXTPOLAR` (Table 12)

Bit	Símbolo	Valor / Descripción	Reset
0	`EXTPOLAR0`	`0`: `EINT0` activo en bajo o por flanco descendente. `1`: `EINT0` activo en alto o por flanco ascendente.	0
1	`EXTPOLAR1`	`0`: `EINT1` activo en bajo o por flanco descendente. `1`: `EINT1` activo en alto o por flanco ascendente.	0
2	`EXTPOLAR2`	`0`: `EINT2` activo en bajo o por flanco descendente. `1`: `EINT2` activo en alto o por flanco ascendente.	0
3	`EXTPOLAR3`	`0`: `EINT3` activo en bajo o por flanco descendente. `1`: `EINT3` activo en alto o por flanco ascendente.	0
31:4	—	Reservado.	NA

Nota técnica Cuando se cambia `EXTMODE` o `EXTPOLAR`, el datasheet indica deshabilitar antes la interrupción en el NVIC y escribir `1` en el bit correspondiente de `EXTINT` antes de volver a habilitarla. Si no se hace, pueden aparecer interrupciones espurias o fallas al reingresar a *Power-down*.

3.7. System Controls and Status register

- `SCS` agrupa bits de control y estado del oscilador principal.
- Como el LPC17xx arranca siempre con el *Internal RC Oscillator*, el oscilador principal solo se inicia por pedido explícito de software.
- Antes de usarlo como fuente de clock debe seleccionarse el rango de frecuencia y esperarse a que `OSCSTAT` indique estabilidad.

- `OSCEN=1` solo produce el arranque real del oscilador si la circuitería externa correcta está conectada a `XTAL1` y `XTAL2`.

Cuadro 11: System Controls and Status register `SCS` (Table 13)

Bit	Símbolo	Valor / Descripción	Acceso	Reset
`3:0`	—	Reservado.	NA	NA
`4`	`OSCRANGE`	`0`: rango de `1 MHz` a `20 MHz`. `1`: rango de `15 MHz` a `25 MHz`.	R/W	`0`
`5`	`OSCEN`	`0`: oscilador principal deshabilitado. `1`: oscilador principal habilitado.	R/W	`0`
`6`	`OSCSTAT`	`0`: el oscilador principal todavía no está listo. `1`: el oscilador principal está estable y listo para usarse.	RO	`0`
`31:7`	—	Reservado.	NA	NA

Uso práctico La secuencia típica es: configurar `OSCRANGE`, habilitar `OSCEN`, esperar `OSCSTAT=1` y recién después conmutar la fuente de clock en el capítulo 4.

6. LPC17xx Nested Vectored Interrupt Controller (NVIC)

6.1. Resumen del bloque

- El `NVIC` es parte integral del núcleo ARM Cortex-M3 y centraliza la atención de excepciones del sistema e interrupciones de periféricos.
- En el LPC17xx soporta **35 interrupciones vectorizadas**, **32 niveles de prioridad programables**, **tabla vectorial reubicable**, **NMI** y **disparo de IRQ por software**.
- Los registros clave del bloque son `ISER0/1`, `ICER0/1`, `ISPR0/1`, `ICPR0/1`, `IABR0/1`, `IPR0..8` y `STIR`.

Nota técnica En jerarquía conceptual, **Reset** queda por encima de todo, luego **NMI**, luego **HardFault** y después el resto de excepciones configurables e `IRQ` normales. `IRQ` significa *Interrupt Request*: una solicitud de interrupción periférica ordinaria manejada por el `NVIC`. `NMI` es una excepción especial no enmascarable, no una `IRQ` periférica común.

6.2. Cómo leer este capítulo

- **Interrupt ID:** número lógico de la `IRQ` periférica dentro del `NVIC`.
- **Exception Number:** posición de esa `IRQ` dentro de la tabla completa de excepciones del Cortex-M3. Para las `IRQ` externas del LPC17xx, empieza en `16`.
- **Vector Offset:** desplazamiento en bytes de la entrada dentro de la tabla vectorial. En práctica, `Vector Offset = Exception Number * 4`.
- La tabla vectorial no guarda el código del handler sino la **dirección** de entrada del handler. Cuando una excepción o `IRQ` es aceptada, el núcleo lee esa dirección y salta a ella.

Estados de una interrupción

- **enabled:** la línea está habilitada para ser atendida por el `NVIC`.
- **pending:** existe una solicitud de atención esperando turno.
- **active:** la interrupción ya fue aceptada por el núcleo y su `ISR` está siendo atendida o forma parte del contexto activo anidado.

Nota técnica En flujo normal, el firmware suele habilitar la `IRQ` y limpiar la **causa real** en el periférico dentro de la `ISR`. El estado `active` lo maneja automáticamente el Cortex-M3/`NVIC`. El estado `pending` puede originarse por hardware o forzarse por software con `ISPR`. Si una `ISR` de mayor prioridad preempta a otra, la primera no "vuelve" a `pending`: queda suspendida y luego se retoma.

6.3. Fuentes de interrupción

Cuadro 12: Conexión de fuentes de interrupción al Vectored Interrupt Controller (Table 50)

Interrupt ID	Exception Number	Vector Offset	Función	Flag(s)
0	16	`0x40`	`WDT`	Interrupción de watchdog (`WDINT`).
1	17	`0x44`	`Timer 0`	Match 0–1 (`MR0`, `MR1`).
2	18	`0x48`	`Timer 1`	Match 0–2 (`MR0`, `MR1`, `MR2`); Capture 0–1 (`CR0`, `CR1`).
3	19	`0x4C`	`Timer 2`	Match 0–3; Capture 0–1.
4	20	`0x50`	`Timer 3`	Match 0–3; Capture 0–1.
5	21	`0x54`	`UART0`	`RLS`, `THRE`, `RDA`, `CTI`, `ABEO`, `ABTO`.
6	22	`0x58`	`UART1`	`RLS`, `THRE`, `RDA`, `CTI`, cambio de control de módem, `ABEO`, `ABTO`.
7	23	`0x5C`	`UART2`	`RLS`, `THRE`, `RDA`, `CTI`, `ABEO`, `ABTO`.
8	24	`0x60`	`UART3`	`RLS`, `THRE`, `RDA`, `CTI`, `ABEO`, `ABTO`.
9	25	`0x64`	`PWM1`	Match 0–6 de `PWM1`; Capture 0–1 de `PWM1`.
10	26	`0x68`	`I2C0`	`SI` (cambio de estado).
11	27	`0x6C`	`I2C1`	`SI` (cambio de estado).
12	28	`0x70`	`I2C2`	`SI` (cambio de estado).
13	29	`0x74`	`SPI`	`SPIF` (flag de interrupción SPI), `MODF` (modo fault).
14	30	`0x78`	`SSP0`	`Tx FIFO half empty`, `Rx FIFO half full`, `Rx Timeout`, `Rx Overrun`.
15	31	`0x7C`	`SSP1`	`Tx FIFO half empty`, `Rx FIFO half full`, `Rx Timeout`, `Rx Overrun`.
16	32	`0x80`	`PLL0 (Main PLL)`	Lock de `PLL0` (`PLOCK0`).
17	33	`0x84`	`RTC`	Incremento de contador (`RTCCIF`).
18	34	`0x88`	`External Interrupt`	Interrupción externa 0 (`EINT0`).
19	35	`0x8C`	`External Interrupt`	Interrupción externa 1 (`EINT1`).
20	36	`0x90`	`External Interrupt`	Interrupción externa 2 (`EINT2`).
21	37	`0x94`	`External Interrupt`	`RTCALF` e interrupción externa 3 (`EINT3`). Nota: `EINT3` comparte canal con interrupciones GPIO.
22	38	`0x98`	`ADC`	Fin de conversión del convertidor A/D.
23	39	`0x9C`	`BOD`	Detección de *brown-out*.
24	40	`0xA0`	`USB`	`USB_INT_REQ_LP`, `USB_INT_REQ_HP`, `USB_INT_REQ_DMA`.
25	41	`0xA4`	`CAN`	`CAN Common`, `CAN0 Tx`, `CAN0 Rx`, `CAN1 Tx`, `CAN1 Rx`.
26	42	`0xA8`	`GPDMA`	`IntStatus` de canal DMA 0, `IntStatus` de canal DMA 1, `irq`, `dmareq1`, `dmareq2`.
27	43	`0xAC`	`I2S`	Interrupción del bloque `I2S`.

Interrupt ID	Exception Number	Vector Offset	Función	Flag(s)
28	44	0xB0	Ethernet	WakeupInt, SoftInt, TxDoneInt, TxFinishedInt, TxErrorInt, TxUnderrunInt, RxDoneInt, RxFinishedInt, RxErrorInt, RxOverrunInt.
29	45	0xB4	Repetitive Interrupt Timer	RITINT.
30	46	0xB8	Motor Control PWM	IPER[2:0], IPW[2:0], ICAP[2:0], FES.
31	47	0xBC	Quadrature Encoder	INX_Int, TIM_Int, VELC_Int, DIR_Int, ERR_Int, ENCLK_Int, POS0_Int, POS1_Int, POS2_Int, REV_Int, POS0REV_Int, POS1REV_Int, POS2REV_Int.
32	48	0xC0	PLL1 (USB PLL)	Lock de PLL1 (PLOCK1).
33	49	0xC4	USB Activity Interrupt	USB_NEED_CLK.
34	50	0xC8	CAN Activity Interrupt	CAN1WAKE, CAN2WAKE.

Nota técnica La Table 50 no enumera NMI como una IRQ periférica normal porque NMI es una excepción especial del Cortex-M3. Si se usa desde señal externa, debe conectarse la función NMI al pin P2.10 / EINT0n / NMI; con esa función activa, un nivel lógico alto en el pin dispara la NMI.

6.4. Remapeo de tabla vectorial

- El Cortex-M3 permite reubicar la tabla de vectores en otra dirección del mapa de memoria mediante VTOR (*Vector Table Offset Register*).
- La tabla puede ubicarse en el primer **1 GB** del espacio de direcciones del Cortex-M3.
- En la familia LPC17xx debe alinearse a **256 palabras** (**1024 bytes**).
- Desde el punto de vista práctico, VTOR define la **base** desde la cual el núcleo lee las direcciones de handlers.

Nota técnica La tabla vectorial no contiene el código del handler sino la **dirección** de entrada del handler. Si el firmware mueve VTOR, la nueva tabla debe existir realmente en esa memoria y tener entradas válidas; de lo contrario, el núcleo saltará a direcciones erróneas cuando ocurra una excepción o una IRQ.

Uso práctico Los usos más comunes de VTOR son **bootloaders**, esquemas con **tabla vectorial en SRAM** y configuraciones donde el flujo de arranque necesita cambiar qué imagen de firmware atiende las interrupciones.

Cuadro 13: Ejemplos de remapeo de tabla vectorial a partir de VTOR

Ubicación	Valor en VTOR	Interpretación
SRAM local	0x1000 0000	La tabla queda al comienzo de la SRAM local. El bit 29 vale 0; en la explicación de ARM esto cae en "code space", aunque en la práctica conviene pensarlo como parte de la dirección.
AHB SRAM	0x2007 C000	La tabla queda al comienzo de la AHB SRAM. El bit 29 vale 1; ARM lo describe como "SRAM space", pero para firmware conviene tratarlo simplemente como base de dirección.

6.5. Mapa de registros

Cuadro 14: Mapa de registros del NVIC (Table 51)

Name	Description	Access	Reset	Address
`ISER0` a `ISER1`	Registros de *Interrupt Set-Enable*. Permiten habilitar interrupciones y leer el estado de habilitación de funciones periféricas específicas.	R/W	0	`ISER0 - 0xE000 E100`; `ISER1 - 0xE000 E104`.
`ICER0` a `ICER1`	Registros de *Interrupt Clear-Enable*. Permiten deshabilitar interrupciones y leer el estado de habilitación de funciones periféricas específicas.	R/W	0	`ICER0 - 0xE000 E180`; `ICER1 - 0xE000 E184`.
`ISPR0` a `ISPR1`	Registros de *Interrupt Set-Pending*. Permiten cambiar el estado de la interrupción a `pending` y leer el estado de pendiente para funciones periféricas específicas.	R/W	0	`ISPR0 - 0xE000 E200`; `ISPR1 - 0xE000 E204`.
`ICPR0` a `ICPR1`	Registros de *Interrupt Clear-Pending*. Permiten cambiar el estado de la interrupción a "not pending" y leer el estado de pendiente para funciones periféricas específicas.	R/W	0	`ICPR0 - 0xE000 E280`; `ICPR1 - 0xE000 E284`.
`IABR0` a `IABR1`	Registros de *Interrupt Active Bit*. Permiten leer el estado activo actual para funciones periféricas específicas.	RO	0	`IABR0 - 0xE000 E300`; `IABR1 - 0xE000 E304`.
`IPR0` a `IPR8`	Registros de prioridad. Permiten asignar una prioridad a cada interrupción; cada registro contiene campos de prioridad de 5 bits para 4 interrupciones.	R/W	0	`IPR0 - 0xE000 E400` a `IPR8 - 0xE000 E420`.
`STIR`	*Software Trigger Interrupt Register*. Permite que software genere una interrupción.	WO	0	`STIR - 0xE000 EF00`.

6.6. `ISER0` y `ISER1`

Los registros `ISER` controlan el estado `enabled`. Escribir `1` en un bit habilita la `IRQ`; escribir `0` no produce efecto. La lectura devuelve si la interrupción está o no habilitada.

Cuadro 15: Interrupt Set-Enable Register 0 register (`ISER0 - 0xE000 E100`) (Table 52)

Bit	**Name**	**Function**
0	`ISE_WDT`	Habilitación de interrupción del Watchdog. Escritura: `0` no cambia nada, `1` habilita la interrupción. Lectura: `0` indica deshabilitada, `1` indica habilitada.
1	`ISE_TIMER0`	Habilitación de interrupción de Timer 0. Ver descripción funcional del bit 0.
2	`ISE_TIMER1`	Habilitación de interrupción de Timer 1. Ver bit 0.
3	`ISE_TIMER2`	Habilitación de interrupción de Timer 2. Ver bit 0.
4	`ISE_TIMER3`	Habilitación de interrupción de Timer 3. Ver bit 0.
5	`ISE_UART0`	Habilitación de interrupción de UART0. Ver bit 0.
6	`ISE_UART1`	Habilitación de interrupción de UART1. Ver bit 0.
7	`ISE_UART2`	Habilitación de interrupción de UART2. Ver bit 0.
8	`ISE_UART3`	Habilitación de interrupción de UART3. Ver bit 0.
9	`ISE_PWM`	Habilitación de interrupción de PWM1. Ver bit 0.
10	`ISE_I2C0`	Habilitación de interrupción de I2C0. Ver bit 0.
11	`ISE_I2C1`	Habilitación de interrupción de I2C1. Ver bit 0.
12	`ISE_I2C2`	Habilitación de interrupción de I2C2. Ver bit 0.
13	`ISE_SPI`	Habilitación de interrupción de SPI. Ver bit 0.
14	`ISE_SSP0`	Habilitación de interrupción de SSP0. Ver bit 0.
15	`ISE_SSP1`	Habilitación de interrupción de SSP1. Ver bit 0.
16	`ISE_PLL0`	Habilitación de interrupción de PLL0. Ver bit 0.
17	`ISE_RTC`	Habilitación de interrupción de RTC. Ver bit 0.
18	`ISE_EINT0`	Habilitación de interrupción externa 0. Ver bit 0.
19	`ISE_EINT1`	Habilitación de interrupción externa 1. Ver bit 0.
20	`ISE_EINT2`	Habilitación de interrupción externa 2. Ver bit 0.
21	`ISE_EINT3`	Habilitación de interrupción externa 3. Ver bit 0.
22	`ISE_ADC`	Habilitación de interrupción de ADC. Ver bit 0.
23	`ISE_BOD`	Habilitación de interrupción de BOD. Ver bit 0.
24	`ISE_USB`	Habilitación de interrupción de USB. Ver bit 0.
25	`ISE_CAN`	Habilitación de interrupción de CAN. Ver bit 0.
26	`ISE_DMA`	Habilitación de interrupción de GPDMA. Ver bit 0.
27	`ISE_I2S`	Habilitación de interrupción de I2S. Ver bit 0.
28	`ISE_ENET`	Habilitación de interrupción de Ethernet. Ver bit 0.
29	`ISE_RIT`	Habilitación de interrupción de Repetitive Interrupt Timer. Ver bit 0.
30	`ISE_MCPWM`	Habilitación de interrupción de Motor Control PWM. Ver bit 0.
31	`ISE_QEI`	Habilitación de interrupción de Quadrature Encoder Interface. Ver bit 0.

Cuadro 16: Interrupt Set-Enable Register 1 register (`ISER1 - 0xE000 E104`) (Table 53)

Bit	Name	Function
0	`ISE_PLL1`	Habilitación de interrupción de PLL1 (USB PLL). Escritura: `0` no cambia nada, `1` habilita. Lectura: `0` deshabilitada, `1` habilitada.
1	`ISE_USBACT`	Habilitación de USB Activity Interrupt. Ver bit 0.
2	`ISE_CANACT`	Habilitación de CAN Activity Interrupt. Ver bit 0.
31:3	—	Reservado. Software de usuario no debe escribir unos en bits reservados. El valor leído no está definido.

6.7. `ICER0` y `ICER1`

Los registros `ICER` limpian el estado `enabled`. Escribir `1` deshabilita la `IRQ`; escribir `0` no produce efecto. La lectura devuelve si la interrupción sigue habilitada o no.

Cuadro 17: Interrupt Clear-Enable Register 0 (`ICER0 - 0xE000 E180`) (Table 54)

Bit	**Name**	**Function**
0	`ICE_WDT`	Deshabilitación de interrupción del Watchdog. Escritura: `0` no cambia nada, `1` deshabilita la interrupción. Lectura: `0` deshabilitada, `1` habilitada.
1	`ICE_TIMER0`	Deshabilitación de Timer 0. Ver bit 0.
2	`ICE_TIMER1`	Deshabilitación de Timer 1. Ver bit 0.
3	`ICE_TIMER2`	Deshabilitación de Timer 2. Ver bit 0.
4	`ICE_TIMER3`	Deshabilitación de Timer 3. Ver bit 0.
5	`ICE_UART0`	Deshabilitación de UART0. Ver bit 0.
6	`ICE_UART1`	Deshabilitación de UART1. Ver bit 0.
7	`ICE_UART2`	Deshabilitación de UART2. Ver bit 0.
8	`ICE_UART3`	Deshabilitación de UART3. Ver bit 0.
9	`ICE_PWM`	Deshabilitación de PWM1. Ver bit 0.
10	`ICE_I2C0`	Deshabilitación de I2C0. Ver bit 0.
11	`ICE_I2C1`	Deshabilitación de I2C1. Ver bit 0.
12	`ICE_I2C2`	Deshabilitación de I2C2. Ver bit 0.
13	`ICE_SPI`	Deshabilitación de SPI. Ver bit 0.
14	`ICE_SSP0`	Deshabilitación de SSP0. Ver bit 0.
15	`ICE_SSP1`	Deshabilitación de SSP1. Ver bit 0.
16	`ICE_PLL0`	Deshabilitación de PLL0. Ver bit 0.
17	`ICE_RTC`	Deshabilitación de RTC. Ver bit 0.
18	`ICE_EINT0`	Deshabilitación de EINT0. Ver bit 0.
19	`ICE_EINT1`	Deshabilitación de EINT1. Ver bit 0.
20	`ICE_EINT2`	Deshabilitación de EINT2. Ver bit 0.
21	`ICE_EINT3`	Deshabilitación de EINT3. Ver bit 0.
22	`ICE_ADC`	Deshabilitación de ADC. Ver bit 0.
23	`ICE_BOD`	Deshabilitación de BOD. Ver bit 0.
24	`ICE_USB`	Deshabilitación de USB. Ver bit 0.
25	`ICE_CAN`	Deshabilitación de CAN. Ver bit 0.
26	`ICE_DMA`	Deshabilitación de GPDMA. Ver bit 0.
27	`ICE_I2S`	Deshabilitación de I2S. Ver bit 0.
28	`ICE_ENET`	Deshabilitación de Ethernet. Ver bit 0.
29	`ICE_RIT`	Deshabilitación de Repetitive Interrupt Timer. Ver bit 0.
30	`ICE_MCPWM`	Deshabilitación de Motor Control PWM. Ver bit 0.
31	`ICE_QEI`	Deshabilitación de Quadrature Encoder Interface. Ver bit 0.

Cuadro 18: Interrupt Clear-Enable Register 1 register (`ICER1 - 0xE000 E184`) (Table 55)

Bit	Name	Function
0	`ICE_PLL1`	Deshabilitación de PLL1 (USB PLL). Escritura: `0` no cambia nada, `1` deshabilita. Lectura: `0` deshabilitada, `1` habilitada.
1	`ICE_USBACT`	Deshabilitación de USB Activity Interrupt. Ver bit 0.
2	`ICE_CANACT`	Deshabilitación de CAN Activity Interrupt. Ver bit 0.
31:3	—	Reservado. Software de usuario no debe escribir unos en bits reservados. El valor leído no está definido.

6.8. `ISPR0` y `ISPR1`

Los registros `ISPR` fuerzan el estado `pending`. Resultan útiles para test, depuración o para generar eventos controlados por software sin depender del periférico real.

Nota técnica Cambiar `pending` por software puede tener sentido para validar que una `ISR` está bien vectorizada, para comprobar prioridades o para inyectar un evento de software que se procese por el mismo camino del `NVIC`. No equivale a llamar una función: al usar `ISPR`, la atención sigue pasando por prioridad, arbitraje y tabla vectorial.

Cuadro 19: Interrupt Set-Pending Register 0 register (`ISPR0 - 0xE000 E200`) (Table 56)

Bit	**Name**	**Function**
0	`ISP_WDT`	Poner `pending` la interrupción de Watchdog. Escritura: `0` no cambia nada, `1` cambia el estado a `pending`. Lectura: `0` no pendiente, `1` pendiente.
1	`ISP_TIMER0`	Poner `pending` Timer 0. Ver bit 0.
2	`ISP_TIMER1`	Poner `pending` Timer 1. Ver bit 0.
3	`ISP_TIMER2`	Poner `pending` Timer 2. Ver bit 0.
4	`ISP_TIMER3`	Poner `pending` Timer 3. Ver bit 0.
5	`ISP_UART0`	Poner `pending` UART0. Ver bit 0.
6	`ISP_UART1`	Poner `pending` UART1. Ver bit 0.
7	`ISP_UART2`	Poner `pending` UART2. Ver bit 0.
8	`ISP_UART3`	Poner `pending` UART3. Ver bit 0.
9	`ISP_PWM`	Poner `pending` PWM1. Ver bit 0.
10	`ISP_I2C0`	Poner `pending` I2C0. Ver bit 0.
11	`ISP_I2C1`	Poner `pending` I2C1. Ver bit 0.
12	`ISP_I2C2`	Poner `pending` I2C2. Ver bit 0.
13	`ISP_SPI`	Poner `pending` SPI. Ver bit 0.
14	`ISP_SSP0`	Poner `pending` SSP0. Ver bit 0.
15	`ISP_SSP1`	Poner `pending` SSP1. Ver bit 0.
16	`ISP_PLL0`	Poner `pending` PLL0. Ver bit 0.
17	`ISP_RTC`	Poner `pending` RTC. Ver bit 0.
18	`ISP_EINT0`	Poner `pending` EINT0. Ver bit 0.
19	`ISP_EINT1`	Poner `pending` EINT1. Ver bit 0.
20	`ISP_EINT2`	Poner `pending` EINT2. Ver bit 0.
21	`ISP_EINT3`	Poner `pending` EINT3. Ver bit 0.
22	`ISP_ADC`	Poner `pending` ADC. Ver bit 0.
23	`ISP_BOD`	Poner `pending` BOD. Ver bit 0.
24	`ISP_USB`	Poner `pending` USB. Ver bit 0.
25	`ISP_CAN`	Poner `pending` CAN. Ver bit 0.
26	`ISP_DMA`	Poner `pending` GPDMA. Ver bit 0.
27	`ISP_I2S`	Poner `pending` I2S. Ver bit 0.
28	`ISP_ENET`	Poner `pending` Ethernet. Ver bit 0.
29	`ISP_RIT`	Poner `pending` Repetitive Interrupt Timer. Ver bit 0.
30	`ISP_MCPWM`	Poner `pending` Motor Control PWM. Ver bit 0.
31	`ISP_QEI`	Poner `pending` Quadrature Encoder Interface. Ver bit 0.

Cuadro 20: Interrupt Set-Pending Register 1 register (`ISPR1 - 0xE000 E204`) (Table 57)

Bit	Name	Function
0	`ISP_PLL1`	Poner `pending` PLL1 (USB PLL). Escritura: `0` no cambia nada, `1` cambia a `pending`. Lectura: `0` no pendiente, `1` pendiente.
1	`ISP_USBACT`	Poner `pending` USB Activity Interrupt. Ver bit 0.
2	`ISP_CANACT`	Poner `pending` CAN Activity Interrupt. Ver bit 0.
31:3	—	Reservado. Software de usuario no debe escribir unos en bits reservados. El valor leído no está definido.

6.9. `ICPR0` y `ICPR1`

Los registros `ICPR` limpian el estado `pending`. Sirven para sacar una `IRQ` de la cola del `NVIC`, pero no reemplazan la limpieza de la **causa real** dentro del periférico.

Nota técnica En una `ISR` real, lo habitual es limpiar el flag o evento dentro del periférico. Si la causa sigue activa, la interrupción puede volver a quedar `pending` aunque se la haya limpiado en `ICPR`.

Cuadro 21: Interrupt Clear-Pending Register 0 register (`ICPR0 - 0xE000 E280`) (Table 58)

Bit	Name	Function
0	`ICP_WDT`	Limpiar `pending` de Watchdog. Escritura: `0` no cambia nada, `1` cambia a "not pending". Lectura: `0` no pendiente, `1` pendiente.
1	`ICP_TIMER0`	Limpiar `pending` de Timer 0. Ver bit 0.
2	`ICP_TIMER1`	Limpiar `pending` de Timer 1. Ver bit 0.
3	`ICP_TIMER2`	Limpiar `pending` de Timer 2. Ver bit 0.
4	`ICP_TIMER3`	Limpiar `pending` de Timer 3. Ver bit 0.
5	`ICP_UART0`	Limpiar `pending` de UART0. Ver bit 0.
6	`ICP_UART1`	Limpiar `pending` de UART1. Ver bit 0.
7	`ICP_UART2`	Limpiar `pending` de UART2. Ver bit 0.
8	`ICP_UART3`	Limpiar `pending` de UART3. Ver bit 0.
9	`ICP_PWM`	Limpiar `pending` de PWM1. Ver bit 0.
10	`ICP_I2C0`	Limpiar `pending` de I2C0. Ver bit 0.
11	`ICP_I2C1`	Limpiar `pending` de I2C1. Ver bit 0.
12	`ICP_I2C2`	Limpiar `pending` de I2C2. Ver bit 0.
13	`ICP_SPI`	Limpiar `pending` de SPI. Ver bit 0.
14	`ICP_SSP0`	Limpiar `pending` de SSP0. Ver bit 0.
15	`ICP_SSP1`	Limpiar `pending` de SSP1. Ver bit 0.
16	`ICP_PLL0`	Limpiar `pending` de PLL0. Ver bit 0.
17	`ICP_RTC`	Limpiar `pending` de RTC. Ver bit 0.
18	`ICP_EINT0`	Limpiar `pending` de EINT0. Ver bit 0.
19	`ICP_EINT1`	Limpiar `pending` de EINT1. Ver bit 0.
20	`ICP_EINT2`	Limpiar `pending` de EINT2. Ver bit 0.
21	`ICP_EINT3`	Limpiar `pending` de EINT3. Ver bit 0.
22	`ICP_ADC`	Limpiar `pending` de ADC. Ver bit 0.
23	`ICP_BOD`	Limpiar `pending` de BOD. Ver bit 0.
24	`ICP_USB`	Limpiar `pending` de USB. Ver bit 0.
25	`ICP_CAN`	Limpiar `pending` de CAN. Ver bit 0.
26	`ICP_DMA`	Limpiar `pending` de GPDMA. Ver bit 0.
27	`ICP_I2S`	Limpiar `pending` de I2S. Ver bit 0.
28	`ICP_ENET`	Limpiar `pending` de Ethernet. Ver bit 0.
29	`ICP_RIT`	Limpiar `pending` de Repetitive Interrupt Timer. Ver bit 0.
30	`ICP_MCPWM`	Limpiar `pending` de Motor Control PWM. Ver bit 0.
31	`ICP_QEI`	Limpiar `pending` de Quadrature Encoder Interface. Ver bit 0.

Cuadro 22: Interrupt Set-Pending Register 1 register (`ISPR1 - 0xE000 E204`) (Table 59)

Bit	Name	Function
0	`ICP_PLL1`	Limpiar `pending` de PLL1 (USB PLL). Escritura: `0` no cambia nada, `1` cambia a "not pending". Lectura: `0` no pendiente, `1` pendiente.
1	`ICP_USBACT`	Limpiar `pending` de USB Activity Interrupt. Ver bit 0.
2	`ICP_CANACT`	Limpiar `pending` de CAN Activity Interrupt. Ver bit 0.
31:3	—	Reservado. Software de usuario no debe escribir unos en bits reservados. El valor leído no está definido.

Nota técnica La `Table 59` del datasheet conserva la leyenda de `ISPR1`, pero el contenido funcional corresponde a `ICPR1`. En este resumen se preserva la caption original por trazabilidad, pero la interpretación correcta es la de **clear-pending**.

6.10. `IABR0` y `IABR1`

Los registros `IABR` permiten leer el estado `active`. Ese estado no se programa manualmente en el flujo normal: lo maneja el Cortex-M3 cuando la `IRQ` fue aceptada y su `ISR` está en ejecución o forma parte de un contexto anidado.

Cuadro 23: Interrupt Active Bit Register 0 (`IABR0 - 0xE000 E300`) (Table 60)

Bit	Name	Function
0	`IAB_WDT`	Estado activo de la interrupción de Watchdog. Lectura: `0` no activa, `1` activa.
1	`IAB_TIMER0`	Estado activo de Timer 0. Ver bit 0.
2	`IAB_TIMER1`	Estado activo de Timer 1. Ver bit 0.
3	`IAB_TIMER2`	Estado activo de Timer 2. Ver bit 0.
4	`IAB_TIMER3`	Estado activo de Timer 3. Ver bit 0.
5	`IAB_UART0`	Estado activo de UART0. Ver bit 0.
6	`IAB_UART1`	Estado activo de UART1. Ver bit 0.
7	`IAB_UART2`	Estado activo de UART2. Ver bit 0.
8	`IAB_UART3`	Estado activo de UART3. Ver bit 0.
9	`IAB_PWM`	Estado activo de PWM1. Ver bit 0.
10	`IAB_I2C0`	Estado activo de I2C0. Ver bit 0.
11	`IAB_I2C1`	Estado activo de I2C1. Ver bit 0.
12	`IAB_I2C2`	Estado activo de I2C2. Ver bit 0.
13	`IAB_SPI`	Estado activo de SPI. Ver bit 0.
14	`IAB_SSP0`	Estado activo de SSP0. Ver bit 0.
15	`IAB_SSP1`	Estado activo de SSP1. Ver bit 0.
16	`IAB_PLL0`	Estado activo de PLL0. Ver bit 0.
17	`IAB_RTC`	Estado activo de RTC. Ver bit 0.
18	`IAB_EINT0`	Estado activo de EINT0. Ver bit 0.
19	`IAB_EINT1`	Estado activo de EINT1. Ver bit 0.
20	`IAB_EINT2`	Estado activo de EINT2. Ver bit 0.
21	`IAB_EINT3`	Estado activo de EINT3. Ver bit 0.
22	`IAB_ADC`	Estado activo de ADC. Ver bit 0.
23	`IAB_BOD`	Estado activo de BOD. Ver bit 0.
24	`IAB_USB`	Estado activo de USB. Ver bit 0.
25	`IAB_CAN`	Estado activo de CAN. Ver bit 0.
26	`IAB_DMA`	Estado activo de GPDMA. Ver bit 0.
27	`IAB_I2S`	Estado activo de I2S. Ver bit 0.
28	`IAB_ENET`	Estado activo de Ethernet. Ver bit 0.
29	`IAB_RIT`	Estado activo de Repetitive Interrupt Timer. Ver bit 0.
30	`IAB_MCPWM`	Estado activo de Motor Control PWM. Ver bit 0.
31	`IAB_QEI`	Estado activo de Quadrature Encoder Interface. Ver bit 0.

Cuadro 24: Interrupt Active Bit Register 1 (`IABR1 - 0xE000 E304`) (Table 61)

Bit	Name	Function
0	`IAB_PLL1`	Estado activo de PLL1 (USB PLL). Lectura: `0` no activa, `1` activa.
1	`IAB_USBACT`	Estado activo de USB Activity Interrupt. Ver bit 0.
2	`IAB_CANACT`	Estado activo de CAN Activity Interrupt. Ver bit 0.
31:3	—	Reservado. El valor leído no está definido.

6.11. `IPR0` a `IPR8`

Los registros `IPR` controlan prioridades. Cada `IRQ` dispone de un campo **útil de 5 bits**; el valor `0` es la **mayor prioridad** y `31` (`0x1F`) es la **menor**. Los bits no implementados leen `0` e ignoran escrituras.

Nota técnica Una `IRQ` de mayor prioridad puede preemptar a otra menos prioritaria. Si una `ISR` es preemptada, la primera no vuelve a `pending`: queda suspendida y luego se retoma. El arbitraje del `NVIC` mira prioridad antes que orden de llegada.

Cuadro 25: Interrupt Priority Register 0 (`IPR0 - 0xE000 E400`) (Table 62)

Bit	Name	Function
2:0	`Unimplemented`	Estos bits ignoran escrituras y leen `0`.
7:3	`IP_WDT`	Prioridad de Watchdog. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Estos bits ignoran escrituras y leen `0`.
15:11	`IP_TIMER0`	Prioridad de Timer 0. Ver bits 7:3.
18:16	`Unimplemented`	Estos bits ignoran escrituras y leen `0`.
23:19	`IP_TIMER1`	Prioridad de Timer 1. Ver bits 7:3.
26:24	`Unimplemented`	Estos bits ignoran escrituras y leen `0`.
31:27	`IP_TIMER2`	Prioridad de Timer 2. Ver bits 7:3.

Cuadro 26: Interrupt Priority Register 1 (`IPR1 - 0xE000 E404`) (Table 63)

Bit	Name	Function
2:0	`Unimplemented`	Ignoran escrituras y leen `0`.
7:3	`IP_TIMER3`	Prioridad de Timer 3. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Ignoran escrituras y leen `0`.
15:11	`IP_UART0`	Prioridad de UART0. Ver bits 7:3.
18:16	`Unimplemented`	Ignoran escrituras y leen `0`.
23:19	`IP_UART1`	Prioridad de UART1. Ver bits 7:3.
26:24	`Unimplemented`	Ignoran escrituras y leen `0`.
31:27	`IP_UART2`	Prioridad de UART2. Ver bits 7:3.

Cuadro 27: Interrupt Priority Register 2 (`IPR2 - 0xE000 E408`) (Table 64)

Bit	Name	Function
2:0	`Unimplemented`	Ignoran escrituras y leen `0`.
7:3	`IP_UART3`	Prioridad de UART3. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Ignoran escrituras y leen `0`.
15:11	`IP_PWM`	Prioridad de PWM. Ver bits 7:3.
18:16	`Unimplemented`	Ignoran escrituras y leen `0`.
23:19	`IP_I2C0`	Prioridad de I2C0. Ver bits 7:3.
26:24	`Unimplemented`	Ignoran escrituras y leen `0`.
31:27	`IP_I2C1`	Prioridad de I2C1. Ver bits 7:3.

Cuadro 28: Interrupt Priority Register 3 (`IPR3 - 0xE000 E40C`) (Table 65)

Bit	Name	Function
2:0	`Unimplemented`	Ignoran escrituras y leen `0`.
7:3	`IP_I2C2`	Prioridad de I2C2. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Ignoran escrituras y leen `0`.
15:11	`IP_SPI`	Prioridad de SPI. Ver bits 7:3.
18:16	`Unimplemented`	Ignoran escrituras y leen `0`.
23:19	`IP_SSP0`	Prioridad de SSP0. Ver bits 7:3.
26:24	`Unimplemented`	Ignoran escrituras y leen `0`.
31:27	`IP_SSP1`	Prioridad de SSP1. Ver bits 7:3.

Cuadro 29: Interrupt Priority Register 4 (`IPR4 - 0xE000 E410`) (Table 66)

Bit	Name	Function
2:0	`Unimplemented`	Ignoran escrituras y leen `0`.
7:3	`IP_PLL0`	Prioridad de PLL0. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Ignoran escrituras y leen `0`.
15:11	`IP_RTC`	Prioridad de RTC. Ver bits 7:3.
18:16	`Unimplemented`	Ignoran escrituras y leen `0`.
23:19	`IP_EINT0`	Prioridad de EINT0. Ver bits 7:3.
26:24	`Unimplemented`	Ignoran escrituras y leen `0`.
31:27	`IP_EINT1`	Prioridad de EINT1. Ver bits 7:3.

Cuadro 30: Interrupt Priority Register 5 (`IPR5 - 0xE000 E414`) (Table 67)

Bit	Name	Function
2:0	`Unimplemented`	Ignoran escrituras y leen `0`.
7:3	`IP_EINT2`	Prioridad de EINT2. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Ignoran escrituras y leen `0`.
15:11	`IP_EINT3`	Prioridad de EINT3. Ver bits 7:3.
18:16	`Unimplemented`	Ignoran escrituras y leen `0`.
23:19	`IP_ADC`	Prioridad de ADC. Ver bits 7:3.
26:24	`Unimplemented`	Ignoran escrituras y leen `0`.
31:27	`IP_BOD`	Prioridad de BOD. Ver bits 7:3.

Cuadro 31: Interrupt Priority Register 6 (`IPR6 - 0xE000 E418`) (Table 68)

Bit	Name	Function
2:0	`Unimplemented`	Ignoran escrituras y leen `0`.
7:3	`IP_USB`	Prioridad de USB. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Ignoran escrituras y leen `0`.
15:11	`IP_CAN`	Prioridad de CAN. Ver bits 7:3.
18:16	`Unimplemented`	Ignoran escrituras y leen `0`.
23:19	`IP_DMA`	Prioridad de GPDMA. Ver bits 7:3.
26:24	`Unimplemented`	Ignoran escrituras y leen `0`.
31:27	`IP_I2S`	Prioridad de I2S. Ver bits 7:3.

Cuadro 32: Interrupt Priority Register 7 (`IPR7 - 0xE000 E41C`) (Table 69)

Bit	Name	Function
2:0	`Unimplemented`	Ignoran escrituras y leen `0`.
7:3	`IP_ENET`	Prioridad de Ethernet. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Ignoran escrituras y leen `0`.
15:11	`IP_RIT`	Prioridad de Repetitive Interrupt Timer. Ver bits 7:3.
18:16	`Unimplemented`	Ignoran escrituras y leen `0`.
23:19	`IP_MCPWM`	Prioridad de Motor Control PWM. Ver bits 7:3.
26:24	`Unimplemented`	Ignoran escrituras y leen `0`.
31:27	`IP_QEI`	Prioridad de Quadrature Encoder Interface. Ver bits 7:3.

Cuadro 33: Interrupt Priority Register 8 (`IPR8 - 0xE000 E420`) (Table 70)

Bit	Name	Function
2:0	`Unimplemented`	Ignoran escrituras y leen `0`.
7:3	`IP_PLL1`	Prioridad de PLL1. `0` = mayor prioridad; `31` = menor prioridad.
10:8	`Unimplemented`	Ignoran escrituras y leen `0`.
15:11	`IP_USBACT`	Prioridad de USB Activity Interrupt. Ver bits 7:3.
18:16	`Unimplemented`	Ignoran escrituras y leen `0`.
23:19	`IP_CANACT`	Prioridad de CAN Activity Interrupt. Ver bits 7:3.
31:24	`Unimplemented`	Ignoran escrituras y leen `0`.

6.12. `STIR`

El registro `STIR` ofrece una vía alternativa a `ISPR` para generar una interrupción por software. Solo aplica a **interrupciones periféricas**; no sirve para excepciones del sistema.

Uso práctico `STIR` es útil para **test**, **depuración** y verificación de prioridades o vectorización. No reemplaza una llamada directa a función: al escribir en `STIR`, la atención sigue pasando por el `NVIC`, respeta prioridades y usa la tabla vectorial real.

Nota técnica Por defecto, solo software **privilegiado** puede escribir `STIR`. Software no privilegiado solo puede hacerlo si software privilegiado habilita `USERSETMPEND` en el registro `CCR`.

Cuadro 34: Software Trigger Interrupt Register (`STIR - 0xE000 EF00`) (Table 71)

Bit	Name	Function
8:0	`INTID`	Escribir un valor en este campo genera una interrupción para el número de interrupción especificado (ver `Table 50`). El rango permitido para LPC17xx es `0` a `111`.
31:9	—	Reservado. Software de usuario no debe escribir unos en bits reservados. El valor leído no está definido.

7. Configuración de pines LPC17xx

7.1. Configuración de pines LPC17xx



Figura 6: Configuración de pines LQFP100 del LPC176x.

- **Encapsulado de referencia:** en esta sección se usa la numeración **LQFP100**.
- **I/O digitales:** los pines digitales son *5 V tolerant* y disponen de *input hysteresis*, salvo indicación contraria en la descripción puntual.
- **Pines no tolerantes a 5 V:** cristal, alimentación, referencias analógicas y cualquier pin usado como entrada ADC.
- **Multiplexación:** cada pin puede exponer GPIO o funciones alternativas; la selección efectiva se realiza en el *pin connect block*.

7.1.1. Resumen de puertos

Cuadro 35: Perfil funcional de los puertos disponibles

Puerto	**Uso principal**
Port 0	UART0/1/2/3, I2C1/2, SSP0/1, SPI, I2S, CAN1/2, ADC, DAC y USB.
Port 1	Ethernet, PWM1, motor control PWM, capturas/match, USB auxiliar y ADC.
Port 2	PWM1, UART1/2, CAN2, interrupciones externas EINT0–EINT3, NMI, trace y eventos externos.
Port 3	Señales puntuales de timer y PWM.
Port 4	I2S master clock, Timer 2 match y UART3.

7.1.2. Descripción de pines LPC17xx

Port 0. Puerto GPIO de 32 bits con control de dirección individual. No están disponibles `P0[12]`, `P0[13]`, `P0[14]` y `P0[31]`.

Cuadro 36: Port 0, encapsulado LQFP100

Pin / funciones	**LQFP100**	**Tipo**	**Descripción**
P0[0] / RD1 / TXD3 / SDA1	46	I/O	GPIO general. Funciones alternativas: receptor CAN1, transmisión UART3 e I2C1 SDA.
P0[1] / TD1 / RXD3 / SCL1	47	I/O	GPIO general. Funciones alternativas: transmisión CAN1, recepción UART3 e I2C1 SCL.
P0[2] / TXD0 / AD0[7]	98	I/O	GPIO general, transmisión UART0 o entrada ADC canal 7. En modo ADC se deshabilita la sección digital del pad.
P0[3] / RXD0 / AD0[6]	99	I/O	GPIO general, recepción UART0 o entrada ADC canal 6. En modo ADC se deshabilita la sección digital del pad.
P0[4] / I2SRX_CLK / RD2 / CAP2[0]	81	I/O	GPIO general. Puede operar como reloj de recepción I2S, receptor CAN2 o captura Timer 2 canal 0.
P0[5] / I2SRX_WS / TD2 / CAP2[1]	80	I/O	GPIO general. Puede operar como *word select* de recepción I2S, transmisión CAN2 o captura Timer 2 canal 1.
P0[6] / I2SRX_SDA / SSEL1 / MAT2[0]	79	I/O	GPIO general. Puede operar como dato I2S RX, selección de esclavo SSP1 o match Timer 2 canal 0.
P0[7] / I2STX_CLK / SCK1 / MAT2[1]	78	I/O	GPIO general. Puede operar como reloj I2S TX, clock SSP1 o match Timer 2 canal 1.
P0[8] / I2STX_WS / MISO1 / MAT2[2]	77	I/O	GPIO general. Puede operar como *word select* I2S TX, MISO de SSP1 o match Timer 2 canal 2.
P0[9] / I2STX_SDA / MOSI1 / MAT2[3]	76	I/O	GPIO general. Puede operar como dato I2S TX, MOSI de SSP1 o match Timer 2 canal 3.
P0[10] / TXD2 / SDA2 / MAT3[0]	48	I/O	GPIO general. Puede operar como transmisión UART2, I2C2 SDA o match Timer 3 canal 0.
P0[11] / RXD2 / SCL2 / MAT3[1]	49	I/O	GPIO general. Puede operar como recepción UART2, I2C2 SCL o match Timer 3 canal 1.
P0[15] / TXD1 / SCK0 / SCK	62	I/O	GPIO general. Puede operar como transmisión UART1, clock SSP0 o clock SPI.
P0[16] / RXD1 / SSEL0 / SSEL	63	I/O	GPIO general. Puede operar como recepción UART1, selección SSP0 o selección SPI.
P0[17] / CTS1 / MISO0 / MISO	61	I/O	GPIO general. Puede operar como *clear-to-send* UART1, MISO de SSP0 o MISO de SPI.
P0[18] / DCD1 / MOSI0 / MOSI	60	I/O	GPIO general. Puede operar como *data carrier detect* UART1, MOSI de SSP0 o MOSI de SPI.
P0[19] / DSR1 / SDA1	59	I/O	GPIO general. Puede operar como *data set ready* UART1 o I2C1 SDA.
P0[20] / DTR1 / SCL1	58	I/O	GPIO general. Puede operar como *data terminal ready* UART1 o I2C1 SCL; puede usarse como habilitación RS-485.
P0[21] / RI1 / RD1	57	I/O	GPIO general. Puede operar como *ring indicator* UART1 o receptor CAN1.

Pin / funciones	LQFP100	Tipo	Descripción
P0[22] / RTS1 / TD1	56	I/O	GPIO general. Puede operar como *request to send* UART1 o transmisión CAN1; puede usarse como habilitación RS-485.
P0[23] / AD0[0] / I2SRX_CLK / CAP3[0]	9	I/O	GPIO general, ADC canal 0, reloj I2S RX o captura Timer 3 canal 0. En modo ADC se deshabilita la sección digital.
P0[24] / AD0[1] / I2SRX_WS / CAP3[1]	8	I/O	GPIO general, ADC canal 1, *word select* I2S RX o captura Timer 3 canal 1. En modo ADC se deshabilita la sección digital.
P0[25] / AD0[2] / I2SRX_SDA / TXD3	7	I/O	GPIO general, ADC canal 2, dato I2S RX o transmisión UART3. En modo ADC se deshabilita la sección digital.
P0[26] / AD0[3] / AOUT / RXD3	6	I/O	GPIO general, ADC canal 3, salida DAC o recepción UART3. En modo ADC/DAC se deshabilita la sección digital.
P0[27] / SDA0 / USB_SDA	25	I/O	GPIO general con pad I2C0 especializado, *open-drain*, tolerante a 5 V y compatible con Standard/Fast/Fast Mode Plus. Requiere *pull-up* externo.
P0[28] / SCL0 / USB_SCL	24	I/O	GPIO general con pad I2C0 especializado, *open-drain*, tolerante a 5 V y compatible con Standard/Fast/Fast Mode Plus. Requiere *pull-up* externo.
P0[29] / USB_D+	29	I/O	GPIO general o línea bidireccional USB D+. Pad diseñado según USB 2.0 Full-speed/Low-speed.
P0[30] / USB_D-	30	I/O	GPIO general o línea bidireccional USB D-. Pad diseñado según USB 2.0 Full-speed/Low-speed.

Port 1. Puerto GPIO de 32 bits con control de dirección individual. No están disponibles `P1[2]`, `P1[3]`, `P1[5]`, `P1[6]`, `P1[7]`, `P1[11]`, `P1[12]` y `P1[13]`.

Cuadro 37: Port 1, encapsulado LQFP100

Pin / funciones	LQFP100	Tipo	Descripción
P1[0] / ENET_TXD0	95	I/O	GPIO general o dato de transmisión Ethernet bit 0.
P1[1] / ENET_TXD1	94	I/O	GPIO general o dato de transmisión Ethernet bit 1.
P1[4] / ENET_TX_EN	93	I/O	GPIO general o habilitación de transmisión Ethernet.
P1[8] / ENET_CRS	92	I/O	GPIO general o señal *carrier sense* Ethernet.
P1[9] / ENET_RXD0	91	I/O	GPIO general o dato de recepción Ethernet bit 0.
P1[10] / ENET_RXD1	90	I/O	GPIO general o dato de recepción Ethernet bit 1.
P1[14] / ENET_RX_ER	89	I/O	GPIO general o error de recepción Ethernet.
P1[15] / ENET_REF_CLK	88	I/O	GPIO general o reloj de referencia Ethernet.
P1[16] / ENET_MDC	87	I/O	GPIO general o clock MIIM Ethernet.
P1[17] / ENET_MDIO	86	I/O	GPIO general o línea MIIM de datos Ethernet.
P1[18] / USB_UP_LED / PWM1[1] / CAP1[0]	32	I/O	GPIO general. Puede operar como LED de estado USB, salida PWM1 canal 1 o captura Timer 1 canal 0.

Pin / funciones	LQFP100	Tipo	Descripción
P1[19] / MCOA0 / USB_PPWR / CAP1[1]	33	I/O	GPIO general. Puede operar como salida A del motor control PWM canal 0, habilitación de potencia USB o captura Timer 1 canal 1.
P1[20] / MCI0 / PWM1[2] / SCK0	34	I/O	GPIO general. Puede operar como entrada motor control PWM/QEI PHA, PWM1 canal 2 o clock SSP0.
P1[21] / MCABORT / PWM1[3] / SSEL0	35	I/O	GPIO general. Puede operar como aborto rápido del motor control PWM, PWM1 canal 3 o selección SSP0.
P1[22] / MCOB0 / USB_PWRD / MAT1[0]	36	I/O	GPIO general. Puede operar como salida B del motor control PWM canal 0, estado de potencia USB o match Timer 1 canal 0.
P1[23] / MCI1 / PWM1[4] / MISO0	37	I/O	GPIO general. Puede operar como entrada motor control PWM/QEI PHB, PWM1 canal 4 o MISO SSP0.
P1[24] / MCI2 / PWM1[5] / MOSI0	38	I/O	GPIO general. Puede operar como entrada motor control PWM/QEI INDEX, PWM1 canal 5 o MOSI SSP0.
P1[25] / MCOA1 / MAT1[1]	39	I/O	GPIO general. Puede operar como salida A del motor control PWM canal 1 o match Timer 1 canal 1.
P1[26] / MCOB1 / PWM1[6] / CAP0[0]	40	I/O	GPIO general. Puede operar como salida B del motor control PWM canal 1, PWM1 canal 6 o captura Timer 0 canal 0.
P1[27] / CLKOUT / USB_OVRCR / CAP0[1]	43	I/O	GPIO general. Puede operar como salida de clock, sobrecorriente USB o captura Timer 0 canal 1.
P1[28] / MCOA2 / PCAP1[0] / MAT0[0]	44	I/O	GPIO general. Puede operar como salida A del motor control PWM canal 2, captura PWM1 canal 0 o match Timer 0 canal 0.
P1[29] / MCOB2 / PCAP1[1] / MAT0[1]	45	I/O	GPIO general. Puede operar como salida B del motor control PWM canal 2, captura PWM1 canal 1 o match Timer 0 canal 1.
P1[30] / VBUS / AD0[4]	21	I/O	GPIO general o ADC canal 4. También monitorea presencia de alimentación USB; la señal debe estar en HIGH para que ocurra reset USB.
P1[31] / SCK1 / AD0[5]	20	I/O	GPIO general, clock SSP1 o ADC canal 5. En modo ADC se deshabilita la sección digital.

Port 2. Puerto GPIO de 32 bits con control de dirección individual. No están disponibles `P2[14]` a `P2[31]`.

Cuadro 38: Port 2, encapsulado LQFP100

Pin / funciones	LQFP100	Tipo	Descripción
P2[0] / PWM1[1] / TXD1	73	I/O	GPIO general, PWM1 canal 1 o transmisión UART1.
P2[1] / PWM1[2] / RXD1	74	I/O	GPIO general, PWM1 canal 2 o recepción UART1.
P2[2] / PWM1[3] / CTS1 / TRACEDATA[3]	75	I/O	GPIO general, PWM1 canal 3, *clear-to-send* UART1 o dato de traza bit 3.
P2[3] / PWM1[4] / DCD1 / TRACEDATA[2]	76	I/O	GPIO general, PWM1 canal 4, *data carrier detect* UART1 o dato de traza bit 2.

Pin / funciones	LQFP100	Tipo	Descripción
P2[4] / PWM1[5] / DSR1 / TRACEDATA[1]	69	I/O	GPIO general, PWM1 canal 5, *data set ready* UART1 o dato de traza bit 1.
P2[5] / PWM1[6] / DTR1 / TRACEDATA[0]	68	I/O	GPIO general, PWM1 canal 6, *data terminal ready* UART1 o dato de traza bit 0.
P2[6] / PCAP1[0] / RI1 / TRACECLK	67	I/O	GPIO general, captura PWM1 canal 0, *ring indicator* UART1 o clock de traza.
P2[7] / RD2 / RTS1	66	I/O	GPIO general, receptor CAN2 o *request to send* UART1.
P2[8] / TD2 / TXD2 / ENET_MDC	65	I/O	GPIO general, transmisión CAN2, transmisión UART2 o clock MIIM Ethernet.
P2[9] / USB_CONNECT / RXD2 / ENET_MDIO	64	I/O	GPIO general, control SoftConnect USB, recepción UART2 o línea MIIM Ethernet.
P2[10] / EINT0 / NMI	53	I/O	GPIO general con pad tolerante a 5 V y filtro de glitch de 5 ns. Puede operar como interrupción externa 0 o NMI. LOW junto con RESET fuerza modo ISP.
P2[11] / EINT1 / I2STX_CLK	52	I/O	GPIO general con pad tolerante a 5 V y filtro de glitch de 5 ns. Puede operar como interrupción externa 1 o reloj I2S TX.
P2[12] / EINT2 / I2STX_WS	51	I/O	GPIO general con pad tolerante a 5 V y filtro de glitch de 5 ns. Puede operar como interrupción externa 2 o *word select* I2S TX.
P2[13] / EINT3 / I2STX_SDA	50	I/O	GPIO general con pad tolerante a 5 V y filtro de glitch de 5 ns. Puede operar como interrupción externa 3 o dato I2S TX.

Port 3. Puerto GPIO de 32 bits; no están disponibles `P3[0]` a `P3[24]` ni `P3[27]` a `P3[31]`.

Cuadro 39: Port 3, encapsulado LQFP100

Pin / funciones	LQFP100	Tipo	Descripción
P3[25] / MAT0[0] / PWM1[2]	27	I/O	GPIO general, match Timer 0 canal 0 o PWM1 canal 2.
P3[26] / STCLK / MAT0[1] / PWM1[3]	26	I/O	GPIO general, entrada de clock SysTick, match Timer 0 canal 1 o PWM1 canal 3.

Port 4. Puerto GPIO de 32 bits; no están disponibles `P4[0]` a `P4[27]`, `P4[30]` y `P4[31]`.

Cuadro 40: Port 4, encapsulado LQFP100

Pin / funciones	LQFP100	Tipo	Descripción
P4[28] / RX_MCLK / MAT2[0] / TXD3	82	I/O	GPIO general, reloj maestro I2S RX, match Timer 2 canal 0 o transmisión UART3.
P4[29] / TX_MCLK / MAT2[1] / RXD3	85	I/O	GPIO general, reloj maestro I2S TX, match Timer 2 canal 1 o recepción UART3.

7.1.3. Señales de depuración, reset y alimentación

Cuadro 41: Pines especiales del encapsulado LQFP100

Señal	**LQFP100**	**Tipo**	**Descripción**
TDO / SWO	1	O	Salida JTAG TDO o salida Serial Wire Trace.
TDI	2	I	Entrada JTAG Test Data In.
TMS / SWDIO	3	I/O	Selección JTAG TMS o línea de datos Serial Wire Debug.
TRST	4	I	Reset de la interfaz JTAG.
TCK / SWDCLK	5	I	Clock JTAG o Serial Wire Debug.
RTCK	100	I/O	Señal de control de la interfaz JTAG.
RSTOUT	14	O	Salida de 3.3 V que indica estado de reset del dispositivo; refleja RESET y las fuentes internas de reset.
RESET	17	I	Entrada de reset externa. LOW reinicia el dispositivo, puertos y periféricos. Pad tolerante a 5 V con filtro de glitch de 20 ns, niveles TTL e histéresis.
XTAL1	22	I	Entrada al oscilador principal y a los circuitos internos de generación de clock.
XTAL2	23	O	Salida del amplificador del oscilador principal.
RTCX1	16	I	Entrada del oscilador RTC.
RTCX2	18	O	Salida del oscilador RTC.
VSS	31, 41, 55, 72, 83, 97	I	Referencia de tierra de 0 V.
VSSA	11	I	Tierra analógica; debe mantenerse al mismo potencial que VSS con aislamiento para reducir ruido.
VDD(3V3)	28, 54, 71, 96	I	Alimentación de 3.3 V para I/O y lógica fuera del dominio VBAT.
VDD(REG)(3V3)	42, 84	I	Alimentación de 3.3 V exclusiva del regulador interno.
VDDA	10	I	Alimentación analógica de 3.3 V para ADC y DAC; debe aislarse para minimizar ruido.
VREFP	12	I	Referencia positiva de ADC/DAC; nominalmente igual a VDDA y con aislamiento de ruido.
VREFN	15	I	Referencia negativa de ADC/DAC; nominalmente igual a VSS con aislamiento de ruido.
VBAT	19	I	Alimentación del dominio RTC.
n.c.	13	—	Pin sin conexión interna funcional.

8. Pin connect block LPC17xx

8.1. Cómo leer este capítulo

La `Table 74` resume qué registro `PINSELx` controla cada rango de pines del LPC17xx.

Cuadro 42: Resumen de registros PINSEL

Registro	Pines o función controlada	Tabla
PINSEL0	P0[15:0]	Table 79
PINSEL1	P0[31:16]	Table 80
PINSEL2	P1[15:0] (Ethernet)	Table 81
PINSEL3	P1[31:16]	Table 82
PINSEL4	P2[15:0]	Table 83
PINSEL5	P2[31:16]	No usado
PINSEL6	P3[15:0]	No usado
PINSEL7	P3[31:16]	Table 84
PINSEL8	P4[15:0]	No usado
PINSEL9	P4[31:16]	Table 85
PINSEL10	Habilitación del puerto de traza	Table 86

8.2. Descripción

El *pin connect block* permite que la mayoría de los pines del microcontrolador expongan más de una función potencial. Los registros de configuración gobiernan los multiplexores que conectan el pin físico con los periféricos internos.

Los periféricos deben conectarse a los pines apropiados antes de habilitarlos y antes de habilitar sus interrupciones asociadas. La actividad de una función periférica activa que no esté mapeada a un pin relacionado debe considerarse indefinida.

Seleccionar una única función en un pin excluye las demás funciones periféricas disponibles sobre ese mismo pin. Aun así, la entrada GPIO permanece conectada y puede leerse por software o contribuir al sistema de interrupciones GPIO.

8.3. Valores de selección de función de pin

Los registros PINSEL controlan la función expuesta por cada pin. Cada par de bits de PINSEL0 a PINSEL9 corresponde a un pin específico.

Cuadro 43: Bits de selección de función de pin

Valor en PINSEL0 a PINSEL9	Función	Valor tras reset
00	Función primaria, normalmente GPIO.	00
01	Primera función alternativa.	—
10	Segunda función alternativa.	—
11	Tercera función alternativa.	—

El bit de dirección en los registros GPIO sólo tiene efecto cuando el pin está configurado como GPIO. Para las demás funciones la dirección queda controlada automáticamente por el periférico.

Conexiones múltiples Una misma función periférica puede estar disponible en más de un pin. Si una salida periférica se asigna a varios pines, la señal aparece en todos ellos. Si una entrada periférica se asigna a varios pines, el periférico toma la señal del pin con menor número de puerto y, dentro del mismo puerto, del pin con menor número.

8.4. Valores de selección del modo de pin

Los registros `PINMODE` controlan el modo de entrada de todos los puertos. Esto incluye las resistencias internas *pull-up/pull-down* y el modo especial *open-drain*. La selección de *pull-up/pull-down* aplica a cualquier función del pin salvo en los pines `I2C0` y USB. El modo efectivo usa tres bits por pin: dos bits en `PINMODE` y un bit adicional en `PINMODE_OD`.

Cuadro 44: Bits de selección de modo de pin

Valor en `PINMODE0` a `PINMODE9`	**Función**	**Valor tras reset**
`00`	Resistencia interna *pull-up* habilitada.	`00`
`01`	Modo *repeater*.	—
`10`	Sin *pull-up* ni *pull-down*.	—
`11`	Resistencia interna *pull-down* habilitada.	—

- ***Pull-up*:** polariza el pin a nivel alto cuando no hay conducción externa.
- ***Pull-down*:** polariza el pin a nivel bajo cuando no hay conducción externa.
- ***Neither*:** deja el nodo sin polarización interna; sólo conviene cuando existe una red externa definida.
- ***Repeater*:** habilita *pull-up* si el pin está en alto y *pull-down* si está en bajo, reteniendo el último estado conocido mientras el pin sea entrada y no esté manejado externamente.
- **Límite de *repeater*:** la retención no aplica en *Deep Power-down*.

Los registros `PINMODE_OD` controlan el modo *open-drain*. Cuando un pin configurado como salida escribe `0`, el pad conduce a masa. Cuando escribe `1`, el driver de salida se desactiva, equivalente a liberar el pin. Así se emula una salida de drenador abierto.

Cuadro 45: Bits de selección de modo *open-drain*

Valor en `PINMODE_OD0` a `PINMODE_OD4`	**Función**	**Valor tras reset**
`0`	Modo normal, no *open-drain*.	`0`
`1`	Modo *open-drain*.	—

Efecto de `PINMODE` en *open-drain* El valor de `PINMODE` normalmente sólo aplica cuando el pin es entrada. En *open-drain*, ese modo no aplica mientras el pin está conduciendo un `0`. En cambio, cuando el pin vale `1` y el driver queda apagado, la configuración de `PINMODE` vuelve a ser efectiva. Esto permite, por ejemplo, una salida *open-drain* con *pull-up* interno activo sólo cuando el pin no está forzando el nivel bajo.

8.5. Descripción de registros

El módulo de control de pines incluye los registros de selección de función, modo de entrada, modo *open-drain* y configuración especial del bloque `I2C0`.

Cuadro 46: Mapa de registros del Pin Connect Block

Nombre	Descripción	Acceso	Reset	Dirección
PINSEL0	Pin function select register 0.	R/W	0	0x4002 C000
PINSEL1	Pin function select register 1.	R/W	0	0x4002 C004
PINSEL2	Pin function select register 2.	R/W	0	0x4002 C008
PINSEL3	Pin function select register 3.	R/W	0	0x4002 C00C
PINSEL4	Pin function select register 4.	R/W	0	0x4002 C010
PINSEL7	Pin function select register 7.	R/W	0	0x4002 C01C
PINSEL8	Pin function select register 8.	R/W	0	0x4002 C020
PINSEL9	Pin function select register 9.	R/W	0	0x4002 C024
PINSEL10	Pin function select register 10.	R/W	0	0x4002 C028
PINMODE0	Pin mode select register 0.	R/W	0	0x4002 C040
PINMODE1	Pin mode select register 1.	R/W	0	0x4002 C044
PINMODE2	Pin mode select register 2.	R/W	0	0x4002 C048
PINMODE3	Pin mode select register 3.	R/W	0	0x4002 C04C
PINMODE4	Pin mode select register 4.	R/W	0	0x4002 C050
PINMODE5	Pin mode select register 5.	R/W	0	0x4002 C054
PINMODE6	Pin mode select register 6.	R/W	0	0x4002 C058
PINMODE7	Pin mode select register 7.	R/W	0	0x4002 C05C
PINMODE9	Pin mode select register 9.	R/W	0	0x4002 C064
PINMODE_OD0	Open drain mode control register 0.	R/W	0	0x4002 C068
PINMODE_OD1	Open drain mode control register 1.	R/W	0	0x4002 C06C
PINMODE_OD2	Open drain mode control register 2.	R/W	0	0x4002 C070
PINMODE_OD3	Open drain mode control register 3.	R/W	0	0x4002 C074
PINMODE_OD4	Open drain mode control register 4.	R/W	0	0x4002 C078
I2CPADCFG	I2C Pin Configuration register.	R/W	0	0x4002 C07C

Nota: el valor de reset refleja sólo los bits usados; no incluye el contenido de bits reservados. Ante *external reset*, *watchdog reset*, *power-on reset* y *BOD reset*, todos los registros del módulo vuelven a 0.

8.5.1. Pin Function Select register 0 (PINSEL0 - 0x4002 C000)

Controla la mitad baja del puerto 0. El bit de dirección en FIO0DIR sólo es efectivo cuando se selecciona la función GPIO.

Cuadro 47: Pin function select register 0 (PINSEL0) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P0.0	GPIO Port 0.0	RD1	TXD3	SDA1	00
3:2	P0.1	GPIO Port 0.1	TD1	RXD3	SCL1	00

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
5:4	P0.2	GPIO Port 0.2	TXD0	AD0.7	Reserved	00
7:6	P0.3	GPIO Port 0.3	RXD0	AD0.6	Reserved	00
9:8	P0.4[1]	GPIO Port 0.4	I2SRX_CLK	RD2	CAP2.0	00
11:10	P0.5[1]	GPIO Port 0.5	I2SRX_WS	TD2	CAP2.1	00
13:12	P0.6	GPIO Port 0.6	I2SRX_SDA	SSEL1	MAT2.0	00
15:14	P0.7	GPIO Port 0.7	I2STX_CLK	SCK1	MAT2.1	00
17:16	P0.8	GPIO Port 0.8	I2STX_WS	MISO1	MAT2.2	00
19:18	P0.9	GPIO Port 0.9	I2STX_SDA	MOSI1	MAT2.3	00
21:20	P0.10	GPIO Port 0.10	TXD2	SDA2	MAT3.0	00
23:22	P0.11	GPIO Port 0.11	RXD2	SCL2	MAT3.1	00
29:24	—	Reserved	Reserved	Reserved	Reserved	0
31:30	P0.15	GPIO Port 0.15	TXD1	SCK0	SCK	00

[1] No disponible en encapsulado de 80 pines.

8.5.2. Pin Function Select register 1 (PINSEL1 - 0x4002 C004)

Controla la mitad alta del puerto 0.

Cuadro 48: Pin function select register 1 (PINSEL1) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P0.16	GPIO Port 0.16	RXD1	SSEL0	SSEL	00
3:2	P0.17	GPIO Port 0.17	CTS1	MISO0	MISO	00
5:4	P0.18	GPIO Port 0.18	DCD1	MOSI0	MOSI	00
7:6	P0.19[1]	GPIO Port 0.19	DSR1	Reserved	SDA1	00
9:8	P0.20[1]	GPIO Port 0.20	DTR1	Reserved	SCL1	00
11:10	P0.21[1]	GPIO Port 0.21	RI1	Reserved	RD1	00
13:12	P0.22	GPIO Port 0.22	RTS1	Reserved	TD1	00
15:14	P0.23[1]	GPIO Port 0.23	AD0.0	I2SRX_CLK	CAP3.0	00
17:16	P0.24[1]	GPIO Port 0.24	AD0.1	I2SRX_WS	CAP3.1	00
19:18	P0.25	GPIO Port 0.25	AD0.2	I2SRX_SDA	TXD3	00
21:20	P0.26	GPIO Port 0.26	AD0.3	AOUT	RXD3	00
23:22	P0.27[1][2]	GPIO Port 0.27	SDA0	USB_SDA	Reserved	00
25:24	P0.28[1][2]	GPIO Port 0.28	SCL0	USB_SCL	Reserved	00
27:26	P0.29	GPIO Port 0.29	USB_D+	Reserved	Reserved	00
29:28	P0.30	GPIO Port 0.30	USB_D-	Reserved	Reserved	00
31:30	—	Reserved	Reserved	Reserved	Reserved	00

[1] No disponible en encapsulado de 80 pines.
[2] P0.27 y P0.28 son pines open-drain para compatibilidad con bus I^2C.

8.5.3. Pin Function Select register 2 (PINSEL2 - 0x4002 C008)

Controla la mitad baja del puerto 1, asociada principalmente a señales Ethernet.

Cuadro 49: Pin function select register 2 (PINSEL2) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P1.0	GPIO Port 1.0	ENET_TXD0	Reserved	Reserved	00
3:2	P1.1	GPIO Port 1.1	ENET_TXD1	Reserved	Reserved	00
7:4	—	Reserved	Reserved	Reserved	Reserved	0
9:8	P1.4	GPIO Port 1.4	ENET_TX_EN	Reserved	Reserved	00
15:10	—	Reserved	Reserved	Reserved	Reserved	0
17:16	P1.8	GPIO Port 1.8	ENET_CRS	Reserved	Reserved	00
19:18	P1.9	GPIO Port 1.9	ENET_RXD0	Reserved	Reserved	00
21:20	P1.10	GPIO Port 1.10	ENET_RXD1	Reserved	Reserved	00
27:22	—	Reserved	Reserved	Reserved	Reserved	0
29:28	P1.14	GPIO Port 1.14	ENET_RX_ER	Reserved	Reserved	00
31:30	P1.15	GPIO Port 1.15	ENET_REF_CLK	Reserved	Reserved	00

8.5.4. Pin Function Select register 3 (PINSEL3 - 0x4002 C00C)

Controla la mitad alta del puerto 1.

Cuadro 50: Pin function select register 3 (PINSEL3) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P1.16[1]	GPIO Port 1.16	ENET_MDC	Reserved	Reserved	00
3:2	P1.17[1]	GPIO Port 1.17	ENET_MDIO	Reserved	Reserved	00
5:4	P1.18	GPIO Port 1.18	USB_UP_LED	PWM1.1	CAP1.0	00
7:6	P1.19	GPIO Port 1.19	MCOA0	USB_PPWR	CAP1.1	00
9:8	P1.20	GPIO Port 1.20	MCI0	PWM1.2	SCK0	00
11:10	P1.21[1]	GPIO Port 1.21	MCABORT	PWM1.3	SSEL0	00
13:12	P1.22	GPIO Port 1.22	MCOB0	USB_PWRD	MAT1.0	00
15:14	P1.23	GPIO Port 1.23	MCI1	PWM1.4	MISO0	00
17:16	P1.24	GPIO Port 1.24	MCI2	PWM1.5	MOSI0	00
19:18	P1.25	GPIO Port 1.25	MCOA1	Reserved	MAT1.1	00
21:20	P1.26	GPIO Port 1.26	MCOB1	PWM1.6	CAP0.0	00
23:22	P1.27[1]	GPIO Port 1.27	CLKOUT	USB_OVRCR	CAP0.1	00
25:24	P1.28	GPIO Port 1.28	MCOA2	PCAP1.0	MAT0.0	00
27:26	P1.29	GPIO Port 1.29	MCOB2	PCAP1.1	MAT0.1	00
29:28	P1.30	GPIO Port 1.30	Reserved	VBUS	AD0.4	00
31:30	P1.31	GPIO Port 1.31	Reserved	SCK1	AD0.5	00

[1] No disponible en encapsulado de 80 pines.

8.5.5. Pin Function Select register 4 (PINSEL4 - 0x4002 C010)

Controla la mitad baja del puerto 2.

Cuadro 51: Pin function select register 4 (PINSEL4) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
1:0	P2.0	GPIO Port 2.0	PWM1.1	TXD1	Reserved	00
3:2	P2.1	GPIO Port 2.1	PWM1.2	RXD1	Reserved	00
5:4	P2.2	GPIO Port 2.2	PWM1.3	CTS1	Reserved [2]	00
7:6	P2.3	GPIO Port 2.3	PWM1.4	DCD1	Reserved [2]	00
9:8	P2.4	GPIO Port 2.4	PWM1.5	DSR1	Reserved [2]	00
11:10	P2.5	GPIO Port 2.5	PWM1.6	DTR1	Reserved [2]	00
13:12	P2.6	GPIO Port 2.6	PCAP1.0	RI1	Reserved [2]	00
15:14	P2.7	GPIO Port 2.7	RD2	RTS1	Reserved	00
17:16	P2.8	GPIO Port 2.8	TD2	TXD2	ENET_MDC	00
19:18	P2.9	GPIO Port 2.9	USB_CONNECT	RXD2	ENET_MDIO	00
21:20	P2.10	GPIO Port 2.10	EINT0	NMI	Reserved	00
23:22	P2.11[1]	GPIO Port 2.11	EINT1	Reserved	I2STX_CLK	00
25:24	P2.12[1]	GPIO Port 2.12	EINT2	Reserved	I2STX_WS	00
27:26	P2.13[1]	GPIO Port 2.13	EINT3	Reserved	I2STX_SDA	00
31:28	—	Reserved	Reserved	Reserved	Reserved	0

[1] No disponible en encapsulado de 80 pines.
[2] Estos pines también soportan traza de depuración al seleccionarse vía herramienta de desarrollo o escribiendo en PINSEL10.

8.5.6. Pin Function Select register 7 (PINSEL7 - 0x4002 C01C)

Controla la mitad alta del puerto 3.

Cuadro 52: Pin function select register 7 (PINSEL7) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
17:0	—	Reserved	Reserved	Reserved	Reserved	0
19:18	P3.25[1]	GPIO Port 3.25	Reserved	MAT0.0	PWM1.2	00
21:20	P3.26[1]	GPIO Port 3.26	STCLK	MAT0.1	PWM1.3	00
31:22	—	Reserved	Reserved	Reserved	Reserved	0

[1] No disponible en encapsulado de 80 pines.

8.5.7. Pin Function Select register 9 (PINSEL9 - 0x4002 C024)

Controla la mitad alta del puerto 4.

Cuadro 53: Pin function select register 9 (PINSEL9) bit description

Bits	Pin	Función 00	Función 01	Función 10	Función 11	Reset
23:0	—	Reserved	Reserved	Reserved	Reserved	00
25:24	P4.28	GPIO Port 4.28	RX_MCLK	MAT2.0	TXD3	00
27:26	P4.29	GPIO Port 4.29	TX_MCLK	MAT2.1	RXD3	00
31:28	—	Reserved	Reserved	Reserved	Reserved	00

8.5.8. Pin Function Select register 10 (PINSEL10 - 0x4002 C028)

Sólo el bit 3 de este registro se usa para controlar la función TRACE sobre P2.2 a P2.6.

Cuadro 54: Pin function select register 10 (PINSEL10) bit description

Bits	Símbolo	Valor	Descripción	Reset
2:0	—	—	Reserved. El software no debe escribir 1 en estos bits.	NA
3	GPIO/TRACE	0	La interfaz TPIU está deshabilitada.	0
3	GPIO/TRACE	1	La interfaz TPIU está habilitada. Las señales TPIU aparecen en sus pines independientemente del contenido de PINSEL4.	0
31:4	—	—	Reserved. El software no debe escribir 1 en estos bits.	NA

8.5.9. Pin Mode select register 0 (PINMODE0 - 0x4002 C040)

Configura *pull-up/pull-down* para los pines 0 a 15 del puerto 0.

Cuadro 55: Pin Mode select register 0 (PINMODE0) bit description

Bits	Símbolo	Descripción	Reset
1:0	P0.00MODE	Control de resistencia interna para P0.0. 00: *pull-up*; 01: *repeater*; 10: sin *pull*; 11: *pull-down*.	00
3:2	P0.01MODE	Control de P0.1; ver P0.00MODE.	00
5:4	P0.02MODE	Control de P0.2; ver P0.00MODE.	00
7:6	P0.03MODE	Control de P0.3; ver P0.00MODE.	00
9:8	P0.04MODE[1]	Control de P0.4; ver P0.00MODE.	00
11:10	P0.05MODE[1]	Control de P0.5; ver P0.00MODE.	00
13:12	P0.06MODE	Control de P0.6; ver P0.00MODE.	00
15:14	P0.07MODE	Control de P0.7; ver P0.00MODE.	00
17:16	P0.08MODE	Control de P0.8; ver P0.00MODE.	00
19:18	P0.09MODE	Control de P0.9; ver P0.00MODE.	00
21:20	P0.10MODE	Control de P0.10; ver P0.00MODE.	00
23:22	P0.11MODE	Control de P0.11; ver P0.00MODE.	00
29:24	—	Reserved.	NA
31:30	P0.15MODE	Control de P0.15; ver P0.00MODE.	00

[1] No disponible en encapsulado de 80 pines.

8.5.10. Pin Mode select register 1 (PINMODE1 - 0x4002 C044)

Configura *pull-up/pull-down* para los pines 16 a 26 del puerto 0.

Cuadro 56: Pin Mode select register 1 (PINMODE1) bit description

Bits	Símbolo	Descripción	Reset
1:0	P0.16MODE	Control de P0.16; ver P0.00MODE.	00
3:2	P0.17MODE	Control de P0.17; ver P0.00MODE.	00

Bits	Símbolo	Descripción	Reset
5:4	P0.18MODE	Control de P0.18; ver P0.00MODE.	00
7:6	P0.19MODE[1]	Control de P0.19; ver P0.00MODE.	00
9:8	P0.20MODE[1]	Control de P0.20; ver P0.00MODE.	00
11:10	P0.21MODE[1]	Control de P0.21; ver P0.00MODE.	00
13:12	P0.22MODE	Control de P0.22; ver P0.00MODE.	00
15:14	P0.23MODE[1]	Control de P0.23; ver P0.00MODE.	00
17:16	P0.24MODE[1]	Control de P0.24; ver P0.00MODE.	00
19:18	P0.25MODE	Control de P0.25; ver P0.00MODE.	00
21:20	P0.26MODE	Control de P0.26; ver P0.00MODE.	00
29:22	—	Reserved.	NA
31:30	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

Excepciones eléctricas críticas de PINMODE1 El modo de pin no puede seleccionarse para P0[27] a P0[30]. Los pines P0.27 y P0.28 son pines dedicados I^2C *open-drain* sin *pull-up/pull-down* configurable. Los pines P0.29 y P0.30 son específicos de USB y tampoco tienen resistencias configurables. Además, P0.29 y P0.30 deben compartir la misma dirección porque operan como una unidad para la función USB.

8.5.11. Pin Mode select register 2 (PINMODE2 - 0x4002 C048)

Configura *pull-up/pull-down* para los pines 0 a 15 del puerto 1.

Cuadro 57: Pin Mode select register 2 (PINMODE2) bit description

Bits	Símbolo	Descripción	Reset
1:0	P1.00MODE	Control de P1.0; ver P0.00MODE.	00
3:2	P1.01MODE	Control de P1.1; ver P0.00MODE.	00
7:4	—	Reserved.	NA
9:8	P1.04MODE	Control de P1.4; ver P0.00MODE.	00
15:10	—	Reserved.	NA
17:16	P1.08MODE	Control de P1.8; ver P0.00MODE.	00
19:18	P1.09MODE	Control de P1.9; ver P0.00MODE.	00
21:20	P1.10MODE	Control de P1.10; ver P0.00MODE.	00
27:22	—	Reserved.	NA
29:28	P1.14MODE	Control de P1.14; ver P0.00MODE.	00
31:30	P1.15MODE	Control de P1.15; ver P0.00MODE.	00

8.5.12. Pin Mode select register 3 (PINMODE3 - 0x4002 C04C)

Configura *pull-up/pull-down* para los pines 16 a 31 del puerto 1.

Cuadro 58: Pin Mode select register 3 (PINMODE3) bit description

Bits	Símbolo	Descripción	Reset
1:0	P1.16MODE[1]	Control de P1.16; ver P0.00MODE.	00
3:2	P1.17MODE[1]	Control de P1.17; ver P0.00MODE.	00
5:4	P1.18MODE	Control de P1.18; ver P0.00MODE.	00
7:6	P1.19MODE	Control de P1.19; ver P0.00MODE.	00
9:8	P1.20MODE	Control de P1.20; ver P0.00MODE.	00
11:10	P1.21MODE[1]	Control de P1.21; ver P0.00MODE.	00
13:12	P1.22MODE	Control de P1.22; ver P0.00MODE.	00
15:14	P1.23MODE	Control de P1.23; ver P0.00MODE.	00
17:16	P1.24MODE	Control de P1.24; ver P0.00MODE.	00
19:18	P1.25MODE	Control de P1.25; ver P0.00MODE.	00
21:20	P1.26MODE	Control de P1.26; ver P0.00MODE.	00
23:22	P1.27MODE[1]	Control de P1.27; ver P0.00MODE.	00
25:24	P1.28MODE	Control de P1.28; ver P0.00MODE.	00
27:26	P1.29MODE	Control de P1.29; ver P0.00MODE.	00
29:28	P1.30MODE	Control de P1.30; ver P0.00MODE.	00

Bits	Símbolo	Descripción	Reset
31:30	P1.31MODE	Control de P1.31; ver P0.00MODE.	00

[1] No disponible en encapsulado de 80 pines.

8.5.13. Pin Mode select register 4 (PINMODE4 - 0x4002 C050)

Configura *pull-up/pull-down* para los pines 0 a 15 del puerto 2.

Cuadro 59: Pin Mode select register 4 (PINMODE4) bit description

Bits	Símbolo	Descripción	Reset
1:0	P2.00MODE	Control de P2.0; ver P0.00MODE.	00
3:2	P2.01MODE	Control de P2.1; ver P0.00MODE.	00
5:4	P2.02MODE	Control de P2.2; ver P0.00MODE.	00
7:6	P2.03MODE	Control de P2.3; ver P0.00MODE.	00
9:8	P2.04MODE	Control de P2.4; ver P0.00MODE.	00
11:10	P2.05MODE	Control de P2.5; ver P0.00MODE.	00
13:12	P2.06MODE	Control de P2.6; ver P0.00MODE.	00
15:14	P2.07MODE	Control de P2.7; ver P0.00MODE.	00
17:16	P2.08MODE	Control de P2.8; ver P0.00MODE.	00
19:18	P2.09MODE	Control de P2.9; ver P0.00MODE.	00
21:20	P2.10MODE	Control de P2.10; ver P0.00MODE.	00
23:22	P2.11MODE[1]	Control de P2.11; ver P0.00MODE.	00
25:24	P2.12MODE[1]	Control de P2.12; ver P0.00MODE.	00
27:26	P2.13MODE[1]	Control de P2.13; ver P0.00MODE.	00
31:28	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

8.5.14. Pin Mode select register 7 (PINMODE7 - 0x4002 C05C)

Configura *pull-up/pull-down* para los pines 16 a 31 del puerto 3.

Cuadro 60: Pin Mode select register 7 (PINMODE7) bit description

Bits	Símbolo	Descripción	Reset
17:0	—	Reserved.	NA
19:18	P3.25MODE[1]	Control de P3.25; ver P0.00MODE.	00
21:20	P3.26MODE[1]	Control de P3.26; ver P0.00MODE.	00
31:22	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

8.5.15. Pin Mode select register 9 (PINMODE9 - 0x4002 C064)

Configura *pull-up/pull-down* para los pines 16 a 31 del puerto 4.

Cuadro 61: Pin Mode select register 9 (PINMODE9) bit description

Bits	Símbolo	Descripción	Reset
23:0	—	Reserved.	NA
25:24	P4.28MODE	Control de P4.28; ver P0.00MODE.	00
27:26	P4.29MODE	Control de P4.29; ver P0.00MODE.	00
31:28	—	Reserved.	NA

8.5.16. Open Drain Pin Mode select register 0 (PINMODE_OD0 - 0x4002 C068)

Controla el modo *open-drain* para los pines del puerto 0. Un 0 mantiene el modo normal; un 1 habilita *open-drain*.

Cuadro 62: Open Drain Pin Mode select register 0 (PINMODE_OD0) bit description

Bits	Símbolo	Descripción	Reset
0	P0.00OD[3]	Control *open-drain* de P0.0. 0: modo normal. 1: *open-drain*.	0
1	P0.01OD[3]	Control de P0.1; ver P0.00OD.	0
2	P0.02OD	Control de P0.2; ver P0.00OD.	0
3	P0.03OD	Control de P0.3; ver P0.00OD.	0
4	P0.04OD	Control de P0.4; ver P0.00OD.	0
5	P0.05OD	Control de P0.5; ver P0.00OD.	0
6	P0.06OD	Control de P0.6; ver P0.00OD.	0
7	P0.07OD	Control de P0.7; ver P0.00OD.	0
8	P0.08OD	Control de P0.8; ver P0.00OD.	0
9	P0.09OD	Control de P0.9; ver P0.00OD.	0
10	P0.10OD[3]	Control de P0.10; ver P0.00OD.	0
11	P0.11OD[3]	Control de P0.11; ver P0.00OD.	0
14:12	—	Reserved.	NA
15	P0.15OD	Control de P0.15; ver P0.00OD.	0
16	P0.16OD	Control de P0.16; ver P0.00OD.	0
17	P0.17OD	Control de P0.17; ver P0.00OD.	0
18	P0.18OD	Control de P0.18; ver P0.00OD.	0
19	P0.19OD[3]	Control de P0.19; ver P0.00OD.	0
20	P0.20OD[3]	Control de P0.20; ver P0.00OD.	0
21	P0.21OD	Control de P0.21; ver P0.00OD.	0
22	P0.22OD	Control de P0.22; ver P0.00OD.	0
23	P0.23OD	Control de P0.23; ver P0.00OD.	0
24	P0.24OD	Control de P0.24; ver P0.00OD.	0
25	P0.25OD	Control de P0.25; ver P0.00OD.	0
26	P0.26OD	Control de P0.26; ver P0.00OD.	0
28:27	— [2]	Reserved.	NA
29	P0.29OD	Control de P0.29; ver P0.00OD.	0
30	P0.30OD	Control de P0.30; ver P0.00OD.	0
31	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.
[2] P0.27 y P0.28 deben configurarse mediante I2CPADCFG cuando se usan como bus I^2C. Los bits 27 y 28 de PINMODE_OD0 no tienen efecto sobre esos pines.
[3] Los pares de pines P0.0/P0.1, P0.10/P0.11 y P0.19/P0.20 pueden utilizarse como buses I^2C sobre pines estándar; en ese caso deben configurarse en open-drain mediante PINMODE_OD0.

8.5.17. Open Drain Pin Mode select register 1 (PINMODE_OD1 - 0x4002 C06C)

Controla el modo *open-drain* para los pines del puerto 1.

Cuadro 63: Open Drain Pin Mode select register 1 (PINMODE_OD1) bit description

Bits	Símbolo	Descripción	Reset
0	P1.00OD	Control *open-drain* de P1.0. 0: modo normal. 1: *open-drain*.	0
1	P1.01OD	Control de P1.1; ver P1.00OD.	0
3:2	—	Reserved.	NA
4	P1.04OD	Control de P1.4; ver P1.00OD.	0
7:5	—	Reserved.	NA
8	P1.08OD	Control de P1.8; ver P1.00OD.	0
9	P1.09OD	Control de P1.9; ver P1.00OD.	0
10	P1.10OD	Control de P1.10; ver P1.00OD.	0
13:11	—	Reserved.	NA
14	P1.14OD	Control de P1.14; ver P1.00OD.	0
15	P1.15OD	Control de P1.15; ver P1.00OD.	0
16	P1.16OD[1]	Control de P1.16; ver P1.00OD.	0

Bits	Símbolo	Descripción	Reset
17	P1.17OD[1]	Control de P1.17; ver P1.00OD.	0
18	P1.18OD	Control de P1.18; ver P1.00OD.	0
19	P1.19OD	Control de P1.19; ver P1.00OD.	0
20	P1.20OD	Control de P1.20; ver P1.00OD.	0
21	P1.21OD[1]	Control de P1.21; ver P1.00OD.	0
22	P1.22OD	Control de P1.22; ver P1.00OD.	0
23	P1.23OD	Control de P1.23; ver P1.00OD.	0
24	P1.24OD	Control de P1.24; ver P1.00OD.	0
25	P1.25OD	Control de P1.25; ver P1.00OD.	0
26	P1.26OD	Control de P1.26; ver P1.00OD.	0
27	P1.27OD[1]	Control de P1.27; ver P1.00OD.	0
28	P1.28OD	Control de P1.28; ver P1.00OD.	0
29	P1.29OD	Control de P1.29; ver P1.00OD.	0
30	P1.30OD	Control de P1.30; ver P1.00OD.	0
31	P1.31OD	Control de P1.31.	0

[1] No disponible en encapsulado de 80 pines.

8.5.18. Open Drain Pin Mode select register 2 (PINMODE_OD2 - 0x4002 C070)

Controla el modo *open-drain* para los pines del puerto 2.

Cuadro 64: Open Drain Pin Mode select register 2 (PINMODE_OD2) bit description

Bits	Símbolo	Descripción	Reset
0	P2.00OD	Control *open-drain* de P2.0. 0: modo normal. 1: *open-drain*.	0
1	P2.01OD	Control de P2.1; ver P2.00OD.	0
2	P2.02OD	Control de P2.2; ver P2.00OD.	0
3	P2.03OD	Control de P2.3; ver P2.00OD.	0
4	P2.04OD	Control de P2.4; ver P2.00OD.	0
5	P2.05OD	Control de P2.5; ver P2.00OD.	0
6	P2.06OD	Control de P2.6; ver P2.00OD.	0
7	P2.07OD	Control de P2.7; ver P2.00OD.	0
8	P2.08OD	Control de P2.8; ver P2.00OD.	0
9	P2.09OD	Control de P2.9; ver P2.00OD.	0
10	P2.10OD	Control de P2.10; ver P2.00OD.	0
11	P2.11OD[1]	Control de P2.11; ver P2.00OD.	0
12	P2.12OD[1]	Control de P2.12; ver P2.00OD.	0
13	P2.13OD[1]	Control de P2.13; ver P2.00OD.	0
31:14	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

8.5.19. Open Drain Pin Mode select register 3 (PINMODE_OD3 - 0x4002 C074)

Controla el modo *open-drain* para los pines del puerto 3.

Cuadro 65: Open Drain Pin Mode select register 3 (PINMODE_OD3) bit description

Bits	Símbolo	Descripción	Reset
24:0	—	Reserved.	NA
25	P3.25OD[1]	Control *open-drain* de P3.25. 0: modo normal. 1: *open-drain*.	0
26	P3.26OD[1]	Control de P3.26; ver P3.25OD.	0
31:27	—	Reserved.	NA

[1] No disponible en encapsulado de 80 pines.

8.5.20. Open Drain Pin Mode select register 4 (PINMODE_OD4 - 0x4002 C078)

Controla el modo *open-drain* para los pines del puerto 4.

Cuadro 66: Open Drain Pin Mode select register 4 (PINMODE_OD4) bit description

Bits	Símbolo	Descripción	Reset
27:0	—	Reserved.	NA
28	P4.28OD	Control *open-drain* de P4.28. 0: modo normal. 1: *open-drain*.	0
29	P4.29OD	Control de P4.29; ver P4.28OD.	0
31:30	—	Reserved.	NA

8.5.21. I2C Pin Configuration register (I2CPADCFG - 0x4002 C07C)

Este registro sólo afecta a los pines de la interfaz I2C0 (P0.27/P0.28) y soporta distintos modos de operación del bus. Para I^2C estándar o *Fast Mode*, sus cuatro bits deben permanecer en 0. Para *Fast Mode Plus*, los bits SDADRV0 y SCLDRV0 deben valer 1. Si esos pines se usan fuera de I^2C, puede ser útil desactivar el filtrado de glitches y el control de *slew rate* poniendo SDAI2C0 y SCLI2C0 en 1.

Cuadro 67: I2C Pin Configuration register (I2CPADCFG) bit description

Bits	Símbolo	Valor	Descripción	Reset
0	SDADRV0	0	El pin SDA0 (P0.27) usa modo de conducción estándar.	0
0	SDADRV0	1	El pin SDA0 (P0.27) usa modo *Fast Mode Plus*.	0
1	SDAI2C0	0	SDA0 mantiene habilitados el filtrado de glitches y el control de *slew rate*.	0
1	SDAI2C0	1	SDA0 deshabilita el filtrado de glitches y el control de *slew rate*.	0
2	SCLDRV0	0	El pin SCL0 (P0.28) usa modo de conducción estándar.	0
2	SCLDRV0	1	El pin SCL0 (P0.28) usa modo *Fast Mode Plus*.	0
3	SCLI2C0	0	SCL0 mantiene habilitados el filtrado de glitches y el control de *slew rate*.	0
3	SCLI2C0	1	SCL0 deshabilita el filtrado de glitches y el control de *slew rate*.	0
31:4	—	—	Reserved.	NA

9. LPC17xx General Purpose Input/Output (GPIO)

9.1. Configuración básica

- **Power:** el capítulo indica GPIO siempre habilitado.
- **Pins:** el uso como GPIO depende de la selección de función realizada en la Sección 8.3.
- **Wake-up:** los puertos 0 y 2 pueden participar en wake-up.
- **Interrupts:** la habilitación por flanco se realiza con IO0/2IntEnR y IO0/2IntEnF; la IRQ se habilita además en el NVIC.

9.2. Features

9.2.1. Puertos digitales

- Registros GPIO ubicados sobre bus **AHB**, con acceso rápido.
- Acceso por **byte**, **half-word** y **word**.

- Escritura del puerto completo en una instrucción.
- Registros separados de `SET` y `CLR`.
- Acceso por **GPDMA**.
- Soporte de **bit-banding** del Cortex-M3.
- Control individual de dirección por bit.
- Luego del reset, las E/S arrancan como entrada con *pull-up*.

Nota técnica: bit-banding El bit-banding permite tratar cada bit de una región bit-bandable como una palabra alias independiente. En práctica, evita secuencias explícitas de *read-modify-write* para bits individuales. En GPIO sigue siendo natural preferir `FIOSET`/`FIOCLR` para salidas puntuales, pero el soporte de bit-banding simplifica accesos bit a bit sobre registros del periférico.

9.2.2. Puertos digitales con interrupción

- Solo **Port 0** y **Port 2** generan interrupciones GPIO por flanco.
- Cada pin puede generar interrupción por flanco ascendente, descendente o ambos.
- La detección es asíncrona, por lo que puede seguir operando sin clocks activos.
- Cada interrupción habilitada puede contribuir a wake-up desde *Power-down*.
- `GPIO0` y `GPIO2` comparten posición NVIC con `EINT3`.

9.3. Aplicaciones

- Entrada/salida digital de propósito general.
- Manejo de LEDs e indicadores.
- Control de dispositivos externos.
- Sensado de entradas digitales y detección de flancos.
- Salida de modos de bajo consumo.

9.4. Descripción de pines

Cuadro 68: GPIO pin description (Table 100)

Pin name	Type	Description
P0[30:0][1]	Input/Output	GPIO de propósito general. Compartidos con funciones alternativas; no todos estarán disponibles en cada aplicación.
P1[31:0][2]	Input/Output	GPIO de propósito general. Compartidos con funciones alternativas; no todos estarán disponibles en cada aplicación.
P2[13:0]	Input/Output	GPIO de propósito general.
P3[26:25]	Input/Output	GPIO de propósito general.
P4[29:28]	Input/Output	GPIO de propósito general.

- [**1**] P0[14:12] no disponibles.
- [**2**] P1[2], P1[3], P1[7:5], P1[13:11] no disponibles.
- Algunos pines quedan condicionados por su función alternativa. En particular, los pines de I2C0 son *open-drain* cualquiera sea la función seleccionada.

9.5. Descripción de registros

El bloque Fast GPIO implementa porciones de cinco puertos de 32 bits. Los registros FIOx* residen en 0x2009 C000 a 0x2009 C09C sobre AHB. Los registros de interrupción GPIO residen en 0x4002 8080 a 0x4002 80B4.

Cuadro 69: GPIO register map (local bus accessible registers - enhanced GPIO features) (Table 101)

Name	Description	Access	Reset	PORTn Register Name & Address
FIODIR	Control de dirección por bit del puerto.	R/W	0	FIO0DIR - 0x2009 C000, FIO1DIR - 0x2009 C020, FIO2DIR - 0x2009 C040, FIO3DIR - 0x2009 C060, FIO4DIR - 0x2009 C080.
FIOMASK	Máscara del puerto. Las lecturas y escrituras por FIOPIN, FIOSET y FIOCLR solo afectan bits habilitados por ceros en esta máscara.	R/W	0	FIO0MASK - 0x2009 C010, FIO1MASK - 0x2009 C030, FIO2MASK - 0x2009 C050, FIO3MASK - 0x2009 C070, FIO4MASK - 0x2009 C090.

Name	Description	Access	Reset	PORTn Register Name & Address
FIOPIN	Valor del pin usando FIOMASK. Puede leerse independientemente de la dirección o de la función digital alternativa; al escribir, aplica valores sobre bits no enmascarados.	R/W	0	FIO0PIN - 0x2009 C014, FIO1PIN - 0x2009 C034, FIO2PIN - 0x2009 C054, FIO3PIN - 0x2009 C074, FIO4PIN - 0x2009 C094.
FIOSET	Fuerza niveles altos en pines de salida no enmascarados. Escribir 1 seta; escribir 0 no altera.	R/W	0	FIO0SET - 0x2009 C018, FIO1SET - 0x2009 C038, FIO2SET - 0x2009 C058, FIO3SET - 0x2009 C078, FIO4SET - 0x2009 C098.
FIOCLR	Fuerza niveles bajos en pines de salida no enmascarados. Escribir 1 limpia; escribir 0 no altera.	WO	0	FIO0CLR - 0x2009 C01C, FIO1CLR - 0x2009 C03C, FIO2CLR - 0x2009 C05C, FIO3CLR - 0x2009 C07C, FIO4CLR - 0x2009 C09C.

Cuadro 70: GPIO interrupt register map (Table 102)

Name	Description	Access	Reset
IO0IntEnR / IO2IntEnR	GPIO Interrupt Enable for Rising edge.	R/W	0
IO0IntEnF / IO2IntEnF	GPIO Interrupt Enable for Falling edge.	R/W	0
IO0IntStatR / IO2IntStatR	GPIO Interrupt Status for Rising edge.	RO	0
IO0IntStatF / IO2IntStatF	GPIO Interrupt Status for Falling edge.	RO	0
IO0IntClr / IO2IntClr	GPIO Interrupt Clear.	WO	0
IOIntStatus	GPIO overall Interrupt Status.	RO	0

9.5.1. GPIO port Direction register FIOxDIR

- Controla la dirección de los pines configurados como GPIO.
- 0: entrada.
- 1: salida.
- P0.29 y P0.30 comparten pad con USB_D+ y USB_D-.

Cuadro 71: Fast GPIO port Direction register FIO0DIR to FIO4DIR (Table 103)

Bit	Symbol	Value / Description	Reset
31:0	FIOxDIR	Bit 0 controla Px.0; bit 31 controla Px.31. 0: pin configurado como entrada. 1: pin configurado como salida.	0x0

Cuadro 72: Fast GPIO port Direction control byte and half-word accessible register description (Table 104)

Generic register	Description	Length / Access	Reset	PORTn Register Address
FIOxDIR0	Control de dirección para Px.0 a Px.7.	8 / R/W	0x00	FIO0DIR0 - 0x2009 C000, FIO1DIR0 - 0x2009 C020, FIO2DIR0 - 0x2009 C040, FIO3DIR0 - 0x2009 C060, FIO4DIR0 - 0x2009 C080.
FIOxDIR1	Control de dirección para Px.8 a Px.15.	8 / R/W	0x00	FIO0DIR1 - 0x2009 C001, FIO1DIR1 - 0x2009 C021, FIO2DIR1 - 0x2009 C041, FIO3DIR1 - 0x2009 C061, FIO4DIR1 - 0x2009 C081.
FIOxDIR2	Control de dirección para Px.16 a Px.23.	8 / R/W	0x00	FIO0DIR2 - 0x2009 C002, FIO1DIR2 - 0x2009 C022, FIO2DIR2 - 0x2009 C042, FIO3DIR2 - 0x2009 C062, FIO4DIR2 - 0x2009 C082.

Generic register	Description	Length / Access	Reset	PORTn Register Address
FIOxDIR3	Control de dirección para Px.24 a Px.31.	8 / R/W	0x00	FIO0DIR3 - 0x2009 C003, FIO1DIR3 - 0x2009 C023, FIO2DIR3 - 0x2009 C043, FIO3DIR3 - 0x2009 C063, FIO4DIR3 - 0x2009 C083.
FIOxDIRL	Control de dirección para la mitad baja del puerto, Px.0 a Px.15.	16 / R/W	0x0000	FIO0DIRL - 0x2009 C000, FIO1DIRL - 0x2009 C020, FIO2DIRL - 0x2009 C040, FIO3DIRL - 0x2009 C060, FIO4DIRL - 0x2009 C080.
FIOxDIRU	Control de dirección para la mitad alta del puerto, Px.16 a Px.31.	16 / R/W	0x0000	FIO0DIRU - 0x2009 C002, FIO1DIRU - 0x2009 C022, FIO2DIRU - 0x2009 C042, FIO3DIRU - 0x2009 C062, FIO4DIRU - 0x2009 C082.

9.5.2. GPIO port output Set register FIOxSET

- Escribir 1 fuerza nivel alto sobre el pin de salida correspondiente.
- Escribir 0 no altera el estado actual.
- La operación queda condicionada por la máscara FIOxMASK.

Cuadro 73: Fast GPIO port output Set register (Table 105)

Bit	Symbol	Value / Description	Reset
31:0	FIOxSET	Bit 0 controla Px.0; bit 31 controla Px.31. 0: salida sin cambios. 1: salida forzada a HIGH.	0x0

Cuadro 74: Fast GPIO port output Set byte and half-word accessible register description (Table 106)

Generic register	**Description**	**Length / Access**	**Reset**	**PORTn Register Address**
`FIOxSET0`	Set de salida para `Px.0` a `Px.7`.	8 / R/W	`0x00`	`FIO0SET0` - `0x2009 C018`, `FIO1SET0` - `0x2009 C038`, `FIO2SET0` - `0x2009 C058`, `FIO3SET0` - `0x2009 C078`, `FIO4SET0` - `0x2009 C098`.
`FIOxSET1`	Set de salida para `Px.8` a `Px.15`.	8 / R/W	`0x00`	`FIO0SET1` - `0x2009 C019`, `FIO1SET1` - `0x2009 C039`, `FIO2SET1` - `0x2009 C059`, `FIO3SET1` - `0x2009 C079`, `FIO4SET1` - `0x2009 C099`.
`FIOxSET2`	Set de salida para `Px.16` a `Px.23`.	8 / R/W	`0x00`	`FIO0SET2` - `0x2009 C01A`, `FIO1SET2` - `0x2009 C03A`, `FIO2SET2` - `0x2009 C05A`, `FIO3SET2` - `0x2009 C07A`, `FIO4SET2` - `0x2009 C09A`.
`FIOxSET3`	Set de salida para `Px.24` a `Px.31`.	8 / R/W	`0x00`	`FIO0SET3` - `0x2009 C01B`, `FIO1SET3` - `0x2009 C03B`, `FIO2SET3` - `0x2009 C05B`, `FIO3SET3` - `0x2009 C07B`, `FIO4SET3` - `0x2009 C09B`.

Generic register	Description	Length / Access	Reset	PORTn Register Address
FIOxSETL	Set de salida para Px.0 a Px.15.	16 / R/W	0x0000	FIO0SETL - 0x2009 C018, FIO1SETL - 0x2009 C038, FIO2SETL - 0x2009 C058, FIO3SETL - 0x2009 C078, FIO4SETL - 0x2009 C098.
FIOxSETU	Set de salida para Px.16 a Px.31.	16 / R/W	0x0000	FIO0SETU - 0x2009 C01A, FIO1SETU - 0x2009 C03A, FIO2SETU - 0x2009 C05A, FIO3SETU - 0x2009 C07A, FIO4SETU - 0x2009 C09A.

9.5.3. GPIO port output Clear register FIOxCLR

- Escribir 1 fuerza nivel bajo sobre el pin de salida correspondiente.
- Escribir 0 no altera el estado actual.

Cuadro 75: Fast GPIO port output Clear register (Table 107)

Bit	Symbol	Value / Description	Reset
31:0	FIOxCLR	Bit 0 controla Px.0; bit 31 controla Px.31. 0: salida sin cambios. 1: salida forzada a LOW.	0x0

Cuadro 76: Fast GPIO port output Clear byte and half-word accessible register description (Table 108)

Generic register	**Description**	**Length / Access**	**Reset**	**PORTn Register Address**
`FIOxCLR0`	Clear de salida para `Px.0` a `Px.7`.	8 / R/W	`0x00`	`FIO0CLR0` - `0x2009 C01C`, `FIO1CLR0` - `0x2009 C03C`, `FIO2CLR0` - `0x2009 C05C`, `FIO3CLR0` - `0x2009 C07C`, `FIO4CLR0` - `0x2009 C09C`.
`FIOxCLR1`	Clear de salida para `Px.8` a `Px.15`.	8 / R/W	`0x00`	`FIO0CLR1` - `0x2009 C01D`, `FIO1CLR1` - `0x2009 C03D`, `FIO2CLR1` - `0x2009 C05D`, `FIO3CLR1` - `0x2009 C07D`, `FIO4CLR1` - `0x2009 C09D`.
`FIOxCLR2`	Clear de salida para `Px.16` a `Px.23`.	8 / R/W	`0x00`	`FIO0CLR2` - `0x2009 C01E`, `FIO1CLR2` - `0x2009 C03E`, `FIO2CLR2` - `0x2009 C05E`, `FIO3CLR2` - `0x2009 C07E`, `FIO4CLR2` - `0x2009 C09E`.
`FIOxCLR3`	Clear de salida para `Px.24` a `Px.31`.	8 / R/W	`0x00`	`FIO0CLR3` - `0x2009 C01F`, `FIO1CLR3` - `0x2009 C03F`, `FIO2CLR3` - `0x2009 C05F`, `FIO3CLR3` - `0x2009 C07F`, `FIO4CLR3` - `0x2009 C09F`.

Generic register	Description	Length / Access	Reset	PORTn Register Address
FIOxCLRL	Clear de salida para Px.0 a Px.15.	16 / R/W	0x0000	FIO0CLRL - 0x2009 C01C, FIO1CLRL - 0x2009 C03C, FIO2CLRL - 0x2009 C05C, FIO3CLRL - 0x2009 C07C, FIO4CLRL - 0x2009 C09C.
FIOxCLRU	Clear de salida para Px.16 a Px.31.	16 / R/W	0x0000	FIO0CLRU - 0x2009 C01E, FIO1CLRU - 0x2009 C03E, FIO2CLRU - 0x2009 C05E, FIO3CLRU - 0x2009 C07E, FIO4CLRU - 0x2009 C09E.

9.5.4. GPIO port Pin value register FIOxPIN

- Permite leer el estado digital actual del pin, tanto si el pin está como entrada como si está como salida.
- También puede escribir valores sobre bits no enmascarados.
- Si se lee FIOPIN, los bits enmascarados con 1 en FIOMASK retornan 0 aun cuando el pin físico esté en otro estado.

Cuadro 77: Fast GPIO port Pin value register (Table 109)

Bit	Symbol	Value / Description	Reset
31:0	FIOxPIN	Valor del pin Px.n. La lectura refleja el estado digital actual. La escritura aplica el valor escrito sobre bits no enmascarados del puerto.	0x0

Cuadro 78: Fast GPIO port Pin value byte and half-word accessible register description (Table 110)

Generic register	**Description**	**Length / Access**	**Reset**	**PORTn Register Address**
`FIOxPIN0`	Valor del pin para `Px.0` a `Px.7`.	8 / R/W	`0x00`	`FIO0PIN0 - 0x2009 C014, FIO1PIN0 - 0x2009 C034, FIO2PIN0 - 0x2009 C054, FIO3PIN0 - 0x2009 C074, FIO4PIN0 - 0x2009 C094.`
`FIOxPIN1`	Valor del pin para `Px.8` a `Px.15`.	8 / R/W	`0x00`	`FIO0PIN1 - 0x2009 C015, FIO1PIN1 - 0x2009 C035, FIO2PIN1 - 0x2009 C055, FIO3PIN1 - 0x2009 C075, FIO4PIN1 - 0x2009 C095.`
`FIOxPIN2`	Valor del pin para `Px.16` a `Px.23`.	8 / R/W	`0x00`	`FIO0PIN2 - 0x2009 C016, FIO1PIN2 - 0x2009 C036, FIO2PIN2 - 0x2009 C056, FIO3PIN2 - 0x2009 C076, FIO4PIN2 - 0x2009 C096.`
`FIOxPIN3`	Valor del pin para `Px.24` a `Px.31`.	8 / R/W	`0x00`	`FIO0PIN3 - 0x2009 C017, FIO1PIN3 - 0x2009 C037, FIO2PIN3 - 0x2009 C057, FIO3PIN3 - 0x2009 C077, FIO4PIN3 - 0x2009 C097.`

Generic register	Description	Length / Access	Reset	PORTn Register Address
FIOxPINL	Valor del pin para Px.0 a Px.15.	16 / R/W	0x0000	FIO0PINL - 0x2009 C014, FIO1PINL - 0x2009 C034, FIO2PINL - 0x2009 C054, FIO3PINL - 0x2009 C074, FIO4PINL - 0x2009 C094.
FIOxPINU	Valor del pin para Px.16 a Px.31.	16 / R/W	0x0000	FIO0PINU - 0x2009 C016, FIO1PINU - 0x2009 C036, FIO2PINU - 0x2009 C056, FIO3PINU - 0x2009 C076, FIO4PINU - 0x2009 C096.

9.5.5. Fast GPIO port Mask register FIOxMASK

- Selecciona qué bits participan en lecturas y escrituras del puerto.
- 0: bit habilitado.
- 1: bit enmascarado.

Cuadro 79: Fast GPIO port Mask register (Table 111)

Bit	Symbol	Value / Description	Reset
31:0	FIOxMASK	0: el bit físico participa de lecturas/escrituras. 1: el bit queda enmascarado; lecturas retornan 0 y escrituras no alteran el pin.	0x0

Cuadro 80: Fast GPIO port Mask byte and half-word accessible register description (Table 112)

Generic register	**Description**	**Length / Access**	**Reset**	**PORTn Register Address**
`FIOxMASK0`	Máscara para `Px.0` a `Px.7`.	8 / R/W	`0x00`	`FIO0MASK0` - `0x2009 C010`, `FIO1MASK0` - `0x2009 C030`, `FIO2MASK0` - `0x2009 C050`, `FIO3MASK0` - `0x2009 C070`, `FIO4MASK0` - `0x2009 C090`.
`FIOxMASK1`	Máscara para `Px.8` a `Px.15`.	8 / R/W	`0x00`	`FIO0MASK1` - `0x2009 C011`, `FIO1MASK1` - `0x2009 C031`, `FIO2MASK1` - `0x2009 C051`, `FIO3MASK1` - `0x2009 C071`, `FIO4MASK1` - `0x2009 C091`.
`FIOxMASK2`	Máscara para `Px.16` a `Px.23`.	8 / R/W	`0x00`	`FIO0MASK2` - `0x2009 C012`, `FIO1MASK2` - `0x2009 C032`, `FIO2MASK2` - `0x2009 C052`, `FIO3MASK2` - `0x2009 C072`, `FIO4MASK2` - `0x2009 C092`.
`FIOxMASK3`	Máscara para `Px.24` a `Px.31`.	8 / R/W	`0x00`	`FIO0MASK3` - `0x2009 C013`, `FIO1MASK3` - `0x2009 C033`, `FIO2MASK3` - `0x2009 C053`, `FIO3MASK3` - `0x2009 C073`, `FIO4MASK3` - `0x2009 C093`.

Generic register	Description	Length / Access	Reset	PORTn Register Address
FIOxMASKL	Máscara para Px.0 a Px.15.	16 / R/W	0x0000	FIO0MASKL - 0x2009 C010, FIO1MASKL - 0x2009 C030, FIO2MASKL - 0x2009 C050, FIO3MASKL - 0x2009 C070, FIO4MASKL - 0x2009 C090.
FIOxMASKU	Máscara para Px.16 a Px.31.	16 / R/W	0x0000	FIO0MASKU - 0x2009 C012, FIO1MASKU - 0x2009 C032, FIO2MASKU - 0x2009 C052, FIO3MASKU - 0x2009 C072, FIO4MASKU - 0x2009 C092.

9.5.6. GPIO interrupt registers

Cuadro 81: GPIO overall Interrupt Status register IOIntStatus (Table 113)

Bit	Symbol	Value / Description	Reset
0	P0Int	0: no hay interrupciones pendientes en Port 0. 1: existe al menos una interrupción pendiente en Port 0.	0
1	-	Reservado.	NA
2	P2Int	0: no hay interrupciones pendientes en Port 2. 1: existe al menos una interrupción pendiente en Port 2.	0
31:3	-	Reservado.	NA

Cuadro 82: GPIO Interrupt Enable for port 0 Rising Edge IO0IntEnR (Table 114)

Bit	Symbol	Value / Description	Reset
0-11, 15-18	P0.nER	Habilita interrupción por flanco ascendente para P0.n. 0: deshabilitada. 1: habilitada.	0
19-30[1]	P0.nER	Igual que la fila anterior para los bits altos disponibles en Port 0.	0
14:12	-	Reservado.	NA
31	-	Reservado.	NA

Cuadro 83: GPIO Interrupt Enable for port 2 Rising Edge `IO2IntEnR` (Table 115)

Bit	Symbol	Value / Description	Reset
0-11	P2.nER	Habilita interrupción por flanco ascendente para P2.n. 0: deshabilitada. 1: habilitada.	0
12-13[1]	P2.nER	Igual que la fila anterior para P2.12 y P2.13.	0
31:14	-	Reservado.	NA

Cuadro 84: GPIO Interrupt Enable for port 0 Falling Edge `IO0IntEnF` (Table 116)

Bit	Symbol	Value / Description	Reset
0-11, 15-18	P0.nEF	Habilita interrupción por flanco descendente para P0.n. 0: deshabilitada. 1: habilitada.	0
19-30[1]	P0.nEF	Igual que la fila anterior para los bits altos disponibles en Port 0.	0
14:12	-	Reservado.	NA
31	-	Reservado.	NA

Cuadro 85: GPIO Interrupt Enable for port 2 Falling Edge `IO2IntEnF` (Table 117)

Bit	Symbol	Value / Description	Reset
0-11	P2.nEF	Habilita interrupción por flanco descendente para P2.n. 0: deshabilitada. 1: habilitada.	0
12-13[1]	P2.nEF	Igual que la fila anterior para P2.12 y P2.13.	0
31:14	-	Reservado.	NA

Cuadro 86: GPIO Interrupt Status for port 0 Rising Edge Interrupt `IO0IntStatR` (Table 118)

Bit	Symbol	Value / Description	Reset
0-11, 15-18	P0.nREI	Estado de interrupción por flanco ascendente en P0.n. 0: no detectado. 1: interrupción generada.	0
19-30[1]	P0.nREI	Igual que la fila anterior para los bits altos disponibles en Port 0.	0
14:12	-	Reservado.	NA
31	-	Reservado.	NA

Cuadro 87: GPIO Interrupt Status for port 2 Rising Edge Interrupt `IO2IntStatR` (Table 119)

Bit	Symbol	Value / Description	Reset
0-11	P2.nREI	Estado de interrupción por flanco ascendente en P2.n. 0: no detectado. 1: interrupción generada.	0
12-13[1]	P2.nREI	Igual que la fila anterior para P2.12 y P2.13.	0
31:14	-	Reservado.	NA

Cuadro 88: GPIO Interrupt Status for port 0 Falling Edge Interrupt `IO0IntStatF` (Table 120)

Bit	Symbol	Value / Description	Reset
0-11, 15-18	P0.nFEI	Estado de interrupción por flanco descendente en P0.n. 0: no detectado. 1: interrupción generada.	0
19-30[1]	P0.nFEI	Igual que la fila anterior para los bits altos disponibles en Port 0.	0
14:12	-	Reservado.	NA
31	-	Reservado.	NA

Cuadro 89: GPIO Interrupt Status for port 2 Falling Edge Interrupt `IO2IntStatF` (Table 121)

Bit	Symbol	Value / Description	Reset
0-11	P2.nFEI	Estado de interrupción por flanco descendente en P2.n. 0: no detectado. 1: interrupción generada.	0
12-13[1]	P2.nFEI	Igual que la fila anterior para P2.12 y P2.13.	0
31:14	-	Reservado.	NA

Cuadro 90: GPIO Interrupt Clear register for port 0 `IO0IntClr` (Table 122)

Bit	Symbol	Value / Description	Reset
0-11, 15-18	P0.nCI	Limpia interrupciones GPIO para P0.n. 0: IOxIntStatR/F sin cambios. 1: limpia los bits correspondientes.	0
19-30[1]	P0.nCI	Igual que la fila anterior para los bits altos disponibles en Port 0.	0
14:12	-	Reservado.	NA
31	-	Reservado.	NA

Cuadro 91: GPIO Interrupt Clear register for port 2 `IO2IntClr` (Table 123)

Bit	Symbol	Value / Description	Reset
0-11	P2.nCI	Limpia interrupciones GPIO para P2.n. 0: IOxIntStatR/F sin cambios. 1: limpia los bits correspondientes.	0
12-13[1]	P2.nCI	Igual que la fila anterior para P2.12 y P2.13.	0
31:14	-	Reservado.	NA

- [**1**] No disponible en encapsulado de 80 pines.

9.6. GPIO usage notes

9.6.1. Example: instantaneous output of 0s and 1s on a GPIO port

- El periférico permite actualización instantánea de patrones de salida mediante accesos de **32 bits**, **16 bits** o **8 bits**.

- La elección del ancho de acceso depende de la agrupación de señales y del patrón a escribir.
- El acceso de menor ancho simplifica cambios locales; el acceso de palabra completa simplifica patrones paralelos.

9.6.2. Writing to `FIOSET`/`FIOCLR` vs. `FIOPIN`

- `FIOSET` y `FIOCLR` permiten cambiar bits puntuales sin reescribir el resto del puerto.
- Escribir en `FIOPIN` aplica un valor completo sobre todos los bits de salida no enmascarados.
- Para cambios puntuales de salida, la vía normal es `FIOSET`/`FIOCLR`.
- `FIOPIN` conviene cuando se desea forzar en una sola operación un patrón paralelo completo.