Arquitectura de Computadoras 1 Segundo examen parcial - año 2024 - Tema A

<u>Indicaciones</u> (Leer atentamente):

- Escribir nombre y apellido.
- Todos los ejercicios tienen el mismo puntaje: 100/13=7.7%.
- Se aplica la escala de notas definida en la Ordenanza 108/10 emitida por el Consejo Superior de la Universidad Nacional de Cuyo, la cual se adjunta a continuación.

Resultado	Escala Numérica	Escala Porcentual
	Nota	%
NO APROBADO	0	0%
	1	1 a 12%
	2	13 a 24%
	3	25 a 35%
	4	36 a 47%
	5	48 a 59%
APROBADO	6	60 a 64%
	7	65 a 74%
	8	75 a 84%
	9	85 a 94%
	10	95 a 100%

	10 33 4 100 %
Ejercicio 1 La hoja de datos de una memoria indica la siguiente información acerca de sus pines.: A0-A11: Row Address Imput A0-A8: Column Address Imput WE: Write Enable RAS: Row Address Select. CAS: Column Address Select. D0-D15: Data	Indique el tipo y organización de memoria. a. SRAM de 1M x 16 b. DRAM de 1M x 16 c. SRAM de 2M x 16 d. DRAM de 2M x 16 e. SRAM de 1M x 32 f. DRAM de 1M x 32 g. Ninguna respuesta es correcta.
Ejercicio 2 Indique la diferencia entre una SRAM y una EEPROM. a. La SRAM puede escribirse, la EEPROM no. b. La SRAM puede borrarse eléctricamente, la EEPROM por ultravioleta. c. La SRAM debe refrescarse periódicamente, la EEPROM no.	 □ d. La SRAM es de acceso aleatorio, la EEPROM no. □ e. La SRAM se direcciona por filas y columnas, la EEPROM no. □ f. La SRAM pierde la información si pierde la energía eléctrica, la EEPROM no. □ g. Ninguna respuesta es correcta
Ejercicio 3 Los procesadores con arquitectura ARM v8 poseen direcciones virtuales de 64 bits. Los mismos poseen un tamaño de páginas de 64 K. Suponga que una de dichas computadoras posee 4G de memoria RAM instalada. Indique la cantidad máxima de páginas y la cantidad de marcos de página.	 a. 256 T páginas. 64 K marcos de página. b. 256 T páginas. 64 G marcos de página. c. 64 T páginas. 64 K marcos de página. d. 64 T páginas. 64 marcos de página. e. 256 G páginas. 64 K marcos de página. f. 256 G páginas. 64 M marcos de página. g. Ninguna respuesta es correcta.
Ejercicio 4 Los procesadores con arquitectura x86_64 poseen espacio de direcciones virtuales de 48 bits y páginas de 4 KB. Un programa posee las siguientes características: 4 MB de memoria necesaria. 512 páginas con bits de presencia en 1. 256 páginas con bits de modificado en 1. Indique la cantidad de bytes que el programa posee en memoria principal.	☐ a. 0 MB ☐ b. 1 MB ☐ c. 2 MB ☐ d. 3 MB ☐ e. 4 MB ☐ f. 6 MB ☐ g. Ninguna respuesta es correcta.
Ejercicio 5 La computadora Raspberry Pi3 posee espacio de direcciones virtuales de 32 bits y páginas de 64 KB. Un programa posee su página 22 ₁₆ en el marco de página B1C2 ₁₆ . Indique la dirección física en la cual se encuentra almacenada la dirección lógica 225193 ₁₆ .	Escriba aquí su respuesta:
Ejercicio 6 El tamaño de la línea de caché de procesadores i3, i5 e i7 es de 64 bytes. Indique la etiqueta del bloque al cual pertenece la dirección A8C16 ₁₆ .	Escriba aquí su respuesta:

Ejercicio 7 Una computadora posee 32 bits para direcciones virtuales. El tamaño de la línea de caché es 128 posiciones de memoria. La memoria de etiquetas posee las siguientes etiquetas: 0 ₁₆ , 2 ₁₆ . Indique cual de las siguientes direcciones de memoria generará un fallo de caché.	 □ a. 55₁₀ □ b. 103₁₀ □ c. 120₁₀ □ d. 260₁₀ □ e. 380₁₀ □ f. Ninguna respuesta es correcta.
Ejercicio 8 Para un procesador que utiliza mapeo en memoria para acceder a dispositivos de entrada salida, ¿Qué acción realizará la siguiente instrucción? MOV [0x0420],C a. Escribe solo en memoria. b. Lee un dato solo desde memoria. c. Escribe un dato solo en un periférico.	 □ d. Lee un dato solo desde un periférico. □ e. Escribe un dato en memoria o en un periférico. □ f. Lee un dato desde memoria o desde un periférico. □ g.Produce un error. □ h. Ninguna respuesta es correcta
Ejercicio 9 El método de interrupciones es adecuado para: a. Transferir grandes bloques de datos entre dispositivos de entrada salida y memoria. b. Liberar al procesador de ejecutar tareas de entrada salida.	 c. Procesadores de bajo costo. d. Captar eventos en tiempo real. e. Disminuir la cantidad de comunicaciones con los periféricos. f. Ninguna opción es correcta
Ejercicio 10 La siguiente información son datos de un dispositivo brindados por el sistema operativo Linux. descripción: ISA bridge fabricante: Intel Corporation información del bus: pci@0000:00:1f.0 reloj: 33MHz capacidades: isa bus_master cap_list recursos: irq:24 Sobre el dispositivo podemos decir:	 a. Almacena datos. b. Permite la conexión de dispositivos de almacenamiento de datos. c. Se conecta solo al bus ISA. d. Se conecta a dos buses. e. Permite la conexión de dispositivos externos. f. Permite la conexión de un procesador. g. Ninguna respuesta es correcta.
Ejercicio 11 Cual de las siguientes es una característica propia del bus PCI Express: a. Permite la conexión de dispositivos externos. b. En computadoras actuales (Intel i7, AMD Ryzen, etc.) es el bus principal del sistema.	 □ c. Entre los buses de expansión, es el segundo más rápido, detrás el PCI. □ d. Es un bus paralelo. □ e. Es un bus síncrono. □ f. Ninguna respuesta es correcta.
Ejercicio 12 La invalidación de un bloque de caché puede producirse porque: a. Una rutina de servicio escribe en la memoria. b. El dato en memoria se pierde.	 c. Se realiza una división por cero. d. Se llena totalmente la memoria caché. e. Se ejecuta una instrucción de 16 bits sobre datos de 8 bits. f. El DMA escribe en memoria. g. Ninguna respuesta es correcta.
Ejercicio 13 Un procesador que posee un bus de direcciones de 32 bits utiliza entrada salida mapeada en memoria, y necesita 1.5GB de memoria para entrada salida. El tamaño máximo posible de la memoria RAM que podrá instalar será: □ a. 1.5 GB □ b. 2 GB	☐ c. 2.5 GB ☐ d. 2.5 GB ☐ e. 3.5 GB ☐ f. 4 GB ☐ g. 5.5 GB ☐ h. Ninguna respuesta es correcta.