Arquitectura de Computadoras 1 Primer examen parcial - año 2024 - Tema B

Indicaciones (Leer atentamente):

- Escribir nombre y apellido en cada hoja.
- Cada ejercicio vale 100/16=6,25%.
- Se aplica la escala de notas definida en la Ordenanza 108/10 emitida por el Consejo Superior de la Universidad Nacional de Cuyo, la cual se adjunta a continuación.

	Escala Numérica	Escala Porcentual
Resultado	Nota	%
	0	0%
	1	1 a 12%
	2	13 a 24%
NO APROBADO	3	25 a 35%
	4	36 a 47%
	5	48 a 59%
	6	60 a 64%
	7	65 a 74%
APROBADO	8	75 a 84%
	9	85 a 94%
	10	95 a 100%

Pregunta 1

Indique a que circuito corresponde la siguiente tabla de verdad. E7, E6, E5, E4, E3, E2, E1 y E0 son las entradas, mientras que S2, S1 y S0 son las salidas:

E7	E6	E5	E4	E3	E2	E1	E0	S2	S1	S0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

1				
 	110000	NITIOOAA	hinaria	de 2 a 4
 	1 /5:	111111	טווומווט	UE / A 4

□ b. Decodificador binario de 3 a 8

c. Decodificador binario de 4 a 8

☐ d. Codificador binario de 4 a 2

e. Codificador binario de 8 a 3

□ g. Sumador completo de dos bits

h. Multiplexor de 4 entradas

☐ h. Multiplexor de 8 entradas

Pregunta 2

El código BCD del número 78 será:

☐ a. 00001011

☐ b. 00010111

☐ c. 00110010


☐ d. 10001100

☐ e. 01111000

☐ h. Ninguna respuesta es correcta.

Pregunta 3

La figura muestra un multiplexor y un demultiplexor. Para conectar la entrada 7 del multiplexor con la salida 0 del demultiplexor, Las líneas de selección deben valer:



	a. Multiplexor:	00001000,	Demultiplexor:
	00010000.		

b.	Multiplexor:	00010000,	Demultiplexor:
Ωſ	0001000		

c. Multiplexor:	1000000,	Demultiplexor:
00000000		

d.	Multiplexor	: 011,	Demultiplexor:	100

e. Multiplexor:	100, Demultiplexor:	011
-----------------	---------------------	-----

f. Multiplexor: 111, Demultiplexor: 000

g. Multiplexor: 111, Demultiplexor: 111

h. Ninguna respuesta es correcta.

Pregunta 4 La salida de la siguiente compuerta será: a. Igual al valor de A □ b. Igual al inverso de A □ c. 0 ☐ d. 1 □ e. Ninguna respuesta es correcta. Pregunta 5 A que operación booleana corresponde la siguiente tabla de verdad. Α В Salida 0 0 1 1 0 0 1 0 0 1 0 ☐ a. XNOR (Exnor) □ b. NOR ☐ c. XOR (Exor) d. NAND □ e. AND ☐ f. OR ☐ g. NOT (negador) h.Ninguna respuesta es correcta.

Pregunta 6

Suponiendo que un número en punto flotante se representa como sigue:

Signo Exponente (1 bit), Exponente (4 bits), Mantisa (6 bits), Signo Mantisa (1 bit). Siendo el exponente en base 10. El código para cada campo es binario.

Entonces el número en punto flotante 100101000010 expresado en sistema decimal es:

☐ h. Ninguna respuesta es correcta

es:	
	a. 33
	b33
	c. 0.33
	d0.33
	e. 0.0033
	f0.0033
	g3.3

Pregunta 7 El registro de instrucción posee la siguiente información: a. Resultado de la instrucción.

b. Dirección de la siguiente instrucción a ejecutar.
c. Cantidad de instrucciones.
d. Código de la instrucción a ejecutar
e. Ninguna respuesta es correcta.

Pregunta 8

La siguiente tabla corresponde a un sumador completo. Indique la fila con información errónea.

		Α	В	Ci	S	Co
	a.	0	0	0	0	0
	b.	0	0	1	1	0
	C.	0	1	0	1	0
	d.	0	1	1	0	1
	e.	1	0	0	1	0
	f.	1	0	1	0	1
	g.	1	1	0	0	1
	h.	1	1	1	1	1
_						

Todas las filas son correctas.

MOV A 0x45

Pregunta 9

Indique el contenido de los registros A y B luego de ejecutar el siguiente programa. Suponga que todas las posiciones de memoria desde la 0x40 tienen 0x00.

1010 0 71,000 10
MOV B,0x44
SUB A,[B]
a. A contiene 0x01 y B contiene 0x44.
b. A contiene 0x01 y B contiene 0x00.
c. A contiene 0x89 y B contiene 0x44.
d. A contiene 0x89 y B contiene 0x00.
e. A contiene 0x45 y B contiene 0x44.
f. A contiene 0x45 y B contiene 0x00.
g. A contiene 0x00 y B contiene 0x00.
h. Ninguna respuesta es correcta.

Para el segundo operando, la siguiente El siguiente bucle debe ejecutarse hasta que el instrucción está utilizando: registro A sea mayor a 255. Indique que MOV B,0x44 instrucción debe agregarse en lugar de los asteriscos. a. Direccionamiento directo a registro. lazo: □ b. Direccionamiento directo. INC A c. Direccionamiento indirecto a registro. d. Direccionamiento a pila. JMP lazo e. Direccionamiento inmediato. salir: f. No utiliza direccionamiento. HLT g. Ninguna respuesta es correcta. a. JZ salir ☐ b. JMP salir Pregunta 11 C. JNZ salir Indique el resultado de ejecutar el siguiente ☐ d. JZ lazo programa: e. JC lazo MOV A,0x00 ☐ f. JMP lazo MOV B,0x30 g. JC salir aqui: ADD A,[B] ☐ h. Ninguna respuesta es correcta. ADD B,1 CMP B,0x40 Ejercicio 13 JZ aqui1 La ventaja de un sumador serial de n bits con JMP aqui respecto a un sumador paralelo de n bits es que: aqui1: a. Puede sumar más bits. HLT □ b. Es más rápido. □ a. Suma 0x00 a 0x30. c. Requiere solo un sumador completo. ☐ b. Escribe 1 en las posiciones de memoria 0x30 □ d. Requiere solo raiz(n) sumadores a 0x3F. completos. ☐ c. Suma el contenido de las posiciones de e. Requiere n/2 sumadores completos. memoria desde 0x00 a 0x3F. ☐ f. Hay solo un acarreo. ☐ d. Suma 15 veces 1. g. Ninguna respuesta es correcta. □ e. Suma el contenido de las posiciones de memoria desde 0x30 a 0x3F. Ejercicio 14 ☐ f. Suma el contenido de A más B. diferencia instrucción entre una □ g. Escribe 1 en las posiciones de memoria 0x00 ensamblador RET (retorno desde una subrutina) a 0x3F. y una instrucción JMP (salto incondicional) es: h. Ninguna respuesta es correcta. ☐ a. JMP realiza un salto, RET no. □ b. RET realiza un salto, JMP no. c. RET recupera la dirección de retorno de la pila, JMP no. ☐ d. JMP recupera la dirección de retorno de la

Ejercicio 12

pila, RET no.

la pila, JMP no.

la pila, RET no. g. No hay diferencia.

□ e. RET almacena la dirección de retorno en

☐ f. JMP almacena la dirección de retorno en

h. Ninguna respuesta es correcta.

de

Ejercicio 10

Ejercicio 15

Para la micro-arquitectura mostrada abajo, indique la secuencia de compuertas que se activarán para ejecutar el ciclo de ejecución para recibir un dato por teclado y almacenarlo en la memoria (almacen).

a. Paso 1: Compuertas 1, 8 y 10.

□ b. Paso 1: Compuertas 1 y 10. Paso 2: Compuerta 8.

C. Paso 1: Compuerta 1. Paso 2: Compuerta

☐ d. Paso 1: Compuertas 1 y 5.

e. Paso 1: Compuerta 1. Paso 2: Compuerta

☐ f. Paso 1: Compuertas 1 y 4.

g. Paso 1: Compuertas 2 y 5.

h. Ninguna respuesta es correcta.

Ejercicio 16

Para la micro-arquitectura mostrada abajo, indique la secuencia de compuertas que se activarán para ejecutar el ciclo de búsqueda de una instrucción, suponiendo que la instrucción anterior si contiene un salto.

a. Paso 1: Compuertas 12. Paso 2: Compuerta 7. Paso 3: Compuerta 9.

□ b. Paso 1: Compuertas 8. Paso 2: Compuerta

7. Paso 3: Compuerta 9.

☐ c. Paso 1: Compuertas 12, 7 y 9.

d. Paso 1: Compuerta 12. Paso 2: Compuertas 7 y 9.

☐ e. Paso 1: Compuertas 8, 7 y 9.

☐ f. Paso 1: Compuerta 8. Paso 2: Compuertas

7 y 9.

g. Ninguna respuesta es correcta.

