# Diseño Automático de sistemas

Repaso VHDL

Prof. Pablo Sarabia Ortiz



#### **Contenidos**

- 1. Generalidades
- 2. Estructura de VHDL
- 3. Bloques combinacionales
- 4. Bloques secuenciales: Process



# **Bibliografía**

 Chapter 2: Digital Systems Design Using VHDL (Second Edition), Charles H. Roth, Jr and Lizy Kurian John.




#### **Generalidades**

- VHDL: VHSIC (Very High Speed Integrated Circuits) Hardware Description Language
- Surge como herramienta de documentación de circuitos digitales.
- Se puede utilizar para diseño y para testbench
- Existe código sintetizable y no sintetizable



#### Estructura de VHDL

- Compuesto de entity y architecture:
  - Entity: Da nombre al módulo y describe las entradas y salidas mediante port.
  - Architecture: Especifica el funcionamiento del módulo





# **Estructura de VHDL: Entity**

```
entity entity-name is
   [port(interface-signal-declaration);]
end [entity] [entity-name];
entity two_gates is
   port(A, B, D: in bit; E: out bit);
end two_gates;
A
B
```



#### Estructura de VHDL: Declaración de interfaz

```
list-of-interface-signals: mode type [:= initial-value]
{; list-of-interface-signals: mode type [:= initial-value]};
```

```
□entity RS232 TX is
13
14
        port(
15
                                                   -- Reloj del sistema
            clk
                        :in
                                std logic;
16
            reset n
                        :in
                                std logic;
                                                -- Reset asíncrono
17
            Start
                        :in
                                std logic;
                                              -- Comienzo de la transmision
                        :in
                                std logic vector (7 downto 0); -- Datos a transmitir
18
            Data
19
                        :out
                                std logic;
                                                  -- Emisor disponible
            EOT
                                std logic
2.0
                                                   -- Salida
            TХ
                        :out
2.2
    end entity RS232 TX;
```



#### Estructura de VHDL: Architecture


```
architecture architecture-name of entity-name is
  [declarations]
begin
  architecture body
end [architecture] [architecture-name];

architecture gates of two_gates is
signal C: bit;
begin
  C <= A and B; -- concurrent
  E <= C or D; -- statements
end gates;</pre>
```




03/02/2022

#### Proceso de compilación, simulación y síntesis





### Proceso de compilación, simulación y síntesis





## Bloques combinacionales

- Por defecto cualquier código escrito en VHDL es combinacional.
- Es concurrente.

```
architecture Equations of FullAdder is

begin -- concurrent assignment statements

Sum <= X xor Y xor Cin;

Cout <= (X and Y) or (X and Cin) or (Y and Cin);
end Equations;</pre>
```



# Bloques secuenciales

- Todo lo incluido en un process.
- Es secuencial.
- Nos permite registrar señales.
- En la sensitivity list solo debe estar el reloj y el reset asíncrono

```
process(sensitivity-list)
begin
  sequential-statements
end process;
```



03/02/2022

## Bloques secuenciales

 En ete caso la señal q está registrada y se inicializa a 0 cuando se activa el reset asíncrono.

```
92 process (clk, reset)
93 begin
94 if reset = '1' then
95 q <= '0' --Default value
96 elsif rising_edge(clk) then
97 q < = a or b;
98 end if;
99 end process;
```



# ¿Preguntas?

