Wydział	Imię i nazwisko	)	Rok	Grupa	Zespół	
	1. Michał Rogo	wski				
WFiIS	2. Ihnatsi Yerm	nakovich	II	10	02	
PRACOWNIA	Temat	Temat				
ELEKTRONICZNA						
WFiIS AGH	Programowalna	Programowalna matryca logiczna - logika kombinacyjna				
Data wykonania	Data oddania	Zwrot do poprawy	Data oddania	Data zaliczenia	OCENA	
26.05.2022	04.06.2022					

# Programowalna matryca logiczna - logika kombinacyjna

Ćwiczenie nr $06\,$ 

### Michał Rogowski


#### Ihnatsi Yermakovich

1	Cel ćwiczenia	2
2	Przebieg ćwiczenia	2
3	Wyniki	3
	3.1 Realizacja bramek logicznych	3
	3.2 Pomiar czasu propagacji	5
	3.3 Dekoder kodu binarnego na wyświetlacz 7-segmentowy (wersia 3)	6

## 1 Cel ćwiczenia

Celem ćwiczenia było zaprojektowanie układów kombinacyjnych oraz sprawdzenie ich działania w praktyce za pomocą matrycy logicznej.

# 2 Przebieg ćwiczenia



- A Grupa przełączników do ustawiania sygnałów wejściowych
- B Programowalny blok logiczny
- C Zworki wyboru wejścia kombinacyjnego (C) lub sekwencyjnego (S) wraz z diodami sygnalizującymi stan wyjścia danego bloku logicznego
- D Blok wyboru źródła sygnału zegarowego
- E Złącze doprowadzające sygnały wejściowe
- F Złącze wyprowadzające sygnały wyjściowe


Rysunek 1: Budowa programowalnej matrycy logicznej

Korzystaliśmy z matrycy logicznej (rys. 1) działającej w trybie kombinacyjnym do zaprojektowania poszczególnych układów. Matryca zasilana była napięciem pojedynczym +5V względem masy.

# 3 Wyniki

#### 3.1 Realizacja bramek logicznych

Korzystając z 7 wyjść matrycy zaprojektowaliśmy w postaci sumy iloczynów następujące bramki logiczne: NOT, AND, NAND, OR, NOR, XOR, XNOR. W celu wizualizacji konfiguracji matrycy i sprawdzenia jej poprawności dokonaliśmy symulacji w symulatorze PLD dostępnym na serwerze Taurus:




Rysunek 2: Konfiguracja matrycy logicznej dla zadanych bramek logicznych

Poniżej przedstawiona jest tabela prawdy dla wspomnianych bramek:

Tabela 1: Tabela prawdy dla wybranych bramek logicznych

A	В	NOT	AND	NAND	OR	NOR	XOR	XNOR
0	-	1	-	-	-	-	-	-
1	-	0	-	_	-	-	-	-
0	0	_	0	1	0	1	0	1
0	1	-	0	1	1	0	1	0
1	0	-	0	1	1	0	1	0
1	1	-	1	0	1	0	0	1

Oraz tablice Karnaugh'a:



Widzimy, że bramki które posiadamy (**NOT**, **AND**, **OR**) wystarcza, aby zrealizować każdą inną bramkę. Zwróćmy uwagę, że wystarczyłoby użycie bramek **NOT**, **AND** lub samej bramki **NAND**.


## 3.2 Pomiar czasu propagacji

Na wejście bramki logicznej  $\mathbf{OR}$  podaliśmy sygnał prostokątny o następujących parametrach:

- High level = 5 [V].
- Low level = 0 [V].

i zmierzyliśmy czasy przełączenia ze stanu niskiego do wysokiego  $T_{LH}$  oraz wysokiego do niskiego  $T_{HL}$ :





Rysunek 10: Pomiar czasu $T_{LH}$ 


Rysunek 11: Pomiar czasu $T_{HL}$ 

Otrzymaliśmy następujące wartości:

- $T_{LH} = 2,62 \ \mu s$ .
- $T_{HL} = 260 \ ns$ .

Od razu wyciągamy ważny wniosek o tym, że czasy  $T_{LH}$ i  $T_{HL}$ nie muszą być równe.

## 3.3 Dekoder kodu binarnego na wyświetlacz 7-segmentowy (wersja 3)



Rysunek 12: Konfiguracja matrycy logicznej dla dekodera kodu binarnego

Naszym zadaniem było zbudowanie układu kombinacyjnego dekodującego liczby w systemie binarnym na system szesnastkowy poprzez przedstawienie liczby na wyświetlaczu siedmiosegmentowym (Rys.12).

W celu realizacji powyższego zadania najpierw sporządzimy następującą tabelę stanów:

Tabela 2: Tabela stanów (dla słowa wejściowego DCBA przypisane są wartości wyjść dekodera)

	D	$\mathbf{C}$	В	A	$O_1$	$O_2$	$O_3$	$O_4$	$O_5$	$O_6$	$O_7$	$O_8$
0	0	0	0	0	1	1	1	1	1	1	0	0
1	0	0	0	1	0	1	1	0	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1	0
3	0	0	1	1	1	1	1	1	0	0	1	0
4	0	1	0	0	0	1	1	0	0	1	1	0
5	0	1	0	1	1	0	1	1	0	1	1	0
6	0	1	1	0	1	0	1	1	1	1	1	0
7	0	1	1	1	1	1	1	0	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1	0
9	1	0	0	1	1	1	1	1	0	1	1	0
A	1	0	1	0	1	1	1	0	1	1	1	0
В	1	0	1	1	0	0	1	1	1	1	1	0
$\mathbf{C}$	1	1	0	0	1	0	0	1	1	1	0	0
D	1	1	0	1	0	1	1	1	1	0	1	0
$\mathbf{E}$	1	1	1	0	1	0	0	1	1	1	1	0
$\mathbf{F}$	1	1	1	1	1	0	0	0	1	1	1	0

Zauważmy, że w przyjętej konwencji D jest najstarszym bitem a A - najmłodszym.

Następnie dokonaliśmy minimalizacji funkcji logicznych dla każdego z 7 wyjść  $O_1$  -  $O_7$  ( $O_8$  pomijamy ze względu na to, że kolumna zawiera same zera) wykorzystując metodę tablic Karnaugh'a:

DC BA	00	01	11	10
00	1	0	1	1
01	0	1	1	1
11	1	0	1	1
10	1	1	0	1

 $O_1$ 

BA DC	00	01	11	10
00	1	1	1	1
01	1	0	1	0
11	0	1	0	0
10	1	1	0	1

 $O_2$ 

00 1 1 1	0
01 1 1 1	1
<b>11</b> 0 1 0	0
10 1 1 1	1

 $O_3$ 

DC BA	00	01	11	10
00	1	0	1	1
01	0	1	0	1
11	1	1	0	1
10	1	1	1	0

 $O_4$ 

DC BA	00	01	11	10
00	1	0	0	1
01	0	0	0	1
11	1	1	1	1
10	1	0	1	1

DC BA	00	01	11	10
00	1	0	0	0
01	1	1	0	1
11	1	0	1	1
10	1	1	1	1

DC BA	00	01	11	10
00	0	0	1	1
01	1	1	0	1
11	0	1	1	1
10	1	1	1	1

 $O_5$ 

 $O_6$ 


 $O_7$ 

Teraz korzystając z powyższych map możemy zapisać zminimalizowane funkcje:

Wyjście	Funkcja
O <sub>1</sub>	$\overline{CA} + D\overline{A} + D\overline{CB} + \overline{D}B + CB + \overline{D}CA$
$O_2$	$\overline{DBA} + \overline{D}BA + \overline{CA} + D\overline{B}A + \overline{CB}$
$O_3$	$\overline{D}C + D\overline{C} + \overline{B}A + \overline{D}\overline{B} + \overline{D}A$
O <sub>4</sub>	$C\overline{B}A + \overline{DCA} + CB\overline{A} + \overline{C}BA + D\overline{B}$

Wyjście	Funkcja
${ m O}_5$	$\overline{CA} + B\overline{A} + DB + DC$
$O_6$	$\overline{BA} + \overline{D}C\overline{B} + C\overline{A} + D\overline{C} + DB$
O <sub>7</sub>	$\overline{C}B + D\overline{C} + \overline{D}C\overline{B} + DA + B\overline{A}$

W celu wizualizacji konfiguracji matrycy i sprawdzenia jej poprawności dokonaliśmy symulacji w symulatorze PLD dostępnym na serwerze Taurus:



Rysunek 20: Konfiguracja matrycy logicznej dla dekodera kodu binarnego

Widzimy, jak dokonując prostych króków możemy zbudować dekoder kodu binarnego na kod szesnastkowy.