

Wydział	Imię i nazwisko		Rok	Grupa	Zespół
WFiIS	1. Michał Rogowski 2. Ihnatsi Yermakovich		II	10	02
PRACOWNIA ELEKTRONICZNA WFiIS AGH	Temat				Nr ćwiczenia
	Programowalna matryca logiczna - logika kombinacyjna				06
Data wykonania	Data oddania	Zwrot do poprawy	Data oddania	Data zaliczenia	OCENA
26.05.2022	04.06.2022				

Programowalna matryca logiczna - logika kombinacyjna

Ćwiczenie nr 06

Michał Rogowski


Ihnatsi Yermakovich

1	Cel ćwiczenia	2
2	Przebieg ćwiczenia	2
3	Wyniki	3
3.1	Realizacja bramek logicznych	3
3.2	Pomiar czasu propagacji	5
3.3	Dekoder kodu binarnego na wyświetlacz 7-segmentowy (wersja 3)	6

1 Cel ćwiczenia

Celem ćwiczenia było zaprojektowanie układów kombinacyjnych oraz sprawdzenie ich działania w praktyce za pomocą matrycy logicznej.

2 Przebieg ćwiczenia



- A – Grupa przełączników do ustawiania sygnałów wejściowych
- B – Programowalny blok logiczny
- C – Zworki wyboru wejścia kombinacyjnego (C) lub sekwencyjnego (S) wraz z diodami sygnalizującymi stan wyjścia danego bloku logicznego
- D – Blok wyboru źródła sygnału zegarowego
- E – Złącze doprowadzające sygnały wejściowe
- F – Złącze wyprowadzające sygnały wyjściowe


Rysunek 1: Budowa programowalnej matrycy logicznej

Korzystaliśmy z matrycy logicznej (rys. 1) działającej w trybie kombinacyjnym do zaprojektowania poszczególnych układów. Matryca zasilana była napięciem pojedynczym +5V względem masy.

3 Wyniki

3.1 Realizacja bramek logicznych

Korzystając z 7 wyjść matrycy zaprojektowaliśmy w postaci sumy iloczynów następujące bramki logiczne: **NOT**, **AND**, **NAND**, **OR**, **NOR**, **XOR**, **XNOR**. W celu wizualizacji konfiguracji matrycy i sprawdzenia jej poprawności dokonaliśmy symulacji w symulatorze PLD dostępnym na serwerze Taurus:



Rysunek 2: Konfiguracja matrycy logicznej dla zadanych bramek logicznych

Poniżej przedstawiona jest tabela prawdy dla wspomnianych bramek:

Tabela 1: Tabela prawdy dla wybranych bramek logicznych

A	B	NOT	AND	NAND	OR	NOR	XOR	XNOR
0	-	1	-	-	-	-	-	-
1	-	0	-	-	-	-	-	-
0	0	-	0	1	0	1	0	1
0	1	-	0	1	1	0	1	0
1	0	-	0	1	1	0	1	0
1	1	-	1	0	1	0	0	1

Oraz tablice Karnaugh'a:

A	NOT
0	1
1	0

NOT: \bar{A}

A \ B	0	1
0	0	0
1	0	1

AND: AB

A \ B	0	1
0	1	1
1	1	0

NAND: $\bar{A} + \bar{B}$

A \ B	0	1
0	0	1
1	1	1

OR: $A + B$

A \ B	0	1
0	1	0
1	0	0

NOR: \overline{AB}

A \ B	0	1
0	0	1
1	1	0

XOR: $A\bar{B} + B\bar{A}$

A \ B	0	1
0	1	0
1	0	1

XNOR: $\overline{A\bar{B} + B\bar{A}}$


Widzimy, że bramki które posiadamy (NOT, AND, OR) wystarcza, aby zrealizować każdą inną bramkę. Zwróćmy uwagę, że wystarczyłoby użycie bramek NOT, AND lub samej bramki NAND.

3.2 Pomiar czasu propagacji


Na wejście bramki logicznej **OR** podaliśmy sygnał prostokątny o następujących parametrach:

- High level = 5 [V].
- Low level = 0 [V].

i zmierzaliśmy czasy przełączenia ze stanu niskiego do wysokiego T_{LH} oraz wysokiego do niskiego T_{HL} :



Rysunek 10: Pomiar czasu T_{LH}




Rysunek 11: Pomiar czasu T_{HL}

Otrzymaliśmy następujące wartości:

- $T_{LH} = 2,62 \mu s$.
- $T_{HL} = 260 ns$.

Od razu wyciągamy ważny wniosek o tym, że czasy T_{LH} i T_{HL} nie muszą być równe.

3.3 Dekoder kodu binarnego na wyświetlacz 7-segmentowy (wersja 3)



Rysunek 12: Konfiguracja matrycy logicznej dla dekodera kodu binarnego

Naszym zadaniem było zbudowanie układu kombinacyjnego dekodującego liczby w systemie binarnym na system szesnastkowy poprzez przedstawienie liczby na wyświetlaczu siedmiosegmentowym (Rys.12).

W celu realizacji powyższego zadania najpierw sporządzimy następującą tabelę stanów:

Tabela 2: Tabela stanów (dla słowa wejściowego DCBA przypisane są wartości wyjść dekodera)

	D	C	B	A	O ₁	O ₂	O ₃	O ₄	O ₅	O ₆	O ₇	O ₈
0	0	0	0	0	1	1	1	1	1	1	0	0
1	0	0	0	1	0	1	1	0	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1	0
3	0	0	1	1	1	1	1	1	0	0	1	0
4	0	1	0	0	0	1	1	0	0	1	1	0
5	0	1	0	1	1	0	1	1	0	1	1	0
6	0	1	1	0	1	0	1	1	1	1	1	0
7	0	1	1	1	1	1	1	0	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1	0
9	1	0	0	1	1	1	1	1	0	1	1	0
A	1	0	1	0	1	1	1	0	1	1	1	0
B	1	0	1	1	0	0	1	1	1	1	1	0
C	1	1	0	0	1	0	0	1	1	1	0	0
D	1	1	0	1	0	1	1	1	1	0	1	0
E	1	1	1	0	1	0	0	1	1	1	1	0
F	1	1	1	1	1	0	0	0	1	1	1	0

Zauważmy, że w przyjętej konwencji D jest najstarszym bitem a A - najmłodszym.

Następnie dokonaliśmy minimalizacji funkcji logicznych dla każdego z 7 wyjść $O_1 - O_7$ (O_8 pomijamy ze względu na to, że kolumna zawiera same zera) wykorzystując metodę tablic Karnaugh'a:

BA DC	00	01	11	10
00	1	0	1	1
01	0	1	1	1
11	1	0	1	1
10	1	1	0	1

O_1

BA DC	00	01	11	10
00	1	1	1	1
01	1	0	1	0
11	0	1	0	0
10	1	1	0	1

O_2

BA DC	00	01	11	10
00	1	1	1	0
01	1	1	1	1
11	0	1	0	0
10	1	1	1	1

O_3

BA DC	00	01	11	10
00	1	0	1	1
01	0	1	0	1
11	1	1	0	1
10	1	1	1	0

O_4

BA DC	00	01	11	10
00	1	0	0	1
01	0	0	0	1
11	1	1	1	1
10	1	0	1	1

O_5

BA DC	00	01	11	10
00	1	0	0	0
01	1	1	0	1
11	1	0	1	1
10	1	1	1	1

O_6

BA DC	00	01	11	10
00	0	0	1	1
01	1	1	0	1
11	0	1	1	1
10	1	1	1	1


O_7

Teraz korzystając z powyższych map możemy zapisać zminimalizowane funkcje:

Wyjście	Funkcja
O₁	$\overline{CA} + D\overline{A} + D\overline{CB} + \overline{DB} + CB + \overline{DCA}$
O₂	$\overline{DBA} + \overline{DBA} + \overline{CA} + D\overline{BA} + \overline{CB}$
O₃	$\overline{DC} + D\overline{C} + \overline{BA} + \overline{DB} + \overline{DA}$
O₄	$C\overline{BA} + \overline{DCA} + C\overline{BA} + \overline{CBA} + D\overline{B}$

Wyjście	Funkcja
O₅	$\overline{CA} + B\overline{A} + DB + DC$
O₆	$\overline{BA} + \overline{DCB} + C\overline{A} + D\overline{C} + DB$
O₇	$\overline{CB} + D\overline{C} + \overline{DCB} + DA + B\overline{A}$

W celu wizualizacji konfiguracji matrycy i sprawdzenia jej poprawności dokonaliśmy symulacji w symulatorze PLD dostępnym na serwerze Taurus:



Rysunek 20: Konfiguracja matrycy logicznej dla dekodera kodu binarnego

Widzimy, jak dokonując prostych kroków możemy zbudować dekodery kodu binarnego na kod szesnastkowy.