

SAFE-FIELD

Relatorio Tecnico - TP4 de Sistemas Digitais Embarcados



Deterministic hardware path

sound -> signed samples -> energy -> decision -> verified event

Pi -> FPGA
command + seq + payload + CRC-8

FPGA -> Pi
state + energy + frames + flags + CRC-8

Resultado da rubrica	22/22 PASS 0 PARTIAL 0 MISSING
FPGA	Tang Nano 4K - GW1NSR-4C - clock 27 MHz
Processador	Raspberry Pi 4 Model B - AArch64 real
Build academico	P&R PASS STA PASS 1 DSP 1 BSRAM
Data	04/09/2026

Baseline fisica preservada. O build academico corrigido foi programado somente em SRAM. FPGA -> Raspberry e Raspberry -> FPGA foram aprovados fisicamente, com tres de tres respostas numericas corretas, zero erro de checksum e zero perda de sequence.

Aluno: Igor de Freitas Monteiro

1. Introducao e escopo

O SAFE-FIELD demonstra aquisicao e processamento deterministico de audio em FPGA, integracao com processador ARM64 e comunicacao serial verificavel. O trabalho parte da baseline fisica Raspberry GPIO17 -> Tang -> LED e evolui ate som -> INMP441 -> I2S -> FPGA -> energia/FSM -> UART -> Raspberry.

O fechamento academico acrescenta uma unidade aritmetica mapeada em DSP, um buffer funcional em BSRAM, recepcao de comandos Pi -> Tang com CRC, Assembly AArch64 e rotinas NEON inteiras e floating point. Nenhuma dessas mudancas sobrescreve o bitstream de audio validado.

1.1 Evolucao TP3 -> TP4

Camada	Baseline preservada	Acrescimo TP4
Controle	GPIO17 -> Tang -> LED	FSM QUIET/ACTIVE com override
Aquisicao	Integracao digital	INMP441, I2S 24-bit signed, 42.1875 ksample/s
Processamento	Logica simples	magnitude, janela, histerese, DSP e BSRAM
Comunicacao	GPIO	UART bidirecional versionada com CRC-8/ATM
Software	Raspberry	bridge JSONL, AArch64 e NEON medidos

1.2 Delimitacao


O nucleo avaliado termina em evento digital verificavel no Raspberry. Camera UVC, wearable, transcricao, IA e transporte integral de PCM permanecem declarados como evolucoes futuras, sem resultados ficticios.

2. Arquitetura e pinout



Deterministic hardware path

sound -> signed samples -> energy -> decision -> verified event



Sinal	Tang pin	Direcao	Padrao
clock 27 MHz	45	entrada	LVC MOS33
GPIO17	40	Pi -> Tang	LVC MOS33
I2S SCK	41	Tang -> INMP441	LVC MOS33
I2S WS	42	Tang -> INMP441	LVC MOS33
I2S SD	43	INMP441 -> Tang	LVC MOS33
LED	10	saida	LVC MOS18
UART TX	39	Tang -> Pi GPIO15	LVC MOS33
UART RX academico	46	Pi GPIO14 -> Tang	LVC MOS33 input

O package pin 46 foi selecionado no esquematico oficial Sipeed 3603: IOT13B, Bank 1 em 3,3 V e net CAMERA_SDA. A camera permaneceu desconectada. A ligacao fisica foi executada com as placas desenergizadas e o build foi programado exclusivamente em SRAM.

3. Captacao de audio fisica

Apos reparo dos contatos dos pins 41 e 43, SD voltou a transmitir dados e o diagnostico anterior de falha do INMP441 foi invalidado. A captura real apresentou samples signed e nao-zero, resposta clara a voz e tres picos de palmas, sem erros de frame.

Metrica fisica	Resultado
Samples LEFT no gate pos-reparo	1024/1024 nao-zero
RMS voz / silencio	4,992566x
Mean absolute voz / silencio	4,372595x
Palmas	3 eventos distinguiveis
Frame errors	0
Aquisicao continua	99,42 s PASS

Figura 1 - Referencia fisica de silencio




Figura 2 - Voz real capturada pelo INMP441 e reconstruída na FPGA





Figura 3 - Tres palmas: amplitude por tempo



4. Unidade aritmetica, DSP e BSRAM

4.1 DSP dedicado

safe_field_audio_energy_dsp seleciona sample[23:8] como inteiro signed de 16 bits e calcula seu quadrado em pipeline. Zero, valores positivos e negativos, maximo positivo e minimo negativo foram verificados. O limite $-32768^2 = 1073741824$ cabe em 32 bits.


Evidencia	Valor
Primitive no P&R	MULT18X18 = 1
Hierarchy report	DSP NUMBER = 1 em power_dsp
Latencia	1 ciclo = 37,037 ns a 27 MHz
Teste	10/10 checks PASS
Replay fisico	8192 silencio + 8192 voz; overflow = 0
Potencia media	245,4473 silencio; 6117,9492 voz; razao 24,9257x

4.2 BSRAM funcional

safe_field_energy_bram implementa 256 x 32 bits, escrita de uma potencia por sample LEFT, leitura sincrona e acumulador de 40 bits. A cada 256 amostras, produz uma media verificavel. Os enderecos 0, 123 e 255, wrap e media de 0..255 igual a 127 foram testados.

Primitive	Quantidade	Funcao
SDPB	1	buffer 256 x 32 com read/write real
BSRAM total	1/10	10% dos blocos disponiveis
Testbench	5/5 PASS	enderecos, wrap e media

Figura 4 - Waveform DSP expected x actual



5. UART bidirecional e CRC

A direcao Tang -> Pi v1 foi aprovada fisicamente: 3.264 mensagens validas, zero perdas de sequence, zero erros de avanço de frame e uma transicao QUIET -> ACTIVE -> QUIET. O frame Pi -> Tang adiciona comandos numericos sem substituir a telemetria aprovada.

Offset	Campo	Bytes	Observacao
0	sync	2	A6 6A
2	version	1	01
3	command	1	square/read/average
4	sequence	2	little-endian
6	payload	4	signed/unsigned conforme comando
10	CRC	1	CRC-8/ATM sobre bytes 0..9


Os comandos implementados sao: 0x01 square16 via DSP, 0x02 leitura da BSRAM e 0x03 media mais recente. A resposta usa o TX aprovado, preserva sequence, marca response e propaga erro em flags. Tres vetores passaram e um CRC corrompido foi rejeitado.

5.1 Validacao bidirecional ARM <-> FPGA

Input	Expected	Actual	Resultado
123	15129	15129	PASS
-123	15129	15129	PASS
32767	1073676289	1073676289	PASS

Resultado fisico: 3/3 PASS, checksum errors = 0, sequence losses = 0 e response errors = 0. A arbitragem foi corrigida para manter event_valid ate event_ready; a regressao permaneceu 40/40 PASS sem alterar audio, DSP ou BSRAM.

Figura 5 - Comandos UART e rejeicao de checksum



6. Assembly AArch64 e NEON no Raspberry Pi 4

O código foi compilado e executado no Raspberry Pi 4 real, em AArch64, com GCC 14.2.0. O log integral, binário e objdump -d -S estão preservados. Todos os testes expected x actual passaram.

Competencia	Instrucao/estrategia	Resultado real
Multi-palavra 128-bit	ADDS + ADC	expected = actual
Inteiro -> double	SCVTF	-123456789,0 exato
Lookup table	LDR indexado + limite	validos e out-of-range PASS
Mascara/shift/rotate	AND, LSR, EOR, ROR	expected = actual
NEON inteiro, 8 lanes	SMULL/SMULL2/UADALP	energia = 21865754704 exata
NEON float, 4 lanes	FMUL	erro maximo = 0; tolerancia 1e-7

6.1 Benchmark real

Repeticoes	NEON inteiro speedup	NEON float speedup
50	3,243166x	2,052943x
200	9,566309x	1,161292x
800	3,273697x	1,126641x

Os runs 50/200/800 foram preservados sem seleção do melhor caso. A variação é compatível com DVFS, caches e sistema operacional. No run de 800 repetições: escalar inteiro 58.673.389 ns, NEON inteiro 17.922.667 ns; escalar float 59.432.019 ns, NEON float 52.751.518 ns.

7. Simulação, síntese, P&R; e STA

Testbench	Checks	Status
DSP signed square	10	PASS
BSRAM read/window	5	PASS
UART command/CRC	8	PASS
Integração I2S/DSP/BRAM/UART/GPIO17	17	PASS
Total	40/40	PASS

Recurso/STA	Uso/resultado
Logic	1065/4608 (24%)
Registers	833/3573 (24%)
CLS	827/2304 (36%)
BSRAM	1/10; SDPB = 1
DSP	MULT18X18 = 1
Setup/Hold violations	0/0; TNS = 0/0
Fmax	38,297 MHz para requisito 27 MHz

Bitstream academico: [safe_field_tp4_official_bidirectional.fs](#). SHA-256 6E4C460162816C54EE38B11CDA246004C05FE07CEC4C1FA963FDBB36092E172F. O arquivo e separado e foi programado somente em SRAM.

8. Warnings e desempenho

Codigo	Qtd.	Analise
NL0002	1	hierarquia flattened; nao altera funcao
PA1001	54	saidas carry/cascade/auxiliares nao usadas
PR1014	1	rota generica de sys_clk; STA sem violacoes
Total	56	todos preservados; nenhum mascarado

Modulo	Latencia	Throughput/observacao
I2S LEFT	23,704 us/frame	42.187,5 samples/s; frame_errors=0
DSP	37,037 ns	ate 27 Mresultados/s
BSRAM	37,037 ns read	1 read + 1 write/ciclo
Janela 256	6,068 ms	164,795 janelas/s
UART FPGA -> Pi	1,387 ms/frame	720,9 frames/s max; 164,8 usados
UART Pi -> FPGA	0,953 ms/cmd	1.048 comandos/s max

9. Matriz da rubrica

#	Requisito	Status
1	Unidade aritmetica Verilog	PASS
2	BRAM funcional	PASS
3	DSP dedicado	PASS
4	Waveforms	PASS
5	Teste fisico Tang	PASS
6	ARM64 multi-palavra	PASS
7	Conversao inteiro/float	PASS
8	Lookup table	PASS
9	Masks/shifts/rotates	PASS
10	NEON inteiro	PASS
11	NEON float	PASS
12	Benchmark	PASS
13	Arquitetura	PASS
14	ARM -> FPGA	PASS
15	FPGA -> ARM	PASS
16	Checksum	PASS
17	Telemetria	PASS
18	Desempenho/latencia	PASS
19	Documentacao	PASS
20	PDF	PASS
21	ZIP	PASS
22	Video	PASS

Resultado: 22/22 PASS, 0 PARTIAL, 0 MISSING. O video foi gravado e publicado no YouTube.

10. Limitacoes, entrega e conclusao

10.1 Limitacoes honestas

Item	Estado
Pi -> Tang fisico	PASS; 3/3 respostas corretas; checksum=0; perdas=0
Video	gravado; https://youtu.be/1Ancm5QdG2E
FSM refinada	replay sobre dados fisicos; nao nova captura GAO
Google Drive	link final pendente de fornecimento pelo operador
TP3/enunciado PDF	nao localizados no workspace; criterios nao inventados

10.2 Validacao bidirecional ARM <-> FPGA

A ligacao Raspberry physical pin 8 (GPIO14/TXD) -> Tang package pin 46 foi feita com as placas desenergizadas, camera desconectada e GND compartilhado. O ensaio em SRAM retornou 123 -> 15129, -123 -> 15129 e 32767 -> 1073676289, todos expected = actual, com zero erro de checksum e zero perda de sequence. Nenhuma Flash foi gravada.

10.3 Integridade

Artefato	SHA-256 / estado
safe_field_tp4_validated.fs	5D8F2D31EF5D0349AC0E52F13AC8A7472FCB1A23103131D13163BB8946F39181
safe_field_tp4_official.fs	0460826C112FFF69A83E6420BDD28657AE5265EFD5E7D96BE457B9CBA1581A73
safe_field_tp4_official_bidirectional.fs	6E4C460162816C54EE38B11CDA246004C05FE07CEC4C1FA963FDBB36092E172F
ZIP academico	hash publicado em HASHES_SHA256.txt e ZIP_SHA256.txt

10.4 Conclusao

O TP4 fecha com cadeia fisica de audio e telemetria aprovadas, recursos academicos reais de DSP e BSRAM comprovados pela ferramenta, 40/40 checks de simulacao, P&R; e STA aprovados, e rotinas AArch64/NEON executadas no Raspberry Pi 4. As duas direcoes UART passaram em hardware, com CRC e sequence verificados. A rubrica fecha em 22/22 PASS e o video esta publicado em <https://youtu.be/1Ancm5QdG2E>.

Referencias

1. Sipeed, Tang Nano 4K schematic 3603.
2. GOWIN Semiconductor, GowinSynthesis User Guide SUG550.
3. TDK InvenSense, INMP441 datasheet.
4. Arm, A64 instruction set architecture documentation.