lw \$t0, 0(\$s1) lw \$t1, 4(\$s1) lw \$t2, 0(\$s2) lw \$t3, 4(\$s2) lw \$t4, 8(\$s2) add \$s3, \$t0, \$t2 Considere a execução do trecho de código abaixo com um pipeline MIPS de 5 estágios, sem uma unidade de adiantamento ("forwarding unit") e sem uma unidade de detecção de conflito ("hazard detection unit"). Que tipo de conflito corre durante a execução desasa instruções e como este conflito poderia ser solucionado via software da melhor maneira possivel?

ad 212, 540, 511, 511
or 514, 580, 513
sw 512, 40(\$a5) Vale 1,00 ponto(s). No pipeline MIPS de 5 estágios com detecção e tratamento de conflitos de dados, essas instruções de quantos ciclos de clock para serem executadas? Escolha uma opção:

O a. conflito de controle, que pode ser solucionado adicionando uma unidade de adiantamento e uma unidade de detecção de conflito. O b. 8 ciclos o c. 10 ciclos b. conflito de dados, que pode ser solucionado adicionando instruções add \$0, \$0, \$0 entre as instruções sub e or do código. O d. 9 ciclos c. conflito de controle, que pode ser solucionado adicionando instruções add \$0, \$0, \$0 entre as instruções or e sw do código. O d. conflito de dados, que pode ser solucionado adicionando uma unidade de adiantame e. conflito de dados, que pode ser solucionado adicionando instruções add \$0, \$0, \$0 entre as instruções add e sub e também entre as instruções sub e or do código. Considere o seguinte segmento de código:

IN ST2, 4(500)
IN ST2, 4(500)
IN ST3, 8(500)
IN ST3, 8 Retornar para: Turma I - Prof.... 4) Uma instrução do tipo-R, como a instrução add, passa por quantos estágios no pipeline MIPS para ser executada? Ainda não Escolha uma opção: O b. 6 O a. total de 12 ciclos e soma no 6º ciclo O d. 3 O e. 4 O c. total de 12 ciclos e soma no 5º ciclo y d. total de 11 ciclos e soma no 6º ciclo O e. total de 10 ciclos e soma no 7º ciclo Questão 3 Ainda não respondida Vale 1,00 ponto(s). Considere o caminho de dados em pipeline MIPS com unidade de controle mostrado na figura abaixo. O que é incorreto afirmar? Considere o caminho de dados em um pipeline MIPS com unidade de controle mostrado na figura abaixo. Após a decodificação de uma instrução, quais sinais de controle ficam gravados no registrador intermediário WB do pipe Vale 1,00 F Instruction memory Date memory Write date ess fixed data Data memory Read register 1 Feat register 2 Fe Instruction Data □ b. Cada instrução passa pelos 5 estágios do pipeline. C. Apenas a Instrução load salva o dado no banco de registradores no 5º estágio do pipeline.
 d. Nesta implementação, o conflito estrutural foi resolvido replicando algumas unidades funcior e. A unidade de controle recebe os bits de controle da instrução decodificada e passa os sinais de controle aos próximos estágios do pipeline por meio dos registradores intermediários EX, M e WB. O b. Reg Dst, AluOP, AluScr O d. Branch, MemRead, MemWrite • e. RegWrite, MemToReg Considere a execução do trecho de código abaixo no pipeline mostrado na figura. Que tipo de conflito ocorre durante a execução dessas instruções e como este conflito pode ser solucionado? e a execução dessas instruç beq \$t1, \$t2, Label and \$t3, \$s1, \$s2 Label: sub \$s3, \$s1, \$s2 lw \$t4, 0(\$s0) add \$s4, \$s0, \$t3 Sobre os conflitos que podem ocorrem no pipeline MIPS, quais afirmativas abaixo são incorretas: I - Ter apenas uma unidade funcional de memória implementada causa um conflito estrutural, já a dependência de dados causa o conflito de dados. ${\rm II}$ - A unidade de adiantamento ("forwarding unit") consegue solucionar o conflito de dados de todas as instruções, exceto da instrução load. III - A unidade de detecção de conflito ("hazard detection unit") é utilizada para tratar apenas o conflito de dados. IV - A unidade de adiantamento ("forwarding unit"), a unidade de detecção de conflito ("hazard detection unit") e a unidade de controle são implementadas para solucionar os conflitos de dados e de controle. ⊙ a. Apenas II e III ○ b. Apenas I e II O c. Apenas III e IV O d. II, III e IV ○ e. I, II e III Escolha uma opção:

② a. Conflito de controle devido ao desvio tomado na instrução branch e também devido à instrução add usar o dado que a instrução load está buscando na memória, e para solucionar esses conflitos o pipeline é paralisado por 1 cido de clock em cada caso.

③ b. Conflito de controle devido ao desvio tomado na instrução branch, e para solucionar esse conflito o pipeline é paralisado por 1 cido de clock. $Dentre\ os\ seguintes\ fatores\ listados\ abaixo,\ assinale\ a\ alternativa\ que\ menciona\ aquele(s)\ que\ facilita(m)\ a\ implementação\ do\ pipeline\ MIPS.$ Ainda não respondida I – Conflito estrutural, conflito de controle e conflito de dados II – Arquitetura possuir todas as instruções com o mesmo tamanho Vale 1,00 ponto(s). c. Conflito de dados devido à instrução add usar o dado que a instrução load está buscando na memória, e para solucionar esse conflito o pipeline é paralisado por 1 ciclo de clock. III - Arquitetura possuir poucos formatos de instrução O d. Conflito de dados devido ao desvio tomado na instrução branch, e para solucionar esse conflito o pipeline é paralisado por 1 ciclo de clock. O b. Apenas III e. Conflito de controle devido à instrução add usar o dado que a instrução load está buscando na memória, e para solucionar esse conflito o pipeline é paralisado por 1 ciclo de clock. O d. I e III Questão 10 Ainda não Sobre o pipeline MIPS, quais sentencas abaixo são verdadeiras? instruções em menos tempo.

II - Em um pipeline MIPS de 5 estágios, os registradores intermediários são utilizados para transmitir, de um estágio para outro, tanto os dados (como na organização MIPS multicido) como também os sinais de controle.

III - é possível ter dois acessos à memória ao mesmo tempo usando pipeline, mesmo tendo apenas uma unidade funcional de memória na organização.

IV - Assim como na organização MIPS multicido, no pipeline MIPS, cada instrução tem um número de ciclos diferente, de acordo com o que ela necessite. ○ b. Apenas II e IV ○ c. Apenas I e III• d. Apenas I e II

Ainda não

○ e. Apenas II e III