МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Інститут комп'ютерних технологій, автоматики та метрології кафедра "Електронних обчислювальних машин"



Звіт

з лабораторної роботи №1

дисципліни «МОДЕЛЮВАННЯ КОМП'ЮТЕРНИХ СИСТЕМ»

на тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.»

Варіант 7

Виконав:

студент групи КІ-202

Львів — 2024

ЛАБОРАТОРНА РОБОТА №1

Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

Мета роботи: Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

Завдання

- 1. Інсталяція Xilinx ISE та додавання ліцензії.
- 2. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Bit файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Вхідні дані:

in_1	in_0	out_0	out_1	out_2	out_3	out_4	out_5
0	0	1	1	0	0	1	0
0	1	1	1	0	1	0	0
1	0	0	1	1	0	1	0
1	1	1	0	0	1	1	0
	in_1 0 0 1	in_1 in_0 0 0 0 1 1 0 1 1	in_1 in_0 out_0 0 0 1 0 1 1 1 0 0 1 1 1	0 0 1 1 0 1 1 1	0 0 1 1 0 0 1 1 1 0 1 0 0 1 1	0 0 1 1 0 0 0 1 1 1 0 1 1 0 0 1 1 0	0 1 1 1 0 1 0 1 0 0 1 1 0 1

Виконання роботи

Мар	Мар	Мар	Мар	Мар	Мар
B B A 1 1 A 0 1	B B A 1 1 A 1 0	B B A 0 0 A 1 0	B B A 0 1 A 0 1	БВ А10 А11	B B A 0 0 A 0 0
Map Layout	Map Layout	Map Layout	Map Layout	Map Layout	Map Layout
B B A 0 1 A 2 3	B B A 0 1 A 2 3	——————————————————————————————————————	B B A 0 1 A 2 3	B B A 0 1 A 2 3	B B A 0 1 A 2 3
Groups (0,1) A (1,3) B	Groups (0,1) A (0,2) B	Groups (2) A.B	Groups (1,3) B	Groups (0,2) B (2,3) A	Groups $y = 0$
y = A' + B	y = A' + B'	y = AB'	y = B	y = B' + A	

 $Puc1.1(Спрощення для Out_0 - Out_5)$




Рис.1.1 Схема дешифратора





Рис.1.2 Графік частот



CONFIG VCCAUX = "3.3";

Clock 12 MHz

#NET "Clk" LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;

LED

NET "OUT_0"	LOC = P46 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 12;
NET "OUT_1"	LOC = P47 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 12;
NET "OUT_2"	$\begin{aligned} LOC = P48 & \ IOSTANDARD = LVCMOS33 \ \ SLEW = \\ SLOW \ \ DRIVE = 12; \end{aligned}$
NET "OUT_3"	LOC = P49 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 12;
NET "OUT_4"	$\begin{split} LOC = P50 & \ IOSTANDARD = LVCMOS33 \ \ SLEW = \\ SLOW \ \ DRIVE = 12; \end{split}$
NET "OUT_5"	LOC = P51 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 12;

#NET "LED[6]" LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

#NET "LED[7]" $LOC = P55 \mid IOSTANDARD = LVCMOS33 \mid SLEW = SLOW \mid DRIVE = 12;$

DP Switches

- NET "IN_0" LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
- NET "IN_1" LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
 - #NET "DPSwitch[2]" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
 - #NET "DPSwitch[3]" LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
 - #NET "DPSwitch[4]" LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
 - #NET "DPSwitch[5]" LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
 - #NET "DPSwitch[6]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
 - #NET "DPSwitch[7]" LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

Висновок:

Навчився інсталяції та ознайомився з середовищем розробки Xilinx ISE та стендом Elbert V2 – Spartan 3A FPGA.