

实验一

一、实验目的

- 1. 掌握 Logisim软件的使用方法。
- 2. 掌握 门电路 的实现 方法。
- 3. 掌握 数字 系统设计的基本设计方法。
- 4. 掌握子电路的设计和应用。
- 5. 熟练运用 分线器、隧道、探针等 Logisim组件。

二、实验内容

1. 3 输入多数表决器：


整体方案设计

假设输入信号为X、 Y、 Z， 输出信号为 F， 列出真值表如下：

X	Y	Z	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

化简后的输出函数表达式 $F(X,Y,Z) = Y \cdot Z + X \cdot Z + X \cdot Y$ ， 分析输出表达式， 可见实现该功能需要3个2输入与门和1个3输入或门； 另外还需要3个输入引脚和1个输出引脚。

根据上述分析， 确定实验的初始电路图如下：




输入输出引脚：

X Y Z： 输入引脚， 进行0-1的投票

F： 输出引脚， 输出最终的结果


实验原理图和电路图

实验原理图如下：



功能是通过三个与门和一个或门实现多数表决器（真的觉得这个电路太简单了，原理图和电路图一模一样的）


电路图如下：




数据仿真测试图

进行如下两次仿真测试：

- 1. X=1, Y=1, Z=0, 预期输出为F=1



2. $X=0$, $Y=0$, $Z=1$, 预期输出为 $F=0$



真值表已经在第一部分列出。

错误现象和分析


在完成实验的过程中，没有遇到任何错误。

2. 或门实现电路：

整体方案设计

基本原理：根据数字电路原理，或门是由或非门级联反相器构成，因此可以知道，需要3对CMOS 晶体管、两个输入引脚、1个输出引脚、1个电源、1个地线。



因此得到初始电路图如下：




输入引脚有两个，代表输入的两个值，输出为两个输入或运算的结果。

实验原理图和电路图

原理图：




电路图：



数据仿真测试图

如下，输入X=1，Y=0，预期Z=1，正确



错误现象和分析

在完成实验的过程中，没有遇到任何错误。

3.2 选 1 多路选择器（1）

整体方案设计

逻辑表达式为： $Y = D0 \cdot (!S) + D1 \cdot S$ (!代表非)

真值表如下：


D0	D1	S	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

输入输出引脚：

D0和D1是输入数据的引脚，S是选择引脚，S=0时输出D0的值，S=1时输出D1的值。Y是输出引脚

实验原理图和电路图


原理图：



电路图：




提示：使用独立逻辑门实现二选一多路选择器，禁止直接使用选择器组件。




数据仿真测试图


D0=1, D1=0, S=0, 输出为1:



提示：使用独立逻辑门实现二选一多路选择器，禁止直接使用选择器组件。



D0=1, D1=0, S=1, 输出为0:



错误现象和分析

在完成实验的过程中，没有遇到任何错误。


4.2 选 1 多路选择器（2）

整体方案设计


原理、逻辑表达式、输入输出引脚和真值表同3一样，不再赘述。

实验原理图和电路图

原理图：




电路图：




数据仿真测试图

S=0时的输出：



S=1时的输出：



错误现象和分析

在完成实验的过程中，没有遇到任何错误。

5.4 选1多路选择器

整体方案设计

4选1多路选择器可以由2选1多路选择器组合而成，具体的说，需要三个2选1多路选择器级联。


输入输出引脚：

输入引脚有6个，D0-D3是输入的数据，S0和S1负责控制输出哪一个数据，Y是输出引脚，输出最终结果。


实验原理图和电路图

实验原理图：


前两个二选一选择器用来对D0和D1，D2和D3进行二选一，最后再对两个二选一后的结果进行二选一，实现四选一的目的。



子模块电路图，和实验4的一致：



最终的4选1电路图：




数据仿真测试图

子模块的功能：


本实验中，子模块和实验四/三完全相同，子模块即一个二选一多路选择器。具体的子模块真值表，见实验3.

下面是仿真测试结果：


D0=1, S0=0, S1=0, 输出1:



将S1改为1，其他不变，输出0：



将D2改为1，其他不变，输出1：



真值表部分内容如下所示：

D0	D1	D2	D3	S0	S1	Y
0	0	0	0	0	0	0
0	0	0	0	0	1	0
0	0	0	0	1	0	0
0	0	0	0	1	1	0
0	0	0	1	0	0	0
0	0	0	1	0	1	0
0	0	0	1	1	0	0
0	0	0	1	1	1	1
0	0	1	0	0	0	0
0	0	1	0	0	1	0
0	0	1	0	1	0	1
0	0	1	0	1	1	0

错误现象和分析

在完成实验的过程中，没有遇到任何错误。

思考题

与非门生成4选1多路选择器

我的思路是先用与非门生成2选1多路选择器，再和实验五中一样，用2选1组合成4选1多路选择器
2选1多路选择器，用真值表进行逻辑表达式化简后得下图，其中非门可以用两个相同的或非实现。

Z	X	Y	输出
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1


$$\overline{\overline{Z}Y + ZX} = \overline{\overline{Z}Y} \cdot \overline{ZX}$$

$$f = \overline{Z}Y + ZX$$


$$f = \overline{Z}\overline{X}Y + \overline{Z}XY + ZX\overline{Y} + ZX Y$$

$$\overline{Z} = \overline{Z \cdot Z}$$


Z \ XY	00	01	11	10
0		1	1	
1			1	1



通过分析2选1多路选择器的真值表，得出2选1多路选择器的电路图如下：




之后只需和实验五一样，将其封装为子电路，和实验五一样实现4选1多路选择器就可以了,最终的结果为：



格雷码转换电路：

- $G3 = B3$
- $G2 = B3 \oplus B2$
- $G1 = B2 \oplus B1$
- $G0 = B1 \oplus B0$



奇偶校验电路：

- $P = (B3 \oplus B2) \oplus (B1 \oplus B0)$

