

实验3实验报告

实验内容

1. 计数器实验

实验内容

根据表3.1给出的功能表（见仿真测试）和图 3.1所示电路原理图（见原理图部分）构建4位二进制同步计数器电路。

整体方案设计

输入输出引脚：

CLK：时钟周期，接受时钟信号

LD：加载端，当LD为1时，若时钟信号发生，则将D0D1D2D3加载到计数器中。

CLR：清空端，当CLR为1时，若时钟信号发生，则清空计数器中的值

D0D1D2D3：四位输出的值

ENT ENP：使能端，只有当都为一切LD，CLR均不为1时，才会使计数器正常工作。

原理图和电路图

实验原理图如下：






图 3.1 4 位二进制同步计数器原理图

实验电路图如下：




仿真测试图


单步执行：




CLK从0变1，计数加一



LD功能的验证：



CLR的验证：



其功能表如下：

表 3.1 4 位同步二进制计数器功能表

Inputs				Current State				Next State			
CLR	LD	ENT	ENP	Q3	Q2	Q1	Q0	Q3*	Q2*	Q1*	Q0*
1	x	x	x	x	x	x	x	0	0	0	0
0	1	x	x	x	x	x	x	D3	D2	D1	D0
0	0	0	x	x	x	x	x	Q3	Q2	Q1	Q0
0	0	x	0	x	x	x	x	Q3	Q2	Q1	Q0
0	0	1	1	0	0	0	0	0	0	0	1
0	0	1	1	0	0	0	1	0	0	1	0
...											
0	0	1	1	1	1	0	1	1	1	1	0
0	0	1	1	1	1	1	0	1	1	1	1
0	0	1	1	1	1	1	1	0	0	0	0

错误分析

在完成实验的过程中，没有遇到任何错误。

2. 移位寄存器实验

实验内容

根据表3.2给出的功能描述和图 3.5给出的电路原理图，构建 4位通用移位寄存器电路SHRG4U

整体方案设计

输入输出引脚：

CLK：时钟

CLR_L：为0时清零，为1时和S1S0配合，决定左移/右移/装载

S1S0：当CLR_L,S1,S0为110时，右移，为101时，左移，为111时，装载。

D3-D0：输入数据

Q3-Q0：输出数据

RIN，LIN：右移和左移将要移入的那一位的值

原理图和电路图

实验原理图如下：







图 3.5 4 位移位寄存器原理图

实验电路图如下：




仿真测试图


右移测试：



清零测试：



装载测试：



功能表如下：

表 3.2 4 位移位寄存器功能表

功能	输入			下一个状态			
	CLR	S1	S0	Q3*	Q2*	Q1*	Q0*
清零	0	x	x	0	0	0	0
保持	1	0	0	Q3	Q2	Q1	Q0

右移	1	1	0	RIN	Q3	Q2	Q1
左移	1	0	1	Q2	Q1	Q0	LIN
装载	1	1	1	D3	D2	D1	D0

错误分析

在完成实验的过程中，没有遇到任何错误。

3. 4位无符号乘法器

实验内容

实验将实现两个四位二进制无符号数相乘的功能，并通过数码管将其转换成十六进制显示出来。


整体方案设计

输入输出引脚：

- CLK：时钟
- X,Y：输入的乘数和被乘数
- RST：复位信号，用于载入数据并清空中间积寄存器，清空计数器。
- Z：最终的结果输出

原理图和电路图

实验电路图:



其他子电路图都在之前的实验中遇到过，故不在此截图描述

实验原理图:






图 3.7 实现 32 位无符号数乘法运算的逻辑结构图

仿真测试图


X=2, Y=4, 以一个时钟周期为间隔, 演示完整计算结果:




提示: 采用无符号数一位乘法实现4位二进制乘法器, 禁止直接使用乘法器组件。




提示: 采用无符号数一位乘法实现4位二进制乘法器, 禁止直接使用乘法器组件。




提示: 采用无符号数一位乘法实现4位二进制乘法器, 禁止直接使用乘法器组件。



提示: 采用无符号数一位乘法实现4位二进制乘法器, 禁止直接使用乘法器组件。




提示: 采用无符号数一位乘法实现4位二进制乘法器, 禁止直接使用乘法器组件。



提示: 采用无符号数一位乘法实现4位二进制乘法器, 禁止直接使用乘法器组件。

演示reset的作用:



错误分析

在完成实验的过程中，没有遇到任何错误。

4. 寄存器堆实验

实验内容

构建含有 32个 32位寄存器的寄存器堆Regfile的读写电路，包含两个读数据端口和一个写数据端口。

整体方案设计

输入输出引脚：

- CLK：时钟
- R1#，R2#：两个读取端口，表示要读取的寄存器编号
- Write Reg#：写入端口，代表要写入的寄存器编号
- Write Enable：写入使能端，只有其为1时，时钟的变化才会引发写入。
- Reg1out,Reg2out：呈现两个读取端口对应的读取结果

原理图和电路图

原理图如下：






图 3.9 寄存器堆设计原理图

实验电路图如下：



仿真测试图

测试数据的写入和读取：



可见数据被正常写入和读取了

错误分析

在完成实验的过程中，没有遇到任何错误。

5. 数字时钟实验

实验内容

在6个7段数码管上显示数字时钟时分秒，当计时到 23:59:59后进入 00:00:00，时分秒之间用小数点分隔；到整点时轮流点亮三色 LED灯组件；使用 8421BCD码设置初始时间，在载入时如果初始时间数值超出实际范围，则报错，且不能被载入。

整体方案设计


输入输出引脚：

- HH1,HH0,MM1,MM0,SS1,SS0：设置时钟的时分秒位数，采用BCD编码
- CLK：时钟
- LD：加载端，为1时代表设置初始时间为HH1,HH0,MM1,MM0,SS1,SS0的值。
- H1,H0,M1,M0,S1,S0：时钟输出的时分秒值
- INErr：检测设置的HH1,HH0,MM1,MM0,SS1,SS0是否有错误，只有当LD为1时才会触发检测。
- LED_R/G/B：显示灯的颜色


原理图和电路图

实验电路图如下：

- 主电路




- 错误检测和LED灯电路：





仿真测试图

正常单步进行：




进位的处理，同时可以看到整点灯成功亮起：





23: 59: 59的处理:




错误分析

在完成实验的过程中，没有遇到任何错误。

思考题

1. 伪随机数生成器：

如图，思路为通过将输出端的不同位异或后传送给RIN 端口，实现伪随机数的生成。使用时，先将 CLR, S1, S0都调整为1，载入信号。接着令S0=0，进行右移即可，实现电路图位于lab3.2文件中。




2. 利用加法器实现8位无符号数的快速乘法器

基本思想：


- 为乘数的每一位提供一个n位加法器


- 每个加法器的两个输入端：本次乘数对应的位与被乘数相与的结果，和上次的一部分积
- 每个加法器的输出也分为两部分：和的最低有效位(LSB)作为本位乘积，进位和高31位的和数组成一个32位数作为本次部分积。
- 我实现了一个4位版本的，作为原理示意，保存在lab3.3文件中，8位的实现方法是完全类似的：



3. 修改寄存器堆的设计电路：

读写功能验证：如图，





读数据是组合逻辑电路，与时钟无关，但是写入是时序逻辑电路，必须在时钟信号的配合下才能写入。

使能信号和写入地址信号的先后时序关系变化：必须是写入地址（enable）信号为1时，时钟从0->1，才会成功写入。即时钟到来前，enable信号要先准备好。如果是时钟为1，写入地址信号从0->1，则不能成功写入。

4. 在数字时钟中添加闹钟的功能：

如下图所示，将闹钟和时钟的时分秒位依次对比即可，添加的闹钟在lab3.5文件中。

