

# Lab 6 单周期与多周期 CPU 学号排序实验报告

2024302181030 朱威豪

## 一、实验目的

本实验基于 RV32I 指令子集实现学号 BCD 数字排序程序的执行与验证，完成以下目标：

- 理解单周期 CPU 的取指、译码、执行、访存、写回数据通路。
- 在单周期 CPU 上运行学号排序程序，验证数据存储器中的原始学号和排序结果。
- 设计并实现多周期 CPU，将一条指令拆分为多个时钟阶段执行。
- 将单周期和多周期 CPU 适配到 NEXYS A7 开发板，通过数码管显示排序结果。

## 二、实验环境

- 操作系统：Windows
- 仿真工具：Icarus Verilog、vvp
- 波形工具：GTKWave，可选
- FPGA 工具：Vivado
- 开发板型号：NEXYS A7
- HDL 语言：Verilog

## 三、工程结构

```
lab-6
|-- source-sc
|   |-- SCCPU.v           单周期 CPU
|   |-- sccomp.v          单周期仿真顶层
|   |-- sccomp_tb.v       单周期 testbench
|   |-- rv32_sid_sort_sim.asm 学号排序汇编程序
|   |-- rv32_sid_sort_sim.dat 学号排序机器码
|   |-- ctrl.v           控制器
|   |-- alu.v            ALU
|   |-- RF.v             寄存器堆
|   |-- PC.v            PC 模块
|   |-- NPC.v           下一条 PC 生成模块
|   |-- EXT.v           立即数扩展模块
|   |-- im.v            指令存储器
|   |-- dm.v            数据存储器
|   |-- build.bat / Makefile 仿真脚本
|
|-- source-mc
|   |-- MCCPU.v          多周期 CPU
|   |-- mccomp.v         多周期仿真顶层
|   |-- mccomp_tb.v      多周期 testbench
|   |-- rv32_sid_sort_sim.asm 同一份排序汇编
|   |-- rv32_sid_sort_sim.dat 同一份排序机器码
|   |-- RF.v / im.v / dm.v 共享基础模块
```

|  |                         |                  |
|--|-------------------------|------------------|
|  | -- build.bat / Makefile | 仿真脚本             |
|  |                         |                  |
|  | -- nexys-a7             |                  |
|  | -- sc_nexys_a7_top.v    | 单周期 NEXYS A7 顶层  |
|  | -- mc_nexys_a7_top.v    | 多周期 NEXYS A7 顶层  |
|  | -- board_mem.v          | 上板指令 ROM 和数据 RAM |
|  | -- hex8_7seg.v          | 8 位数码管动态扫描显示     |
|  | -- nexys_a7.xdc         | NEXYS A7 约束文件    |
|  | -- README.md            | 上板说明             |

## 四、排序程序说明

本实验使用的学号为：

54873530

程序将 8 位十进制学号按 BCD 形式保存在 32 位寄存器中：

0x54873530

排序程序执行后，将每个十进制数字从小到大排列，得到：

0x03345578

数据存储器约定如下：

|                         |        |
|-------------------------|--------|
| mem[0x180] = 0x54873530 | 原始学号   |
| mem[0x184] = 0x03345578 | 排序后的学号 |

由于数据存储器以字为单位索引，地址对应关系为：

0x180 / 4 = 96  
0x184 / 4 = 97

因此 testbench 检查 dmem[96] 和 dmem[97]。

## 五、使用的 RV32I 指令

排序程序覆盖了以下关键指令：

R 型: add, and, or, slt, sll, srl  
I 型: addi, andi, ori, xori, slli, lw, jalr  
S 型: sw  
B 型: beq, bne  
J 型: jal  
U 型: lui

这些指令共同支持学号构造、循环控制、比较、移位提取 BCD 数字、交换数字以及写回排序结果。

## 六、单周期 CPU 设计

单周期 CPU 文件为 `source-sc/SCCPU.v`。其特点是每条指令在一个时钟周期内完成全部阶段：

取指 -> 译码 -> 执行 -> 访存 -> 写回

主要模块如下：

- `PC.v`：保存当前指令地址。
- `im.v`：根据 PC 输出指令。
- `ctrl.v`：根据 opcode、funct3、funct7 生成控制信号。
- `EXT.v`：生成 I/S/B/U/J 型立即数。
- `RF.v`：寄存器堆，支持双读单写。
- `alu.v`：执行算术、逻辑、比较、移位运算。
- `NPC.v`：生成下一条 PC，支持顺序执行、分支、`jal`、`jalr`。
- `dm.v`：数据存储器，支持 `lw` 和 `sw`。

单周期 CPU 的写回数据来源于 `WDSEL` 控制：

`WDSEL_FromALU`：写回 ALU 结果  
`WDSEL_FromMEM`：写回数据存储器读出值  
`WDSEL_FromPC`：写回 `PC + 4`，用于 `jal` 和 `jalr`

## 七、多周期 CPU 设计

多周期 CPU 文件为 `source-mc/MCCPU.v`。多周期设计将一条指令拆成多个状态执行，降低单个时钟周期内的组合逻辑长度。

状态机定义如下：

`S_FETCH` 取指，并 `PC = PC + 4`  
`S_DECODE` 译码  
`S_EXEC` 执行 ALU、分支、跳转或计算访存地址  
`S_MEM_RD` 读取数据存储器  
`S_MEM_WR` 写入数据存储器  
`S_WB` 写回寄存器

不同类型指令的执行路径如下：

`R/I/lui`: `FETCH -> DECODE -> EXEC -> WB`  
`lw` : `FETCH -> DECODE -> EXEC -> MEM_RD -> WB`  
`sw` : `FETCH -> DECODE -> EXEC -> MEM_WR`  
`branch` : `FETCH -> DECODE -> EXEC`  
`jal/jalr`: `FETCH -> DECODE -> EXEC -> WB`

多周期 CPU 中增加了以下内部寄存器：

- `ir`：保存当前指令。
- `pc`：保存当前 PC。

- `aluout_reg`：保存 ALU 结果或返回地址。
- `addr_reg`：保存访存地址。
- `wdata_reg`：保存写入数据存储器的数据。
- `mdr`：保存从数据存储器读出的数据。
- `wd_reg`：保存写回寄存器的数据。
- `rd_reg`：保存目的寄存器编号。

`jal` 和 `jalr` 的返回地址为取指后已经更新的 `pc`，即原 `PC + 4`。`jalr` 跳转地址为：

```
(rs1 + imm) & 0xfffffffffe
```

这满足 RISC-V 对 `jalr` 目标地址最低位清零的要求。

## 八、学号排序算法

程序采用选择排序思想。每轮从未处理的 BCD 数字中寻找最大值，并与当前位置交换。由于数字存放在 32 位数的每 4 bit 中，因此需要通过掩码和移位提取单个数字。

核心过程如下：

1. `mask0` 指向当前外层循环位置。
2. 提取当前位置数字 `a`。
3. 内层循环使用 `mask1` 逐个提取后续数字 `b`。
4. 使用 `slt` 比较当前最大值和 `b`。
5. 如果发现更大值，记录 `tmpMax` 和 `bestj`。
6. 内层循环结束后，若最大值位置改变，则调用 `swap` 子程序交换两个 BCD 数字。
7. 外层循环结束后，将结果写入 `mem[0x184]`。

虽然注释中描述为升序排序，但程序每轮处理的是低位 nibble。最终 32 位十六进制显示为 `03345578`，从高位到低位观察即为从小到大排列。

## 九、NEXYS A7 上板设计

上板文件位于 `nexys-a7` 目录。

提供两个顶层：

|                                |              |
|--------------------------------|--------------|
| <code>sc_nexys_a7_top.v</code> | 单周期 CPU 上板顶层 |
| <code>mc_nexys_a7_top.v</code> | 多周期 CPU 上板顶层 |

上板顶层功能：

- 使用 `CLK100MHZ` 作为系统时钟。
- 通过分频得到较慢 CPU 时钟，方便观察。
- `BTNC` 作为复位信号。
- 指令 ROM 通过 `$readmemh("rv32_sid_sort_sim.dat", ...)` 初始化排序程序。
- 数据 RAM 暴露 `mem[0x180]` 和 `mem[0x184]`。
- 8 位数码管显示 32 位 BCD 值。

- SW0=0 显示原始学号 54873530。
- SW0=1 显示排序结果 03345578。
- LED[15:0] 显示当前显示值的低 16 位。

数码管为低有效段选和低有效位选，hex8\_7seg.v 通过动态扫描显示 8 个十六进制数字。

## 十、仿真结果

单周期仿真结果：

```
E:\MigratedFromC\Desktop\homework\2xia\计算机设计实验\lab-6\source-sc>build.bat
[INFO] Building sccpu_sim.out ...
[INFO] Running simulation ...
VCD info: dumpfile sccpu_sid_sort.vcd opened for output.
[RESULT] original_sid=54873530
[RESULT] sorted_sid=03345578
[PASS] lab-6 sid sorting simulation passed.
[OK] Waveform generated: sccpu_sid_sort.vcd
[OK] Done.
```

多周期仿真结果：

```
E:\MigratedFromC\Desktop\homework\2xia\计算机设计实验\lab-6\source-mc>build.bat
[INFO] Building mccpu_sim.out ...
[INFO] Running simulation ...
VCD info: dumpfile mccpu_sid_sort.vcd opened for output.
[RESULT] original_sid=54873530
[RESULT] sorted_sid=03345578
[PASS] lab-6 multi-cycle sid sorting simulation passed.
[OK] Waveform generated: mccpu_sid_sort.vcd
[OK] Done.
```

说明单周期 CPU 和多周期 CPU 均能正确执行同一份排序机器码，并在数据存储器中得到预期结果。

## 十一、上板操作

单周期

选择 xc7a100tcsg324-1 板子

添加以下 Verilog 文件：

```
nexys-a7/mc_nexys_a7_top.v
nexys-a7/board_mem.v
nexys-a7/hex8_7seg.v
```

```
source-mc/MCCPU.v
source-mc/RF.v
source-mc/ctrl_encode_def.v
```

添加机器码初始化文件：


```
source-mc/rv32_sid_sort_sim.dat
```

添加约束文件：

```
nexys-a7/nexys_a7.xdc
```


然后编译运行 program，结果如下：





\_\_\_\_\_







多周期

板子相同

添加以下 Verilog 文件：

```
nexys-a7/mc_nexys_a7_top.v
nexys-a7/board_mem.v
nexys-a7/hex8_7seg.v

source-mc/MCCPU.v
source-mc/RF.v
source-mc/ctrl_encode_def.v
```


添加机器码初始化文件：


```
source-mc/rv32_sid_sort_sim.dat
```


添加约束文件：

```
nexys-a7/nexys_a7.xdc
```


成果如下：













## 十二、实验结论

本实验完成了基于 RV32I 子集的单周期 CPU 和多周期 CPU 学号排序功能。单周期 CPU 结构直观，所有指令在一个周期内完成；多周期 CPU 通过状态机复用执行阶段，使指令执行过程更加接近实际处理器控制流程。

排序程序正确将原始学号：

54873530

排序为：

03345578

同时，工程提供了 NEXYS A7 上板顶层和约束文件，可通过数码管观察原始学号和排序后的学号，满足实验对单周期、多周期以及开发板验证的要求。