

浙江大学课程设计报告

课程名称：____信息与电子工程导论____ 任课老师：____马蔚____

课程设计名称：____4bit 加法器____ 完成日期：____2026. 4. 19____

第__15__小组成员及分工：

1 目的和要求

1.1 课程设计目的

- (1) 深化对基本逻辑门及其组合形成的常用逻辑门的理解；
- (2) 遵循“基本逻辑门 → 1 位半加器 → 1 位全加器 → 4 位全加器”的路径，完成从仿真设计到实物验证的全过程；
- (3) 使用三极管自主搭建 4 位加法器，掌握数字电路的基础设计与实现方法。

1.2 课程设计要求

- (1) 设计一个 4 位二进制加法器，使用晶体管在面包板上搭建，通过 LED 灯的亮灭表示结果（亮为 1，灭为 0）；
- (2) 由小组合作完成。明确分工：负责人、电路设计、仿真测试、实验制作与调试、报告撰写、报告审核、报告提交等。明确贡献：要求给出贡献的占比（若报告中不给出个人贡献占比，则按均分计算成绩）；
- (3) 报告要求：设计，程序，分析，结论。包括电路设计原理、电路图、实验图、实验结果与分析、总结等。

2 原理

2.1 基本逻辑门

2.1.1 与门

逻辑符号：



图 1-与门逻辑符号

真值表：

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

表 1 - 与门真值表

具体电路实现：




图 2-与门三极管电路

2.1.2 非门

逻辑符号：



图 3-非门逻辑符号

真值表:

输入 A	输出 Y
0	1
1	0

表 2 - 非门真值表

电路实现:




图 4-非门三极管电路

2.1.3 或门

逻辑符号:



图 5-或门逻辑符号

真值表：

A	B	输出 Y
0	0	0
0	1	1
1	0	1
1	1	1

表 3 - 或门真值表

电路实现：




图 6-或门三极管电路

2.2 常用逻辑门：

异或门			同或门			与非门			或非门		
											
A	B	$Y(A \oplus B)$	A	B	$Y(A \odot B)$	A	B	$Y = A \cdot B$	A	B	$Y = A + B$
0	0	0				0	0	1			

0	1	1	0	0	1	0	1	1	0	0	1
1	0	1	0	1	0	1	0	1	0	1	0
1	1	0	1	0	0	1	1	0	1	0	0
			1	1	1				1	1	0

表 4 - 四种常用逻辑门真值表

2.3 半加器和全加器

半加器逻辑图：




图 7-半加器逻辑结构

全加器逻辑图：




图 8-全加器逻辑结构

3. 设计内容

- (1) 利用三极管搭建逻辑门并进行仿真测试；
- (2) 基于逻辑门构建 1 位半加器并进行仿真测试；
- (3) 在 1 位半加器的基础上构建 1 位全加器并进行仿真测试；
- (4) 利用 1 位全加器进行适当地级联，构建 4-bit 加法器，并进行仿真测试；
- (5) 在面包板上完成实物搭建与功能测试；
- (6) 提交实物和实验报告。

4. 结果和分析

4.1 电路设计与仿真

半加器电路图：




图 9-半加器仿真电路

1 位全加器电路图：




图 10 - 1 位全加器仿真电路

4 位全加器整体电路图：




图 11 - 4 位全加器仿真电路

4.2 仿真测试

(1) 测试用例 1: 0011+0011

电压表输出结果:



输出结果为 0110, 符合要求。

(2) 测试用例 2: 0111+0101



0111+0101=1000, 符合要求。

(3) 测试用例 3: 1011+0100:



1011+0100=1111, 符合要求。

4.3 实物成品与测试 (4bit 加法器):

实物电路图:




图 12 - 4 位加法器实物

对实物电路进行测试：

(1) 测试 1: $0011+0011=0110$




图 13 - 实物测试 1

(2) 测试 2: $0111+0101=1000$




图 14 - 实物测试 2

(3) 测试 3: $1011+0100=1111$




图 15 - 实物测试 3

5. 结论

(1) 实验前应系统学习有关的专业知识，比如逻辑门的原理，在面包板上搭建电路的方法，从而提高搭建的成功率。

(2) 在搭建 4bit 加法器之前，应充分进行仿真验证，通过多组测试用例确保电路逻辑正确。

(3) 实物搭建宜采用“基本逻辑门 → 半加器 → 全加器 → 4 位加法器”的渐进策略，便于定位问题；

(4) 无论是在仿真设计时和搭建实物电路时都应该注意细节，比如搭建仿真电路时三极管的方向和限流电阻的选择会影响电路的逻辑；搭建实物电路时要注意导线的连接，防止接触不良。这些细节是决定成功与否的关键。