МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ «РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ИМЕНИ В.Ф. УТКИНА»

КАФЕДРА «АВТОМАТИЗИРОВАННЫЕ СИСТЕМЫ УПРАВЛЕНИЯ»

ЗАДАНИЕ

на курсовой проект по дисциплине «ОСНОВЫ ЭЛЕКТРОНИКИ»

на тему:

«Проектирование функциональных узлов комбинационного типа»

Исполнитель-ст.гр0048Авданькин И.А	A
(фам	иилия, имя, отчество)
Руководитель проекта – к.т.н., доцент, доцен	т кафедры АСУ Челебаев С.В.
Исходные	е данные:
Теоретический раздел Полупроводнико	овые диоды
Задача 1 . Построение логических схем Номер функции F_{23896}^4	
Задача 2. Построение мультиплексора Количество информационных входов3_	
вид совершенной формы СовднФ	
Вид минимальной формыМДНФ	
Вид минимальной формы МДНФ Тип конечного базиса Пирса	
Задача 3. Построение дешифратора Количество выходов9 Вид минимальной формы	
Задача 4. Построение параллельного двоичного	
Тип операции Вычитатель	Сумматора
Наличие входного переноса Да	
Вид минимальной формыМДНФ	
Тип конечного базисаПирса	
	ю пояснительной записки
Введение 1 Теоретический раздел (по варианту задания) 2 Построение логических схем 3 Построение мультиплексора 4 Построение дешифратора 5 Построение параллельного двоичного сумматора Заключение Список используемых источников	
Срок предоставления работы к защите	2022 г.
Руководитель проекта	/ Челебаев С.В. /
Задание принял к исполнению	/

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ «РЯЗАНСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ИМЕНИ В.Ф. УТКИНА»

КАФЕДРА «АВТОМАТИЗИРОВАННЫЕ СИСТЕМЫ УПРАВЛЕНИЯ»

КУРСОВОЙ ПРОЕКТ

по дисциплине

«Основы электроники»

на тему:

«Проектирование функциональных узлов комбинационного типа»

Выполнил: студент гр.0048
Авданькин И.А
Проверил: доцент каф. АСУ
Челебаев С.В.

Содержание

	Введение	4
1.	Теоретический раздел	5
2.	Построение логических схем	8
3.	Построение мультиплексора	11
4.	Построение дешифратора	15
5.	Построение параллельного двоичного вычитателя	18
	Заключение	32
	Список литературы	

Введение.

Интересы России требуют преодоления сложившегося в последнее время однобокого развития экономики с акцентом на сырьевые отрасли производства. Неотъемлемой чертой развитых государств является способность к разработке и производству высокотехнологичных изделий, среди которых ведущее место занимает электронная аппаратура. Успехи электроники в значительной мере определяют прогресс промышленности и науки. Современная промышленная продукция, будь то автомобиль, самолет, корабль, станок для металлообработки, изделие бытовой техники и т. д. насыщена электроникой.

С ростом уровня интеграции цифровых устройств в проектировании на их основе все больше усиливается аспект, который можно назвать интерфейсным проектированием. Задачей разработки становится составление блоков из все более сложных стандартных блоков путем правильного их соединения. Успешное проектирование требует хорошего знания номенклатуры и параметров электронных компонентов и привлечения систем автоматизированного проектирования (САПР). Типовые базовые функциональные компоненты, из которых составляются сложные устройства, в ходе развития микроэлектроники остаются почти неизменными, но формы их представления становятся более разнообразными.

Целью данной работы является изучение работы и способов построения логических схем мультиплексора, дешифратора и параллельного двоичного вычитателя с входным переносом.

1. Теоретический раздел.

ПОЛУПРОВОДНИКОВЫЕ ДИОДЫ.

Полупроводниковый диод – прибор, имеющий два вывода, присоединённых к p-n-переходу. В отличие от резисторов, конденсаторов и катушек индуктивности диод – нелинейный компонент, поскольку его вольт-амперная характеристика определяется, нелинейной зависимостью тока от напряжения, приложенного к p-n переходу. Промышленностью выпускается большое количество диодов различных типов. Все их можно разбить на группы по следующим признакам:

- по используемому полупроводниковому материалу: кремниевые, германиевые, арсенид-галлиевые и др.;
- по технологии изготовления;
- по принципу действия: диоды Шоттки, Ганна, туннельные и др.;
- по назначению: выпрямительные, импульсные и высокочастотные, стабилитроны, варикапы и др.

Рассмотрим основные типы диодов по их назначению.

Наиболее часто используются выпрямительные диоды. Они предназначены для выпрямления переменного тока, т.е. превращения переменного тока в постоянный. При этом через выпрямительные диоды протекают достаточно большие токи, поэтому *p-n-* переходы в таких диодах имеют сравнительно большую площадь.

Вольтамперные характеристики выпрямительных диодов отличаются от аналогичных характеристик идеальных p-n-переходов (рис.1). В области прямого смещения p-n-перехода это отличие состоит в том, что при больших токах начинает сказываться собственное сопротивление слоёв p и n полупроводников. Обычно сопротивления слоев p и n существенно различаются, поэтому при больших токах наклон характеристики $I_{\square} = f(U_{\square})$ определяется сопротивлением того слоя проводника, который обладает большим сопротивлением. Этот слой полупроводника обычно называется базой диода.



Рис.1 Вольт-амперные характеристики идеального *p-n*-перехода и реального диода, выполненных на основе кремния

При смещении *p-n*-перехода в обратном направлении возникают токи утечки *p-n*-перехода, обусловленные явлениями на поверхности *p-n*-перехода, а также токи термогенерации, связанные с рождением пар электрон-дырка внутри *p-n*-перехода.

Выпрямительные диоды характеризуются следующими основными параметрами:

 $U_{\Pi P}$ – напряжение, которое создаётся на диоде при смещении его в прямом направлении и

протекании через него рабочих токов. Обычно это напряжение для большинства кремниевых диодов равно примерно $0.6 \div 0.8$ В, а для германиевых примерно $0.3 \div 0.4$ В;

 $\mbox{$\PiP}$ МАКС – максимально допустимый ток, при котором диод ещё не теряет свои выпрямительные свойства из-за теплового пробоя $\mbox{$p$-}$ $\mbox{$n$-}$ перехода (в зависимости от конструкции и технологии изготовления диода этот ток может составлять от десятков мА в случае использования диодов в маломощных цепях до десятков A в случае использования в силовых электрических цепях);

IОБР – максимальный ток диода, смещённого в обратном направлении при напряжениях, не превышающих UОБР МАКС;

 $U_{\rm OBP}$ МАКС – максимально допустимое обратное напряжение на диоде, при котором p-n-переход ещё не пробивается из-за чрезмерно высокой напряжённости поля, возникающей в p-n-переходе (в зависимости от конструкции и технологии изготовления диодов это напряжение составляет от $10~\rm B$ до $10~\rm kB$);

На основе выпрямительных диодов реализуются выпрямительные устройства. Простейшее выпрямительное устройство, выполненное на одном диоде, приведено на рис. 2. Изображение диода на схемах напоминает стрелку, которая показывает направление тока, протекающего через открытый *p-n*-переход.




Рис 2. Простейшее выпрямительное устройство на одном диоде

На рис. З приведена временная диаграмма работы простейшего выпрямительного устройства.




Рис.3. Напряжение на входе и выходе простейшего выпрямительного устройства

Импульсные и высокочастотные диоды отличаются от выпрямительных конструкцией и технологией изготовления. Поскольку они работают при малых мощностях (не более 40 мВт), площади используемых *p-n*-переходов во много раз меньше, чем у выпрямительных диодов, что позволяет существенно уменьшить паразитные емкости и повысить быстродействие.

Диоды Шоттки выполняются на основе контакта металла с полупроводником. В этом случае потенциальный барьер снижается и уменьшается $U_{\Pi p}$ (для диодов Шоттки на основе кремния $U_{\Pi p} \approx 0.3$ В)

На основе p-n-перехода изготовляются стабилитроны. В стабилитронах используется управляемый пробой p-n-перехода при достаточно больших приложенных к нему обратных напряжениях. Вольт-амперная характеристика стабилитрона при обратных напряжениях приведена на рис. 4




Рис.4. Вольт-амперная характеристика стабилитрона при обратном напряжении

До определённого обратного напряжения ток стабилитрона мал, как и токи в обычных выпрямительных диодах. При достижении обратного напряжения определённого уровня UСТ в p-n- переходе происходит управляемый пробой. Обычно он имеет лавинный характер, что приводит к резкому увеличению тока.

Стабилитрон можно использовать для стабилизации напряжения. Для этого стабилитрон необходимо включить последовательно с токоограничивающим резистором R_{OFD} (рис.5)




Рис. 5. Схема стабилизатора напряжения на стабилитроне

Еще одним типом диодов, основанных на использовании *p-n-* переходов, являются варикапы. Они обладают свойствами емкости, величина которой определяется приложенным к ней напряжением.




Рис. 6 Зависимость емкости варикапа от приложенного к нему напряжения

Обычно варикапы используются лишь при отрицательном приложенном к нему напряжении, т.е. когда *p-n*-переход закрыт. Это связано с тем, что при положительном напряжении на *p-n*-переходе его сопротивление становится малым. Это означает, что емкость варикапа шунтируется малым сопротивлением утечки. Такой конденсатор не может долго хранить заряд. При отрицательном напряжении на варикапе ток утечки становится равным току неосновных носителей, а он обычно очень маленький.

Варикапы широко используются в радиоэлектронике. Например, с помощью варикапа можно настраивать колебательный LC- контур на нужную частоту резонанса.

2. Построение логических схем.

Задание.

$$F_{33195}^4$$

1-й этап. Переход от задания номером к табличному способу задания ПФ.

Номер функции представляем в виде степеней двойки.

Получаем 33195 =215+28+27+25+23+21+20

Каждой степени числа "2" соответствует определенный номер набора (табл. 1). Поэтому ПФ на 0,7,8,10,12,14 и 15-м наборах принимает единичные значения, на остальных – нулевые.

Таблица 1. Табличное задание ПФ

N	X1	X 2	X 3	X 4	Вес набора	F_{33195}^4
н		2	3	4		
a						
б						
0						
р						
а						
0	0	0	0	0	2 ¹⁵	1
1	0	0	0	1	2 ¹⁴	0
2	0	0	1	0	2 ¹³	0
3	0	0	1	1	2 ¹²	0
4	0	1	0	0	2 ¹¹	0
5	0	1	0	1	2^{10}	0
6	0	1	1	0	2 ⁹	0
7	0	1	1	1	2^8	1
8	1	0	0	0	2^7	1
9	1	0	0	1	2 ⁶ 2 ⁵	0
1	1	0	1	0	2^5	1
0						
1	1	0	1	1	2 ⁴	0
1						
1	1	1	0	0	2 ³	1
1	1	1	0	1	2^2	0
3	T	 	0	1	2	U
1	1	1	1	0	2^1	1
4	_	_	_	Ĭ	2	-
1	1	1	1	1	2^0	1
5						

2-й этап. СовДНФ и СовКНФ для ПФ, заданной в табл. 1, примут вид:

СовДНФ = $\overline{X1}$ $\overline{X2}$ $\overline{X3}$ $\overline{X4}$ v $\overline{X1}$ X2 X3X4 v X1 $\overline{X2}$ $\overline{X3}$ $\overline{X4}$ v X1 $\overline{X2}$ X3 $\overline{X4}$ v X1X2X3 $\overline{X4}$ v X1X2X3 $\overline{X4}$ v X1X2X3X4

 $\mathsf{COBKH}\Phi = (\mathsf{X}1 \ \mathsf{v}\ \mathsf{X}2\ \mathsf{v}\ \mathsf{X}3\ \mathsf{v}\ \mathsf{X}4)(\mathsf{X}1\ \mathsf{v}\ \mathsf{X}2\ \mathsf{v}\ \overline{\mathsf{X}3}\ \mathsf{v}\ \mathsf{X}4)\ (\mathsf{X}1\ \mathsf{v}\ \overline{\mathsf{X}2}\ \mathsf{v}\ \overline{\mathsf{X}3}\ \mathsf{v}\ \overline{\mathsf{X}4})\ (\mathsf{X}1\ \mathsf{v}\ \overline{\mathsf{X}2}\ \mathsf{v}\ \mathsf{X}3\ \mathsf{v}\ \overline{\mathsf{X}4})\ (\mathsf{X}1\ \mathsf{v}\ \overline{\mathsf{X}2}\ \mathsf{v}\ \overline{\mathsf{X}3}\ \mathsf{v}\ \overline{\mathsf{X}4})\ (\mathsf{X}1\ \mathsf{v}\ \mathsf{X}2\ \mathsf{v}\ \mathsf{X}3\ \mathsf{v}\ \overline{\mathsf{X}4})\ (\mathsf{X}1\ \mathsf{v}\ \mathsf{X}2\ \mathsf{v}\ \mathsf{X}3\ \mathsf{v}\ \overline{\mathsf{X}4})\ (\mathsf{X}1\ \mathsf{v}\ \mathsf{X}2\ \mathsf{v}\ \mathsf{X}3\ \mathsf{v}\ \mathsf{X}4)\ (\mathsf{X}1\ \mathsf{v}\ \mathsf{v}\ \mathsf{X}3\ \mathsf{v}\ \mathsf{v}\ \mathsf{X}4)\ (\mathsf{X}1\ \mathsf{v}\ \mathsf$

3-й этап. Нахождение МДНФ и МКНФ с помощью карт Карно. Карты Карно для МДНФ и МКНФ показаны на рисунке 1.




Рис.1 Карты Карно для МДНФ и МКНФ

Из карт Карно найдены:

МДН
$$\Phi = \overline{X2} \overline{X3} \overline{X}4 \vee X1 \overline{X}4 \vee X2X3X4$$

$$MKH\Phi = (X 2 \text{ v} \overline{X} 4) (X1 \text{ v} \overline{X} 3 \text{ v} X4) (X1 \text{ v} \overline{X} 2 \text{ v} X4) (X3 \text{ v} \overline{X} 4)$$

4-й этап. Построение ЛС для ПФ, представленных в виде МДНФ (рис. 2.1) и МКНФ (рис. 2.2)




Рис. 2.1 МДНФ




Рис. 2.2 МКНФ

5-й этап. ЛС П Φ в виде МДН Φ и МКН Φ в МістоСар и полученные временные диаграммы.

(Рис. 3)





Рисунок 3. Логическая схема ПФ и временные диаграммы.

3. Построение мультиплексора.

	Вид	Вид	Тип
№ варианта	совершенной	минимальной	конечного
	формы		базиса
1	СовДНФ	мднФ	Пирса

Схема мультиплексора 3 в 1



1 этап. Таблица истинности мультиплексора 3 в 1


N набора	S1	S0	С	b	a	у
0	0	0	0	0	0	0

				1		1
1	0	0	0	0	1	1
2	0	0	0	1	0	0
3	0	0	0	1	1	1
4	0	0	1	0	0	0
5	0	0	1	0	1	1
6	0	0	1	1	0	0
7	0	0	1	1	1	1
8	0	1	0	0	0	0
9	0	1	0	0	1	0
10	0	1	0	1	0	1
11	0	1	0	1	1	1
12	0	1	1	0	0	0
13	0	1	1	0	1	0
14	0	1	1	1	0	1
15	0	1	1	1	1	1
16	1	0	0	0	0	0
17	1	0	0	0	1	0
18	1	0	0	1	0	0
19	1	0	0	1	1	0
20	1	0	1	0	0	1
21	1	0	1	0	1	1
22	1	0	1	1	0	1
23	1	0	1	1	1	1
24	1	1	0	0	0	0
25	1	1	0	0	1	0
26	1	1	0	1	0	0
27	1	1	0	1	1	0
28	1	1	1	0	0	1
29	1	1	1	0	1	1
30	1	1	1	1	0	1
31	1	1	1	1	1	1

2 этап. Нахождение СовДНФ мультиплексора по его таблице истинности

СовДНФ = $\overline{S1S0cb}$ a v $\overline{S1S0c}$ ba v $\overline{S1S0cb}$ a v $\overline{S1S0c$

3 этап. Нахождение МДНФ ПФ мультиплексора 3 в 1 с помощью карт Карно:



4 этап. Переход от МДНФ ПФ мультиплексора 3 в 1 к базису Пирса.

Применим закон де Моргана $x \ y = \overline{x} \lor \overline{y}$ к выражению МДНФ, получим

$$Y=S1 \lor S0 \lor \overline{a} \lor S1 \lor \overline{S0} \lor \overline{b} \lor \overline{S1} \lor \overline{c}$$

С учетом закона двойного отрицания получим искомую форму в базисе функций стрелка Пирса:

$$Y = \overline{(S1 \downarrow S0 \downarrow \overline{a}) \downarrow (S1 \downarrow \overline{S0} \downarrow \overline{b}) \downarrow}$$

5 этап. Построение ЛС мультиплексора 3 в 1 универсальном базисе




Рисунок 1. Логическая схема мультиплексора 3 в 1 в универсальном базисе.

6 этап. Построение ЛС в базисе Пирса ИЛИ-НЕ




Рисунок 2. Логическая схема мультиплексора 3 в 1 в базисе Пирса.

7 этап. Построение логической схемы мультиплексора в универсальном базисе и базисе Пирса в MicroCap и ее моделирование.




Рисунок 3. Логическя схема мультиплексора в универсальном базисе и базисе Пирса в MicroCap в ее временная диаграмма.	И
15	

4. Построение дешифратора.

Задание.

. №	Логическая схема	Вид	<u>Ба</u> зис
17	<u>Дешифратор "из 4 в 9"</u>	<u>МДНФ</u>	<u>И-НЕ</u>

1 этап.

Составляем таблицу истинности для неполного дешифратора "из 4 В 9"

Таблица 1 — Таблица истинности для неполного дешифратора из 4 в 9

	Bx	оды										
X0	X1	X2	Х3	Y 0	Y 1	Y 2	Y 3	Y 4	Y 5	Y 6	Y 7	Y 8
0	0	0	0									
0	0	0	1									
0	0	1	0	1								
0	0	1	1		1							
0	1	0	0			1						
0	1	0	1				1					
0	1	1	0					1				
0	1	1	1						1			
1	0	0	0							1		
1	0	0	1								1	
1	0	1	0									1
1	0	1	1									
1	1	0	0									
1	1	0	1									
1	1	1	0									
1	1	1	1									

2 этап.

Согласно таблице истинности записываем функции в виде СовДНФ

 $Y0 = \overline{X} \overline{0} \overline{X} \overline{1} X \overline{2} \overline{X} \overline{3};$

 $Y1 = \overline{X} \overline{0} \overline{X} \overline{1} X2X3;$

 $Y2-\overline{X0}X1\overline{X2}\overline{X3};$

 $Y3 = \overline{X} \, 0 X1 \, \overline{X} \, 2 X3;$

 $Y4 = \overline{X0}X1X2\overline{X2};$

 $Y5 = \overline{X0}X1X2X3;$

 $Y6=X0\overline{X}1\overline{X}2\overline{X}3;$

 $Y7=X0\overline{X}1\overline{X}2X3;$

 $Y8 = X0\overline{X1}X2\overline{X3}$.

3 этап.

Нахождение МДНФ с помощью карт Карно.

В данном случае минимизировать функции не требуется.

4 этап.

При реализации на элементах И-НЕ следует произвести двойную инверсию над полученной МДНФ и преобразовать по теореме де моргана инверсию дизъюнкции в конъюнкцию инверсий:

Y8=X0X1X2X3

5 этап.

Логическая схема и результаты имитационного моделирования дешифратора «из 5 в 25» представлена на рисунках 1 и 2.




Рисунок 1. Логическая схема дешифратора «из 4 в 9»




Рисунок 2. Результат имитационного моделирования дешифратора«из 4в 9».

5. Построение Параллельного вычитателя

Задание.

		Наличие	Вид	Тип
N варианта	Операция	входного	минимальной	конечного
		переноса	формы	базиса
1	вычитатель	Да	МДНФ	Пирса

1 этап.Таблица 1-Таблица истинности 2-х разрядного вычитателя с входным переносом

N набора	Входы					Выход	 (Ы	
	A1	A0	B1	B0	C1	С	S1	S0
0	0	0	0	0	0	0	0	0
1	0	0	0	0	1	1	1	1
2	0	0	0	1	0	1	1	1
3	0	0	0	1	1	1	1	0
4	0	0	1	0	0	1	1	0
5	0	0	1	0	1	1	0	<mark>1</mark>
6	0	0	1	1	0	1	0	1
7	0	0	1	1	1	1	0	0
8	0	1	0	0	0	0	0	1
9	0	1	0	0	1	0	0	0
10	0	1	0	1	0	0	0	0
11	0	1	0	1	1	1	1	1
12	0	1	1	0	0	1	1	1
13	0	1	1	0	1	1	1	0
14	0	1	1	1	0	1	1	0
15	0	1	1	1	1	1	0	1
16	1	0	0	0	0	0	1	0
17	1	0	0	0	1	0	0	1
18	1	0	0	1	0	0	0	1

19	1	0	0	1	1	0	0	0
20	1	0	1	0	0	0	0	0
21	1	0	1	0	1	1	1	1
22	1	0	1	1	0	1	1	1
23	1	0	1	1	1	1	1	0
24	1	1	0	0	0	0	1	1
25	1	1	0	0	1	0	1	0
26	1	1	0	1	0	0	1	0
27	1	1	0	1	1	0	0	1
28	1	1	1	0	0	0	0	1
29	1	1	1	0	1	0	0	0
30	1	1	1	1	0	0	0	0
31	1	1	1	1	1	1	1	1

Находим СовДНФ для каждого выхода по таблице истинности (см.табл.1)

Перенос $\mathbf{C} = \overline{A1A0B1B0}$ C1 $\vee \overline{A1A0B1}$ B0 $\overline{C1}$ $\vee \overline{A1A0B1}$ B0C1 $\vee \overline{A1A0}$ B1 $\overline{B0}$ C1 $\vee \overline{A1A0}$ B1 $\overline{B0}$ C1 $\vee \overline{A1A0}$ B1B0C1 $\vee \overline{A1A0}$ B1

 $\mathbf{S1} = \overline{A1A0B1B0}C1 \vee \overline{A1A0B1}B0\overline{C1} \vee \overline{A1A0B1}B0C1 \vee \overline$

$S0 = \overline{A1A0B1B0}C1 \lor \overline{A1A0B1}B0$

 $\overline{C1} \vee \overline{A1A0B1B0C1} \vee \overline{A1$

 $\vee \overline{A1}A0B1B0C1 \vee A1\overline{A0B1B0}C1 \vee A1\overline{A0B1}B0\overline{C1} \vee A1\overline{A0}B1\overline{B0}C1 \vee A1\overline{A0}B1B0\overline{C1} \vee A1\overline{A0}B1B0\overline{C1$

Находим МДНФ переключательных функций CEVVFNJHF по картам Карно и строим соответствующие им логические схемы в универсальном базисе




Рисунок 1- Карта Карно для нахождения МДНФ разряда переноса С МДНФ для разряда С= $\overline{A1}$ В1v $\overline{A1}$ В0С1v $\overline{A1}\overline{A0}$ С1v $\overline{A1}\overline{A0}$ В0 vA1 $\overline{A0}$ В1С1vA1В1В0С1v $\overline{A0}$ В1В0




Рисунок 2- Логическая схема для разряда переноса С 2-х разрядного вычитателя с входным переносом в универсальном базисе




Рисунок 3 - Карта Карно для нахождения МДНФ разряда S1

МДНФ для S1= $\overline{A1}$ B1 $\overline{B0}C1$ v $\overline{A1}A0B1\overline{B0}$ v $\overline{A1}A0B1$ C1v $\overline{A1}A0B1$ B0 v $\overline{A1}A0\overline{B1}$ B0C1 v $\overline{A1}A0B1$ B0 $\overline{C1}$ v

 $\vee A1A0\overline{B1B0} \vee A1B1B0C1 \vee A1\overline{A0}B1C1 \vee A1\overline{A0}B1B0 \vee A1\overline{A0B1B0C1} \vee A1A0\overline{B1}B0\overline{C1}$




Рисунок 4, лист 1 - Логическая схема для разряда S1 2-х разрядного вычитателя с входным переносом в универсальном базисе




Рисунок 4, лист 2 -Логическая схема для разряда S1 2-х разрядного вычитателя с входным переносом в универсальном базисе




Рисунок 5 - Карта Карно для нахождения МДНФ разряда S0 МДНФ для S0=A0 $\overline{B0C1}$ vA0B0C1v $\overline{A0B1B0}$ C1vA1 $\overline{A0B0}$ C1v $\overline{A0}$ B0 $\overline{C1}$




Рисунок 6 -Логическая схема выхода S0 2-х разрядного вычитателя с входным переносом в универсальном базисе

4 этап.

Переход от МДНФ переключательной функции вычитателя к базису Пирса:

Применив закон де Моргана к формулам МДНФ переключательных функций получим:

 $C = A1 \lor \overline{B1} \lor A1 \lor \overline{B0} \lor \overline{C1} \lor A1 \lor A0 \lor \overline{C1} \lor A1 \lor A0 \lor \overline{B0} \lor \overline{A1} \lor A0 \lor \overline{B1} \lor \overline{C1} \lor \overline{A1} \lor \overline{B0} \lor \overline{C1} \lor A0 \lor \overline{B1} \lor \overline{C1} \lor \overline{A1} \lor \overline{B1} \lor \overline{B0} \lor \overline{C1} \lor A0 \lor \overline{B1} \lor \overline{C1} \lor \overline{C$

 $S1=A1 \lor \overline{B1} \lor B0 \lor C1 \lor A1 \lor \overline{A0} \lor \overline{B1} \lor B0 \lor A1 \lor A0 \lor B1 \lor \overline{C1} \lor A1 \lor A0 \lor B1 \lor \overline{B0} \lor A1 \lor \overline{A0} \lor B1 \lor \overline{B0} \lor \overline{C1} \lor A1 \lor \overline{A0} \lor \overline{B0} \lor \overline{C1} \lor \overline{C$

 $\overline{A1} \lor \overline{A0} \lor \overline{B1} \lor \overline{B0} \lor C1 \lor \overline{A1} \lor \overline{A0} \lor B1 \lor B0 \lor \overline{A1} \lor \overline{B1} \lor \overline{B0} \lor \overline{C1} \lor \overline{A1} \lor A0 \lor \overline{B1} \lor \overline{C1} \lor \overline{A1} \lor A0 \lor \overline{B1} \lor \overline{B0} \lor \overline{B0} \lor \overline{B1} \lor \overline{B1} \lor \overline{B0} \lor \overline{B1} \lor \overline{B$

 $\overline{A1}$ v A0 v B v B0 v C1 v $\overline{A1}$ v $\overline{A0}$ v B1 v $\overline{B0}$ v C1

 $S0=\overline{A0}\lor B0\lor C1\lor \overline{A0}\lor \overline{B0}\lor \overline{C1}\lor A0\lor B1\lor B0\lor \overline{C1}\lor \overline{A1}\lor A0\lor B0\lor \overline{C1}\lor A0\lor \overline{B0}\lor C1$ Применив к полученным выражениям правило перехода к базису Пирса, получим: $C=\downarrow \overline{B1}\downarrow \downarrow \overline{C1}\downarrow \downarrow \downarrow \downarrow A0\downarrow \overline{B1}\downarrow \overline{C1}\downarrow \downarrow \downarrow \downarrow \overline{B1}\downarrow \overline{B0})$ $S1=\downarrow \overline{C1}\downarrow \overline{(A1}\downarrow \overline{A0}\downarrow \overline{B1}\downarrow B0)\downarrow \overline{(A1}\downarrow A0\downarrow B1\downarrow \overline{C1}\downarrow \overline{(A1}\downarrow A0\downarrow B1\downarrow \overline{B0}\downarrow \overline{C1}\downarrow \overline{A0}\downarrow B1\downarrow \overline{B0}\downarrow \overline{C1}$

5 этап.

Построение в базисе Пирса логической схемы 2-х разрядного вычитателя с входным переносом

 $S0 = \overline{\Box} \downarrow B0 \downarrow C1) \downarrow \overline{\Box} \downarrow \overline{B0} \downarrow \overline{C1}) \downarrow (A0 \downarrow B1 \downarrow B0 \downarrow \overline{C1} \downarrow \downarrow A0 \downarrow B0 \downarrow \overline{C1} \downarrow (A0 \downarrow \overline{B0} \downarrow C1)$




Рисунок 7 - Логическая схема выхода C 2-х разрядного вычитателя со входным переносом в базисе Пирса




Рисунок 8, лист 1 - Логическая схема выхода S1 2-х разрядного вычитателя со входным переносом в базисе Пирса




Рисунок 8, лист 2 - Логическая схема выхода S1 2-х разрядного вычитателя со входным переносом в базисе Пирса




Рисунок 9 - Логическая схема выхода S0 2-х разрядного вычитателя со входным переносом в базисе Пирса

6 этап.

Построение временных диаграмм логической схемы 2-х разрядного вычитателя со входным переносом




Рисунок 10 - Временная диаграмма логической схемы 2-х разрядного вычитателя со входным переносом

7 этап.

Построение логической схемы 2-х разрядного вычитателя со входным переносом в базисе Пирса в MicroCap и ее моделирование




Рисунок 11 – Логическая схема 2-х разрядного вычитателя с входным переносом в базисе Пирса в MicroCap




Рисунок 12 – Моделирование логической 2-х разрядного вычитателя с входным переносом в базисе Пирса в M

Заключение.

В результате данной работы были изучены:

- способы представления переключательных функций и построение их логических схем;
- изучение мультиплексора, способов его проектирования, построения логических схем в базисах Пирса и Шеффера;
- изучение принципов построения дешифраторов и способов их проектирования;
- изучение вычитателя, способа его проектирования, построение логических схем параллельного вычитателя в булевом базисе, а также в базисах Пирса и Шеффера.

Изучены также методы нахождения совершенной дизъюнктивно-нормальную формы (СовДНФ) и совершенной конъюнктивно-нормальную формы (СовКНФ) ПФ по ее таблице истинности, получения с помощью карт Карно минимальной дизъюнктивно-нормальной формы (МДНФ) и минимальной конъюнктивно-нормальной форму (МКНФ), а также построение логических схем в виде МДНФ и МКНФ в МісгоСар и их моделирование.

Список используемых источников.

- 1. Амелина М.А., Амелин С.А. Программа схемотехнического моделирования Micro-Cap (версия 9,10) 3-е изд. СПб.: Лань, 2021 -632с.
- 2. Угрюмов Е. П. Цифровая схемотехника: учеб. пособие для вузов. 3-е изд., перераб. и доп. СПб.: БХВ-Петербург, 2010 816 с.: ил.
- 3. Сажнев А.М. Цифровые устройства и микропроцессоры. 2-е изд., перераб. и доп. М.: Издательство Юрайт, 2019 139 с.