


ル件形	HIUT	进制代	115		
十进制数	8421码	余3码	2421码	5211码	余3循环码
0	0000	0011	0000	0000	0010
1	0001	0100	0001	0001	0110
2	0010	0101	0010	0100	0111
3	0011	0110	0011	0101	0101
4	0100	0111	0100	0111	0100
5	0101	1000	1011	1000	1100
6	0110	1001	1100	1001	1101
7	0111	1010	1101	1100	1111
8	1000	1011	1110	1101	1110
9	1001	1100	1111	1111	1010





<del>身</del> 一亿的。	伏态变化	化都按一定	定的顺序循	环。					
编码顺序( 改变状态。	码顺序依次变化,按表中顺序变化时,相邻代码只有一位 7变状态。								
编码顺 序	二进制	格雷码	编码顺序	二进制码	格雷码				
О	0000	0000	8	1000	1100				
1	0001	0001	9	1001	1101				
2	0010	0011	10	1010	1111				
3	0011	0010	11	1011	1110				
4	0100	0110	12	1100	1010				
5	0101	0111	13	1101	1011				
6	0110	0101	14	1110	1001				
7	0111	0100	15	1111	1000				

















逻辑运算


当二进制代码表示不同逻辑状态时,可以按一定的规则进行推理运算。


wang\_hong@tsinghua.edu.cn // # 大学

















二、逻辑代数的基本公式和常用公式
基本公式
常用公式

常用公式


基本逻辑运算: 与,或,非
基本公式:
基本定理:
表示方法:
化简:


wang\_hong@tsinghua.edu.cn


ABC	BC	A+BC	A+B	A+C	(A+B) (A+C)
000	0	0	0	0	0
001	0	0	0	1	0
010	0	0	1	0	0
011	1	1	1	1	1
100	0	1	1	1	1
101	0	1	1	1	1
110	0	1	1	1	1
1 1 1	1	1	1	1	1





	2022年 秋季学
若干常用公	式
序号	公 式
21	A + A B = A
22	A +A'B = A + B
23	A B + A B' = A
24	A ( A + B) = A
25	A B + A'C + B C = A B + A'C
	A B+ A'C + B CD = A B + A'C
26	A (AB) ' = A B' ; A'(AB) ' = A'































• 逻辑式——简洁
将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。

• 逻辑图——电路连接
用逻辑图形符号表示逻辑运算关系,与逻辑电路的实现相对应。

• 波形图——实验室测试
将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。

● 卡诺图——直观

■ EDA中的描述方式

HDL (Hardware Description Language)


VHDL (Very High Speed Integrated Circuit ...)


Verilog HDL

EDIF

DTIF

wang\_hong@tsinghua.edu.cn





	2022年	秋季学期
Verilog		
module example(input logic a, b, c,		
output logic y);		
assign y = ~a & ~b & ~c   a & ~b & ~c   a	a & ~b	& c;
endmodule		
module/endmodule: required to begin/er	nd	
module		
example: name of the module		
Operators:		
∻: NOT		
&: AND		
: OR		
wang_hong@tsinghug.edu.c	n id t	126

