Міністерство освіти і науки України

Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

3 лабораторної роботи №2

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Структурний опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan3A FPGA»

Варіант 1 (1)

Виконав: ст. гр. КІ-201

Бандрівський П.Р

Прийняв:

Козак Н. Б.

Мета роботи:

На базі стенда реалізувати цифровий автомат світлових ефектів згідно заданих вимог.

Етапи роботи:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів.
- 4. Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.
- 7. Інтегрувати створений автомат зі стендом додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.
- 8. Згенерувати файал та перевірити роботу за допомогою стенда Elbert V2 Spartan3A FPGA.
- 9. Підготувати і захистити звіт.

Варіант виконання роботи:

Пристрій повинен реалізувати комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	0	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	0	1	0	0
6	0	0	0	0	0	0	1	0
7	0	0	0	0	0	0	0	1

Табл.1.1 Вихідні сигнали для кожного стану.

• Пристрій повинен використовувати тактовий сигнал 12MHz від мікроконтролера і знижувати частоту за допомогою внутрішнього подільника Мікроконтролер є частиною стенда Elbert V2 – Spartan3A FPGA. Тактовий сигнал заведено на вхід LOC = P129 FPGA.

- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
 - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід (SPEED):
 - Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
 - \circ Якщо *SPEED=1* то автомат працює зі швидкістю, <u>В 4 РАЗИ НИЖЧОЮ</u> ніж в режимі (*SPEED= 0*).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів.
- Для керування сигналами RESET/SPEED використати будь які з PUSH BUTTON кнопок.

Виконання роботи:

1) Логіку переходів реалізувати з використанням мови опису апаратних засобів.

Табл.2.2.1-2.2.3. Логіка переходів для всіх станів автомата.

1)

MODE	CUR_STATE(2)	CUR_STATE(1)	CUR_STATE(0)	NEXT_STATE(0)
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	0

MODE	CUR_STATE(2)	CUR_STATE(1)	CUR_STATE(0)	NEXT_STATE(1)
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

3)

MODE	CUR_STATE(2)	CUR_STATE(1)	CUR_STATE(0)	NEXT_STATE(2)
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Мінімізовані функції наступних станів автомата:

 $NEXT_STATE(0) = not(CURR_STATE(0));$

$$\begin{split} NEXT_STATE(1) &= ((not(MODE) \ and \ not(CURR_STATE(1)) \ and \\ CURR_STATE(0)) \ or \ (not(MODE) \ and \ CURR_STATE(1) \ and \\ not(CURR_STATE(0))) \ or \ (MODE \ and \ CURR_STATE(1)) \ and \\ not(CURR_STATE(0))) \ or \ (MODE \ and \ CURR_STATE(1)) \ and \ CURR_STATE(0))); \end{split}$$

 $NEXT_STATE(2) <= ((not(MODE) \ and \ CURR_STATE(2) \ and \\ not(CURR_STATE(1))) \ or \ (CURR_STATE(2) \ and \ CURR_STATE(1))$

not(CURR_STATE(0))) or (MODE and CURR_STATE(2) and CURR_STATE(0)) or (not(MODE) and not(CURR_STATE(2)) and CURR_STATE(1) and CURR_STATE(0)) or (MODE and not(CURR_STATE(2)) and not(CURR_STATE(1)) and not(CURR_STATE(0)));

Puc.2.1. VHDL опис логіки переходів.

2) Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів VHDL.

т			•	•
Лог1чн1	вирази	лля	вихідних	сигналів:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	0	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	0	1	0	0
6	0	0	0	0	0	0	1	0
7	0	0	0	0	0	0	0	1

```
OUT_BUS(0) = (not(IN_BUS(2)) and not(IN_BUS(1)) and not(IN_BUS(0)));

OUT_BUS(1) = (not(IN_BUS(2)) and not(IN_BUS(1)) and IN_BUS(0));

OUT_BUS(2) = (not(IN_BUS(2)) and IN_BUS(1) and not(IN_BUS(0)));

OUT_BUS(3) = (not(IN_BUS(2)) and IN_BUS(1) and IN_BUS(0));

OUT_BUS(4) = (IN_BUS(2) and not(IN_BUS(1)) and not(IN_BUS(0)));

OUT_BUS(5) = (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0));

OUT_BUS(6) = (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));

OUT_BUS(7) = (IN_BUS(2) and IN_BUS(1) and IN_BUS(0));
```

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
20
22
          entity OUTPUT_LOGIC is
                                                                          std_logic_vector(2 downto 0);
                Port ( IN_BUS : in std
OUT_BUS : out
                                                                                   std_logic_vector(7 downto 0)
         end OUTPUT_LOGIC;
         architecture OUTPUT_LOGIC_ARCH of OUTPUT_LOGIC is
30
31
32
                    OUT_BUS(0) <= ((not(IN_BUS(2)) and not(IN_BUS(1)) and not(IN_BUS(0)))) after 1 ns;
OUT_BUS(1) <= ((not(IN_BUS(2)) and not(IN_BUS(1)) and IN_BUS(0))) after 1 ns;
OUT_BUS(2) <= ((not(IN_BUS(2)) and IN_BUS(1) and not(IN_BUS(0))) after 1 ns;
OUT_BUS(3) <= ((not(IN_BUS(2)) and IN_BUS(1) and IN_BUS(0))) after 1 ns;
OUT_BUS(4) <= ((IN_BUS(2)) and not(IN_BUS(1)) and not(IN_BUS(0))) after 1 ns;
OUT_BUS(5) <= ((IN_BUS(2)) and not(IN_BUS(1)) and IN_BUS(0))) after 1 ns;
OUT_BUS(6) <= ((IN_BUS(2)) and IN_BUS(1)) and not(IN_BUS(0))) after 1 ns;
OUT_BUS(7) <= ((IN_BUS(2)) and IN_BUS(1)) and IN_BUS(0))) after 1 ns;
34
35
36
37
39
40
42 end OUTPUT LOGIC ARCH;
```

Puc.2.4. VHDL onuc вихідних сигналів.

3) Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам ять станів в єдину систему за допомогою ISE WebPACK Schematic Capture. Пам ять станів реалізувати за допомогою графічних компонентів з бібліотеки.




Рис.2.6. Інтеграція всіх створених компонентів разом з пам'ятю стану автомата.

5) Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.



Рис.2.7. Результати симуляції логіки переходів в ІЅіт.






Рис.2.8. Результати симуляції логіки вихідних сигналів в ISim.




Puc.2.9. Peзультати симуляції автомата (MODE = 0, RESET = 0).




 $Puc. 2.10. \ Peзультати симуляції автомата (MODE = 1, RESET = 0).$




Puc.2.11. Peзультати симуляції автомата (MODE = 0, RESET = 1).




Puc.2.12. Peзультати симуляції автомата (MODE = 1, RESET = 1).




Puc.2.13. Peзультати симуляції фінальної схеми (MODE = 0, SPEED = 0, RESET = 0).




Puc.2.14. Peзультати симуляції фінальної схеми (MODE = 1, SPEED = 0, RESET = 0).




Puc.2.15. Peзультати симуляції фінальної схеми (MODE = 0, SPEED = 1, RESET = 0).




 $Puc. 2.16. \ Peзультати \ cumyляції фінальної \ cxemu \ (MODE = 1, \ SPEED = 1, \ RESET = 0).$




Puc.2.17. Peзультати симуляції фінальної схеми (MODE = 0, SPEED = 0, RESET = 1).



 $Puc. 2.18. \ Peзультати \ cumyляції фінальної \ cxemu \ (MODE = 1, \ SPEED = 0, \ RESET = 1).$





 $Puc. 2.20. \ Pesyльтати \ cumyляції фінальної \ cxemu \ (MODE = 1, SPEED = 1, RESET = 1).$

TEST BENCH:

```
75
76
77
78
79
                                      wait until RESET = '0';
                                       assert OUTPUT = "000000001";
                                     assert OUTPUT = "00000001";
wait for 696255us;
assert OUTPUT = "10000000";
wait for 1392509us;
assert OUTPUT = "01000000";
wait for 1392509us;
assert OUTPUT = "00100000";
   80
   82
                                 assert OUTPUT = "00100000";
wait for 1392509us;
assert OUTPUT = "00010000";
wait for 1392509us;
assert OUTPUT = "00001000";
wait for 1392509us;
assert OUTPUT = "00000100";
wait for 1392509us;
assert OUTPUT = "00000010";
wait for 1392509us;
   85
   86
87
    88
   89
90
    91
   92
93
                                   MODE <= '0';

SPEED <= '1';

RESET <= '1', '0' after 167ns;

wait until RESET = '0';
   94
   95
96
97
   98
                                   assert OUTPUT = "00000001";
wait for 348128us;
assert OUTPUT = "00000010";
100
101
102
103
                                   assert OUTPUT = "00000010";
wait for 696255us;
assert OUTPUT = "00000100";
wait for 696255us;
assert OUTPUT = "00001000";
wait for 696255us;
assert OUTPUT = "00010000";
wait for 696255us;
assert OUTPUT = "00100000";
104
105
106
107
108
109
                                     wait for 696255us;
assert OUTPUT = "01000000";
wait for 696255us;
assert OUTPUT = "10000000";
110
112
113
114
                                      wait for 696255us;
                                      SPEED <= '0';
RESET <= '1', '0' after 167ns;
wait until RESET = '0';</pre>
116
117
119
                          END PROCESS;
```

Рис.2.21. Файл TEST BENCH.




Рис.2.22. Результати виконання.

6) Інтегрувати створений автомат зі стендом Elbert V2 – Spartan3A FPGA. Додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.




Рис.2.23. Автомат світлових сигналів та подільник тактового сигналу.

Рис.2.24. Призначення фізичних входів та виходів.

Висновок:

В ході виконання цієї лабораторної роботи я реалізував на базі стенда Elbert V2 – Spartan3A FPGA цифровий автомат світлових ефектів згідно заданих вимог.