




## تمرین سری چهارم

نیم سال دوم ۹۹-۰۰

(۱) تنها با استفاده از ماژول‌های کدگشای ۳ به ۸، یک کدگشای ۵ به ۳۲ طراحی کنید. فرض کنید هر کدگشای ۳ به ۸ یک ورودی Enable مثل E1 در حالت Active-Low و یک ورودی Enable مثل E2 در حالت Active-High دارد. (۱۵ نمره)

(۲) در شکل زیر، با ارتباط دادن ورودی‌های a و b به خطوط ۱، ۲، ۳، ۴، ۵ و ۶ مدار را به گونه‌ای بسازید که خروجی Z معادل تابع  $Z = abc + a\bar{c} + b\bar{c}$  شود. (۱۵ نمره)




(۳) یک جمع‌کننده کامل با داده‌های ورودی A و B، ورودی carry به نام Cin، خروجی S و خروجی carry به نام Cout مطابق با موارد (الف) و (ب) طراحی کنید. (۱۴ نمره)

(الف) با استفاده از یک کدگشای ۳ به ۸ و گیت‌های NAND

(ب) با استفاده از یک مالتی‌پلکسر ۴ به ۱


۴) شکل مقابل از دو کدگشا دو ورودی تشکیل شده است که دارای خط Enable در حالت Active-low می‌باشند. همچنین خروجی‌های کدگشاها در حالت Active-low می‌باشند. (۲۰ نمره)



الف) تابع خروجی  $F$  را بدست آورید.

ب) آیا می‌توان به جای استفاده از دو کدگشا با یک کدگشا تابع  $F$  را ساخت؟ توضیح دهید.

۵) تابع  $F$  را بدست آورید. (۱۵ نمره)



۶) نشان دهید که هر یک از واحدهای زیر یک مجموعه کامل از اعمال منطقی هست یا نه. از هر واحد هر تعداد که نیاز باشد در اختیار داریم. (مجموعه کامل از اعمال منطقی به عمل یا اعمالی می‌گوییم که با استفاده از آن‌ها بتوان هر عمل دیگر (هر مدار دیگری) را پیاده‌سازی نمود.) (۲۱ نمره)

الف) کدگشا

ب) مالتی پلکسر

ج) نیم جمع کننده

---

### توضیحات:

- حداکثر زمان مجاز تحویل تمرین سری اول تا ساعت ۲۳ روز جمعه ۳ اردیبهشت می‌باشد.
- کل تصاویر پاسخ تمرینات را در قالب یک فایل pdf با شماره دانشجویی خود نام‌گذاری کرده و در سامانه CW آپلود کنید.
- تصاویر باید خوانا باشند و حداکثر اندازه فایل ارسالی باید کمتر از ۲۰ مگابایت باشد.
- راه‌حل هر یک از سوالات باید به طور کامل نوشته شود.
- هر ساعت تاخیر در ارسال تمرین، ۲ درصد از نمره آن را کم خواهد کرد و حداکثر تاخیر مجاز ۲۴ ساعت می‌باشد.
- در صورت مشاهده هر گونه مشابهت نامتعارف، نمره **صفر** برای هر دو نفر در نظر گرفته خواهد شد.

با آرزوی موفقیت و سلامتی