

# پاسخنامه تمرین سری پنجم

مدار منطقى

نيمسال دوم ۰۰-۹۹

سوال ۱) توابع زیر را با کمک یک مالتی پلکسر ۴ به ۱ طراحی کنید.

$$f_1(a, b, c) = \sum m(2, 4, 5, 7)$$
 (الف

$$f_2(a, b, c) = (a + \overline{b})(\overline{b} + c)$$
 (ب


$$f_3(a, b, c, d) = \prod M(4, 5, 9, 12)$$
 (7)

#### یاسخ:

الف) ابتدا جدول كارنو تابع مورد نظر را رسم مىكنيم.

а	b				
C		00	01	11	10
	C	0	1	0	1
	1	0	0	1	1

حال با توجه به این جدول درستی، و با استفاده از یک مالتی پلکسر، تابع مورد نظر را با استفاده از ورودیهای a و d به عنوان سیگنالهای کنترلی ایجاد می کنیم. (انتخاب سیگنالهای کنترلی دلخواه است) برای این کار، و به ازای مقادیر مختلف سیگنالهای کنترلی، رابطه خروجی با ورودی را مشخص می کنیم.




ب) تابع مورد نظر را گسترش میدهیم:

$$f_3(a,b,c) = (a+\bar{b})(\bar{b}+c) = a\bar{b} + ac + \bar{b} + \bar{b}c$$

حال می توانیم جدول کارنو را برای این تابع تشکیل دهیم (البته از خود همین تابع هم به صورت مستقیم می توان پیاده سازی مورد نظر را انجام داد).

ab				
c	00	01	11	10
0	1	0	0	1
1	1	0	1	1


حال، با در نظر گرفتن ورودیهای a و b به عنوان سیگنالهای کنترلی داریم.




ج) در این قسمت، چهار ورودی داریم، پس باید جدول کارنو را برای هر ۱۶ حالت مختلف ترسیم کنیم.

	ab				
cd		00	01	11	10
	00	1	0	0	1
	01	1	0	1	0
	11	1	1	1	1
	10	1	1	1	1

حال، با در نظر گرفتن ورودیهای a و b به عنوان سیگنالهای کنترلی داریم.



سوال ۲) تراشه ۷۴۸۵ یک مقایسه کننده ۴ بیتی است، که سه پایه cascade دارد. طرز کار این تراشه به صورت زیر است. با استفاده از این تراشه یک مقایسه کننده ۱۴ بیتی بسازید.




#### پاسخ

برای مقایسه اعداد n بیتی در ابتدا به با ارزش ترین بیت دو عدد نگاه می کنیم و تنها در صورتی که با ارزش ترین بیت دو عدد برابر بود مقایسه را با بررسی با ارزش ترین بیت بعدی ادامه میدهیم تا جایی که به بیتی برسیم که برابر نباشد و اگر همه بیت ها برابر بودند دو عدد برابر خواهند بود.


در این سوال ما مقایسه کننده ۴ بیتی در اختیار داریم و اعداد ما ۱۰ بیتی هستند، لذا می توان ۴ تا ۴ تا از جایگاه با ارزش ترین بیت جدا کرد و مقایسه را انجام داد و با استفاده از پایه های cascade نتیجه مقایسه را به مقایسه کننده های بعدی اطلاع داد.

 با توجه به توضیحات کاتالوگ ۷۴۸۵ ورودیهای A > B و A > B و A > B و A > B و ودی A > B و چهاربیت ورودی A > B و پیل بیت ورودی A > B دو به دو با هم مساوی باشند. بنابراین در این جا برعکس عمل می کنیم، یعنی اول چهاربیت ارزش پایین مقایسه شوند و نتیجه A > B یا A > B بیت بعدی مقایسه شوند و نتیجه A > B یا A > B بیت بعدی مقایسه شوند و سرانجام دو بیت ارزش بالا در ۷۴۸۵ سوم مقایسه شوند.




سوال ۳) مدار منطقی مربوط به عبارت  $(x_2 + x_3)(x_2 + x_3)$  و رودیهای  $x_1x_2x_3$  از ۰۰۰ به ۰۱۰ تغییر کنند، مخاطره رخ می دهد. پاسخ:

، مدار منطقی عبارت  $Y=(X_1+{X_2}^\prime)(X_2+X_3)$  به شکل زیر است



در لحظهای که  $X_2$  برابر ۱ میشود ورودی  $X_2$  نیز به دلیل تاخیر گیت NOT برابر ۱ است در نتیجه ۲ برای لحظهای برابر ۱ می شود.

**سوال ۴)** در مدار زیر ورودی که با «؟» علامت گذاری شده است را به گونهای تعیین کنید تا تمام مخاطرات مدار رفع گردد.



#### یاسخ:


با توجه به خروجی w اگر w روی جدول کارنو نشان داده شود، مشاهده می شود که مین ترمهای a با ۱۳ و ۱ با ۹ که با هم مجاور هستند، اما در یک دسته قرار نگرفته اند. با اضافه شدن عبارت a (a ) این مین ترمها نیز در یک دسته قرار می گیرند و همگی hazard ها رفع می شود.

$$w = a'c' + abc + ad$$

ab cd	1	1		
cd	1	1	1	1
			1	1
			1	


این کادر مربوط به جمله (c'd) است.

**سوال ۵)** در مدار زیر طولانی ترین (از جهت زمانی) مخاطرهای که می تواند رخ دهد، در طی گذر از کدام ورودی (به صورت abcd) به ورودی دیگر حاصل خواهد شد؟ نمودار زمانی آن را رسم کنید. (برای سادگی، این شرط را در نظر بگیرید که که a = d = 0 ثابت است و ورودی های b , c تغییر خواهند کرد) .



## پاسخ:

باتوجه به این که a = d = 0 است، صرفا چهار حالت برای b, c میتوان در نظر گرفت (۱۰، ۲۱، ۲۱، ۱۰، ۱۱)، با بررسی این a = d = 0 میتوان دریافت که در صورتی که از abcd = 0010 به abcd = 0110 برویم، بیشترین تاخیر رخ خواهد داد:




سوال ۶) جدول برنامه ریزی PAL را برای مدار زیر نشان دهید. سعی کنید ساده ترین PAL را طراحی کنید.

ورودى			خروجی			
х	У	Z	а	b	С	d
0	0	0	0	1	0	0
0	0	1	1	1	1	1
0	1	0	1	0	1	1
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	0	0	1
1	1	0	1	1	1	0
1	1	1	0	1	1	1


### پاسخ:

جدول کارنو عبارات خروجی به این شکل میباشد:



	AND	
Produc	t Inputs	
term	x y z A	Outputs
1	- 1 0 -	
2	1 - 0 -	A = yz' + xz' + x'y'z
	0 0 1 -	
4	0 0	
5	11	B = x'y' + xy + yz
6	- 11-	
7	1	
8	11	C = A + xy
9		
10	1 -	
11	01	D = z + x'y
12		
A =	yz' + xz' +	-x'y'z
B =	x'y' + xy +	+ <i>yz</i>
C =	A + xy	1/400
D =	z + x'v	

پیوست: شکل مدار برای درک بیشتر جدول فوق



سوال ۷) با استفاده از آرایه برنامه پذیر PLA، ساده ترین مداری را طراحی نمایید که عدد سه بیتی X را دریافت کند و X+3 را تولید کند.

پاسخ:

ابتدا جدول درستی مدار مورد نظر را بدست می آوریم، سپس خروجیهای A, B, C, D را به صورت توابعی از X, y, z بدست آورده و آنها را توسط جدول کارنو ساده می نماییم.

X	У	Z	Α	В	С	D
0	0	0	0	0	1	1
0	0	1	0	1	0	0
0	1	0	0	1	0	1
0	1	1	0	1	1	0
1	0	0	0	1	1	1
1	0	1	1	0	0	0
1	1	0	1	0	0	1
1	1	1	1	0	1	0


$$A(x, y, z) = \sum m(5, 6, 7) = xz + xy$$

$$B(x, y, z) = \sum m(1, 2, 3, 4) = xy'z' + x'z + x'y$$

$$C(x, y, z) = \sum m(0, 3, 4, 7) = y'z' + yz$$

$$D(x, y, z) = \sum m(0, 2, 4, 6) = z'$$

حال از میان جملههای ضربی بدستآمده جملههای غیر تکراری و تکراریها، فقط یک بار، را توسط آرایه AND تولید می کنیم.در مرحله آخر با برقراری اتصالات در شبکه OR، از خروجیهای شبکه AND برای پیادهسازی توابع A, B, C, D استفاده می نماییم.




توجه: برای ساده سازی بیشتر مدار می توان به جای B از مکمل آن استفاده کرد، در اینصورت B' = x'y'z' + xy + xz خواهد شد و دو جمله مشترک با A خواهد داشت. بنابراین استفاده از سیگنال های مشترک مدار را ساده تر خواهند کرد.

سوال  $\wedge$ ) با استفاده از تعدادی ROM با اندازه  $0 \times 32$  با یک ورودی فعال ساز و یک دیکدر یک ROM با اندازه  $0 \times 32 \times 32$  طراحی کنید.

#### پاسخ:

در این سوال اشتباه تایپی رخ داده و هدف سوال ایجاد یک ROM با اندازه  $8 \times 128$  بوده است. جواب سوال برای حالت درست به این شکل است :



Note: Outputs must be wired-OR or three-state outputs.