نمونه سوال امتحان ميانترم


توجه: در تمام مسائل، در صورتی که ساده ترین جواب را به دست نیاورید از شما نمره کسر خواهد شد.

۱. تابع d(7,15) + d(7,15) + f(a,b,c,d) را با روشهای زیر طراحی و شکل مدار را رسم کنید.

الف با استفاده از یک $8x1 \, MUX$ (سه خط آدرس).

ب با استفاده از یک 4x1 MUX (دو خط آدرس).


ج با استفاده از دیکودر با خروجیهای active low.




۲. PAL مقابل چه تابعی را پیادهسازی می کند؟ تابع را تا حد امکان سادهکنید.

جواب:


Z = x1' x2 x3' + x1 x2 x3' + x2 x3 = x2



۳. مدار زیر دو LUT: Look-Up Table را نشان می دهد (می توانید فرض کنید که جدول جستجو یک ROM است). ورودی A پر ارزش ترین ورودی است و در هر LUT مقدار حافظه ی آن نوشته شده (به ترتیب \cdot تا V). خروجی f چه تابعی است و در هر LUT مقدار حافظه ی آن نوشته شده (به ترتیب \cdot تا V).



 $out_1 = vw + v'x$ جواب: خروجی LUT اول عبارت است از $c_1 = vw + v'x$ در نتیجه، خروجی نهایی عبارت است از f = (vw + v'x) + y'z



۴. مدار مقابل را در نظر بگیرید. چرا در این مدار مخاطره (هازارد)وجود دارد؟

با اضافه کردن کمترین تعداد گیت به مدار مخاطره را از بین ببرید.

از ورودی d دو مسیر به خروجی داریم اما این دو مسیر هم تاخیرند. پس برای این ورودی هازارد نداریم. اما از c بیش از یک مسیر به خروجی با تاخیرهای متفاوت موجود است. ورودیهای کنترل کننده این مسیرها d

و d هستند. پس باید یک گیت bd به مدار اضافه شود. اگر از جدول کارنو هم استفاده کنیم باز به همین نتیجه خواهیم رسید.

می مدار با سه ورودی a,b,c و خروجی out = f(a,b,c) = ab+c تابع out = f(a,b,c) و خروجی out = f(a,b,c) و می کند.
این مدار در منطق منفی چه تابعی را پیاده سازی می کند؟

جواب: برای تبدیل منطق مثبت به منطق منفی، باید هم متغیرها را مکمل کنیم و هم خود تابع را. لذا:

out=g (a, b, c) = f'(a', b', c') = (a'b'+c')' = (a+b).c

 $C=c_2c_1a_0$ الف می خواهیم مداری به شرح زیر طرح کنیم. ورودی اصلی مدار عدد سه بیتی $A=a_2a_1a_0$ است که در خروجی، مکمل آن به صورت $C=c_2c_1a_0$ است که در خروجی، مکمل آن به صورت b=0 باشد، حساب می شود. مدار یک ورودی کنترلی b=0 دارد. اگر b=1 باشد، در خروجی، مکمل یک (one's complement) حساب می شود و اگر b=0 باشد، مکمل دو (2's complement). تابع مربوط به خروجی c_2 را به دست آورید و شکل مدار را رسم کنید. c_2 باشد (مثلا ۱۶ بیت)، مدار را رسم کنید.

جواب: الف- با کشیدن جدول کارنو، به دست می آید:

 $a_{2} \qquad a_{3} \qquad c_{2} = a_{2}'a_{0} + a_{2}'b_{+}a_{2}'a_{1} + a_{2}a_{1}'a_{0}'b' = (a_{2}' + a_{1}'a_{0}'b').(a_{2} + a_{1} + a_{0} + b)$ $- \cdot \cdot \cdot$