

گزارش کار آزمایشگاه FPGA

آزمایش 6

نام استاد: دکتر ثامنی

ايمان استوار 9332366

عليرضا رحمان ستايش9332679

صورت مسئله:

Moving Average Filter:

در این آزمایش قصد داریم الگوریتم cordic در مد circular vectoring پیاده سازی کنیم .

الگوریتم cordicروشی برای یک سری محاسبات از طریق shif & add که محاسبات کمی لازم دارد پیشنهاد شده است.

ازين الكوريتم ما به صورت piplineويا hardware reusing و استفاده از fsm ميتوانيم استفاده كنيم .

ما در اینحا به صورت fsm پیاده کردیم.

طرح (پیاده سازی)

ورودی و خروجی های های ماژول:

ما را مار ولى تحت عنوان cordic نوشته با پارامتر هاى زير :

module Cordic#(parameter answidth=32))

input clk,

كلاك ورودى

input en,

پایه فعال ساز جهت اعلام قرار داشتن ورودی مناسب و شروع محاسبات

input [7:0]DipSw,

4 بیت اول ورودی x و 4 بیت بعدی ورودی y

output [7:0]segment1pin,

Xخروجي

output [7:0]segment2pin

γ خروجی

;(

رجیستر های داخلی ماژول:

reg signed [answidth-1:0] x , y , z;

```
این 3 regدر حقیقت همان 3 رجیستر اصلی که محاسبات کوردیک روی انها انجام میشود.
reg [4:0]count=8'b0;
                                           این رجیستر کنترلی جهت مدیریت stateهای fsm استفاده میشود.
reg enable=0;
                                                   این ر جیستر کنتر لی جهت فعال شدن fsm استفاده میشو د
                                                                            سایر wireها
       wire den;
                                                                             ديبانس شده كليد
       wire [4:0]address;
                                                           منفی علامت ۲ یا همان d در محاسبه کور دیک
       wire signed [1:0]sign;
       assign sign = (y \ge 0)? -'d1 : +'d1;
              xm ymحاصلضرب x y در signed و xm شیفت یافته xm , ymمتناسب مرحله fsm است.
       wire signed[answidth-1:0] xms,yms, xm,ym;
       assign xm=x*sign;
       assign ym=y*sign;
   scale : ansx ,ansy , ansz مدا بعنى x y z ميباشد (ضريب المحورديك 5/8 محاسبه شده و كه اينجا
                                                                                   اعمال شده است)
       wire signed [24:0] ansx ,ansy , ansz;
       assign ansx=(x*5)>>>20;
       assign ansy=y>>>17;
       assign ansz=(z*1000)>>>17;
                                                                        ادرس اعمالی به ماژول atang
       assign address=count;
                                                                              خروجي ماڙول atang
       wire signed[15:0]atan;
```

wire [3:0]seg1, seg2;

بروسه های : initial

به طور کلی 17بیت اعشار و بقیه بیت ها صحیح برای محاسبات fix point در نظر گرفته شده

initial begin

```
x='d4<<<17;
y='d3<<<17;
```

z='d0<<<17;

end

يروسه هاى : always

always @ (posedge clk)begin

if (~den)

enable <=1;

if(enable)begin

پس از هربار اتمام پروسس در صورت فعال بودن fsm داده جدید را از dipswitch برو رجیستر های x, y می ریزد .

پیاده سازی الگوریتم این مد از کوردیک در هر مرحله بر روی x y z

ماڑول shift register

```
module ShiftR#(parameter width=10)(
                                                                               تعداد شيفت ورودي
       input [4:0] Nshift,
                                                                                       عدد ورودي
       input signed[width-1:0]in,
                                                                              عدد خروجي شيفت يافته
       output signed[width+10:0]out
       );
assign out = in>>>Nshift;
                                                                    به صورت زیر instance میگیریم:
ShiftR #(.width(answidth))xs(
  .Nshift(count-1),
  .in(xm),
  .out(xms)
  );
ShiftR #(.width(answidth)) ys (
  .Nshift(count-1),
  .in(ym),
  .out(yms)
  );
```

ماڑول Debouncer

```
module Debouncer(input in ,output reg out ,input clk);
       reg [15:0] cnt;
       initial begin
       //out<=in;
       out<=0;
       cnt<=0;
       end
always @ (posedge clk)begin
       if(out !=in)
              cnt<=cnt+1;
       else
              cnt<=0;
if(cnt==16'hffff)
       out<=in;
end
endmodule
                                                                  به صورت زیر instanceمیگیریم:
       Debouncer decouncer (
  .in(en),
  .out(den),
  .clk(clk)
 );
```

ماژول Block Rom

```
محتویات خانه های این حافظه مقادیر خاصی از arctang جهت محاسبات مرحله های مختلف fsm نحوه instance گرفتن : atang your instance name)
```

```
atang your_instance_name)

. clka(clk), // input clka

. addra(address), // input [4:0] addra

. douta(atan) // output [15:0] douta

;(
```

ماڑول 7segment decoder

```
'4b0110 : out <= 7'b0100_000;
'4b0111 : out <= 7'b0001_111;
'4b1000 : out <= 7'b0000 000;
'4b1001 : out <= 7'b0000_100;
endcase
end
endmodule
                                                                      و نحوه inctanceگرفتن:
       Decoder_7 dec)
. in(seg1),
. out(segment1pin)
;(
       Decoder 7 dec2)
  in(seg2),
  out(segment2pin)
;(
```

به پیوست پروژه فایل متلب شبیه سازی جهت یافت تنظیمات دلخواه و مد های مختلف الگوریتم و همچنین ضرایب ثابت قرار داده شده است