

به نام خدا

آزمایشگاه معماری کامپیوتر (CALab)

گزارش جلسه دوم

ایمان رسولی پرتو 810199425 & پارسا حداد منفرد 810198380

## ID Stage

← Register File

ماژول Reg\_File دارای 15 رجیستر همه منظوره هست که برای خوندن و نوشتن استفاده میشه که عملیات نوشتن با negedge clk انجام میشه. کد این بخش به شکل زیر خواهد بود:

```
1 module RegisterFile(clk, rst, src1, src2, WB_DEST, WB_Value, WB_WB_EN, reg1, reg2);
2   input clk, rst;
3   input [3:0] src1, src2, WB_DEST;
4   input [31:0] WB_Value;
5   input WB_WB_EN;
6   output reg [31:0] reg1, reg2;
7
8   reg [31:0] registerfile[14:0];
9
10  assign reg1 = registerfile[src1];
11  assign reg2 = registerfile[src2];
12
13  always @(posedge clk)begin
14    if(rst)begin
15      registerfile[0] = 32'b0000_0000_0000_0000_0000_0000_0000_0000;
16      registerfile[1] = 32'b0000_0000_0000_0000_0000_0000_0000_0001;
17      registerfile[2] = 32'b0000_0000_0000_0000_0000_0000_0000_0010;
18      registerfile[3] = 32'b0000_0000_0000_0000_0000_0000_0000_0011;
19      registerfile[4] = 32'b0000_0000_0000_0000_0000_0000_0000_0100;
20      registerfile[5] = 32'b0000_0000_0000_0000_0000_0000_0000_0101;
21      registerfile[6] = 32'b0000_0000_0000_0000_0000_0000_0000_0110;
22      registerfile[7] = 32'b0000_0000_0000_0000_0000_0000_0000_0111;
23      registerfile[8] = 32'b0000_0000_0000_0000_0000_0000_0000_1000;
24      registerfile[9] = 32'b0000_0000_0000_0000_0000_0000_0000_1001;
25      registerfile[10] = 32'b0000_0000_0000_0000_0000_0000_0000_1010;
26      registerfile[11] = 32'b0000_0000_0000_0000_0000_0000_0000_1011;
27      registerfile[12] = 32'b0000_0000_0000_0000_0000_0000_0000_1100;
28      registerfile[13] = 32'b0000_0000_0000_0000_0000_0000_0000_1101;
29      registerfile[14] = 32'b0000_0000_0000_0000_0000_0000_0000_1110;
30    end
31  end
32
33  always @(negedge clk)begin
34    if(rst)
35      registerfile[WB_DEST] = registerfile[WB_DEST];
36    else
37      registerfile[WB_DEST] = WB_WB_EN ? WB_Value : registerfile[WB_DEST];
38    end
39  end
40 endmodule
```

Fig1. Reg\_File Verilog description

## Control Unit ←

کنترلر مجموعه با توجه به mode و opcode دستور عملیات لازم برای تولید سیگنال‌های کنترلی رو انجام میده.

```
1 module Control_Unit(mode, opcode, S_in, EXE_CMD, MEM_R_EN, MEM_W_EN, WB_EN, B, S_out);
2   input [1:0] mode;
3   input [3:0] opcode;
4   input S_in;
5   output reg [3:0] EXE_CMD;
6   output reg MEM_R_EN, MEM_W_EN, WB_EN, B, S_out;
7
8   always@(opcode)begin
9     {EXE_CMD, MEM_R_EN, MEM_W_EN, WB_EN, B, S_out} = 6'b0;
10    if(mode == 2'b00)begin
11      case(opcode)
12        4'b0000: EXE_CMD = 4'b0000;
13        4'b1101: EXE_CMD = 4'b0001;
14        4'b1111: EXE_CMD = 4'b1001;
15        4'b0100: EXE_CMD = 4'b0010;
16        4'b0101: EXE_CMD = 4'b0011;
17        4'b0010: EXE_CMD = 4'b0100;
18        4'b0110: EXE_CMD = 4'b0101;
19        4'b0000: EXE_CMD = 4'b0110;
20        4'b1100: EXE_CMD = 4'b0111;
21        4'b0001: EXE_CMD = 4'b1000;
22        4'b1010: EXE_CMD = 4'b0100;
23        4'b1000: EXE_CMD = 4'b0110;
24        default: EXE_CMD = 4'b0000;
25      endcase
26    end
27    else if(mode == 2'b01)begin
28      if(opcode == 4'b0100)begin
29        EXE_CMD = 4'b0010;
30        if(S_in == 1'b1)begin
31          S_out = 1'b1;
32          MEM_R_EN = 1'b1;
33        end
34        else begin
35          MEM_W_EN = 1;
36        end
37      end
38    end
39    else if(mode == 2'b10)
40      B = 1'b1;
41  end
42 endmodule
```

Fig2. Controller Verilog description

## Check Condition ←

این ماژول با توجه به شرطی که از دستور میگیره (cond) و status register برقرار بودن شرط دستور رو بررسی میکنه؛ اگر شرط برقرار نباشه دستور اجرا نخواهد شد.

```
1 module Condition_Check(cond, flag, status);
2   input [3:0] cond, flag;
3   output reg status;
4
5   always@(cond)begin
6     case(cond)
7       4'b0000: status = flag[2] ? 1 : 0;
8       4'b0001: status = ~flag[2] ? 1 : 0;
9       4'b0010: status = flag[1] ? 1 : 0;
10      4'b0011: status = ~flag[1] ? 1 : 0;
11      4'b0100: status = flag[3] ? 1 : 0;
12      4'b0101: status = ~flag[3] ? 1 : 0;
13      4'b0110: status = flag[0] ? 1 : 0;
14      4'b0111: status = ~flag[0] ? 1 : 0;
15      4'b1000: status = (flag[1] == 1 && flag[2] == 0) ? 1 : 0;
16      4'b1001: status = (flag[1] == 0 && flag[2] == 1) ? 1 : 0;
17      4'b1010: status = ~(flag[2] ^ flag[0]) ? 1 : 0;
18      4'b1011: status = (flag[2] ^ flag[0]) ? 1 : 0;
19      4'b1100: status = ((flag[2] == 0 && flag[3] == 1 && flag[0] == 1) ||
20        flag[3] == 0 && flag[0] == 0) ? 1 : 0;
21      4'b1101: status = ((flag[2] == 1 && flag[3] == 1 && flag[0] == 0) ||
22        flag[3] == 0 && flag[0] == 1) ? 1 : 0;
23      4'b1110: status = 1'b1;
24    endcase
25  end
26 endmodule
```

Fig3. Check Condition module Verilog description

← وصل کردن module های ساخته شده و طراحی بخش ID stage

سه ماژول ساخته شده در بخش ID بهم متصل میشن. در کنار اونها mux های لازم، or gate ها و not gate های لازم هم به شکل implement behavioral خواهند شد.

```
25 module ID_stage(clk, rst, Instruction, WB_Value, WB_WB_EN, WB_DEST, hazard, SR,
26               WB_EN, MEM_R_EN, MEM_W_EN, B, S, EXE_CMD, Val_Rn, Val_Rm, imm,
27               Shift_operand, Signed_imm_24, Dest, src1, src2, Two_src);
28   input clk, rst;
29   input [31:0] Instruction;
30   input [31:0] WB_Value;
31   input WB_WB_EN;
32   input [3:0] WB_DEST;
33   input hazard;
34   input [3:0] SR;
35
36   output WB_EN, MEM_R_EN, MEM_W_EN, B, S;
37   output [3:0] EXE_CMD;
38   output [31:0] Val_Rn, Val_Rm;
39   output imm;
40   output [11:0] Shift_operand;
41   output [23:0] Signed_imm_24;
42   output [3:0] Dest;
43   output [3:0] src1, src2;
44   output Two_src;
45
46   wire wb_en, mem_read, mem_write, b, s_in;
47   wire [3:0] exe_cmd;
48
49   wire [3:0] opcode, cond, dest;
50   wire [1:0] mode;
51   wire s_out, cond_check_out, ctrl_out_sel;
52
53   assign opcode = Instruction[24:21];
54   assign cond = Instruction[31:28];
55   assign mode = Instruction[27:26];
56   assign s_in = Instruction[20];
57
58   assign src1 = Instruction[19:16];
59   assign src2 = (mem_read) ? Instruction[15:12] : Instruction[3:0];
60
61   assign ctrl_out_sel = !cond_check_out || hazard;
62
63   RegisterFile RF(clk, rst, src1, src2, WB_DEST, WB_Value, WB_WB_EN, Val_Rn, Val_Rm);
64
65   Condition_Check Cond_Check(cond, SR, cond_check_out);
66
67   Control_Unit CU(mode, opcode, s_in, exe_cmd, mem_read, mem_write, wb_en, b, s_out);
68
69   assign imm = Instruction[25];
70   assign Dest = Instruction[15:12];
71   assign Signed_imm_24 = Instruction[23:0];
72   assign Shift_operand = Instruction[11:0];
73
74   assign WB_EN = ctrl_out_sel ? 1'b0 : wb_en;
75   assign MEM_R_EN = ctrl_out_sel ? 1'b0 : mem_read;
76   assign MEM_W_EN = ctrl_out_sel ? 1'b0 : mem_write;
77   assign EXE_CMD = ctrl_out_sel ? 4'b0 : exe_cmd;
78   assign B = ctrl_out_sel ? 1'b0 : b;
79   assign S = ctrl_out_sel ? 1'b0 : s_out;
80
81   assign Two_src = !imm || mem_write;
82
83 endmodule
```

Fig4. ID stage Verilog description

برای قابل فهم تر شدن برنامه از wire های اضافی نظیر opcode, cond استفاده کردیم و برای هنگامی که شرط دستور برقرار نباشد، از wire های کمکی ... wb\_en, mem\_read, mem\_write, ... استفاده کردیم.

## ← طراحی ID stage register

این رجیستر PC رو از IF stage register دریافت میکنه، همچنین سیگنال های مورد نیاز رو در صورت برقرار بودن شرط رجیستر میکنه و اونها رو برای بخش EXE آماده میکنه.

```
85 module ID_stage_reg(clk, rst, flush, WB_EN_IN, MEM_R_EN_IN, MEM_W_EN_IN, B_IN, S_IN,  
86 EXE_CMD_IN, PC_IN, Val_Rn_IN, Val_Rm_IN, imm_IN, Shift_operand_IN,  
87 Signed_imm_24_IN, Dest_IN, WB_EN, MEM_R_EN, MEM_W_EN, B, S, EXE_CMD,  
88 PC, Val_Rn, Val_Rm, imm, Shift_operand, Signed_imm_24, Dest);  
89 input clk, rst, flush;  
90 input WB_EN_IN, MEM_R_EN_IN, MEM_W_EN_IN, B_IN, S_IN;  
91 input [3:0] EXE_CMD_IN;  
92 input [31:0] PC_IN;  
93 input [31:0] Val_Rn_IN, Val_Rm_IN;  
94 input imm_IN;  
95 input [11:0] Shift_operand_IN;  
96 input [23:0] Signed_imm_24_IN;  
97 input [3:0] Dest_IN;  
98  
99 output reg WB_EN, MEM_R_EN, MEM_W_EN, B, S;  
100 output reg [3:0] EXE_CMD;  
101 output reg [31:0] PC;  
102 output reg [31:0] Val_Rn, Val_Rm;  
103 output reg imm;  
104 output reg [11:0] Shift_operand;  
105 output reg [23:0] Signed_imm_24;  
106 output reg [3:0] Dest;  
107  
108 always@(posedge clk, posedge rst)begin  
109     if(rst) begin  
110         WB_EN <= 1'b0;  
111         MEM_R_EN <= 1'b0;  
112         MEM_W_EN <= 1'b0;  
113         B <= 1'b0;  
114         S <= 1'b0;  
115         EXE_CMD <= 4'b0;  
116         PC <= 32'b0;  
117         Val_Rn <= 32'b0;  
118         Val_Rm <= 32'b0;  
119         imm <= 1'b0;  
120         Shift_operand <= 12'b0;  
121         Signed_imm_24 <= 24'b0;  
122         Dest <= 4'b0;  
123     end  
124     else begin  
125         WB_EN <= WB_EN_IN;  
126         MEM_R_EN <= MEM_R_EN_IN;  
127         MEM_W_EN <= MEM_W_EN_IN;  
128         B <= B_IN;  
129         S <= S_IN;  
130         EXE_CMD <= EXE_CMD_IN;  
131         PC <= PC_IN;  
132         Val_Rn <= Val_Rn_IN;  
133         Val_Rm <= Val_Rm_IN;  
134         imm <= imm_IN;  
135         Shift_operand <= Shift_operand_IN;  
136         Signed_imm_24 <= Signed_imm_24_IN;  
137         Dest <= Dest_IN;  
138     end  
139 end  
140  
141 endmodule
```

Fig5. ID stage register Verilog description

← متصل کردن بخش های ID, IF و تست بخشی از benchmark

ماژول های ID, IF به همراه رجیسترهاشون رو بهم متصل میکنیم.

```
54 module ARM_ID(clk, rst, WB_Value, WB_WB_EN, WB_DEST, SR);
55 input clk, rst;
56 input [31:0] WB_Value;
57 input WB_WB_EN;
58 input [3:0] WB_DEST;
59 wire hazard;
60 input [3:0] SR;
61
62 wire freeze, Branch_taken;
63 wire [31:0] BranchAddr, IF_PC, IF_Instruction;
64
65 assign freeze = 1'b0;
66 assign Branch_taken = 1'b0;
67 assign BranchAddr = 32'b0;
68
69 wire flush;
70 wire [31:0] IF_Reg_PC, IF_Reg_Instruction;
71
72 assign flush = 1'b0;
73 assign hazard = 1'b0;
74
75 wire WB_EN_IN, MEM_R_EN_IN, MEM_W_EN_IN, B_IN, S_IN;
76 wire [3:0] EXE_CMD_IN;
77 wire [31:0] Val_Rn_IN, Val_Rm_IN;
78 wire imm_IN;
79 wire [11:0] Shift_operand_IN;
80 wire [23:0] Signed_imm_24_IN;
81 wire [3:0] Dest_IN;
82 wire [3:0] src1, src2;
83 wire Two_src;
84
85 wire WB_EN, MEM_R_EN, MEM_W_EN, B, S;
86 wire [3:0] EXE_CMD;
87 wire [31:0] Val_Rn, Val_Rm;
88 wire imm;
89 wire [11:0] Shift_operand;
90 wire [23:0] Signed_imm_24;
91 wire [3:0] Dest;
92
93 IF_stage IF(clk, rst, freeze, Branch_taken, BranchAddr, IF_PC, IF_Instruction);
94
95 IF_stage_reg IF_Reg(clk, rst, freeze, flush, IF_PC, IF_Instruction, IF_Reg_PC, IF_Reg_Instruction);
96
97 ID_stage ID(clk, rst, IF_Reg_Instruction, WB_Value, WB_WB_EN, WB_DEST, hazard, SR,
98 WB_EN_IN, MEM_R_EN_IN, MEM_W_EN_IN, B_IN, S_IN, EXE_CMD_IN, Val_Rn_IN,
99 Val_Rm_IN, imm_IN, Shift_operand_IN, Signed_imm_24_IN, Dest_IN, src1, src2, Two_src);
100
101 ID_stage_reg ID_Reg(clk, rst, flush, WB_EN_IN, MEM_R_EN_IN, MEM_W_EN_IN, B_IN, S_IN,
102 EXE_CMD_IN, PC_IN, Val_Rn_IN, Val_Rm_IN, imm_IN, Shift_operand_IN,
103 Signed_imm_24_IN, Dest_IN, WB_EN, MEM_R_EN, MEM_W_EN, B, S, EXE_CMD,
104 PC, Val_Rn, Val_Rm, imm, Shift_operand, Signed_imm_24, Dest);
105 endmodule
```

Fig6. Connect IF & ID with registers

برای سیگنال هایی که هنوز پیاده سازی نشدن دو راه داریم؛ سیگنال هایی نظیر flush, hazard که deactivate شون میکنیم و سیگنال هایی مثل WB\_WB\_EN, SR که برای verify کردن عملکرد مدار اونها رو به عنوان input در نظر میگیریم و در testbench به شکل دستی اونها رو مقداردهی میکنیم.

پس از اتصال ماژول ها یک testbench مینویسیم و از ARM Top module، instance میگیریم.

```
107 module ARM_Tb();
108 reg clk, rst;
109 reg [31:0] WB_Value;
110 reg WB_WB_EN;
111 reg [3:0] WB_DEST;
112 reg [3:0] SR;
113
114 ARM_ID ARM(clk, rst, WB_Value, WB_WB_EN, WB_DEST, SR);
115
116 initial begin
117 clk = 1'b0;
118 rst = 1'b0;
119 WB_Value = 32'b0;
120 WB_WB_EN = 1'b0;
121 WB_DEST = 4'b0;
122 SR = 4'b0;
123 end
124
125 always #5 clk = ~clk;
126
127 initial begin
128 #10 rst = 1'b1;
129 #20 rst = 1'b0;
130 #500 $stop;
131 end
132 endmodule
```

Fig7. ARM testbench

میبینیم که سیگنال های اشاره شده به شکل reg هستند و به شکل دستی مقداردهی میشن؛ 18 دستور اول benchmark رو در حافظه دستور قرار میدیم و پردازنده رو شبیه سازی میکنیم.




Fig9. Benchmark test on ARM

با توجه به شکل 9 میبینیم مقادیر رجیسترهای Reg\_File مطابق عدد رجیستر هست؛ وقتی  $PC = 72$  هست یعنی 18 instruction ام اجرا میشه (چون PC از 0 شروع میشه)، سیگنال  $mem\_read = 1$  هست و در بقیه موارد صفره؛ این بررسی ها نشون میده بخش ID پردازنده ARM به درستی طراحی شده.