به نام خدا

آزمایشگاه معماری کامپیوتر (CALab)

گزارش جلسه سوم

ايمان رسولي پرتو <u>810199425</u> & پارسا حداد منفرد <u>810198380</u>

EXE Stage, WB Stage

ALU ←

ماژول ALU رو به شکل behavioral طراحی میکنیم؛ همچنین این ماژول بیت های Z, N, V, C رو برای ماژول داشت: ALU توصیف زیر رو خواهیم داشت:

```
module ALU(in1, in2, cin, opcode, result, neg, zer, cout, ov);
input [31:0] in1, in2;
input [31:0] opcode;
output reg [31:0] result;
output neg, zer, ov;
output reg [31:0] result;
output neg, zer, ov;
output reg cout;

wire is_add_sub, ov_val;

always &(in1, in2, opcode)begin
result = 32*b0;
case(opcode)

4*b0001: result = in2;
4*b0001: (cout, result) = in1 + in2;
4*b0001: (cout, result) = in1 + in2;
4*b0001: (cout, result) = in1 - in2;
4*b0101: (cout, result) = in1 - in2;
4*b0101: (cout, result) = in1 - in2;
4*b0101: result = in1 & in2;
4*b0101: result = in1 & in2;
4*b0101: result = in1 & in2;
d*b0101: result = in1 | in2;
4*b0101: result =
```

Fig1. ALU Verilog description

Val2 Generator ←

ماژول val2 generator به منظور تولید ورودی دوم ALU به کار برده میشود بنا بر ساختار دستورات پردازنده ARM ماژول val2 generator به منظور تولید ورودی دوم ALU می تواند یکی از مقادیر 32 بیت عدد فوری (32 bit immediate) یا شیفت فوری (immediate shift در کد وریلاگ زیر نوشته (immediate shift که وریلاگ زیر نوشته شده است

این ماژول با دستور shift_operand و سیگنال های کنترلی imm و control_input و دریافت مقدار ValRm خروجی ValRm و ValRm و ValRm کروجی ValRm کروجی Val2 را تولید می کند

Fig2. Val2 generator Verilog description

← وصل كردن module هاى ساخته شده و طراحى بخش exE stage

ماژول های ساخته شده رو در بخش EXE توصیف میکنیم؛ همچنین آدرس Branch رو در این بخش محاسبه میکنیم؛ برای محاسبه این آدرس 24 بیت به چپ شیفت sign extend رو ابتدا signed_imm24 کرده و سپس 2 بیت به چپ شیفت میدیم.

```
module EXE stage(clk, EXE CMD, MEM R EN, MEM W EN, PC, Val Rn, Val Rm, imm,
                     Shift_operand, Signed_EX_imm24, SR, ALU_Res, Branch_Address,
                     status):
             input clk:
             input [3:0] EXE_CMD;
input MEM_R_EN, MEM_W_EN;
input [31:0] PC;
             input [31:0] Val Rn, Val Rm;
             input imm;
             input [11:0] Shift_operand;
             input [23:0] Signed EX imm24;
             input [3:0] SR;
 90
             output [31:0] ALU Res, Branch Address;
             output [3:0] status;
             wire [31:0] Val1, Val2;
            wire cin, neg, zer, cout, ov;
wire [3:0] opcode;
             assign Val1 = Val Rn;
             assign cin = SR[1];
             assign opcode = EXE CMD;
             wire control_input;
             assign control input = MEM R EN | | MEM W EN;
104
            Val2_Gen V2G(Shift_operand, imm, Val_Rm, control_input, Val2);
ALU alu(Val1, Val2, cin, opcode, ALU_Res, neg, zer, cout, ov);
             assign status = {neg, zer, cout, ov};
assign Branch_Address = PC + {{6{Signed_EX_imm24[23]}}, Signed_EX_imm24, 2'b00};
          endmodule
```

Fig3. EXE stage

→ طراحی EXE stage register

مشابه ID stage register سیگنال هایی که به این بخش میان رو رجیستر میکنیم تا در دسترس ID stage و مشابه قرار بگیرن.

Fig4. EXE stage register

← طراحی WB stage

این بخش شامل یک Multiplexer هست که ورودی Register file write رو مشخص میکنه (بر اساس سیگنال register و اساس سیگنال بخش نیازی به register نداره چون آخرین pipeline stage خواهد بود.

```
module WB_stage(ALU_result, MEM_result, MEM_R_en, WB_Value);
input [31:0] ALU_result, MEM_result;
input MEM_R_en;
output [31:0] WB_Value;

assign WB_Value = (MEM_R_en) ? ALU_result : MEM_result;
```

Fig5. WB stage

← متصل کردن بخش های IF, ID, EXE و تست بخشی از benchmark

سه بخش IF, ID, EXE رو به همراه رجیسترهاشون به هم متصل میکنیم.

```
module ARM_EXE(clk, rst, WB_Value, WB_WB_EN, WB_DEST, SR,WB_EN, MEM_R_EN, MEM_W_EN, ALU_result, ST_val, Dest);
      ALU_result, ST_val, Dest);
input (k, rst;
input [31:0] WB_Value;
input WB WB ER;
input [3:0] WB_DEST;
input [3:0] WB_DEST;
input [3:0] SR;
output reg WB_EN, MEM_R_EN, MEM_W_EN;
output reg [31:0] ALU_result, ST_val;
output reg [3:0] Dest;
      wire [31:0] BranchAddr, IF_PC, IF_Instruction;
      assign freeze = 1'b0;
assign Brach_taken = 1'b0;
assign BranchAddr = 32'b0;
       wire flush;
      wire hazard;
wire [31:0] IF_Reg_PC, IF_Reg_Instruction;
      assign flush = 1'b0;
assign hazard = 1'b0;
      wire ID WB EN out, ID MEM R EN out, ID MEM W EN out, ID B out, ID S out; wire [3:0] ID EXE CMD out; wire [31:0] ID Val Rn out, ID Val Rm out;
      wire [31:0] ID Val Rn_out, ID Val wire ID imm out; wire ID imm out; wire [11:0] ID Shift operand out; wire [23:0] ID Signed imm 24 out; wire [3:0] ID Dest_out; wire [3:0] srcl, src2;
       wire Two_src;
       wire IDreg_WB_EN_out, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out, B, S;
      wire [3:0] EXE CMD;
wire [31:0] Val_Rn, Val_Rm;
       wire imm;
      wire [11:0] Shift_operand;
wire [23:0] Signed_imm_24;
      wire [3:0] IDreq Dest;
      //EXE Reg
//wire [31:0] ALU_Result;
//wire [31:0] ST_val;
       IF stage IF(clk, rst, freeze, Branch taken, BranchAddr, IF PC, IF Instruction);
       IF stage reg IF Reg(clk, rst, freeze, flush, IF PC, IF Instruction, IF Reg PC, IF Reg Instruction);
     ☐ ID stage reg ID Reg(clk, rst, flush, ID WB EN out, ID MEM R EN out, ID MEM W EN out,
ID B out, ID S out, ID EXE CMD out, IF Reg PC, ID Val Rn out,
ID Val Rm out, ID imm out, ID Shift operand out, ID Signed imm 24 out,
ID Dest out, IDreg WB EN out, IDreg MEM R EN out, IDreg MEM W EN out,
B, S, EXE CMD, PC, Val Rn, Val Rm, imm, Shift operand, Signed imm 24, IDreg Dest);
EXE_stage_EXE(clk, EXE_CMD, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out, PC, Val_Rn, Val_Rm, imm,
Shift_operand, Signed_imm24, SR, ALU_Res, BranchAddr, status);
EXE stage reg EXE Reg(clk, rst, IDreg WB EN out, IDreg MEM R EN out, IDreg MEM W EN out, ALU Res,

Val Rm, IDreg Dest, WB EN, MEM R EN, MEM W EN, ALU result,

ST_val, Dest);
  endmodule
```

Fig6. Connect IF, ID, EXE with registers

مشابه بخش ID، سیگنالهایی که هنوز پیادهسازی نشدن رو inactive میکنیم یا به عنوان input در نظر میگیریم.

18 دستور ابتدایی benchmark رو در حافظه دستورات قرار میدیم و با نوشتن یک Testbench عملکرد مدار رو verify میکنیم.

```
module ARM_Tb();
reg clk, rst;
reg clk, rst;
reg (3:0] SR;

wire [31:0] ALU_result, ST_val;

ARM_EXE ARM(clk, rst, SR, ALU_result, ST_val);

clk = 1'b0;
    rst = 1'b1;
    SR = 4'b0;
end

always #5 clk = ~clk;

initial begin
    always #5 clk = ~clk;

initial begin
    #12 rst = 1'b0;
    //#27 rst = 1'b0;
    #500 $stop;
end

endmodule
```

Fig7. ARM testbench

چون ماژول Register status هنوز پیاده سازی نشده، سیگنال SR رو به شکل input به مدار میدیم. با شبیه سازی مدار داریم:




Fig7. Test benchmark on ARM prosseccor

دستور اول در benchmark مقدار R0 رو 0 قرار میده. دستور بعدی R1 رو برابر 4096 قرار میده که به درستی انجام شده. مقدار R2 معدار R3 صحیح نیست. دلیل این امر نبود Data forwarding هست که مقدار R2 مقدار R3 مفدار R3 عدد رجیستر یعنی 2 هست رو گرفته.