به نام خدا

آزمایشگاه معماری کامپیوتر (CALab)

گزارش جلسه اول

ايمان رسولي پرتو 810199425 & پارسا حداد منفرد 810198380

← نصب Quartes II و تست کردن بورد Quartes II

این قسمت در آز منطقی انجام شده بود؛ با اتصال بورد و تست کردن switch ها برای روشن و خاموش شدن LED ها مراحل نصب برنامه، درایور و تست بورد verify میشه.

IF يياده سازي مرحله \leftarrow

مرحله IF شامل Fetch کردن دستور از حافظه Instruction هاست. این بخش شامل یک بدنه خواهد بود که PC رو آپدیت میکنه و بخش دیگه خوندن دستورها از INSTmem خواهد بود.(برای پیاده سازی نهایی، در پیاده سازی اولیه 5 دستور رو به شکل دستی وارد کردیم)

```
module IF_stage (
            input clk, rst, freeze, Branch_taken,
input[31:0] BranchAddr,
3 4 5 6 7 8 9 10 111 122 13 14 15 16 17 18 19 20 22 23 24 25 26 27 28 29 30 31 32 33 4 35
            output reg[31:0] PC, Instruction
            reg [5:0] INSTmem [31:0];
            initial begin
            $readmemb("inst.txt", INSTmem);
            always@(posedge clk,posedge rst)begin
                if(rst)
PC <= 32'd0;
                else
                    PC <= PC + 32'd4;
            assign Instruction = INSTmem[PC];
            /*always@(PC)begin
              case (PC)
                0: Instruction = 32'b000000000100010000000000000000;
                12:Instruction = 32'b0000000011101000000100000000000;
                16:Instruction = 32'b00000001001010100001100000000000;
                24: Instruction = 32'b00000001101011100000000000000000;
                endcase
            end*/
       endmodule
```

Fig1. كد نهايي قسمت IF قسمت پياده سازي اوليه كامنت شده

← پیاده سازی Stage های Pipeline و مشاهده Pipe شدن PC

پردازنده ARM به شکل Pipeline از پنج بخش IF, ID, EXE, MEM, WB تشکیل شده، برای پایپ کردن پردازنده بین هر دو مرحله باید یک Register قرار بدیم؛ در این جلسه بقیه مراحل غیر از IF فقط PC رو عبور میدن و کار دیگهای انجام نمیدن. در نهایت این رجیسترها و قسمت های مختلف پردازنده رو بهم متصل میکنیم.

```
module ID_stage(input clk, rst, input [31:0] PC_in, output [31:0] PC);
assign PC = PC_in;
endmodule

module ID_stage_reg(input clk, rst, input [31:0] PC_in, output reg [31:0] PC);
always@(posedge clk)begin
if(rst)
    PC <= 32'd0;
else
    PC <= PC_in;
end
endmodule</pre>
```

Fig2. يايپ لاين كردن ARM - بخش ID - بقيه بخش ها مشابه همين قسمت خواهد بود.

Fig3. متصل کردن قسمت های مختلف به یکدیگر و ایجاد مسیر عبور PC

در نهایت از این module در قسمت کد instance arm گیری میکنیم و اون رو اجرا میکنیم. SW[2] متصل میکنیم. rst در به SW[2] متصل میکنیم.

← مشاهده سیگنال های خروجی در قسمت Signal Tap

در قسمت Signal Tap ابتدا Signal Tap رو set میکنیم. سپس سیگنالهایی که میخواهیم ببینیم انتخاب میکنیم، در قسمت clock ابتدا set رو set میکنیم (حساسیت به rst رو rising edge کرده و سیگنالها رو مشاهده میکنیم (حساسیت به rst رو compile انتخاب میکنیم).

با انجام کارهای فوق شکل سیگنال PC بدین صورت خواهد بود:

S	± IF_stage_reg:IFR1 PC	0		4	8	12	16	20	24	28	32	36	40	44	48
S	±Mtest ID_stage:ID1 PC	(0		4	8	12	16	20	24	28	32	36	40	44	48
S	⊞ID_stage_reg:IDR1 PC	() O			4	8	12	16	20	24	28	32	36	40	44
S	±t EXE_stage:EXE1 PC		(0)		4	8	12	16	20	24	28	32	36	40	44
5	±stage_reg:EXER1 PC		0			4	8	12	16	20	24	28	32	36	40
6	± MEM_stage:MEM1 PC		0			4	8	12	16	20	24	28	32	36	40
6	±stage_reg:MEMR1 PC		0				4	8	12	16	20	24	28	32	36
S	±st WB_stage:WB1 PC		χ ο)				(4)	(8)	12	16	20	24	28	32	36

Signal Tap در PC شکل خروجی Fig4

میبینیم که PC پایپ شده و جلو میره؛ بدین ترتیب بخش IF پردازنده ARM پیاده سازی میشه.