به نام خدا

آزمایشگاه معماری کامپیوتر (CALab)

گزارش جلسه دوم

ايمان رسولي پرتو 810199425 & پارسا حداد منفرد 810198380

## **ID Stage**

Register File ←

ماژول Reg\_File دارای 15 رجیستر همه منظوره هست که برای خوندن و نوشتن استفاده میشه که عملیات نوشتن با negedge clk انجام میشه. کد این بخش به شکل زیر خواهد بود:

Fig1. Reg\_File Verilog description

کنترلر مجموعه با توجه به mode و opcode دستور عملیات لازم برای تولید سیگنالهای کنترلی رو انجام میده.

```
module Control Unit (mode, opcode, S_in, EXE_CMD, MEM_R_EN, MEM_W_EN, B, S_out);
input [1:0] mode;
input [3:0] opcode;
input S_in;
output reg [3:0] EXE_CMD;
output reg MEM_R_EN, MEM_W_EN, WB_EN, B, S_out;

always@(opcode) begin

[EXE_CMD, MEM_R_EN, MEM_W_EN, WB_EN, B, S_out] = 8'b0;
if(mode == 2'b00)begin

case(opcode)

4'b1010: EXE_CMD = 4'b0000;
4'b1010: EXE_CMD = 4'b0010;
4'b0100: EXE_CMD = 4'b0010;
4'b0100: EXE_CMD = 4'b0100;
4'b0100: EXE_CMD = 4'b0100;
4'b0100: EXE_CMD = 4'b0100;
4'b1000: EXE_CMD = 4'b0100;
default: EXE_CMD = 4'b0100;
default: EXE_CMD = 4'b0100;
if(S_in == 1'b1)begin

EXE_CMD = 4'b0000;
if(S_in == 1'b1)begin

S_out = 1'b1;
end

else if(mode == 2'b01)

B = 1'b1;
end

end
else if(mode == 2'b10)

B = 1'b1;
end

end
else if(mode == 2'b10)

B = 1'b1;
end

end
else if(mode == 2'b10)

B = 1'b1;
end
```

Fig2. Controller Verilog description

Check Condition ←

این ماژول با توجه به شرطی که از دستور میگیره (cond) و status register برقرار بودن شرط دستور رو بررسی میکنه؛ اگر شرط برقرار نباشه دستور اجرا نخواهد شد.

Fig3. Check Condition module Verilog description

## ← وصل کردن module های ساخته شده و طراحی بخش module

سه ماژول ساخته شده در بخش ID بهم متصل میشن. در کنار اونها mux های لازم، or gate ها و not gate های لازم هم به شکل implement behavioral خواهند شد.

```
| Emodule ID_stage(clk, rst, Instruction, WB_Value, WB_WB_EN, WB_DEST, hazard, SR, WB_EN, MEM_REN, MEM_WEN, B, S, EXE_CMD, Val_En, val_En, imm, Shift_operand, Signed_limm_24, Dest, srcl, src2, Two_src); input [1:0] Instruction; input [1:0] Instruction; input [1:0] WB_Value; input [1:0] WB_DEST; input [1:0] WB_DEST; input [1:0] WB_DEST; input [1:0] SR; data [1:0] S
```

Fig4. ID stage Verilog description

برای قابل فهم تر شدن برنامه از wire های اضافی نظیر opcode, cond استفاده کردیم و برای هنگامی که شرط wire برای قابل فهم تر شدن برنامه از wire های کمکی wire برقرار نباشد، از wb en, mem read, mem write, ... کمکی

این رجیستر PC رو از IF stage rgister دریافت میکنه، همچنین سیگنال های مورد نیاز رو در صورت برقرار بودن شرط رجیستر میکنه و اونها رو برای بخش EXE آماده میکنه.

Fig5. ID stage register Verilog description

## ← متصل کردن بخش های IF, ID و تست بخشی از benchmark

## ماژول های IF, ID به همراه رجیسترهاشون رو بهم متصل میکنیم.

Fig6. Connect IF & ID with registers

برای سیگنال هایی که هنوز پیاده سازی نشدن دو راه داریم؛ سیگنالهایی نظیر flush, hazard که deactive شون میکنیم و سیگنال هایی مثل SR, WB\_WB\_EN که برای verify کردن عملکرد مدار اونها رو به عنوان input در نظر میکنیم و در testbench به شکل دستی اونها رو مقداردهی میکنیم.

پس از اتصال ماژول ها یک testbench مینویسیم و از instance ،ARM Top module میگیریم.

Fig7. ARM testbench

میبینیم که سیگنال های اشاره شده به شکل reg هستند و به شکل دستی مقداردهی میشن؛ 18 دستور اول benchmark رو در حافظه دستور قرار میدیم و پردازنده رو شبیه سازی میکنیم.




Fig9. Benchmark test on ARM

با توجه به شکل 9 میبینیم مقادیر رجیسترهای Reg\_File مطابق عدد رجیستر هست؛ وقتی PC = 72 هست یعنی این این PC میشه (چون PC از 0 شروع میشه)، سیگنال PC امست و در بقیه موارد صفره؛ این بررسی این این ID پردازنده PC به درستی طراحی شده.