آزمایشگاه معماری کامپیوتر

آزمایش پنجم: افزودن بخش forwarding به پردازنده

يارسا حداد منفرد: 810198380

ايمان رسولي پرتو: 810199425

بخش اول کد وریلاگ بخش forwarding :

عملکرد ماژول forwarding بدین صورت است که در مواقعی که وابستگی داده ای ما بین دستورات پایپ برقرار است به جای نگهداشتن پایپ توسط سیگنال هازارد داده مورد نیاز دستورات را از میانه پایپ تامین و ارسال می کند.

در حالت کلی اگر مخاطره داده ای خواندن پس از نوشتن (read after write) داشته باشیم مقدار داده ای که باید قبل از خواندن در رجیستر فیال نوشته شود در یکی از سه مرحله زیر است

الف) در قسمت حافظه و به عنوان خروجی واحد محاسباتی (ALU result)

ب) در قسمت باز نویسی (write back)

ج) در قسمت حافظه و به عنوان خروجی خوانده شده از حافظه

به وسیله ماژول forwarding می توان دیتا های موجود در قسمت های الف و ب را از داخل پایپ استخراج و در زمان مناسب به واحد محاسباتی رساند و از توقف پایپ جلوگیری نمود

اما چنانچه داده مورد نظر در حالت ج باشد به ساختار عملکرد حافظه نمی توانیم داده مد نظر را در همان سیکل در اختیار واحد محاسباتی قرار دهیم لذا باید یک سیکل پایپ را توسط هازارد متوقف کنیم و سپس با رسیدن داده مد نظر به قسمت بازنویسی واحد forwarding آن را در اختیار بخش محاسباتی قرار میدهد

بنا بر توضیحات بالا ماژول forwarding به شکل زیر طراحی می شود

```
1
      module Forwarding_unit(srcl_id_reg, src2_id_reg, WB_EN_exe_reg, WB_EN_mem_reg, Dest_exe_reg,
 2
                 Dest mem reg, fu en, Sel srcl, Sel src2);
 3
 4
        input [3:0] srcl_id_reg, src2_id_reg;
 5
        input WB EN exe reg, WB EN mem reg;
        input [3:0] Dest_exe_reg, Dest_mem_reg;
 6
        input fu_en;
 8
 9
        output reg [1:0] Sel_srcl, Sel_src2;
10
11
        always@*begin
          Sel_srcl = 2'b00;
12
          Sel src2 = 2'b00;
13
          if (fu_en) begin
14
15
            if((srcl_id_reg == Dest_exe_reg) & WB_EN_exe_reg)begin
               Sel_srcl = 2'b01;
16
17
            end
18
            else if ((srcl id reg == Dest mem reg) & WB EN mem reg)begin
                Sel srcl = 2'b10;
19
20
            end
21
            if ((src2 id reg == Dest exe reg) & WB EN exe reg) begin
22
                Sel_src2 = 2'b01;
23
            else if((src2 id reg == Dest mem reg) & WB EN mem reg)begin
24
                Sel_src2 = 2'b10;
25
26
            end
27
          end
28
29
        end
30
31
      endmodule
```


شكل 1: كد وريلاگ ماژول forwarding

همچنین همانطور که گفته شد حضور ماژول forwarding مخاطره های داده ای را رفع می کند لذا باید ماژول hazard detection را نیز مطابق با آن تغییر دهیم ساختار این ماژول در حضور forwarding unit به شکل زیر است

```
module hazard_Detection_Unit(srcl_id, src2_id, Exe_Dest, Exe_WB_EN, move_id, Mem_Dest,
1
2
                 Mem_WB_EN, Two_src_id, fu_en,EXE_MEM_R, hazard);
 3
        input [3:0] srcl_id, src2_id;
       input [3:0] Exe Dest;
 4
 5
       input Exe WB EN, move id;
       input [3:0] Mem_Dest;
 6
        input Mem WB EN;
8
       input Two src id;
10
        //Add Forwarding unit
11
        input fu en;
12
        input EXE MEM R;
13
        output reg hazard;
14
15
       //hazard <= mem read mem && ((exe dest == srcl) || (two src && exe dest == src2));
16
17
       always@* begin
18
         hazard = 1'b0;
19
          if(fu_en)begin
20
           if(EXE_MEM_R & ((srcl_id==Exe_Dest) | (src2_id==Exe_Dest))) begin
21
            hazard = 1'b1;
22
23
         end
```

شكل 2 : تغييرات hazard detection در حضور forwarding unit

همچنین نتایج شبیه سازی در modelsim برای هر دو حالت حضور و عدم حضور forwarding unit به شکل زیر است



شکل 3: نتایج شبیه سازی در modelsim

بخش دوم سنتز:

پس از شبیه سازی، پردازنده را در quartus سنتز کرده و نتایج را در signal tab بررسی می کنیم

| log: 2023/05/02 13:31:53 #0 | | dick to insert time bar | | | | | | |
|-----------------------------|---------------------------|-------------------------|-------------|-------------|-------------|-----------------|-----------------|--|
| Node | | | | | | | | |
| pe Alias | Name | 208 216 22 | 4 232 240 | 248 256 | 264 272 | 280 288 296 304 | 312 320 328 336 | |
| € | ±isterFile:RF reg_file[0] | | | | 1024 | | | |
| € | ±isterFile:RF reg_file[1] | | 4 | | X_ | 81 | 92 | |
| > | | 2 | 3 | | X 4 X | -1073 | 741824 | |
| 9 | ±isterFile:RF reg_file[3] | 3 \ 0 | X 1 | 2 | X 3 | -214 | 7483648 | |
| € | ±isterFile:RF reg_file[4] | 1032 | 1024 | 1028 | 1032 | X | 41 | |
| € | ±isterFile:RF reg_file[5] | -2147483648 | 8192 | -1073741824 | -2147483648 | X | -123 | |
| > | ±isterFile:RF reg_file[6] | 41 | -1073741824 | -2147483648 | X 41 | X | 10 | |
| | SW[0] | | | | | | | |
| | SW[1] | | | | | | | |

شکل 4: خروجی پردازنده بدون استفاده از forwarding unit

| log: 2023/05/02 13:32:45 #0 | | /02 13:32:45 #0 | click to insert time bar | | | | | | |
|-----------------------------|-------|---------------------------|---|--|--|--|--|--|--|
| Node | | Node | 0 | | | | | | |
| Гуре | Alias | Name | 160 168 176 184 192 200 208 216 224 232 240 248 256 264 272 280 | | | | | | |
| B | | ±isterFile:RF reg_file[0] | 1024 | | | | | | |
| B | | ±isterFile:RF reg_file[1] | 4 X -1073741824 | | | | | | |
| B | | isterFile:RF reg_file[2] | 3 💢 4 💢 8192 | | | | | | |
| b | | isterFile:RF reg_file[3] | X 1 X 2 X 3 X -2147483648 | | | | | | |
| b | | ±isterFile:RF reg_file[4] | 1024 X 1028 X 1032 X 40 | | | | | | |
| b | | ±isterFile:RF reg_file[5] | X -2147483648 X -120 | | | | | | |
| B | | ±isterFile:RF reg_file[6] | X 8192 X 40 X 9 | | | | | | |
| ib | | SW[0] | | | | | | | |
| in | | SW[1] | | | | | | | |
| | | | | | | | | | |

شكل 5: خروجي پردازنده با استفاده از forwarding unit

همانطور که در شکل های بالا مشخص است در حالتی که forwarding unit در پردازنده حضور ندارد زمان اتمام پردازش در حدود 280 دوره کلاک است و پس از افزودن forwarding unit این زمان به حدود 195 دوره کلاک کاهش می یابد

بر این مبنا می توان افزایش بازدهی پردازنده را در حدود 30 درصد برآورد کرد

بخش سوم میزان هزینه سخت افزاری:

در اینجا تعداد المان های مصرفی FPGA در حضور و عدم حضور forwarding unit را بررسی می کنیم

Flow Status Successful - Fri May 05 17:53:52 2023

Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition

Revision Name ARM_Processor
Top-level Entity Name ARM_Processor
Family Cyclone II
Device EP2C35F484C8

Timing Models Final

Total logic elements 2,350 / 33,216 (7 %)

Total combinational functions 2,226 / 33,216 (7 %)

Dedicated logic registers 815 / 33,216 (2 %)

Total registers 815

Total pins 4 / 322 (1 %)

Total virtual pins 0

Total memory bits 2,048 / 483,840 (< 1 %)

 $\begin{tabular}{ll} Embedded Multiplier 9-bit elements & 0 / 70 (0 \%) \\ Total PLLs & 0 / 4 (0 \%) \\ \end{tabular}$

شكل 6 : تعداد المان هاى منطقى مصرف شده در حضور forwardimg unit

Flow Status Successful - Fri May 05 18:10:43 2023

Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition

 Revision Name
 ARM_Processor

 Top-level Entity Name
 ARM_Processor

 Family
 Cyclone II

 Device
 EP2C35F484C8

 Timing Models
 Final

Total logic elements 2,248 / 33,216 (7 %)

Total combinational functions 2,038 / 33,216 (6 %)

Dedicated logic registers 811 / 33,216 (2 %)

Total registers 811

Total pins 4 / 322 (1 %)

Total virtual pins 0

Total memory bits 2,048 / 483,840 (< 1 %)

 $\begin{array}{ll} \mbox{Embedded Multiplier 9-bit elements} & 0 \ / \ 70 \ (\ 0 \ \% \) \\ \mbox{Total PLLs} & 0 \ / \ 4 \ (\ 0 \ \% \) \end{array}$

شكل 7: تعداد المان هاى منطقى بدون حضور forwarding unit

با توجه به نتایج بالا می توان گفت هزینه سخت افزاری در حدود 9.2 درصد افزایش یافته است

بخش چهارم محاسبه میزان کارایی بر هزینه:

با توجه به قسمت های سه و چهار نرخ افزایش کارایی برابر 30 درصد و نرخ افزایش هزینه سخت افزاری برابر 9 درصد است بنابراین میزان کارایی بر حسب هزینه حدودا برابر 3.3 خواهد بود

بخش پنجم روش پیشنهادی افزایش عملکرد:

هانند آنچه در جلسه مطرح شد یکی از راه های افزایش عملکرد پردازنده ها استفاده از روش out of order است در این ساختار به کمک قطعات سخت افزاری دستورات پیش از ارسال به پردازنده از نظر وابستگی داده ای به یکدیگر مورد بررسی قرار میگیرند و دستوراتی که وابستگی داده به یکدیگر ندارند خارج از ترتیب وارد پایپ شده و از این رو نیاز به توقف پایپ در حین اجرای دستورات وجود ندارد

شکل زیر خروجی نرم افزار شبیه ساز gem5 را برای اجرای یک برنامه تست روی دو پردازنده یکی به صورت in order و دیگری به صورت out of order نشان می دهد که حاکی از افزایش تقریبا 3 برابری سرعت در پردازنده های out of order است

| Begin Simulation Statistics | |
|-----------------------------|----------------|
| simSeconds | 0.325332 |
| simTicks | 325332457000 |
| finalTick | 325332457000 |
| simFreq | 10000000000000 |
| hostSeconds | 982.48 |
| hostTickRate | 331134433 |
| hostMemory | 695244 |
| simInsts | 171966832 |
| simOps | 262462940 |
| hostInstRate | 175034 |
| hostOpRate | 267144 |

شکل 8 : زمان مصرفی در پردازنده های in order برای یک برنامه تست

| Begin Simulation Statisti | ics |
|---------------------------|----------------|
| simSeconds | 0.099743 |
| simTicks | 99743431500 |
| finalTick | 99743431500 |
| simFreq | 10000000000000 |
| hostSeconds | 7287.91 |
| hostTickRate | 13686144 |
| hostMemory | 700628 |
| simInsts | 171966832 |
| simOps | 262462940 |
| hostInstRate | 23596 |
| hostOpRate | 36013 |

شکل 9 : زمان مصرفی در پردازنده های out of order برای یک برنامه تست