

به نام خدا

آزمایشگاه معماری کامپیوتر (CALab)

گزارش جلسه سوم

ایمان رسولی پرتو 810199425 & پارسا حداد منفرد 810198380

EXE Stage, WB Stage

← ALU

ماژول ALU رو به شکل behavioral طراحی میکنیم؛ همچنین این ماژول بیت های Z, N, V, C رو برای Status register تولید میکنه. با توجه به جدول command های ALU توصیف زیر رو خواهیم داشت:

```
1 module ALU(in1, in2, cin, opcode, result, neg, zer, cout, ov);
2   input [31:0] in1, in2;
3   input cin;
4   input [3:0] opcode;
5   output reg [31:0] result;
6   output neg, zer, ov;
7   output reg cout;
8
9   wire is_add_sub, ov_val;
10
11   always @(in1, in2, opcode) begin
12     result = 32'b0;
13     case(opcode)
14       4'b0001: result = in2;
15       4'b1001: result = ~in2;
16       4'b0010: (cout, result) = in1 + in2;
17       4'b0011: (cout, result) = in1 + in2 + cin;
18       4'b0100: (cout, result) = in1 - in2;
19       4'b0101: (cout, result) = in1 - in2 - ~cin;
20       4'b0110: result = in1 & in2;
21       4'b0111: result = in1 | in2;
22       4'b1000: result = in1 ^ in2;
23       default: result = 32'bz;
24     endcase
25   end
26
27   assign neg = result[31];
28   assign zer = ~(! result);
29
30   assign is_add_sub = opcode == 4'b0010 | opcode == 4'b0011 | opcode == 4'b0100 | opcode == 4'b0101;
31   assign ov_val = (in1[31] & in2[31] & ~result[31]) | (~in1[31] & ~in2[31] & result[31]);
32   assign ov = (is_add_sub) ? ov_val : 1'b0;
33
34 endmodule
```

Fig1. ALU Verilog description

← Val2 Generator

ماژول val2 generator به منظور تولید ورودی دوم ALU به کار برده میشود بنا بر ساختار دستورات پردازنده ARM مقدار ورودی دوم ALU می تواند یکی از مقادیر 32 بیت عدد فوری (32 bit immediate) یا شیفت فوری (immediate shift) باشد با توجه به دستور کار نحوه تولید این مقادیر توسط val2 generator در کد وریلاگ زیر نوشته شده است

این ماژول با دستور shift_operand و سیگنال های کنترلی imm و control_input و دریافت مقدار ValRm خروجی Val2 را تولید می کند

```

241 module Val2Gen (shift_operand, imm, mem_read, mem_write, Val_Rm, val2);
242     input [11:0] shift_operand;
243     input imm, mem_read, mem_write;
244     input [31:0] Val_Rm;
245     output [31:0] val2;
246
247     wire [5:0] rotate_imm2;
248     wire [7:0] immed_8;
249     wire [31:0] container32;
250     wire [31:0] shifted_immed;
251     wire [31:0] shifted_reg2;
252     wire signed [31:0] arith_right_shifted_reg2;
253     wire [4:0] shift_imm;
254     wire [1:0] shift;
255
256     assign val2 = (mem_read | mem_write) ? shift_operand : // STR, LDR -> 12bit offset
257         (imm) ? shifted_immed : shifted_reg2; // 32-bit immediate(container rotation) vs immeditate shift(shifted Rm)
258
259
260     // 32-bit immediate(container rotation)
261     assign rotate_imm2 = shift_operand[11:8] << 1;
262     assign immed_8 = shift_operand[7:0];
263     assign container32 = {24'b0, immed_8};
264     assign shifted_immed = (container32 >> rotate_imm2) | (container32 << 32 - rotate_imm2);
265
266     //immeditate shift(shifted Rm)
267     assign shift_imm = shift_operand[11:7];
268     assign shift = shift_operand[6:5];
269     //this id done here, becuase >>> not work in conditional assignment
270     assign arith_right_shifted_reg2 = $signed(Val_Rm) >>> shift_imm;
271     assign shifted_reg2 = (shift == 2'b00) ? Val_Rm << shift_imm: //logical shift left
272         (shift == 2'b01) ? Val_Rm >> shift_imm: //logical shift right
273         (shift == 2'b10) ? arith_right_shifted_reg2://arithmetic shift right
274         (shift == 2'b11) ? (Val_Rm >> shift_imm) | (Val_Rm << (32 - shift_imm)): 31'bx;
275
276 endmodule

```

Fig2. Val2 generator Verilog description

← وصل کردن module های ساخته شده و طراحی بخش EXE stage

ماژول های ساخته شده رو در بخش EXE توصیف میکنیم؛ همچنین آدرس Branch رو در این بخش محاسبه میکنیم؛ برای محاسبه این آدرس 24 بیت signed_imm24 رو ابتدا sign extend کرده و سپس 2 بیت به چپ شیفت میدیم.

```

78 module EXE_stage(clk, EXE_CMD, MEM_R_EN, MEM_W_EN, PC, Val_Rn, Val_Rm, imm,
79     Shift_operand, Signed_EX_imm24, SR, ALU_Res, Branch_Address,
80     status);
81     input clk;
82     input [3:0] EXE_CMD;
83     input MEM_R_EN, MEM_W_EN;
84     input [31:0] PC;
85     input [31:0] Val_Rn, Val_Rm;
86     input imm;
87     input [11:0] Shift_operand;
88     input [23:0] Signed_EX_imm24;
89     input [3:0] SR;
90
91     output [31:0] ALU_Res, Branch_Address;
92     output [3:0] status;
93
94     wire [31:0] Val1, Val2;
95     wire cin, neg, zer, cout, ov;
96     wire [3:0] opcode;
97
98     assign Val1 = Val_Rn;
99     assign cin = SR[1];
100     assign opcode = EXE_CMD;
101
102     wire control_input;
103     assign control_input = MEM_R_EN || MEM_W_EN;
104
105     Val2_Gen V2G(Shift_operand, imm, Val_Rm, control_input, Val2);
106     ALU_alu(Val1, Val2, cin, opcode, ALU_Res, neg, zer, cout, ov);
107
108     assign status = {neg, zer, cout, ov};
109     assign Branch_Address = PC + {{6{Signed_EX_imm24[23]}}, Signed_EX_imm24, 2'b00};
110
111 endmodule

```

Fig3. EXE stage

← طراحی EXE stage register

مشابه ID stage register سیگنال هایی که به این بخش میان رو رجیستر میکنیم تا در دسترس MEM stage

قرار بگیرن.

```
113 module EXE_Reg(clk, rst, WB_EN_IN, MEM_R_EN_IN, MEM_W_EN_IN, ALU_result_in,
114               ST_val_in, Dest_in, WB_EN, MEM_R_EN, MEM_W_EN, ALU_result,
115               ST_val, Dest);
116   input clk, rst, WB_EN_IN, MEM_R_EN_IN, MEM_W_EN_IN;
117   input [31:0] ALU_result_in, ST_val_in;
118   input [3:0] Dest_in;
119
120   output reg WB_EN, MEM_R_EN, MEM_W_EN;
121   output reg [31:0] ALU_result, ST_val;
122   output reg [3:0] Dest;
123
124   always@(posedge clk, posedge rst)begin
125     if(rst) begin
126       WB_EN <= 1'b0;
127       MEM_R_EN <= 1'b0;
128       MEM_W_EN <= 1'b0;
129       ALU_result <= 32'b0;
130       ST_val <= 32'b0;
131       Dest <= 4'b0;
132     end
133     else begin
134       WB_EN <= WB_EN_IN;
135       MEM_R_EN <= MEM_R_EN_IN;
136       MEM_W_EN <= MEM_W_EN_IN;
137       ALU_result <= ALU_result_in;
138       ST_val <= ST_val_in;
139       Dest <= Dest_in;
140     end
141   end
142
143 endmodule
```

Fig4. EXE stage register

← طراحی WB stage

این بخش شامل یک Multiplexer هست که ورودی Register file write رو مشخص میکنه (بر اساس سیگنال

mem write). همچنین این بخش نیازی به register نداره چون آخرین pipeline stage خواهد بود.

```
69 module WB_stage(ALU_result, MEM_result, MEM_R_en, WB_Value);
70   input [31:0] ALU_result, MEM_result;
71   input MEM_R_en;
72   output [31:0] WB_Value;
73
74   assign WB_Value = (MEM_R_en) ? ALU_result : MEM_result;
75
```

Fig5. WB stage

← متصل کردن بخش های IF, ID, EXE و تست بخشی از benchmark

سه بخش IF, ID, EXE رو به همراه رجیسترهاشون به هم متصل میکنیم.

```

145 module ARM_EXE(clk, rst, WB_Value, WB_WB_EN, WB_DEST, SR, WB_EN, MEM_R_EN, MEM_W_EN,
146             ALU_result, ST_val, Dest);
147     input clk, rst;
148     input [31:0] WB_Value;
149     input WB_WB_EN;
150     input [3:0] WB_DEST;
151     input [3:0] SR;
152     output reg WB_EN, MEM_R_EN, MEM_W_EN;
153     output reg [31:0] ALU_result, ST_val;
154     output reg [3:0] Dest;
155
156     //IF
157     wire freeze, Branch_taken;
158     wire [31:0] BranchAddr, IF_PC, IF_Instruction;
159
160     assign freeze = 1'b0;
161     assign Branch_taken = 1'b0;
162     assign BranchAddr = 32'b0;
163
164     wire flush;
165     wire hazard;
166     wire [31:0] IF_Reg_PC, IF_Reg_Instruction;
167
168     assign flush = 1'b0;
169     assign hazard = 1'b0;
170
171     //ID
172     wire ID_WB_EN_out, ID_MEM_R_EN_out, ID_MEM_W_EN_out, ID_B_out, ID_S_out;
173     wire [3:0] ID_EXE_CMD_out;
174     wire [31:0] ID_Val_Rn_out, ID_Val_Rm_out;
175     wire ID_imm_out;
176     wire [11:0] ID_Shift_operand_out;
177     wire [23:0] ID_Signed_imm_24_out;
178     wire [3:0] ID_Dest_out;
179     wire [3:0] src1, src2;
180     wire Two_src;
181
182     //ID Reg
183     wire IDreg_WB_EN_out, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out, B, S;
184     wire [3:0] EXE_CMD;
185     wire [31:0] Val_Rn, Val_Rm;
186     wire imm;
187     wire [11:0] Shift_operand;
188     wire [23:0] Signed_imm_24;
189     wire [3:0] IDreg_Dest;
190
191     //EXE Reg
192     //wire [31:0] ALU_Result;
193     //wire [31:0] ST_val;
194
195     IF_stage IF(clk, rst, freeze, Branch_taken, BranchAddr, IF_PC, IF_Instruction);
196
197     IF_stage_reg IF_Reg(clk, rst, freeze, flush, IF_PC, IF_Instruction, IF_Reg_PC, IF_Reg_Instruction);
198
199     ID_stage ID(clk, rst, IF_Reg_Instruction, WB_Value, WB_WB_EN, WB_DEST, hazard, SR,
200             ID_WB_EN_out, ID_MEM_R_EN_out, ID_MEM_W_EN_out, ID_B_out, ID_S_out,
201             ID_EXE_CMD_out, ID_Val_Rn_out, ID_Val_Rm_out, ID_imm_out, ID_Shift_operand_out,
202             ID_Signed_imm_24_out, ID_Dest_out, src1, src2, Two_src);
203
204     ID_stage_reg ID_Reg(clk, rst, flush, ID_WB_EN_out, ID_MEM_R_EN_out, ID_MEM_W_EN_out,
205             ID_B_out, ID_S_out, ID_EXE_CMD_out, IF_Reg_PC, ID_Val_Rn_out,
206             ID_Val_Rm_out, ID_imm_out, ID_Shift_operand_out, ID_Signed_imm_24_out,
207             ID_Dest_out, IDreg_WB_EN_out, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out,
208             B, S, EXE_CMD, PC, Val_Rn, Val_Rm, imm, Shift_operand, Signed_imm_24, IDreg_Dest);
209
210     EXE_stage EXE(clk, EXE_CMD, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out, PC, Val_Rn, Val_Rm, imm,
211             Shift_operand, Signed_imm_24, SR, ALU_Res, BranchAddr, status);
212
213     EXE_stage_reg EXE_Reg(clk, rst, IDreg_WB_EN_out, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out, ALU_Res,
214             Val_Rm, IDreg_Dest, WB_EN, MEM_R_EN, MEM_W_EN, ALU_result,
215             ST_val, Dest);
216 endmodule

```

Fig6. Connect IF, ID, EXE with registers

مشابه بخش ID، سیگنال‌هایی که هنوز پیاده‌سازی نشده‌اند رو inactive میکنیم یا به عنوان input در نظر میگیریم.

18 دستور ابتدایی benchmark رو در حافظه دستورات قرار میدیم و با نوشتن یک Testbench عملکرد مدار رو

verify میکنیم.

```

218 module ARM_Tb();
219 reg clk, rst;
220 reg [3:0] SR;
221
222 wire [31:0] ALU_result, ST_val;
223
224 ARM_EXE ARM(clk, rst, SR, ALU_result, ST_val);
225
226 initial begin
227     clk = 1'b0;
228     rst = 1'b1;
229     SR = 4'b0;
230 end
231
232 always #5 clk = ~clk;
233
234 initial begin
235     #12 rst = 1'b0;
236     // #27 rst = 1'b0;
237     #500 $stop;
238 end
239 endmodule

```

Fig7. ARM testbench

چون ماژول Register status هنوز پیاده سازی نشده، سیگنال SR رو به شکل input به مدار میدیم. با شبیه سازی مدار داریم:




Fig7. Test benchmark on ARM prosseccor

دستور اول در benchmark مقدار R0 رو 0 قرار میدهد. دستور بعدی R1 رو برابر 4096 قرار میدهد که به درستی انجام شده. مقدار R2 درست است اما میبینیم که مقدار R3 صحیح نیست. دلیل این امر نبود Data forwarding هست که مقدار R2 هنوز به روز نشده و R3 مقدار قبلی R2 که برابر با عدد رجیستر یعنی 2 هست رو گرفته.