

به نام خدا

آزمایشگاه معماری کامپیوتر (CALab)

گزارش جلسه چهارم

ایمان رسولی پرتو 810199425 & پارسا حداد منفرد 810198380

MEM stage, Hazard Unit

MEM stage ←

بخش Memory شامل یک حافظه 32 بیتی با 64 خانه هست که آدرس رو از ALU میگیره و براساس اینکه خواندن یا نوشتن رو انجام بده، عملیات مورد نظر رو پیاده سازی میکنه. با توجه به اینکه آدرس حافظه از 1024 شروع میشه، برای synchronize کردن این موضوع آدرس ورودی مموری رو از 1024 کسر میکنیم. برای حل موضوع align که فقط آدرس های مضرب 4 خونده میشن، آدرس رو تقسیم به 4 میکنیم (دو بیت شیفت به چپ).

```
22 module MEM_stage(clk, MEM_read, MEM_write, address, data, MEM_result);
23   input clk, MEM_read, MEM_write;
24   input [31:0] address, data;
25   output [31:0] MEM_result;
26
27   reg [31:0] memory [0:64];
28
29   always@(posedge clk)begin
30     if(MEM_write)
31       memory[(address - 32'd1024) >> 2] = data;
32   end
33
34   assign MEM_result = (MEM_read)? memory[(address - 32'd1024) >> 2] : 32'b0;
35
36 endmodule
```

Fig1. Memory Verilog description

Hazard Unit ←

واحد تشخیص hazard، وابستگی های داده ای رو شناسایی میکنه و در صورت وجود، pipeline رو stall میکنه (بر اساس Destination ای که hazard اتفاق میفته تعداد سیکل های stall متفاوته). این ماژول به این شکل کار میکنه که اگر مثلاً در بخش ID یکی از رجیسترهای رجیستر فایل (مثلاً R3) بخواهد مقدار آپدیت شده یک رجیستر فایل دیگه (مثلاً R2) رو بگیره و مقدار R2 هنوز آپدیت نشده باشه (در مرحله EXE یا MEM باشه) hazard unit هازارد رو تشخیص میده و سیگنال flush رو active میکنه.

اگر دستور move باشه، src1 همواره صفره و hazard unit به اشتباه هازارد تشخیص میده. برای حل این موضوع کنترلر بررسی میکنه که اگر opcode دستور move بود به این ماژول اطلاع میده.

```

38 module hazard_Detection_Unit(src1, src2, Exe_Dest, Exe_WB_EN, move, Mem_Dest,
39                               Mem_WB_EN, Two_src, hazard_Detected);
40     input [3:0] src1, src2;
41     input [3:0] Exe_Dest;
42     input Exe_WB_EN, move;
43     input [3:0] Mem_Dest;
44     input Mem_WB_EN;
45     input Two_src;
46     output reg hazard_Detected;
47
48     always@(src1, src2, Exe_Dest, Exe_WB_EN, Mem_Dest, Mem_WB_EN, Two_src)begin
49         hazard_Detected = 1'b0;
50         if(~move)begin
51             if(Two_src)
52                 if((Exe_Dest == src1 && Exe_WB_EN) || (Mem_Dest == src2 && Mem_WB_EN == 1'b1))
53                     hazard_Detected = 1'b1;
54             else
55                 if((Exe_Dest == src1 && Exe_WB_EN) || (Mem_Dest == src1 && Mem_WB_EN))
56                     hazard_Detected = 1'b1;
57         end
58     end
59 endmodule

```

Fig2. Hazard unit Verilog description

Status Register ←

*** این ماژول در جلسه پیاده سازی ID به اشتباه پیاده سازی نشد و مطالبش اینجا مطرح میشه.

این ماژول status خروجی های وضعیتی ALU رو در صورت اینکه دستور اعلام به روز رسانی وضعیت کنه، در خودش ذخیره میکنه و به condition check میده؛ همچنین این رجیستر Cin ماژول ALU رو هم به روز میکنه و بهش میده.

```

61 module status_register(clk, rst, S_in, neg_in, zer_in, cin, ov_in, SR);
62     input clk, rst;
63     input S_in, neg_in, zer_in, cin, ov_in;
64     output reg [3:0] SR;
65
66     reg neg, zer, ov, cout;
67     always@(negedge clk)begin
68         if(rst)begin
69             neg <= 1'b0;
70             zer <= 1'b0;
71             ov <= 1'b0;
72             cout <= 1'b0;
73         end
74         else if(S_in)begin
75             neg <= neg_in;
76             zer <= zer_in;
77             ov <= ov_in;
78             cout <= cin;
79         end
80     end
81
82     assign SR = {neg, zer, cout, ov};
83
84 endmodule

```

Fig3. Status register Verilog description

← وصل کردن تمام بخش ها و تست Benchmark روی پردازنده

با اتمام ساخت ماژول ها، در Top module تمام قسمت ها رو بهم متصل میکنیم و برنامه رو روی پردازنده تست میکنیم.

```

86 module ARM(clk, rst);
87     input clk, rst;
88     wire [31:0] WB_Value;
89     wire WB_WB_EN;
90     wire [3:0] SR;
91     wire [31:0] ALU_result, Val_Rm_EXE;
92     wire [3:0] WB_DEST;
93
94     wire freeze, Branch_taken;
95     wire [31:0] BranchAddr, IF_PC, IF_Instruction;
96
97     wire flush;
98     wire hazard;
99     wire [31:0] IF_Reg_PC, IF_Reg_Instruction;
100    wire ID_WB_EN_out, ID_MEM_R_EN_out, ID_MEM_W_EN_out, ID_B_out, ID_S_out;
101    wire [3:0] ID_EXE_CMD_out;
102    wire [31:0] ID_Val_Rn_out, ID_Val_Rm_out;
103    wire ID_imm_out;
104    wire [11:0] ID_Shift_operand_out;
105    wire [23:0] ID_Signed_imm_24_out;
106    wire [3:0] ID_Dest_out;
107    wire [3:0] src1, src2;
108    wire Two_src;
109
110    wire IDreg_WB_EN_out, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out, B, S;
111    wire [3:0] EXE_CMD;
112    wire [31:0] Val_Rn, Val_Rm;
113    wire imm;
114    wire [11:0] Shift_operand;
115    wire [23:0] Signed_imm_24;
116    wire [3:0] IDreg_Dest;
117
118    wire [31:0] ALU_Res;
119    wire [3:0] status;
120    wire cin;
121
122    wire [31:0] address;
123    assign address = ALU_result;
124
125    wire WB_EN_MEM, MEM_R_EN_MEM;
126    wire [31:0] ALU_res_MEM, Mem_read_val_MEM;
127    wire [3:0] Dest_MEM;
128
129    wire [31:0] MEM_result;
130
131    wire S_reg_out;
132    wire Exe_WB_EN, Mem_WB_EN;
133    wire [3:0] Exe_Dest, Mem_Dest;
134    assign Exe_Dest = IDreg_Dest;
135    assign Exe_WB_EN = IDreg_WB_EN_out;
136    assign Mem_Dest = WB_DEST;
137    assign Mem_WB_EN = WB_WB_EN;
138    wire hazard_Detected;
139    wire [31:0] PC;
140    wire move;
141
142
143    assign flush = B;
144
145    IF_stage IF(clk, rst, hazard_Detected, B, BranchAddr, IF_PC, IF_Instruction);
146
147    IF_stage_reg IF_Reg(clk, rst, hazard_Detected, flush, IF_PC, IF_Instruction, IF_Reg_PC, IF_Reg_Instruction);
148
149    ID_stage ID(clk, rst, IF_Reg_Instruction, WB_Value, WB_EN_MEM, Dest_MEM, hazard_Detected, SR,
150    ID_WB_EN_out, ID_MEM_R_EN_out, ID_MEM_W_EN_out, ID_B_out, ID_S_out,
151    ID_EXE_CMD_out, ID_Val_Rn_out, ID_Val_Rm_out, ID_imm_out, ID_Shift_operand_out,
152    ID_Signed_imm_24_out, ID_Dest_out, src1, src2, Two_src, move);
153
154    ID_stage_reg ID_Reg(clk, rst, flush, ID_WB_EN_out, ID_MEM_R_EN_out, ID_MEM_W_EN_out,
155    ID_B_out, ID_S_out, ID_EXE_CMD_out, IF_Reg_PC, ID_Val_Rn_out,
156    ID_Val_Rm_out, ID_imm_out, SR[1], ID_Shift_operand_out, ID_Signed_imm_24_out,
157    ID_Dest_out, IDreg_WB_EN_out, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out,
158    B, S, EXE_CMD, PC, Val_Rn, Val_Rm, imm, cin, Shift_operand, Signed_imm_24, IDreg_Dest);
159
160    EXE_stage EXE(clk, EXE_CMD, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out, PC, Val_Rn, Val_Rm, imm, cin,
161    Shift_operand, Signed_imm_24, ALU_Res, BranchAddr, status);
162
163    EXE_stage_reg EXE_Reg(clk, rst, IDreg_WB_EN_out, IDreg_MEM_R_EN_out, IDreg_MEM_W_EN_out, ALU_Res,
164    Val_Rm, IDreg_Dest, WB_WB_EN, MEM_R_EN, MEM_W_EN, ALU_result,
165    Val_Rm_EXE, WB_DEST);
166
167    MEM_stage MEM(clk, MEM_R_EN, MEM_W_EN, ALU_result, Val_Rm_EXE, MEM_result);
168
169    MEM_stage_reg MEM_Reg(clk, rst, WB_WB_EN, MEM_R_EN, ALU_result, MEM_result, WB_DEST, WB_EN_MEM,
170    MEM_R_EN_MEM, ALU_res_MEM, Mem_read_val_MEM, Dest_MEM);
171
172    WB_stage WB(ALU_res_MEM, Mem_read_val_MEM, MEM_R_EN_MEM, WB_Value);
173
174    status_register status_reg(clk, rst, S, status[3], status[2], status[1], status[0], S_reg_out, SR);
175
176    hazard_Detection_Unit hazard_unit(src1, src2, Exe_Dest, Exe_WB_EN, move, Mem_Dest,
177    Mem_WB_EN, Two_src, hazard_Detected);
178
179 endmodule

```

Fig4. ARM processor top module

با تست کردن برنامه روی پردازنده خواهیم داشت:




Fig5. Test benchmark on ARM

با توجه به شکل بالا میبینیم که اعداد sort شدن و همچنین مقدار رجیستر R6 برابر 10 شده. در نهایت با سنتز مجموعه و دیدن سیگنال های Signal Tab خواهیم داشت:




Fig6. ARM Synthesis result – Signal Tab

مشاهده میکنیم که مقادیر رجیسترها صحیح و اعداد sort شدن.