نيمسال اول ۴۰۲-۴۰۲

تمرین ۲

طراحی سیستمهای دیجیتال

دانشكده كامييوتر

مدرس: دکتر بیات سرمدی


## توضيحات مهم

- برای سوالات تشریحی یک فایل pdf بارگذاری نمایید.
- در فایلهای مربوط به یک سوال، دو ماژول با نام یکسان تعریف نکنید.
  - نام ماژولها و پورتها را دقیقا مانند صورت سوال تعریف کنید.
- در تعریف ماژولها غیر از مواردی که صراحتا ذکر شدهاست از تاخیر استفاده نکنید.
  - ابهامات را در کوئرا مطرح نمایید.

تمرين ٣

۱ – یک one hot counter که نمای مداری آن به شکل زیر است را متصور شوید. با استفاده از توصیف رفتاری کد وریلاگی بنویسید که عملکرد آن را پیادهسازی کند. تعریف ماژول شما باید این چنین باشد:

```
module one_hot_counter(reset, enable, clock, out)
input reset, enable, clock;
output reg [7:0] out;
```




۲- با استفاده از الف) توصیف رفتاری ب) توصیف جریان داده یک دیکدر 2/4 را پیادهسازی کنید.

```
module decoder2_4(in, out0, out1, out2, out3);
```

( ادامه در صفحهی بعد )

تمرين ٣

N- یک شمارنده طراحی کنید که شکل کلی به صورت زیر دارد. این شمارنده تعداد یکهای موجود در یک سیگنال Nبیتی را می شمارد. مدار پیاده سازی شما باید با ویژگیهای این چنینی باشد که یک شدن load نشانه قرار گرفتن داده جدید معتبر بر روی data\_in است. مدار شما در هر clock یک بیت را می شمارد . سیگنال done یایان یافتن شمارش یک شده و تا زمانی که load دوباره یک نشده است، یک می ماند.



الف) اگر data\_in دارای N بیت باشد خروجی count چند بیتی خواهد بود؟ (CW در شکل)

ب) برای N=4 مداری رسم کنید.

پ) کد وریلاگ ماژول گفته شده را با تعریف زیر بنویسید. (ماژول شما فقط به ازای N=32 تست خواهد شد پس در تعیین CW این موضوع را درنظر داشته باشید)

module new\_counter(count, done, load, data\_in, clk);
parameter N=32;