```
سوال ۱)
```

مدارات علاوه بر مشخصات کار کردی، دارای مشخصات زمانی هم میباشند.

الف- در شرایطی که timing درست و صحیح نباشد، ممکن است مدار درست کار نکند و به مشکل بخوریم.

روابط را مىنويسيم:

setup time -> T_{su} (DIN) = Max T_{pd} (DIN) + T_{su} (D) – Min T_{pd} (clk) hold time -> T_{nd} (DIN) = – Min T_{pd} (DIN) + Max T_{pd} (clk) + T_{nd} (O) maximum clock freq -> find critical path

ب–

در صورت نقض hold time یا همون hold violation این گزینهها رو برای رفع مشکل داریم:

افزایش تاخیر Data path

استفاده از flip flop با hold time کمتر

افزایش تاخیر launch path

در صورت نقض setup time یا همون setup violation این گزینهها رو برای رفع مشکل داریم:

كاهش تاخير Data path

افزایش clock period

افزایش تاخیر capture path

استفاده از flip flop با setup time کمتر

ج- تفاوت بین تحلیل ایستا و پویا زمانی مدارها:

تحلیل ایستا تمام مسیرها رو ممکن و ترحیح است چک کند ولی در تحلیل پویا خیلی سخت است چک کردن تمام مسیرها

تحلیل ایستا خیلی سریعتر از تحلیل پویا هستش و نیاز به محاسبهی فراوانی ندارد و زمانبر نیست

در تحلیل ایستا و پویا، timing چک می شود ولی در تحلیل ایستا functionality چک نمی شود؛ در تحلیل پویا functionality نیز چک می شود

در تحلیل ایستا کاری به آسنکرونها نداریم ولی در تحلیل پویا هم سنکرونها رو بررسی میکنیم و هم آسنکرونها رو

در تحلیل پویا ورودی میدهیم و خروجی میگیریم ولی در تحلیل ایستا ورودی نمیدهیم و خروجی نمی گیریم

سوال ۲)

حداقل و حداکثر تاخیر انتشار منطق های ترکیبی در آن نشان داده شده است و ویژگی flip-flopها نیز مشخص است.

 $t_{clk-q} = 50ps$

 $t_{\text{setup}} = 25ps$

 $t_{hold} = 25ps$

الف- بیشترین فرکانس کاری بدون ایجاد مشکل برای این کلاک مدار را میخواهیم بدست آوریم.

50 + 275 + 25 = 350

روابط را مىنويسىم:

FF to FF:

FF1 -> CL1 -> FF2 50 + 300 + 25 = 375

FF to output:

FF3: 50

FF2 -> CL2 -> FF3

Input to Flop:

FF1: 25

 \Rightarrow Max of (375, 50, 25) = 375

 \Rightarrow Max Freq = 1/375 = 2.67 GHz

ب–

 $T_{nd}\!\leq T_{clk\text{-to-q}}+T_{comp}$

 $FF2 \Rightarrow 25 \le 50 + 50$

این بخش مشکلی ندارد.

 $FF3 => 25 \le 50 + 25$

این بخش نیز مشکلی ندارد، پس hold violation نداریم اصلاً.

```
سوال ۳)
```

الف–

(FF propagation delay) + (max combination circuit delay) + (FF Setup time) + (max clock skew)

$$t_{clk} > 35 + (60+20) + 30 + 0 ps$$

 $t_{clk} > 145 ps$

F < 1/(145 ps)

F < 6.8965 GHz

پس حداکثر فرکانس کاری بدون مشکل مدار 6.8965 GHz میباشد.

ں-

At
$$F = 5$$
 GHz Period = $1/(5$ GHz) = 200 ps

 $Max T_{clock-skew} = Clock period - (FF propagation delay + Max combination circuit delay + FF Setup time)$

Max
$$T_{clock-skew} = 200 - (35 + (60+20) + 30) = 200 - 145 = 55 ps$$

یس حداکثر مقدار انحراف کلاک قابل تحمل برای مدار ۵۵ ps است.

الف- به false path در یک مدار، چه چیزی گفته می شود؟ وجود آن چرا برای تحلیل زمانی نامناسب است؟


به مسیری گفته می شود که همیشه غیرفعال است و رخ نمی دهد؛ با هر ترکیبی از ورودی ها نیز هرگز فعال نمی شود. همچنین برای تحلیل زمانی نامناسب است و باید حذف شود زیرا ممکن است مثلاً در محاسبه ی minimum clock period ماکسیمم مسیر یک مسیری باشد که هرگز رخ نمی دهد و این باعث مشکل در محاسبات می شود. یا مثلاً ممکن است تشخیص دهیم که hold violation داریم در حالی که نداریم و با عدم حذف این مسیر، این مسیر را در محاسبه حساب کردیم و به مشکل خوردیم؛ پس باید برای تحلیل زمانی آن را حذف کنیم.

ب- بله در مدار روبرو نیز false path وجود دارد

دو مسیر زرد و قرمز مسیرهای false path هستند که باید از مدار حذف شوند برای تحلیل زمانی

چون اگر d فعال باشد، h برابر با g می شود و o نیز برابر با i؛ پس hj را طی نمی کنیم در مسیر

j برابر با d می شود و d نیز برابر با d



الف- مشخصات مدار بدين شكل است:

$$t_{clk-q}$$
 = 50ps, t_{setup} = 25ps, t_{hold} = 25ps

اگر فرض کنیم هیچ انحراف کلاکی (clock skew) نداریم، در این صورت کمترین دوره تناوب ممکن برای کلاک مدار چیست؟

مسیر با بیشترین تاخیر را محاسبه می کنیم:

FF to FF:

FF1 -> CL1 -> FF2: 50 + 500 + 25 = 575

FF2 -> CL2 -> FF1: 50 + 250 + 25 = 325

FF2 -> CL3 -> FF3: 50 + 300 + 25 = 375

FF3 -> CL2 -> FF1: 50 + 250 + 25 = 325

⇒ Minimum clock period = 575 ps

ب- در صورتی که دوره کلاک برابر با حداقلِ بدستآمده در قسمت الف باشد، آیا با hold time violation روبرو میشویم؟

اگر flip-flopها رو از راست به چپ، FF1 و FF3 و FF3 بنامیم، داریم:

 $\label{eq:min_total_def} \mbox{Min } t_{\mbox{\scriptsize pd}} \, + \, t_{\mbox{\scriptsize clk-to-q}} \, \geq t_{\mbox{\scriptsize nd} \, +} \, \mbox{Max } t_{\mbox{\scriptsize pd} \, (\mbox{\scriptsize clk})}$

FF1 to FF2: $75 + 50 \ge 25 + 0$

FF2 to FF3: $75 + 50 \ge 25 + 0$

FF3 to FF1: $25 + 50 \ge 25 + 0$

FF2 to FF1: $25 + 50 \ge 25 + 0$

در نتیجه هیچ hold violationای نداریم!

پ- حالا فرض می کنیم clk1 و clk2 نسبت به هم به مقدار ۶۰ پیکوثانیه انحراف دارند. حداکثر فرکانس کاری مدار رو در این صورت بدست می آوریم و در صورتی که فرکانس کلاک برابر مقدار بیشینه به دست آمده باشد، بدست می آوریم که آیا مدار دچار hold time violations می شود یا نه؟

$$t_{\text{nd}} + t_{\text{pd}} (clk) \le t_{clk\text{-to-q}} + t_{comp}$$

پس اگر FF2 -> CL2 -> FF1 را در نظر بگیریم، و کلاک ۱ و ۲ نسبت به هم به مقدار ۶۰ پیکوثانیه انحراف داشته باشند، (اولی منهای دومی برابر با ۶۰ پیکوثانیه)، hold time violations خواهیم داشت.

اما اگر دومی منهای اولی برابر با ۶۰ پیکوثانیه شود، داریم:

درست! FF2 -> CL2 -> FF1: 25 - 60 ≤ 50 + 25 درست!

درست! FF1 -> CL1 -> FF2: 25 + 60 ≤ 50 + 75 درست!

پس در این صورت hold time violations نخواهیم داشت.

حالا به بررسی max freqها میپردازیم:

در حالت اول ($t_{clk1} - t_{clk2} = 60$)، مسیر اول ماکسیمم مقدار را داشت و ماکسیمم مقدار ممکن ($t_{clk1} - t_{clk2} = 60$) نیز به آن اضافه شده است پس همچنان ماکسیمم مقدار ممکن باقی می ماند:

 $50 + 500 + 25 + 60 \le t_{clk}$

 $50 + 250 + 25 + 60 \le t_{clk}$

Minimum clock period = 635

max freq = 1.57 GHz

در حالت اول ($t_{clk2} - t_{clk1} = 60$)، داریم:

 $50 + 500 + 25 - 60 \le t_{clk}$

 $50 + 250 + 25 + 60 \le t_{clk}$

 $50 + 250 + 25 - 0 \le t_{clk}$

 $50 + 300 + 25 + 60 \le t_{clk}$

Minimum clock period = 515

max freq = 1.94 GHz