سوال ۲)

حداقل و حداکثر تاخیر انتشار منطق های ترکیبی در آن نشان داده شده است و ویژگی flip-flopها نیز مشخص است.

 $t_{clk-q} = 50ps$

 $t_{\text{setup}} = 25ps$

 $t_{hold} = 25ps$

الف- بیشترین فرکانس کاری بدون ایجاد مشکل برای این کلاک مدار را میخواهیم بدست آوریم.

روابط را مىنويسىم:

FF to FF:

FF1 -> CL1 -> FF2 50 + 300 + 25 = 375

FF2 -> CL2 -> FF3 50 + 275 + 25 = 350

FF to output:

FF3: 50

Input to Flop:

FF1: 25

 \Rightarrow Max of (375, 50, 25) = 375

⇒ Max Freq = 1/375 = 2.67 GHz

ب_

 $T_{nd}\!\leq T_{clk\text{-to-q}}+T_{comp}$

 $FF2 \Rightarrow 25 \le 50 + 50$

این بخش مشکلی ندارد.

 $FF3 => 25 \le 50 + 25$

این بخش نیز مشکلی ندارد، پس hold violation نداریم اصلاً.