طراحی سیستمهای دیجیتال

دانشكده كامپيوتر

مدرس: دکتر بیات سرمدی

## توضيحات مهم

- برای سوالات تشریحی یک فایل pdf بارگذاری نمایید.
- برای سوالات برنامهنویسی فقط یک فایل zip بارگذاری نمایید. توجه داشته باشید که فایلهای فشرده ی tar.gz و یا 7zip قابل قبول نیستند.
  - در فایلهای مربوط به یک سوال، دو ماژول با نام یکسان تعریف نکنید.
    - نام ماژولها و پورتها را دقیقا مانند صورت سوال تعریف کنید.
  - در تعریف ماژولها غیر از مواردی که صراحتا ذکر شدهاست از تاخیر استفاده نکنید.
    - ابهامات را در کوئرا مطرح نمایید.

تمرين ١ \_\_\_\_\_

۱ – در صورت اجرای دستورات روبرو چه مقادیری نمایش داده می شود؟ دلیل هر یک را کاملا توضیح دهید.

```
module q1;

reg [4:0] a;
reg [3:0] b;
reg [0:5] c;
reg [3:0] d;
integer i = 16'h4a6c;

initial
begin
    a = 4'bx;
    b = 4'bz;
    c = 4'b1;
    d = i[8-:6];
    $display("%b %b %b, a, b, c, d);
end
```

endmodule

۲- کد وریلاگ روبرو دارای خطا است. با ذکر خطا(ها) و شماره خط آن(ها)، آن را به یک کد بیغلط تبدیل کنید. (ذکر کد صحیح به عنوان خطا نمره منفی دارد)

```
module q2(q, a, input [N-1:0] b, lda, ldb, clk);
   parameter N = 2;

   input [N-1:0] a
   input lda, ldb, clk;
   output [N-1:0] q;
   wire out_one;
   wire out_two;

   xor (out_one, a[N-1], ldb);
   and (b[0], lda, out_two);

endmodule
```

X – ماژولی را در نظر بگیرید که ورودی سهبیتی X را گرفته و در صورتی که کوچکتر از X باشد خروجی Y را X میکند در غیر اینصورت خروجی X همواره صفر است.

الف) مداری منطقی طراحی کنید که عملکرد فوق را داشته باشد.

ب) با توجه به مدار طراحی شده خودتان در قسمت قبل ماژولی (با سرخط روبرو) در سطح گیت (Gate Level) بنویسید که عملکرد فوق را داشته باشد.

```
module less_than_three(a, y);
```

تمرین ۱

۴- جدول صحت روبرو را در نظر بگیرید.

С	В	Α	Q
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0
1			

الف) مداری منطقی بدون استفاده از گیت NOT با سایر گیتهای پایه طراحی کنید که عملکرد آن مطابق جدول صحت روبرو باشد.

ب) با توجه به مدار طراحی شده خودتان در قسمت قبل ماژولی (با سرخط روبرو) در سطح گیت (Gate Level) بنویسید که عملکرد فوق را داشته باشد. (دقت کنید همچنان مجاز به استفاده از گیت NOT نیستید)

```
module truth table (A, B, C, Q);
```

۵ – نمودار زمانی کد زیر را با شبیه سازی در Modelsim رسم کرده و گزارشی از چگونگی تغییرات و عملکرد سیگنالهای کد، همراه با تصویر شکل موج حاصل بنویسید. شکل موج باید شامل تمام سیمها و رجیسترها باشد. در صورت مشاهده Race آن را ذکر کنید و دلیل آن را توضیح دهید.

```
module test wave;
    wire out;
    reg a, b, c, d;
    wire e, f, q;
    or \#(2,3) (e, a, b);
    and \#(3,4) (f, e, c);
    nor #(3,5) (g, f, d);
    xor #(4,6) (out, e, g);
    initial
    begin
        a = 1'b1;
        c = 1'b1;
        #3 c = 1'b0;
        #2 c = 1'b1;
        #8 a = 1'b0;
        b = 1'b0;
        #6 d = 1'b0;
    end
endmodule
```

تمرين ١ \_\_\_\_\_ ۴

A- برای قطعه کد زیر مقدار C را در بلاک initial به گونه ای مقداردهی کنید که شکل موج A با شکل موج B متفاوت شود. سپس تصویر شکل موجها را به همراه توضیحات خود در فایل A درج نمایید.

```
module top;
  reg C;
  wire #5 A;
  assign #10 A = C;
  wire #10 B;
  assign #5 B = C;
  initial
  begin
end
```


endmodule

 ۷- با استفاده از کدهایی که برای half adder و full adder در اختیارتان قرار داده شده است و گیتهای پایه یک ضرب کننده بدون علامت n بیتی را با توجه به مدار داده شده طراحی کنید.

```
module unsigned_multiplier(result, a, b);
    parameter N = 4; //a and b each have N bits so the result should have 2*N bits
```


استفاده از generate block بلامانع است و استفاده از توصیف رفتاری مجاز نیست.

(شکل مربوط به ضرب کننده ۴بیتی بدون علامت است)



تمرین ۱

۸- همواره احتمال عملکرد اشتباه یک سختافزار به دلایل مختلف مثل نوسان منبع تغذیه، برخورد ذرات آلفا و ... وجود دارد. یکی از راهها برای کاهش اثرات این مشکل استفاده از سه سختافزار یکسان به جای یکی است چرا که احتمال خراب شدن دو سختافزار به طور همزمان بسیار کمتر از احتمال خراب شدن یکی از آنها است. در این حالت بین سه خروجی تولید شده از سه سختافزار یکسان، موردی انتخاب می شود که حداقل ۲ بار تکرار شده باشد و در صورتی که چنین خروجی وجود نداشته باشد خروجی و rror فعال می شود. به ماژولی با این عملکرد، voter را رای گیر گفته می شود. برای مثال اگر ما از یک واحد ضرب کننده در طراحی خود استفاده کنیم در صورت ر خداد اشکال، خروجی ما دچار اشکال می شود اما اگر از سه مدار مشابه استفاده کنیم از خروجی یکی از ضرب کننده ها دچار مشکل شد و دو ضرب کننده دیگر مقدار درست را محاسبه کردند در نهایت رأی گیر مقدار درست را انتخاب می کند (بیشترین ورودی تکرار شده از بین ورودیها) و در نهایت مقدار درست را بر روی خروجی قرار می دهد. شکل این طراحی در ادامه قرار داده شده است.



شكل ١: دياگرام مربوط به روش بالا

برای این سوال یک رأیگیر را سطح Gate طراحی کنید به این صورت که رأیگیر از بین سه ورودی ۲ بیتی بیشترین مقدار تکرار شده (Majority) را انتخاب و بر روی خروجی خود قرار دهد. ماژول خود را مشابه مثال زیر نامگذاری کنید. این رأیگیر دارای یک سیگنال error نیز هست تا در صورت مشاهده سه مقدار متفاوت آن را یک کند.

```
module voter (in1,in2,in3,out,error);
   input [1:0] in1,in2,in3;
   output [1:0] out;
   output error;
endmodule
```