```
module q1;
                                                                  شماره دانشجویی: ۹۹۱۰۲۲۰۷
    reg [4:0] a;
                                                                           نام: ايمان محمدي
    reg [3:0] b;
    reg [0:5] c;
    reg [3:0] d;
    integer i = 16'h4a6c;
    initial
                                                                                   سوال ۱)
    begin
        a = 4'bx;
        b = 4'bz;
        c = 4'b1;
        d = i[8-:6];
        $display("%b %b %b %b, a, b, c, d);
    end
```

endmodule

خروجی کد به صورت

0xxxx zzzz 000001 1101

خواهد بود. حالا دلیل هر کدام را توضیح میدهیم.

در ابتدا در کد مشخص کردیم که ۵ ، a بیت دارد؛ ۴ ، b بیت دارد؛ ۶ ، c بیت دارد و ۴ ، d بیت دارد.

الف) یک عدد ۴ بیتی در a ریخته شده است و وقتی عدد یک بیتی x در چهار بیت اکستند شود، چون MSB آن x است، x میشود و هر ۴ بیت آن x خواهد بود. در نتیجه در این رجیستر x بیت، بیت پنجم x خواهد ماند و در نهایت x به شکل x نمایش داده میشود. این اتفاق در تابع x و با فراخوانی x توسط x و بیت یک فاصله چاپ میشود.

ب) یک عدد ۴ بیتی در b ریخته شده است و وقتی عدد یک بیتی z در چهار بیت اکستند شود، چون z است، z است، z حواهد و هر ۴ بیت آن z خواهد بود. در نتیجه در این رجیستر ۴ بیتی، هر ۴ بیت، z خواهند شد و در نهایت z به شکل z نمایش داده می شود. این اتفاق در تابع z و با فراخوانی z توسط z می افتد و سپس یک فاصله چاپ می شود.

ج) یک عدد ۴ بیتی (همان ۱) در c ریخته شده است و وقتی عدد یک در چهار بیت اکستند شود، چون MSB آن ۱ است، zero-extend می شود و به شکل 0001 نمایش داده می شود. در نتیجه در این رجیستر ۶ بیتی، عدد به شکل 000001 خواهد شد و در نهایت c به شکل 000001 نمایش داده می شود. این اتفاق در تابع display و با فراخوانی c توسط d می افتد و سپس یک فاصله چاپ می شود.

```
module q2(q, a, input [N-1:0] b, lda, ldb, clk);
    parameter N = 2;

input [N-1:0] a
    input lda, ldb, clk;
    output [N-1:0] q;
    wire out_one;
    wire out_two;

xor (out_one, a[N-1], ldb);
    and (b[0], lda, out_two);

endmodule
```

کد، مشکلاتی منطقی و همچنین مشکلاتی که برای کامپایل مشکل ایجاد میکنند، دارد.

به همهی آنها این زیر اشاره میشود.

الف) در خط اول، b اول، b انتجاد آلف input [N-1 : 0] المشكل كامپایل ایجاد می كند زیرا b پارامتری ست كه در ماژول تعریف شده است و مقدارش آنجا مشخص می شود و در خط اول، این پارامتر تعریف نشده است و در نتیجه برای حل این مشكل كامپایل، b input [N-1 : 0] باید به داخل ماژول برده شود و در خط b می تواند قرار گیرد.

ب) هر خط کد باید با سمی کالم (;) به اتمام برسد تا نشان دهنده ی تمام شدن دستور خوانده شده در آن خط باشد؛ در خط \* پس از \* \* \* (input \* \* \* \* \* پس از \* \* \* \* \* \* \* \* افتاده با قرارگیری این semicolon در پایان این خط، این مشکل کامپایلی هم حل می شود.

ج) درست است که تعریف پورتهای ماژول، یا همه در خود ماژول صورت گیرد و یا وقتی که خود ماژول تعریف می شود و این جا، در خط اول.

اما در این کد، مشابه ارور الف، b نباید در خط اول تعریف شود و درست است که در خود ماژول و مانند a و a تعریف شود. همچنین به خاطر قرارگیری عبارت input در خط اول، Idb ،Ida و ldb نیز a به عنوان input خوانده می شوند و عملاً همه ی آنها در خط اول و نیز در خود ماژول تعریف شدهاند و این هم مشکل کامپایلری ایجاد می کند پس درست است که a a a a input a جایگزین شود در خط اول و این عبارت در خود ماژول قرار گیرد.

(این قسمت رو به خاطر گفته ی تی ای درس در کوئرا مینویسم): این  $\pi$  مشکل اگر حل شوند، مشکل کامپایلری حل می شود ولی بهتر است در خط آخر نیز ترتیب پورتهای داده شده به  $\pi$  and به شکل and (out\_two, lda, b[0]) شود تا خروجی در out\_two نوشته بود.

شماره دانشجویی: ۹۹۱۰۲۲۰۷

نام: ایمان محمدی


۳ – ماژولی را در نظر بگیرید که ورودی سهبیتی A را گرفته و در صورتی که کوچکتر از ۳ باشد خروجی y را ۱ میکند در غیر این صورت خروجی y همواره صفر است.

الف) مداری منطقی طراحی کنید که عملکرد فوق را داشته باشد.

ب) با توجه به مدار طراحی شده خودتان در قسمت قبل ماژولی (با سرخط روبرو) در سطح گیت (Gate Level) بنویسید که عملکرد فوق را داشته باشد.

module less than three (a, y);

## سوال ۳) مدار طراحی شده:




## ماژول نوشته شده:

```
module less_than_three(a, y);
input [2:0] a;
output y;
wire b;
wire c;
and (b, a[0], a[1]);
or (c, b, a[2]);
not (y, c);
endmodule
```

شماره دانشجویی: ۹۹۱۰۲۲۰۷

نام: ایمان محمدی

۴- جدول صحت روبرو را در نظر بگیرید.




الف) مداری منطقی بدون استفاده از گیت NOT با سایر گیتهای پایه طراحی کنید که عملکرد آن مطابق جدول صحت روبرو باشد.


ب) با توجه به مدار طراحی شده خودتان در قسمت قبل ماژولی (با سرخط روبرو) در سطح گیت (Gate Level) بنویسید که عملکرد فوق را داشته باشد. (دقت کنید همچنان مجاز به استفاده از گیت NOT نیستید)

module truth table (A, B, C, Q);

سوال ۴) میدانیم برای not کردن، می توانیم مقدار مدنظرمان را با عدد ۱، nand کنیم و یا با ۰، nor کنیم.

Q = A' B' C = (A nor 0) (B nor 0) C = (A nand 1) (B nand 1) C





```
module truth_table(A, B, C, Q);
input A,B,C;
output Q;
wire A_not, B_not;
nand (A_not, A, 1);
nand (B_not, B, 1);
and (Q, A_not, B_not, C);
endmodule
```

```
module truth_table(A, B, C, Q);
input A,B,C;
output Q;
wire A_not, B_not;
nor (A_not, A, 0);
nor (B_not, B, 0);
and (Q, A_not, B_not, C);
endmodule
```