تمرین اختیاری ۱ نیمسال اول ۱۴۰۲_۱۴۰۳

سوال ١

تبديل هر FSM دلخواهي به كد Verilog يا VHDL كه قابل سنتز باشد.

جواب سوال ١

نحوهى كاركرد قفل ديجيتالي

ورودىها:

- clk: سیگنال ساعت
- rst: سیگنال ریست
- inp: سیگنال ورودی (۱ یا ۱)

خروجی:

• unlocked: این خروجی زمانی که رمز صحیح وارد شود به '۱' تنظیم می شود.

وضعيتها:

- IDLE: وضعیت اولیه یا زمانی که رمز نادرستی وارد شده باشد.
 - FIRST_BIT: اولين بيت صحيح وارد شده است.
 - SECOND_BIT: دو بیت اول صحیح وارد شده است.
 - UNLOCKED: وضعيت قفل باز است.

توضيحات قفل ديجيتالي


قفل دیجیتالی با استفاده از یک FSM طراحی شده است که رمز "۱۰۱" را برای باز کردن قفل میپذیرد. این قفل میتواند در موارد زیر مورد استفاده قرار گیرد:

- واحدهای ذخیرهسازی اطلاعات: مانند یک فلش مموری یا یک هارد دیسک خارجی که نیاز به یک مکانیزم امنیتی ساده برای محافظت از دادهها دارند.
 - دستگاههای امنیتی: مانند یک قفل درب الکترونیکی که با ورود یک رمز ساده باز و بسته میشود.
- تجهیزات الکترونیکی: مانند یک گجت یا یک دستگاه خاص که باید با ورود یک رمز خاص فعال یا غیرفعال شود.
- آموزش و آزمون: به عنوان یک مثال ساده برای آموزش مفاهیم مرتبط با هاFSM و طراحی مدارات دیجیتال.

به طور کلی، این قفل دیجیتال میتواند در هر جایی که نیاز به یک مکانیزم امنیتی ساده و الکترونیکی وجود داشته باشد، مورد استفاده قرار گیرد.

شكل FSM براى يك قفل ديجيتالي

در ابتدا، به دایرکتوری مورد نظر برای فعالسازی TrueTime در متلب مراجعه کردیم با این دستور:



کد JSON همان

```
{
         "states": ["IDLE", "FIRST_BIT", "SECOND_BIT", "UNLOCKED"],
         "inputs": ["clk", "rst", "inp"],
         "output": "unlocked",
         "transitions": {
              "IDLE": {
                  "1": "FIRST BIT",
                  "0": "IDLE",
                  "rst": "IDLE"
10
              },
11
              "FIRST BIT": {
                  "0": "SECOND BIT",
12
                  "1": "IDLE",
13
                  "rst": "IDLE"
14
15
              "SECOND_BIT": {
                  "1": "UNLOCKED",
17
                  "0": "IDLE",
18
                  "rst": "IDLE"
19
             },
20
              "UNLOCKED": {
21
                  "rst": "IDLE"
22
23
          },
         "initial state": "IDLE",
25
         "final state": "UNLOCKED"
26
27
```

- در وضعیت FIRST BIT اگر ۱p=1 باشد به میگردیم.
- از وضعیت UNLOCKED فقط با ۱t=t به IDLE بر می گردیم.

```
module digital_lock(
     input clk, rst, inp,
     output reg unlocked
typedef enum {
    IDLE, FIRST_BIT, SECOND_BIT, UNLOCKED
 } state_t;
reg [1:0] current_state, next_state;
always @(posedge clk or posedge rst) {
    if (rst) current_state <= IDLE;</pre>
    else current_state <= next_state;</pre>
 always @(current_state, inp) begin
     case(current_state)
         IDLE: begin
             if (inp == 1'b1) next_state = FIRST_BIT;
             else next_state = IDLE;
             unlocked = 1'b0;
         end
         FIRST_BIT: begin
             if (inp == 1'b0) next_state = SECOND_BIT;
             else next_state = IDLE;
             unlocked = 1'b0;
         end
         SECOND_BIT: begin
             if (inp == 1'b1) next_state = UNLOCKED;
             else next_state = IDLE;
             unlocked = 1'b0;
         end
         UNLOCKED: begin
             next_state = UNLOCKED;
             unlocked = 1'b1;
         end
endmodule
```

توضیح کد وریلاگ

ماژول:

digital lock: این ماژول سه ورودی و یک خروجی دارد.

ورودىها:

الف) clk: سيكنال ساعت

ب) rst: سیگنال ریست

ج) inp: سیگنال ورودی که میتواند ۰ یا ۱ باشد

خروجي:

الف) unlocked: وضعيت قفل. وقتى قفل باز است، اين خروجي ١ است.

تعريفها:

- enum چهار وضعیت مختلف FSM را تعریف میکند:
 UNLOCKED. و SECOND BIT ، FIRST BIT ، IDLE
- current_state و current: این دو متغیر وضعیت فعلی و وضعیت بعدی FSM را نگه می دارند.

یادهسازی: FSM

- الف) در هر لبه مثبت current_state ، clk به ext_state به next_state تغییر میکند، مگر زمانی که rst فعال باشد که current_state باز می گردد.
 - ب) بر اساس وضعیت فعلی و ورودی، وضعیت بعدی و خروجی تعیین میشوند.

کد پایتون Generator کد وریلاگ از هر کد json یک

```
typedef enum {{{', '.join(fsm.states)}}} state_t;

reg [{num_bits - 1}:0] current_state, next_state;

always @(posedge clk or posedge rst) {{
    if (rst) current_state <= {fsm.initial_state};
    else current_state <= next_state;

}

always @(current_state, inp) begin

{fsm.output} = 1'b0; // Default value for {fsm.output}

case(current_state)***

for state in fsm.states:
    verilog_code += f***
    {state}: begin***

for inp_val in fsm.inputs:
    next_state = fsm.transitions[state].get(inp_val, fsm.initial_state)
    condition = f*inp == 1'b{inp_val}* if inp_val in ['0', '1'] else inp_val

verilog_code += f***

if ((condition)) {{
    next_state = fsm.final_state:
    verilog_code += f***
    if next_state = fsm.final_state:
    verilog_code += f***

    if sm.output = 1'b1;***

yerilog_code += f***

| else ****
| else ****

verilog_code += f***

next_state = (fsm.initial_state);

end***

verilog_code += f***

next_state = (fsm.initial_state);

end**

verilog_code += f***

next_state = (fsm.initial_state);

end**

verilog_code += f***

next_state = (fsm.initial_state);

end**

verilog_code += f***

next_state = (fsm.initial_state);

next_state = (fsm.initial_
```

```
60 endmodule
61 """
62 return verilog_code
63
64 v if __name__ == "__main__":
65 v with open("fsm.json", 'r') as file:
66 fsm_data = json.load(file)
67 fsm = FSM(**fsm_data)
68 v for state in fsm.states:
69 fsm.transitions[state].pop('rst', None)
70 verilog_code = generate_verilog_from_fsm(fsm)
71 v with open('FSM.v', 'w') as output:
72 output.write(verilog_code)
```

کد پایتون Generator توضیح کد وریلاگ از هر کد json یک

کد معرفی شده، یک ماشین حالت محدود FSM _ Machine State (Finite را از یک فایل JSON میخواند و بر اساس آن یک ماژول Verilog ایجاد میکند.

کلاس FSM

این کلاس یک ماشین حالت محدود را نمایان میکند. ویژگیهای اصلی آن شامل : حالتها (states) ، ورودیها (initial_state) ، خروجی (transitions) ، گذارها (transitions) ، حالت اولیه (final_state) و حالت نهایی (final_state) است.

generate verilog from fsm تابع

این تابع بر اساس یک شئ از نوع FSM یک ماژول Verilog ایجاد میکند.

قسمت اجرايي

در این بخش، فایل JSON مربوط به FSM خوانده می شود، و با استفاده از تابع بالا یک ماژول Verilog ایجاد و در یک فایل با نام *FSM.v* ذخیره می شود.

استفاده از این کد پایتون

آن فایل json اولیه که مربوط به FSM قفل الکترونیک بود را به عنوان ورودی به این کد میدهیم و خروجی، کد وریلاگیست که میخواهیم.