

سوال ۱

تبدیل هر FSM دلخواهی به کد Verilog یا VHDL که قابل سنتز باشد.

جواب سوال ۱

نحوه‌ی کارکرد قفل دیجیتالی

ورودی‌ها:

- clk: سیگنال ساعت
- rst: سیگنال ریست
- inp: سیگنال ورودی (۰ یا ۱)

خروجی:

- unlocked: این خروجی زمانی که رمز صحیح وارد شود به '۱' تنظیم می‌شود.

وضعیت‌ها:

- IDLE: وضعیت اولیه یا زمانی که رمز نادرستی وارد شده باشد.
- FIRST_BIT: اولین بیت صحیح وارد شده است.
- SECOND_BIT: دو بیت اول صحیح وارد شده است.
- UNLOCKED: وضعیت قفل باز است.

توضیحات قفل دیجیتالی


قفل دیجیتالی با استفاده از یک FSM طراحی شده است که رمز "۱۰۱" را برای باز کردن قفل می‌پذیرد. این قفل می‌تواند در موارد زیر مورد استفاده قرار گیرد:

- **واحدهای ذخیره‌سازی اطلاعات:** مانند یک فلش مموری یا یک هارد دیسک خارجی که نیاز به یک مکانیزم امنیتی ساده برای محافظت از داده‌ها دارند.
- **دستگاه‌های امنیتی:** مانند یک قفل درب الکترونیکی که با ورود یک رمز ساده باز و بسته می‌شود.
- **تجهیزات الکترونیکی:** مانند یک گجت یا یک دستگاه خاص که باید با ورود یک رمز خاص فعال یا غیرفعال شود.
- **آموزش و آزمون:** به عنوان یک مثال ساده برای آموزش مفاهیم مرتبط با FSM و طراحی مدارات دیجیتال.

به طور کلی، این قفل دیجیتال می‌تواند در هر جایی که نیاز به یک مکانیزم امنیتی ساده و الکترونیکی وجود داشته باشد، مورد استفاده قرار گیرد.

شکل FSM برای یک قفل دیجیتالی

در ابتدا، به دایرکتوری مورد نظر برای فعال‌سازی TrueTime در متلب مراجعه کردیم با این دستور:



کد JSON همان FSM

```
1  {
2    "states": ["IDLE", "FIRST_BIT", "SECOND_BIT", "UNLOCKED"],
3    "inputs": ["clk", "rst", "inp"],
4    "output": "unlocked",
5    "transitions": {
6      "IDLE": {
7        "1": "FIRST_BIT",
8        "0": "IDLE",
9        "rst": "IDLE"
10     },
11     "FIRST_BIT": {
12       "0": "SECOND_BIT",
13       "1": "IDLE",
14       "rst": "IDLE"
15     },
16     "SECOND_BIT": {
17       "1": "UNLOCKED",
18       "0": "IDLE",
19       "rst": "IDLE"
20     },
21     "UNLOCKED": {
22       "rst": "IDLE"
23     }
24   },
25   "initial_state": "IDLE",
26   "final_state": "UNLOCKED"
27 }
```

- در وضعیت FIRST_BIT اگر $inp = 1$ باشد به IDLE بر می‌گردیم.
- از وضعیت UNLOCKED فقط با $rst = 1$ به IDLE بر می‌گردیم.

کد وریلاگ

```
1  module digital_lock(  
2      input clk, rst, inp,  
3      output reg unlocked  
4  );  
5  
6  typedef enum {  
7      IDLE, FIRST_BIT, SECOND_BIT, UNLOCKED  
8  } state_t;  
9  
10 reg [1:0] current_state, next_state;  
11  
12 always @(posedge clk or posedge rst) {  
13     if (rst) current_state <= IDLE;  
14     else current_state <= next_state;  
15 }  
16  
17 always @(current_state, inp) begin  
18     case(current_state)  
19         IDLE: begin  
20             if (inp == 1'b1) next_state = FIRST_BIT;  
21             else next_state = IDLE;  
22             unlocked = 1'b0;  
23         end  
24  
25         FIRST_BIT: begin  
26             if (inp == 1'b0) next_state = SECOND_BIT;  
27             else next_state = IDLE;  
28             unlocked = 1'b0;  
29         end  
30  
31         SECOND_BIT: begin  
32             if (inp == 1'b1) next_state = UNLOCKED;  
33             else next_state = IDLE;  
34             unlocked = 1'b0;  
35         end  
36  
37         UNLOCKED: begin  
38             next_state = UNLOCKED;  
39             unlocked = 1'b1;  
40         end  
41     endcase  
42 end  
43  
44 endmodule
```

توضیح کد وریلاگ

ماژول:

digital_lock: این ماژول سه ورودی و یک خروجی دارد.

ورودی‌ها:

الف) **clk**: سیگنال ساعت

ب) **rst**: سیگنال ریست

ج) **inp**: سیگنال ورودی که می‌تواند ۰ یا ۱ باشد

خروجی:

الف) **unlocked**: وضعیت قفل. وقتی قفل باز است، این خروجی ۱ است.

تعریف‌ها:

• **state_t**: این enum چهار وضعیت مختلف FSM را تعریف می‌کند:

UNLOCKED, SECOND_BIT, FIRST_BIT, IDLE

• **current_state** و **next_state**: این دو متغیر وضعیت فعلی و وضعیت بعدی FSM را نگه می‌دارند.

پیاده‌سازی FSM:

الف) در هر لبه مثبت **clk**، **current_state** به **next_state** تغییر می‌کند، مگر زمانی که **rst** فعال باشد که **current_state** به IDLE باز می‌گردد.

ب) بر اساس وضعیت فعلی و ورودی، وضعیت بعدی و خروجی تعیین می‌شوند.

کد پایتون Generator کد وریداگ از هر کد json یک FSM

```
1 import json
2
3 class FSM:
4     Codeium: Refactor | Explain | Generate Docstring
5     def __init__(self, states, inputs, output, transitions, initial_state, final_state):
6         self.states = states
7         self.inputs = inputs
8         self.output = output
9         self.transitions = transitions
10        self.initial_state = initial_state
11        self.final_state = final_state
12
13    Codeium: Refactor | Explain | Generate Docstring
14    def generate_verilog_from_fsm(fsm: FSM):
15        num_bits = len(bin(len(fsm.states) - 1))
16
17        verilog_code = f"""
18        module digital_lock(
19            input clk,
20            input rst,
21            input inp,
22            output reg {fsm.output}
23        );
```

```
23 typedef enum {{{', '.join(fsm.states)}}} state_t;
24
25 reg [{num_bits - 1}:0] current_state, next_state;
26
27 always @(posedge clk or posedge rst) begin
28     if (rst) current_state <= {fsm.initial_state};
29     else current_state <= next_state;
30 end
31
32 always @(current_state, inp) begin
33     {fsm.output} = 1'b0; // Default value for {fsm.output}
34     case(current_state)"""
35
36     for state in fsm.states:
37         verilog_code += f"""
38         {state}: begin"""
39
40         for inp_val in fsm.inputs:
41             next_state = fsm.transitions[state].get(inp_val, fsm.initial_state)
42             condition = f"inp == 1'b{inp_val}" if inp_val in ['0', '1'] else inp_val
43             verilog_code += f"""
44             if ({condition}) {{
45                 next_state = {next_state};"""
46             if next_state == fsm.final_state:
47                 verilog_code += f"""
48                 {fsm.output} = 1'b1;"""
49             verilog_code += f"""
50             } else """
51         verilog_code = verilog_code.rstrip(" else ")
52         verilog_code += f"""
53         next_state = {fsm.initial_state};
54         end"""
55
56     verilog_code += f"""
57     endcase
58 end
```

```
60 endmodule
61 """
62 return verilog_code
63
64 if __name__ == "__main__":
65     with open("fsm.json", 'r') as file:
66         fsm_data = json.load(file)
67         fsm = FSM(**fsm_data)
68         for state in fsm.states:
69             fsm.transitions[state].pop('rst', None)
70         verilog_code = generate_verilog_from_fsm(fsm)
71         with open('FSM.v', 'w') as output:
72             output.write(verilog_code)
```

کد پایتون Generator توضیح کد وریلاگ از هر کد json یک FSM

کد معرفی شده، یک ماشین حالت محدود (Finite Machine State – FSM) را از یک فایل *JSON* می‌خواند و بر اساس آن یک ماژول *Verilog* ایجاد می‌کند.

کلاس FSM

این کلاس یک ماشین حالت محدود را نمایان می‌کند. ویژگی‌های اصلی آن شامل : حالت‌ها (states) ، ورودی‌ها (inputs) ، خروجی (output) ، گذارها (transitions) ، حالت اولیه (initial_state) و حالت نهایی (final_state) است.

تابع generate_verilog_from_fsm

این تابع بر اساس یک شیء از نوع FSM یک ماژول *Verilog* ایجاد می‌کند.

قسمت اجرایی

در این بخش، فایل *JSON* مربوط به FSM خوانده می‌شود، و با استفاده از تابع بالا یک ماژول *Verilog* ایجاد و در یک فایل با نام *FSM.v* ذخیره می‌شود.

استفاده از این کد پایتون

آن فایل json اولیه که مربوط به FSM قفل الکترونیک بود را به عنوان ورودی به این کد می‌دهیم و خروجی، کد وریلاگی ست که می‌خواهیم.