فاز ۴ پروژه معماری کامپیوتر


توضيحات فاز:

در این فاز ما امکان کار با اعداد اعشاری استاندارد IEEE-754 را به پردازندهای که ساختیم، دادیم. این کمک پردازنده قادر به انجام دستورات جمع، تفریق، مقایسه، معکوس و گرد کردن (به نزدیک ترین عدد صحیح) روی اعداد ممیز شناور با دقت ساده براساس استاندارد IEEE-754 میباشد. این کار را با ALU_floating_point و یک رجیستر فایل مخصوص اعداد اعشاری انجام دادیم. برای هر یک از دستورات اعداد اعشاری opcodeهای جدیدی تعریف شده است که در ادامه لیست آنها آمده است. همچنین ALU با سیگنالهای خروجی Divide by Zero, qNaN, sNaN, Underflow, Overflow طراحی شده است.

اعضای تیم:

- ۱- محمد مشتاقی فر
 - ۲- بهزاد نبوی
 - ٣- مهدى عليزاده
 - ۴- ایمان محمدی
- ما در فاز ۳ این پروژه، پایپلاین ۵ مرحلهای پیادهسازی کردیم که در پردازندههای میپس متداول میباشد.
 - در فاز 4 ، سیگنالهای کنترلی بخش محاسباتی رو به صورت R تایپ قرار دادیم.
 - در این فاز سیگنالهایی اضافه شدند که در استیج EX به بعد هندل شدهاند.
 - دستورات کمک پردازنده نیز تحت خط لوله پیادهسازی شدند.
 - یک instance از رجیستر فایل برای اعداد اعشاری و یکی برای اعداد صحیح می گیریم.

معماری نهایی کد ما نیز از این شکل الهام گرفته است:



تقسیم ما به این شکل بود که ۵ تا stage انتخاب کردیم که همان طور که از شکل بالا مشخص است به ترتیب:


- IF .
- ۲. dI
- EX .۳
- MEM .
 - wB .۵

بودند و برای وصل کردن آنها به همدیگر از بافرهایی استفاده کردیم در کد به ترتیب به نامهای:


- buffer_IF-ID .\
- buffer_ID-EX .Y
- buffer_EX-MEM . "
- buffer_MEM-WB . *

اما این جا در فاز ۴ برای استفاده از رجیستر فایل های عادی و عدد اعشاری، از این معماری سمت راست این عکس استفاده کر دیم و با اضافه کردن مولتی پلکسرهایی به کد و نیز Move to CPR برای :

(b) Coprocessor with own ALU(s) and Registers



A custom ALU operation implemented in two similar ways: as a custom instruction or as a coprocessor.




A custom function implemented as a peripheral IP block, with optional DMA (bus master) capability.

در ALU_floating_point، نیز با این معماریهای زیر، فرآیند جمع، تفریق، ضرب، تقسیم، مقایسه، معکوس و گرد کردن (به نزدیکترین عدد صحیح) روی اعداد ممیز شناور با دقت ساده براساس استاندارد FEE-754 هندل میشود.


Floating-point Arithmetic

Floating-Point Multiplication: $AR \leftarrow (QR) \times (BR)$



Floating-point Arithmetic

Floating-Point Division: QR ← (AR) / (BR)




Floating-point Arithmetic

Consider the following hardware used to describe different arithmetic operations on floating-point numbers.

Each floating-point number has 2 parts:

- Mantissa (sign-magnitude representation) and
- Exponent (excess-2e-1 biased exponent).



Floating-point Arithmetic

Floating-Point Addition/Subtraction: AR ← (AR) ± (BR)

