ALU 实验

吴育昕 刘啸宇 宋方睿

目录

1	实验目的	1
2	实验工具及环境	1
3	实验原理	2
4	模块设计	2
5	实验过程	3
6	经验及总结	3
7	思考题	4
8	实验代码	4

1 实验目的

- 1. 熟悉硬件描述语言及开发环境,了解硬件系统开发的基本过程
- 2. 掌握 ALU 基本设计方法和简单运算器的数据传送通路
- 3. 验证 ALU 的功能

2 实验工具及环境

操作系统 Windows XP (虚拟机)

软件 Xilinx ISE 14.6

语言 Verilog

3 实验原理

本实验内容是根据算术逻辑运算单元的功能表,通过状态机状态的变化,达到改变控制信号的组合的目的,从而实现不同的算术与逻辑运算功能,并将结果与标志位显示出来.实验中的 ALU 可以实现基本的算术运算、逻辑运算、移位运算等,功能如下表所示:

操作码	功能	描述
ADD	A+B	加法
SUB	A-B	减法
AND	A and B	与
OR	A or B	或
XOR	A xor B	异或
NOT	not A	非
SLL	A sll B	逻辑左移
SRL	A sll B	逻辑右移
SRA	A sra B	算术右移
ROL	A rol B	循环左移

4 模块设计

顶层 alu 分为三个模块:

- 1. 状态机 inputState: 接收 clk, 在读入/输出的四种状态中切换, 并向 core 和 selector 发送指令.
- 2. 计算核心 core: 当状态机状态进入计算时, 对输入数据执行计算.
- 3. 选择器 selector: 当状态机进入某个输出状态时, 选择相应的 flag 或 result 进行输出.

相关接口如alu.v所示:

```
_____ src/alu.v _
   module alu(
1
      input clk,
2
     input rst,
3
     input [15:0] data,
4
     output [15:0] display
   );
   wire [15:0] dataA, dataB;
   wire [15:0] result, flags;
   wire [3:0] op;
10
   wire doCal, showFlag;
11
12
  inputState inputStateM (
13
     clk,
14
     rst,
```

```
data.
16
17
      dataA,
      dataB,
18
19
      op,
      doCal,
20
21
      showFlag
22
    );
23
    core coreM (
24
      doCal,
25
      rst.
26
      dataA.
27
      dataB,
28
29
      op,
30
      result,
31
      flags
32
33
    selector selectorM (
34
     showFlag,
35
      result,
36
      flags,
37
      display
38
39
40
    endmodule
```

各模块详细代码见附录.

5 实验过程

首先测试发现三个人的 Linux 系统上的 Xilinx 软件都无法正常连接实验平台, 于是开始安装 Windows XP 虚拟机并安装 Xilinx, 之后开始代码调试.

代码烧入后实验机上没有任何反应, 经过分析后认为应该是 Reset 的状态不对. 通过修改代码输出 Reset 值, 发现 Reset 按下为 0, 与代码期待行为相反, 因而实验平台一直处于 Reset 状态.

之后的主要问题是不清楚平台上管脚高低位的对应顺序,因此无法观测程序行为.做了几次小实验后清楚了平台设置,再将原始代码烧入后行为便正常了.做了一些测试后均未出现问题,于是结束实验.

6 经验及总结

这次实验总体比较简单, 我们在实验前期主要复习巩固了 verilog 语法, 也熟悉了仿真软件的使用. 经过仿真, 可以尽早消灭 bug, 大大减少实验中的调试时间.

实验中在环境配置上出了些问题, 但也很快通过虚拟机得到了解决.

另外, 这次的实验, 我们将各部分功能进行了模块化设计, 锻炼了初步的模块设计能力, 希望能为今后进一步的实验有所帮助.

7 思考题

- 1. ALU 所使用的电路是组合逻辑电路还是时序逻辑电路? 组合逻辑电路
- 2. 如果给定了 A 和 B 的初值,每次运算后都把结果写入 B 中再进行下次运算,这样的一个带暂存功能的 ALU 要增加一些什么电路来实现?

8 实验代码

```
__ src/inputState.v _____
    module inputState(
1
      input clk,
2
      input rst,
3
      input [15:0] data,
4
      output reg [15:0] dataA, dataB,
5
      output reg [3:0] op,
6
      output reg doCal, showFlag
    );
8
9
    parameter SIZE = 2;
10
    parameter DATAA = 2'b00, DATAB = 2'b01, OP = 2'b10, SF = 2'b11;
11
    reg [SIZE - 1 : 0] state;
12
13
   always @ (negedge rst or posedge clk)
14
    begin : FSM_SEQ
15
16
     if (rst == 0) begin
17
        state <= #1 DATAA;</pre>
18
      end
19
      else
20
      begin
      case (state)
21
          DATAA: state <= DATAB;</pre>
22
          DATAB: state <= OP;</pre>
23
          OP: state <= SF;</pre>
24
25
          SF: state <= DATAA;</pre>
26
         endcase
27
      end
    end
28
29
    always @ (negedge rst or posedge clk)
30
    begin : OUTPUT_LOGIC
31
     if (rst == 0) begin
32
        dataA <= 0;</pre>
33
        dataB <= 0;</pre>
34
        doCal <= 0;</pre>
35
        showFlag <= 0;</pre>
36
37
      end
     else
39
    begin
```

case (state)

40

```
DATAA: dataA <= data;</pre>
41
          DATAB: dataB <= data;</pre>
42
43
           OP:
44
          begin
           op <= data[3:0];
45
           showFlag <= 0;</pre>
            doCal <= 1;</pre>
47
           end
48
           SF:
49
          begin
50
           doCal <= 0;</pre>
51
            showFlag <= 1;</pre>
52
           end
53
54
         endcase
55
56
   end
    {\tt endmodule}
                                        _____ src/core.v __
1
   module core (
2
      clk,
3
      rst,
      dataA,
 4
      dataB,
5
6
      op,
      result,
      flags
8
    );
9
10
    input clk;
11
    input rst;
12
    input dataA;
    input dataB;
    input op;
16
    output result;
17
    output flags;
18
19
    wire clk;
20
    wire rst;
21
    wire [15:0] dataA, dataB;
22
    wire [3:0] op;
23
    reg [15:0] result;
    reg [15:0] flags;
25
26
    parameter ADD = 4'b0000,
27
     SUB = 4'b0001,
28
      AND = 4'b1000,
29
      OR = 4'b1001,
30
      XOR = 4'b1010,
31
      NOT = 4'b1011,
32
33
      SLL = 4'b1100,
      SRL = 4'b1101,
```

```
SRA = 4'b0010,
35
      ROL = 4'b0011;
36
37
38
    always @ (negedge rst or posedge clk)
39
    begin : CORE
     if (rst == 0) begin
41
        result <= 0;
42
      end
43
      else
44
      begin
45
        case (op)
46
47
          ADD: result <= dataA + dataB;</pre>
48
           SUB: result <= dataA - dataB;</pre>
           OR: result <= dataA | dataB;</pre>
49
           XOR: result <= dataA ^ dataB;</pre>
50
51
          NOT:
            if (dataA == 0) begin
52
              result <= 1;
53
            end else begin
54
              result <= 0;
55
             end
56
           SLL: result <= dataA << dataB;</pre>
57
           SRL: result <= dataA >> dataB;
58
           SRA: result <= dataA >>> dataB;
59
           ROL: result <= (dataA >> dataB) | dataA << (16 - dataB);</pre>
60
61
             default: result <= op;</pre>
62
         endcase
63
      end
   end
64
65
    endmodule
66
                                    _____ src/selector.v ____
    module selector(
1
      input control,
      input [15:0] dataA, dataB,
3
      output reg [15:0] data
    );
    always @*
7
8
    begin
      case (control)
9
        0: data <= dataA;</pre>
10
        1: data <= dataB;
11
      endcase
12
    end
13
    endmodule
14
```