ALU 实验

吴育昕 刘啸宇 宋方睿

目录

1	实验工具及环境	1
2	模块设计	1
3	实验过程	2
4	经验及总结	3
5	实验代码	3

1 实验工具及环境

操作系统 Windows XP (虚拟机)

软件 Xilinx ISE 14.6

语言 Verilog

2 模块设计

顶层 alu 分为三个模块:

- 1. 状态机 inputState: 接收 clk, 在读入/输出的四种状态中切换, 并向 core 和 selector 发送指令.
- 2. 计算核心 core: 当状态机状态进入计算时, 对输入数据执行计算.
- 3. 选择器 selector: 当状态机进入某个输出状态时, 选择相应的 flag 或 result 进行输出.

相关接口如alu.v所示:

_____ src/alu.v _____

¹ module alu(

input clk,

³ input rst,

⁴ input [15:0] data,

```
output [15:0] display
    );
6
    wire [15:0] dataA, dataB;
   wire [15:0] result, flags;
10 wire [3:0] op;
    wire doCal, showFlag;
11
12
    inputState inputStateM (
13
      clk,
14
      rst,
15
      data,
16
      dataA,
17
      dataB,
18
19
      op,
20
      doCal,
21
      showFlag
    );
22
23
    core coreM (
24
      doCal,
25
      rst.
26
      dataA,
27
      dataB,
28
29
      op,
      result,
30
      flags
32
33
    selector selectorM (
34
      showFlag,
35
      result,
36
      flags,
37
     display
38
39
40
    endmodule
```

各模块详细代码见附录.

3 实验过程

首先测试发现三个人的 Linux 系统上的 Xilinx 软件都无法正常连接实验平台, 于是开始安装 Windows XP 虚拟机并安装 Xilinx, 之后开始代码调试.

代码烧入后实验机上没有任何反应, 经过分析后认为应该是 Reset 的状态不对. 通过修改代码输出 Reset 值, 发现 Reset 按下为 0, 与代码期待行为相反, 因而实验平台一直处于 Reset 状态.

之后的主要问题是不清楚平台上管脚高低位的对应顺序,因此无法观测程序行为.做了几次小实验后清楚了平台设置,再将原始代码烧入就完成了实验.

4 经验及总结

这次实验总体比较简单, 我们在实验前期主要复习巩固了 verilog 语法, 实验中在环境配置上出了些问题, 但也很快得到了解决.

另外, 这次的实验, 我们将各部分功能进行了模块化设计, 锻炼了初步的模块设计能力, 希望能为今后进一步的实验有所帮助.

5 实验代码

```
_{-} src/inputState.v _{-}
    module inputState(
       input clk,
2
      input rst,
3
      input [15:0] data,
4
      output reg [15:0] dataA, dataB,
      output reg [3:0] op,
6
      output reg doCal, showFlag
   parameter SIZE = 2;
    parameter DATAA = 2'b00, DATAB = 2'b01, OP = 2'b10, SF = 2'b11;
    reg [SIZE - 1 : 0] state;
12
13
    always @ (negedge rst or posedge clk)
14
    begin : FSM_SEQ
15
     if (rst == 0) begin
16
        state <= #1 DATAA;</pre>
17
18
19
      else
20
      begin
        case (state)
^{21}
          DATAA: state <= DATAB;</pre>
22
          DATAB: state <= OP;</pre>
23
          OP: state <= SF;</pre>
24
          SF: state <= DATAA;</pre>
25
        endcase
26
      end
27
    end
28
29
    always @ (negedge rst or posedge clk)
    begin : OUTPUT_LOGIC
32
      if (rst == 0) begin
33
         dataA <= 0;</pre>
         dataB <= 0;</pre>
34
         doCal <= 0;</pre>
35
         showFlag <= 0;</pre>
36
      end
37
      else
38
      begin
39
        case (state)
40
```

DATAA: dataA <= data;</pre>

```
DATAB: dataB <= data;</pre>
42
          OP:
43
44
          begin
           op <= data[3:0];
45
46
            showFlag <= 0;</pre>
            doCal <= 1;</pre>
47
           end
48
           SF:
49
          begin
50
           doCal <= 0;
51
             showFlag <= 1;</pre>
52
           end
53
         endcase
54
55
56
    end
    endmodule
                                           ___ src/core.v _
1 module core (
2
      clk,
3
      rst,
      dataA,
      dataB,
5
6
      op,
      result,
      flags
8
    );
9
10
    input clk;
11
    input rst;
12
    input dataA;
13
    input dataB;
    input op;
16
    output result;
17
    output flags;
18
19
   wire clk;
20
    wire rst;
21
    wire [15:0] dataA, dataB;
22
    wire [3:0] op;
23
    reg [15:0] result;
^{24}
    reg [15:0] flags;
26
    parameter ADD = 4'b0000,
27
      SUB = 4'b0001,
28
      AND = 4'b1000,
29
      OR = 4'b1001,
30
      XOR = 4'b1010,
31
      NOT = 4'b1011,
32
      SLL = 4'b1100,
33
34
      SRL = 4'b1101,
      SRA = 4'b0010,
```

```
ROL = 4'b0011;
36
37
38
    always @ (negedge rst or posedge clk)
39
    begin : CORE
40
     if (rst == 0) begin
41
        result <= 0;
42
      end
43
      else
44
      begin
45
        case (op)
46
          ADD: result <= dataA + dataB;</pre>
47
           SUB: result <= dataA - dataB;</pre>
48
49
           OR: result <= dataA | dataB;</pre>
           XOR: result <= dataA ^ dataB;</pre>
50
51
           NOT:
            if (dataA == 0) begin
52
              result <= 1;
53
             end else begin
54
              result <= 0;
55
             end
56
           SLL: result <= dataA << dataB;</pre>
57
           SRL: result <= dataA >> dataB;
58
           SRA: result <= dataA >>> dataB;
59
           ROL: result <= (dataA >> dataB) | dataA << (16 - dataB);</pre>
60
61
             default: result <= op;</pre>
62
         endcase
63
      end
64
    end
65
    endmodule
66
                                      \_\_\_ src/selector.v \_
    module selector(
      input control,
2
      input [15:0] dataA, dataB,
3
      output reg [15:0] data
4
    );
7
    always @*
    begin
     case (control)
9
       0: data <= dataA;</pre>
10
        1: data <= dataB;
11
      endcase
12
    end
13
    endmodule
```