

Министерство науки и высшего образования Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего образования «Московский государственный технический университет имени Н.Э. Баумана (национальный исследовательский

университет)» (МГТУ им. Н.Э. Баумана)

Лабораторная Работа №2 «Дешифраторы»

Студент	Шахнович Дм	литрий Сергеевич
Группа	ИУ7-42Б	
Название	предприятия НУ	К ИУ МГТУ им. Н. Э. Баумана
Студ	дент	<u>Шахнович Д.С.</u>
Оце	нка	

Цель работы: изучение принципов построения и методов синтеза дешифраторов; макетирование и экспериментальное исследование дешифраторов.

1. Исследование линейного двухвходового дешифратора с инверсными выходами:

Линейный стробируемый дешифратор на элементах И-НЕ:






Таблица истинности:

EN	A1	A2	F1	F2	F3	F4
0	X	X	1	1	1	1
1	0	0	0	1	1	1
1	0	1	1	0	1	1
1	1	0	1	1	0	1
1	1	1	1	1	1	0

Временная диаграмма дешифратора с генератором:





Logic Analyzer-XLA1



Длительность помех в данном случае: 190 нс

Дешифратор стробируемый инверсным сигналом генератора:






Как видно в данном случае помех не наблюдается, поэтому в данном случае время задержки для устранения помех — 3 нс(1 нс — задержка одного элемента не).

2. Исследование дешифраторов ИС К155ИД4 (74LS155)

Схема ИС К155ИД4 с стробирующим генератором:



lyzer-XLA1






Схема трёхвходового дешифратора:





A2

1

A3

1

A4

0

A5

1

A6

1

A7

1

A0

1

Q2

0

A1

1

Q0

0

Q1

0

0	0	1	1	1	1	1	1	0	1	1
0	1	0	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1
1	0	1	1	0	1	1	1	1	1	1
1	1	0	1	1	0	1	1	1	1	1
1	1	1	1	1	1	0	1	1	1	1

3. Исследование дешифраторов ИС КР531ИД14 (74LS139)

3-входной дешифратор на основе 74LS139:








Таблица дешифратора:

Q0	Q1	Q2	A0	A 1	A2	A3	A4	A 5	A6	A7
0	0	0	1	1	1	1	0	1	1	1
0	0	1	1	1	1	1	1	0	1	1
0	1	0	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1
1	0	1	1	0	1	1	1	1	1	1
1	1	0	1	1	0	1	1	1	1	1
1	1	1	1	1	1	0	1	1	1	1

4. Исследовать работоспособность дешифраторов ИС 533ИД7 (74LS138)







Set...

Дешифратор 5-32 на 74ls138:

0.000 s





Контрольные вопросы

1. Что называется дешифратором?

Дешифратор — комбинационный узел с n входами и N выходами, преобразующий каждый набор двоичных сигналов в активный сигнал на выходе, соответствующий этому набору.

2. Какой дешифратор называется полным (неполным)?

В дешифраторе с n входами и N выходами N <= 2**n. Дешифратор, имеющий 2**n выходов, называется полным, при меньшем числе выходов – неполным

3. Определите закон функционирования дешифратора аналитически и таблично

Функционирование дешифратора DC n – N определяется таблицей истинности:

	Входы							Выходы					
EN	A_{n-1}	A_{n-2}	A_{n-3}		A_1	A_0	F_0	F_1	F_2		F_{N-2}	F_{N-1}	
0	x	x	x		x	X	0	0	0		0	0	
1	0	0	0		0	0	1	0	0		0	0	
1	0	0	0		0	1	0	1	0		0	0	
1	0	0	0		1	0	0	0	1		0	0	
1	1	1	1		1	0	0	0	0		1	0	
1	1	1	1		0	1	0	0	0		0	1	

Аналитически описать дешифратор можно совокупностью логических ункций в СДНФ:

$$F_{0} = EN \cdot \overline{A}_{n-1} \cdot \overline{A}_{n-2} \cdot \dots \cdot \overline{A}_{i} \cdot \overline{A}_{1} \cdot \overline{A}_{0},$$

$$F_{1} = EN \cdot \overline{A}_{n-1} \cdot \overline{A}_{n-2} \cdot \dots \cdot \overline{A}_{i} \cdot \overline{A}_{1} \cdot A_{0},$$

$$F_{2} = EN \cdot \overline{A}_{n-1} \cdot \overline{A}_{n-2} \cdot \dots \cdot \overline{A}_{i} \cdot A_{1} \cdot \overline{A}_{0},$$

$$F_{N-2} = EN \cdot A_{n-1} \cdot A_{n-2} \cdot \dots \cdot A_{i} \cdot A_{1} \cdot \overline{A}_{0},$$

$$F_{N-1} = EN \cdot A_{n-1} \cdot A_{n-2} \cdot \dots \cdot A_{i} \cdot A_{1} \cdot A_{0},$$

4. Поясните основные способы построения дешифраторов.

Линейный дешифратор строится соответствии системой, В представленной собой предыдущем вопросе, И представляет 2**n** конъюнкторов или логических элементов ИЛИ-НЕ с \emph{n} -входами каждый при отсутствии стробирования и с n + 1 входами - при его наличии. Пирамидальный дешифратор строится на основе последовательной (каскадной) реализации выходных функций. На первом этапе реализуются конъюнкции двух переменных. На втором – все конъюнкции трех переменных путем умножения каждой ранее полученной конъюнкции логического переменных на переменную.. Таким образом, на каждом следующем этапе получают вдвое больше конъюнкции, чем на предыдущем. Пирамидальные дешифраторы независимо от числа их входов строятся на основе только двухвходовых конъюнкторов.

5. Что называется гонками и как устраняются ложные сигналы, вызванные гонками?

Вследствие переходных процессов и временных задержек сигналов в цепях логических элементов могут возникнуть так называемые гонки,

приводящие к появлению ложных сигналов на выходах схемы. Основным средством, позволяющим исключить гонки, является стробирование(выделение из информационного сигнала той части, которая свободна от искажений, вызываемых гонками). Стробирующий сигнал на этом входе не должен быть активным во время переходных процессов в дешифраторе.

6. Каковы способы наращивания дешифраторов по количеству входов и выходов и как они реализуются схемотехнически?

Пусть для построения сложного дешифратора DC n – N используются простые дешифраторы DC n1 – N1, причем n1 << n, следовательно и N1 << N .

- 1) Число каскадов равно = n/n1 . Если K целое число, то во всех каскадах используются полные дешифраторы DC n1 N1. Если правильная или смешанная дробь, то во входном каскаде используется неполный дешифратор DC n1 N1.
- 2) Количество простых дешифраторов DC n1-N1 в выходном каскаде равно N/N1, в предвыходном N/N12, в предпредвыходном N/N13 и т.д.; во входном каскаде N/N1. Если N/N1 правильная дробь, то это означает, что во входном каскаде используется неполный простой дешифратор.3) В выходном каскаде дешифрируются n1 младших разрядов адреса сложного дешифратора, в предвыходном следующие n1 младших разрядов адреса сложного дешифратора и т.д. Во входном каскаде дешифрируется полная или неполная группа старших разрядов адреса. Поэтому n1 младших разрядов адреса сложного дешифратора подаются параллельно на адресные входы всех дешифраторов выходного каскада, следующие n1 младших разрядов адреса на адресные входы всех дешифраторов предвыходного каскада и т.д.; группа старших разрядов адреса подается на адресные входы дешифратора.
- 4) Выходы дешифраторов предвыходного каскада соединяются с входами разрешения простых дешифраторов выходного каскада, выходы дешифраторов

предпредвыходного каскада — с входами разрешения простых дешифраторов предвыходного каскада и тд.