

# PROJET ASTRE

Modélisation et Vérification de systèmes concurrents

3 janvier 2022

Inas KACI - Aymeric PLOTON

Master SAR - Sorbonne Université

# ÉTUDE DU PROTOCOLE ET DES ACCÈS AUX DONNÉES PARTAGÉES

- La mémoire est initialisé à 0
- Le signal *req\_i* est maintenu jusqu'à une réponse **VALID** de la mémoire (cf Figure 3 page 3).

## Programme P1a (mono-processeur)


## P1a.asm

```


1      ld  R1, [0]
2      add R1, R1, 1
3      st  R1, [1]
4      ld  R2, [0]
5      add R2, R2, 1
6      st  R2, [0]

```


# Chronogramme P1a (mono-processeur) : Id R1, [0]




# Schema P1a (mono-processeur) : Id R1, [0] (cycle 0)



# Schema P1a (mono-processeur) : Id R1, [0] (cycle 1)




# Schema P1a (mono-processeur) : Id R1, [0] (cycle 2 ~ (n))







# Schema P1a (mono-processeur) : ld R1, [0] (cycle 3 $[\sim(n+1)]$ )




# Schema P1a (mono-processeur) : add R1, R1, 1 (cycle 4)




# Chronogramme P1a (mono-processeur) : st R1, [1]




# Schema P1a (mono-processeur) : st R1, [1] (cycle 0)




# Schema P1a (mono-processeur) : st R1, [1] (cycle 1)




# Schema P1a (mono-processeur) : st R1, [1] (cycle 2 ~ (n))



# Schema P1a (mono-processeur) : st R1, [1] (cycle 3 ~ (n+1))




# Schema P1a (mono-processeur) : Id R2, [0]






# Schema P1a (mono-processeur) : add R2, R2, 1



# Schema P1a (mono-processeur) : st R2, [0] (cycle 0)




# Programme P1b (mono-processeur)


## P1b.asm

```
1      ld  R1, [0]
2      ld  R2, [1]
3      add R3, R1, R2
4      st  R3, [0]
```


# Schema P1b (mono-processeur) : Id R1, [0]




# Schema P1b (mono-processeur) : Id R2, [1]



# Schema P1b (mono-processeur) : add R3, R1, R2



# Schema P1a (mono-processeur) : st R3, [0]



# Programme PXa (multi-processeur)

## P1a.asm


```
1      ld  R1, [0]
2      add R1, R1, 1
3      st  R1, [0]
4      [...]
5      [...]
```

## P2a.asm

```
1      ld  R1, [0]
2      [...]
3      [...]
4      add R2, R1, 1
5      st  R2, [1]
```



# Schema PXa (multi-processeur) : le snoop



# Programme PXb (multi-processeur)

## P1b.asm / P2b.asm

```
1          dbt: ld R1, [0]
2          cmp R1, 0
3          beq dbt
4          dec R1
5          st R1, [0]
6          <sc>
```

## P3b.asm

```
1          [... ]
2          ld R1, [1]
3          [... ]
```

# Programme PXb (multi-processeur)

## La limite du SNOOP

Si les deux processus P1b et P2b ont vue la nouvelle valeur de P3b et fait leur comparaison avant de l'écrire ils entreront tout DEUX en section critique en "même temps"

## Une solution : Uncachable ?

Même combat...


## Solution : combiner avec des instructions spécifiques

Qui garantisse l'atomicité :


- Compare And Swap (ne détecte pas la restauration d'ancienne valeur)
- Test and test-and-set
- Load-Link/Store-Conditional, ...

# MODÉLISATION DES COMPOSANTS

## Étape 1: signaux, nature des données



### Mémoire



```

MODULE memory-device(AD, DT, CTRL, VALID, ACK,b out)
VAR
  state: { idle, read wait, write wait, read ready, write ready };
  ready: boolean;
  b in mem: array 0..4 of boolean;
  cases: array 0..1 of boolean;

```

```

SPEC

```

```

-- Vivacité

```

```

-- si la mémoire est à l'état read-wait alors il aura un résultat à un moment donné

```

```

  AG (memory.state= read wait -> AF memory.state=read ready)

```

```

-- de même pour write-wait

```

```

SPEC


```

```

  AG (memory.state= write wait -> AF memory.state=write ready)

```

## Processeur





```
MODULE processor-device(AD, DT, CTRL, VALID, req, resp)
```

```
-- req is provided by the program
```

```
-- resp is provided by the cache
```

```
VAR
```

```
    state: { NO IO, WR RD, WAITING};
```


```
    req cache: array 0..3 of boolean;
```

```
-- Vivacité: le processeur finit par avoir une réponse
```

```
SPEC
```

```
    AG( processor.state=WR RD -> AF processor.state=NO IO)
```

## Arbitre




```

MODULE arbitre-device (VALID, L1_req, b_out )
VAR
  arb gnt: {0,1};
-- Vivacité
-- Quelque chose de bon finira par arriver
-- Si la requête L1_req est positionné, elle finira par avoir l'arbitre
SPEC
  AG ( L1_req -> AF arbitre.arb gnt=1)

-- Sûreté-- On ne peut pas avoir l'arbitre attribué à deux composants au même temps
SPEC
  AG !( arbitre.arb gnt=1 & arbitre.arb gnt=0)
-- Équité
SPEC
  -- il y a une exécution tel que le bus est attribué à la mémoire infiriment souvent
  EG EF(arbitre.arb gnt =0)
-- de même pour le cache
SPEC
  EG EF(arbitre.arb gnt =0)

```

## Bus



```

MODULE bus-device(AD,DT, CTRL, VALID, ACK,ARB GNT, b in L1 1, b in mem)
VAR
  state: { MEM, CACHE};
  b out: array 0..4 of boolean;
-- quand il n'y a pas de requête posée, il est toujours attribué à la mémoire
SPEC
  AG ((ARB GNT =0) -> AX(bus.state=MEM) )

-- s'il y a une requête, le cache fini par obtenir le bus
SPEC
  AG (ARB GNT=1 & ! (bus.state=CACHE) -> AX(bus.state)=CACHE)


-- Après l'obtention du bus par une requête, la mémoire prend la main
SPEC
  AG (bus.state=CACHE -> AX(bus.state=MEM) )

-- Le bus n'est pas attribué à deux composants au même temps
SPEC
  AG !( ARB GNT= 0 & ARB GNT=1)

```

Le cache ne fait que transmettre

## Cache



```
MODULE cache-device(AD, DT, CTRL, VALID, req, ARB_GNT, b_out)
```

```
VAR
```

```
  state: { idle, request, waiting, response};
```

```
  L1 req: boolean;
```

```
  ID: {1};
```

```
  b in L1 1: array 0..4 of boolean;
```

```
resp: array 0..3 of boolean
```

```
SPEC
```

```
  AG ( cache.ID=1)
```

```
-- Vivacité
```

```
SPEC
```

```
-- si une requête est posé par un cache, alors il aura forcément une réponse
```

```
AG ( cache.L1 req -> AF (cache.state=response))
```

```
-- Sureté
```

```
SPEC
```

```
-- impossible d'avoir le signal L1_req levé et le cache à l'état idle
```

```
AG !( cache.L1 req & cache.state=idle )
```

```
SPEC
```

```
-- quand une requête a reçu sa réponse, elle positionne le signal à 0 à condition que 1
```

```
-- arb gnt=0 correspond à attribution du bus à la mémoire
```

```
AG ( arb gnt=0 & b out[VALID] & cache.L1 req -> AF !cache.L1 req)
```

## 2.3 plateforme mono-processeur



```

MODULE main
VAR
    -- intern variable activated when an
executing program
    -- encounters a read or write instruction
    req: array 0..3 of boolean;
    -- activated when the cache has an answer for
the processor
    processor: processor-device(AD, DT, CTRL,
VALID, req, cache.resp);
    cache: cache-device(AD, DT, CTRL, VALID, ACK,
req, arbitre.arb gnt, bus.b out);
    bus: bus-device(AD, DT, CTRL, VALID,
ACK, arbitre.arb gnt, cache.b in L1 1,
memory.b in mem);
    memory: memory-device(AD, DT, CTRL, VALID,
ACK, bus.b out);
    arbitre:
    arbitre-device(VALID, cache.L1 req, bus.b out );

```

Spécifications:

- toutes les propriétés précédentes
- propriétés de sûreté
- garantie qu'une requête d'écriture ou lecture du processeur est validée par la mémoire

# Points d'amélioration

# Automate de la mémoire


Interface :

- 1 signal d'entrée : b\_out avec (AD, DT, CTRL, VALID)
- 1 signal interne : READY
- 1 signal de sortie : b\_in\_mem avec (AD, DT, CTRL, VALID)

Etats :

- IDLE : attente de la réception d'une commande de lecture ou d'écriture
- W\_WAIT :
- R\_WAIT :

# Automate de la mémoire



## Mémoire : écriture

	AD_in	DT_in	CTRL_in	VALID_in
IDLE	X	X	X	0
W_WAIT	X	X	X	0
W_READY	AD_out	DT_out	CTRL_out	VALID

## Mémoire : lecture

	AD_in	DT_in	CTRL_in	VALID_in
IDLE	X	X	X	0
R_WAIT	X	X	X	0
R_READY	AD_out	DT[AD]	CTRL_out	VALID

## Particularités

- pas de gestion des erreurs
- Quand l'automate repasse à l'état IDLE, il doit set son signal VALID sur b\_in\_mem à 0
- On pourrait rajouter des états intermédiaires sur après W\_WAIT et R\_WAIT, respectivement W\_READY et R\_READY, qui seraient atteint après un lapse de temps via un signal interne READY pour simuler la latence de la mémoire.
- Par conséquent plus besoin d'attendre VALID mais sur READY, sachant que la réponse doit se faire en un cycle.



# Programme memory.smv

memory.smv

Insérer le code

1


### Interface :

- 1 signal d'entrée : resp
- 3 signaux internes : add, data, cmd
- 3 signaux de sortie : AD, DT, CTRL

Etats :

- NO\_IO : pas de requête d'écriture ou de lecture
- READ : requête de lecture et attente de la réponse du cache
- WRITE : requête d'écriture et attente de la réponse du cache

# Automate du processeur



## processeur : écriture et lecture

	AD	DT	CTRL
NO_IO	X	X	$\text{cmd} \neq \text{read} \wedge \text{cmd} \neq \text{write}$
WRITE	add	data	cmd

	AD	DT	CTRL
NO_IO	X	X	$\text{cmd} \neq \text{read} \wedge \text{cmd} \neq \text{write}$
READ	add	X	cmd

# Programme bus.smv

**bus.smv**

Insérer le code

1


# Automate de l'arbitre

Interface :

- 2 signaux d'entrée : req, VALID
- 1 signal de sortie : abr\_gnt

Etats :

- IDLE : aucune transaction, et l'arbitre attend au moins la demande d'un initiateur
- INIT (INITIATOR) : le bus a été alloué à un initiateur, et envoi de la commande
- TRG (TARGET) : le bus a été alloué à une cible, et attend la réponse VALID de la commande



# Arbitre, exemple avec politique de priorité sur CPU\_X

## Politique par priorité

Le bus est alloué selon la priorité des initiateur demandant, ici le numéro de CPU le plus faible, ici req\_2, req\_3 sont levés puis req\_1 pendant la première transaction


	abr_gnt
IDLE	M
INIT	req_2
TRG	M

	abr_gnt
IDLE	M
INIT	req_1
TRG	M

## Avantage et Inconvénient

unfair, risque de famine, gestion des priorités sur processeur piné

# Automate de l'arbitre avec priorité



$$\alpha = \text{req\_1} \wedge \text{VALID}$$



# Arbitre, exemple avec round robin

## Politique par round robin

Le bus est alloué selon un tour cyclique des initiateur demandant si plusieurs en conflit, ici req\_1 vient d'avoir le bus, req\_2, req\_3 sont levés puis req\_1 pendant la première transaction

	abr_gnt
IDLE	M
INIT	req_2
TRG	M

	abr_gnt
IDLE	M
INIT	req_3
TRG	M

## Avantage et Inconvénient

plutôt équitable, moins de risque de famine, pas de priorité propre

## D'autre politique

pseudoLRU, LFU, RR, ..., préallocation processeur, ...

# Programme arbiter.smv

**arbitrer.smv**

1 **Insérer le code**


# Automate du bus

## Interface :

- 5 signaux d'entrée :  
abr\_gnt, b\_in\_1, b\_in\_2,  
b\_in\_3, b\_in\_mem
- 1 signal de sortie : b\_out

## Etats :

- MEM : soit le bus est en attente d'une commande, soit il est positionné pour la réponse de la mémoire
- L1\_i\_req (INITIATOR) : le bus a été alloué à un initiateur L1\_i\_req, et envoie de la commande



## Bus : écriture

	b_out
MEM	b_in_mem
L1_i_req	b_in_i

# Programme bus.smv

**bus.smv**

1 **Insérer le code**

# Automate du Cache L1


## Interface :

- 3 signaux d'entrée : ADD, DATA, CMD, abr\_gnt, b\_out (AD, DT, CTRL, VALID)
- 3 signaux de sortie : resp, req\_i, b\_in\_L1\_i (AD, DT, CTRL, VALID)

## Etats :

- IDLE : pas de requête d'écriture ou de lecture de la part du processeur
- READ\_RQ : requête de lecture et attente d'accès du bus
- UREAD\_RQ : requête de lecture d'une donnée non cachable et attente d'accès du bus
- AWRITE\_RQ : requête d'écriture asynchrone (HIT) et attente de la réponse du cache
- SWRITE\_RQ : requête d'écriture synchrone (MISS) et attente de la réponse du cache

# Automate du Cache L1



# Programme arbitre.smv

arbitre.smv

Insérer le code

1



# Conclusion

- Conclusion
- Merci de votre attention
- Des questions ?