# 电子设计工程

Electronic Design Engineering

2011年4月 Apr. 2011

## 基于组合逻辑电路实现方法的探究

#### 孙津平

(西安铁路职业技术学院 陕西 西安 710014)

摘要:为缩短理论与实践的距离,提高灵活应用数字元器件的能力,提出了组合逻辑电路设计的第五步。组合逻辑电 路设计通常有四步,设计完成画出符合功能要求的逻辑图,一般是把其转换成 TTL 与非门形式的逻辑图。第五步研 究用多少个、何种逻辑门、译码器、数据选择器,怎样实现组合逻辑电路。实践证明,只要把逻辑电路与选择实现功能 器件相互对应输入输出的关系研判准确,就能按要求实现所设计电路的逻辑功能,减少器件数目,降低成本,提高电 路的可靠性。

关键词:组合电路;逻辑图;设计方法;对应关系;实现方法;74LS00;74LS10;74LS138;74LS151

中图分类号: TN79+1

文献标识码: A

文章编号:1674-6236(2011)08-0151-03

## Inquisition of realization method based on combinatory logic electric circuit

SUN Jin-ping

(Xi'an Institute of Railway Technology, Xi'an 710014, China)

Abstract: To shorten the distance between theory and practice, improve the ability of flexible application of digital components, logic circuit design is proposed combination of the fifth step. Combinational logic circuit design are usually four steps to complete the design meet the functional requirements to draw the logic diagram, the general is to convert it into a TTL NAND gate logic diagram form. Research how much a fifth step, what kind of logic gates, decoders, data selector, how to implement combinational logic circuits. Practice has proved that as long as the realization of logic function devices and select the corresponding input-output relationship between judged accurately, we can design the circuit to achieve the required logic functions, to reduce part count, reduce costs and improve reliability of the circuit.

Key words: combination circuit; logical diagram; design method; corresponding relations; realization method; 74LS00; 74LS10;74LS138;74LS151

数字系统中有组合逻辑电路和时序逻辑电路两类。组合 逻辑电路因为没有记忆元件和反馈延迟通路,电路简单、工 作速度快而被广泛应用。特别是组合逻辑电路设计是电子产 品制作者必须掌握的基本方法。

## 组合电路的基本概念

组合逻辑电路是指电路在任一时刻的输出状态只与同 一时刻各输入状态的组合有关,而与前一时刻的输出状态无 关,简称组合电路。组合电路在结构上是由各种门电路和集 成逻辑电路组成,没有记忆元件和反馈延迟通路。常用的组 合电路有编码器、译码器、数据选择器、数据分配器、数字比 较器、加法器等。

## 组合电路的一般设计步骤[1-2]

组合电路设计的目的是根据功能要求设计最佳电路。其 设计步骤通常分为4步:

收稿日期:2011-01-27

稿件编号:201101090

基金项目:学院校企合作项目(XTZY08G05)

作者简介:孙津平(1961—),女,山西沁源人,副教授。研究方向:数字电子技术及其应用。

- 1)根据设计要求,确定输入、输出变量的个数和状态。
- 2)根据逻辑功能要求设计出真值表。
- 3)根据真值表利用卡诺图进行化简得到逻辑表达式。
- 4)根据逻辑表达式或功能要求画出逻辑图。

## 3 组合电路的实现方法

按照常用的设计方法和步骤,缺乏实践性。而职业技术 教育培养的是技能应用型人才,注重打造实际操作能力。因 此提出组合逻辑电路设计的第5步,利用常见的逻辑门、译 码器、数据选择器来设计的组合逻辑电路。

#### 3.1 用 TTL 与非门实现之

通过设计三变量的表决器(要求少数服从多数),剖析组 合电路实现的思路方法。首先,根据设计功能要求,设表决器 三个输入 $A \setminus B \setminus C$  分别表示表决者,同意结果成立的为1,否 则为0;表决结果为输出Y,1表示结果通过而成立,0表示结 果被否决。其次,根据少数服从多数的功能要求列出真值表, 如表 1 所示 $^{[3]}$ 。第 3 步,利用卡诺图化简得出逻辑表达式 Y=AB+BC+AC,如图 1(a)所示。第 4 步,画出相应的逻辑图,如

-151-

表 1 表决器真值表 Tab. 1 Voting machine truth table

A B C	Y	$\overline{m}$
0 0 0	0	$m_0$
0 0 1	0	$m_1$
0 1 0	0	$m_2$
0 1 1	1	$m_3$
1 0 0	0	$m_4$
1 0 1	1	$m_5$
1 1 0	1	$m_6$
1 1 1	1	$m_7$

图 1(b)所示。到此可以经过仿真检验设计的功能是否合理和可靠,但如何把其做成可以真正使用的表决器,就是设计方案的实现。

第 5 步,选择元器件实现组合电路。用 TTL 与非集成逻辑门实现三变量的表决器,先将逻辑表达式转换为与非形式  $Y=AC+BC+AB=\overline{AC}\cdot\overline{BC}\cdot\overline{AB}$ ,其逻辑图如图 1(c)所示。再根据图中有 3 个两输入的与非、一个三输入的与非关系,可选用 1 片四–2 输入与非门 74LS00 管脚图如图 2(a)所示、1 片三–3 输入与非门 74LS10 管脚图如图 2(b)所示(或二–4 输入与非门 74LS20)芯片实现,如图 2 (c) 所示。也可选用 2 片 74LS10 芯片实现,注意把握好多余端的处理(读者自行分析画图)。

实际上用 TTL 与非门实现逻辑功能, 把卡诺图化简出的逻辑表达式,用还原律和反演律直接转换成与非·与非式, 如表决器输出  $Y=AC+BC+AB=\overline{AC\cdot BC\cdot AB}$ , 就可以根据此式输入输出的关系选择采用在一块芯片上有几输入、几个相同逻辑门的集成芯片共几块, 实现所设计的功能电路。

#### 3.2 用变量译码器实现之

如果用译码器实现逻辑功能,关键是译码器的选用。译码

器有变量译码器和显示译码器、实现逻辑功能只能用二进制 变量译码器,因为二进制变量译码器四输入、输出变量之间满 足  $2^n = N$ ,每一个输入组合都有一个确定的输出与之对应,与 逻辑功能相一致,如表1所示。实现三变量表决器,译码器选 择采用输入二进制代码的位数与所设计组合电路输入变量的 个数相等的方法,即选用三线-八线译码器。使译码器输入  $A_2,A_1,A_0$  与表决器输入  $A_3,B_3,C$  对应相等  $A_2=A_3,A_1=B_3,A_0=C$ 译码器输出  $Y_0, Y_1, Y_2, Y_3, Y_4, Y_5, Y_6, Y_7$  与表决器输出的最小 项  $m_0, m_1, m_2, m_3, m_4, m_5, m_6, m_7$  对应相等,如表 1 所示。组合电 路中每一个逻辑功能都可以用其最小项的与或式、又称最小 项的标准式来表示。那么,所设计表决器输出的标准式为 Y= $\overline{ABC}+\overline{ABC}+\overline{ABC}+\overline{ABC}$ ,或  $Y=m_3+m_5+m_6+m_7$ 。由此可得,表决器 输出与译码器输出的对应关系为 Y=Y3+Y5+Y6+Y70 根据输入 输出的对应关系得出用 1 片三线-八线译码器 74LS138 (输出 Y 是反变量,低电平有效)和 1 片 74LS20( 二-4 输入与非门, 如何实现四输入的或关系,读者自行分析)实现表决器,如图 3 所示,让使能端  $E_{2A}=E_{2B}=0$ 、 $E_1=1$ 。

用译码器实现组合逻辑功能,不需要进行卡诺图化简,直接从真值表写出最小项的标准式,将二进制译码器的输入与 所设计逻辑电路输入个数对应相等,输出与标准式中的最小 项一一对应即可。

#### 3.3 用数据选择器实现之

数据选择器能实现组合逻辑电路,是因为选择器同时输出一对互补变量,而且输入数据个数 N 与地址输入位数 n 之间满足  $2^n=N$ ,与组合电路输入输出有同样的关系。当使能端 E 有效时<sup>[0]</sup>,根据地址输入端组合状态,从 N 个输入数据中选择一个输出,为 N 选一的数据选择器。若实现表决功能,就将数据选择器的地址输入 n 与所设计电路的输入变量相对应,使数据选择器的输入数据 N 与所设计电路的输出结果相等即可。因  $2^n=N$  即  $2^3=8$  就选八选一数据选择器。数据选择器管




图 1 三变量表决器逻辑电路 Fig. 1 Three variable voting machine logic circuit




Fig. 2 TTL NAND gate logical diagram




图 3 译码器实现逻辑电路图 Fig. 3 Decoder logic circuit

脚图如图 4(a)所示[10]。八选一数据选择器输出逻辑表达式为:

$$W = \overline{E}(\overline{A}_{2}\overline{A}_{1}\overline{A}_{0}D_{0} + \overline{A}_{2}\overline{A}_{1}A_{0}D_{1} + \overline{A}_{2}A_{1}\overline{A}_{0}D_{2} + \overline{A}_{2}A_{1}A_{0}D_{3} + A_{2}\overline{A}_{1}\overline{A}_{0}D_{4} + A_{2}\overline{A}_{1}A_{0}D_{5} + A_{2}\overline{A}_{1}\overline{A}_{0}D_{6} + A_{2}A_{1}A_{0}D_{7})$$

 $=E(m_0D_0+m_1D_1+m_2D_2+m_3D_3+m_4D_4+m_5D_5+m_6D_6+m_7D_7)$ 当使能端 E=0 时,八选一数据选择器的输出与输入地址及数据之间的关系为:

$$\begin{split} \overline{W} &= \overline{A}_2 \overline{A}_1 \overline{A}_0 D_0 + \overline{A}_2 \overline{A}_1 A_0 D_1 + \overline{A}_2 A_1 \overline{A}_0 D_2 + \overline{A}_2 A_1 A_0 D_3 + A_2 \overline{A}_1 \overline{A}_0 D_4 + \\ A_2 \overline{A}_1 A_0 D_5 + A_2 A_1 \overline{A}_0 D_6 + A_2 A_1 A_0 D_7 \end{split}$$

 $=m_0D_0+m_1D_1+m_2D_2+m_3D_3+m_4D_4+m_5D_5+m_6D_6+m_7D_7$ 三变量表决器的组合逻辑关系:

$$Y = \overline{A}BC + A\overline{B}C + A\overline{B}C + A\overline{B}C = m_3 + m_5 + m_6 + m_7$$

用八选一数据选择器实现三变量表决器即 Y=W,使  $A=A_2$ 、 $B=A_1$ 、 $C=A_0$ ,则有  $D_3=D_5=D_6=D_7=1$ 、 $D_0=D_1=D_2=D_4=0$ ,电路图如图 4(b)所示。

实践证明,用数据选择器实现组合逻辑功能时,只要把数据选择器的地址与所设计组合电路输入变量 n 对应相等,依据  $2^n=N$  就可以选用 N 选一的数据选择器,使输入数据等于设计电路的输出结果,就可以实现相应的组合逻辑功能。

## 4 结束语

利用具有一定功能的集成电路设计组合逻辑电路,可以减少器件的数目,使电路简单,还能提高电路的可靠性。通过采用 TTL 与非逻辑门、二进制变量译码器、数据选择器实现组合逻辑电路的研究,可以拓宽设计思路,缩短理论与实践




图 4 三受重农侨裔头观电爵 Fig. 4 Three variable voting based on circuit

的距离,提高灵活应用集成电路的能力。

#### 参考文献:

- [1] 孙津平.数字电子技术[M].西安:西安电子科技大学出版 社,2002.
- [2] 常桂兰,王成安,任桂兰. 数字电子技术[M]. 北京:中国铁道出版社,2008.
- [3] 沈任元. 数字电子技术基础[M]. 北京: 机械工业出版社, 2000
- [4] 李响初.数字电路基础与应用[M].北京:机械工业出版社, 2008.
- [5] 徐煜明.数字电子技术与逻辑设计[M].北京:电子工业出版 社,2008.
- [6] 杨翠峰,王永成.数字电子技术实践[M].大连:大连理工大学出版社,2009
- [7] 江晓安. 数字电子技术[M]. 西安: 西安电子技术科技大学 出版社,2010.
- [8] 杨欣,莱诺克斯,王玉风.数字设计从零开始[M].西安:清华大学出版社,2010.
- [9] 宋卫海,杨现德.数字电子技术[M].北京:北京大学出版社,
- [10]姜书艳.数字逻辑设计及应用[M].北京:清华大学出版社, 2007.

#### (上接第 150 页)

电路[J].电子设计工程,2008(4):42-44.

ZHAO Shi-qiang, ZHOU Yi-jian, LIU Xia. Programmable control active filter circuit based on microcontroller [J]. Electronic Design Engineering, 2008(4):42–44.

- [2] 曾真,徐广嵌,陶乐,等.一种新型程控滤波器的设计[J].电子设计工程,2008(8):32-33.
  - ZENG Zhen, XU Guang-qin, TAO Le, et al. A new type of program-controlled filter design [J]. Electronic Design Engineering, 2008(8):32–33.
- [3] 阎石.数字电子技术基础[M].5版.北京:高等教育出版社, 2006.
- [4] 刘华伸. 多补偿绕组多调谐滤波器的研究[J]. 陕西电力, 2009,37(4):15-19.

- LIU Hua-shen. Study on Multi-tuned filter with multiple compensation windings[J]. Shaanxi Electric Power, 2009, 37 (4):15–19.
- [5] 罗杰. 有源电力滤波器在空冷机组谐波治理中的应用[J]. 陕西电力,2009,37(12):38-41.
  - LUO Jie. Application of active power filter to harmonic elimination for air-cooling unit[J]. Shaanxi Electric Power, 2009,37(12):38–41.
- [6] 董尚斌.电子线路()[M].北京:清华大学出版社,2006.
- [7] (美)阿瑟.B.威廉斯.电子滤波器设计手册[M].北京:电子工业出版社,1986.
- [8] 黄根春,陈小桥,张望先.电子设计教程[M].北京:电子工业 出版社,2007.

-153-