

Elaborato Verilog - Progettazione Vending Machine

Architettura degli Elaboratori

A.A. 2025/2026

Gruppo:

Inriche Ouzounov Galabin - VR500238

Francesco Buseti - VR511772

Yunis Wasswa Mukasa - VR501618


Specifiche del progetto

Input:


coin[2:0], selezione[2:0],
conferma, annulla, clk, rst

Output:


credito[5:0], prodotto1..4,
errore[1:0], resto[5:0],
coin_01, coin_02, coin_05, coin_10,
disponibile[9:0]



Gestione di 4 prodotti e monete accettate: 0.1, 0.2, 0.5 e 1.0 euro.




Parametri di sistema configurati nei primi 12 cicli di clock.



Calcolo del resto esatto erogato per singolo taglio di moneta.

Architettura generale FSMD




FSM (Controller): Genera i segnali di controllo per dirigere il sistema.

Datapath: Esegue le operazioni fisiche e aritmetiche su credito, stock, prezzo, resto e monete.

Feedback: Il datapath restituisce flag di stato alla FSM per determinare le transizioni.

Architettura del controllore



S_INIT: Configurazione iniziale post-reset (12 cicli).


S_IDLE: Attesa inserimento monete o comandi utente.

S_OPERATIVA: Accumulo del credito e attesa della selezione/conferma.

S_EROGAZIONE: Verifica condizioni, erogazione prodotto, calcolo resto o gestione errori.

- **Reset:** $\text{rst} = 0$ forza il ritorno a S_INIT.
- **Annulla:** restituisce il credito e riporta la macchina a S_IDLE.

Architettura del datapath



Blocchi principali integrati:

- Registri (Memorizzazione stato, credito, stock, prezzi)
- Decoder (Decodifica selezione e taglio monete)
- Multiplexer (Instradamento segnali)
- Comparatori (Verifica credito vs prezzo e validità stock)
- Sottrattore (Calcolo del resto: credito - prezzo)
- GreedyLogic (Scomposizione del resto in monete)

Validazione e Testbench

Simulazione: Verilator



Analisi forme d'onda: GTKWave

Acquisto esatto	Prodotto erogato, resto 0
Acquisto con resto	Prodotto erogato, resto frazionato calcolato
Credito insufficiente	Nessuna erogazione, flag errore 01
Annullamento transazione	Restituzione totale del credito inserito

Risultato finale: mismatch = 0

Validazione con testbench behavioral, structural e comparison

Sintesi e mapping

Metrica	Behavioral	Structural
Number of wires	1327	1333
Number of wire bits	1526	1986
Number of cells	1510	1360

Flusso

Sintesi logica con Yosys

Mapping con techmap e abc

FSM esportata in formato KISS2

Metriche di sintesi

La versione strutturale produce meno celle post-mapping nel flusso Yosys utilizzato.

Scelte progettuali e organizzazione

Scelte architetture

Valori monetari codificati in decimi di euro.

FSM compatta a 4 stati con chiara separazione dal datapath.

GreedyLogic: modulo combinatorio per il calcolo delle monete di resto.

Organizzazione del lavoro

Inriche: integrazione generale, simulazione/sintesi e validazione

Francesco: supporto behavioral, specifiche e casi di test.

Yunis: supporto structural, FSM/datapath e verifica

Documentazione finale condivisa dal gruppo