

Elaborato Verilog - Progettazione Vending Machine

Architettura degli Elaboratori

A.A. 2025/2026

Gruppo:

Inriche Ouzounov Galabin - VR500238

Francesco Buseti - VR511772

Yunis Wasswa Mukasa - VR501618

Specifiche del progetto

Input:

`coin[2:0]`, `selezione[2:0]`,
`conferma`, `annulla`, `clk`, `rst`

Output:

`credito[5:0]`, `prodotto1..4`,
`errore[1:0]`, `resto[5:0]`,
`coin_01[5:0]`, `coin_02[5:0]`,
`coin_05[5:0]`, `coin_10[5:0]`,
`disponibile[9:0]`



- Gestione di 4 prodotti e monete accettate: 0.1, 0.2, 0.5 e 1.0 euro.




- Parametri di sistema configurati nei primi 12 cicli di clock.



- Calcolo del resto esatto erogato per singolo taglio di moneta.

Architettura generale FSMD




FSM (Controller): Genera i segnali di controllo per dirigere il sistema.

Datapath: Esegue le operazioni fisiche e aritmetiche su credito, stock, prezzo, resto e monete.

Feedback: Il datapath restituisce flag di stato alla FSM per determinare le transizioni.

Architettura del controllore



S_INIT: Configurazione iniziale post-reset. Caricamento dei 12 valori iniziali tramite **init_counter**.


S_IDLE: Attesa della prima moneta e dell'inizio di una nuova transazione.

S_OPERATIVA: Accumulo del credito e gestione di inserimento monete, conferma, selezione e annullamento.

S_EROGAZIONE: Completamento della transazione valida e ritorno a **S_IDLE**.

- **Reset:** $rst = 0$ forza il ritorno a **S_INIT**.
- **Annulla:** restituisce il credito e riporta la macchina a **S_IDLE**.
- **Errore:** selezione invalida, prodotto esaurito o credito insufficiente generano **do_err** e riportano la macchina a **S_IDLE**.

Architettura del datapath



- **Registri:** Memorizzazione di credito, stock, prezzi, quantità monete, disponibile.
- **Decoder:** Decodifica segnali coin e selezione prodotto.
- **MUX:** Instradamento di prezzo, stock, amount e disponibile.
- **Comparatori:** Verifica $\text{credito} \geq \text{prezzo}$, $\text{stock} == 0$.
- **DispenseLogic:** Calcola l'erogazione: $\text{conferma} \ \& \ \text{valid_sel} \ \& \ \text{g_price} \ \& \ \text{!eq_zero}$.
- **GreedyLogic:** Calcolo combinatorio per scomposizione delle monete di resto.

Validazione e testbench

Simulazione: Verilator



Analisi forme d'onda: GTKWave

Caso di test	Risultato atteso
Acquisto esatto	Prodotto erogato, resto 0
Acquisto con resto	Prodotto erogato, resto frazionato calcolato
Credito insufficiente	Nessuna erogazione, flag errore 01
Prodotto esaurito	Nessuna erogazione, flag errore 10
Selezione invalida	Nessuna erogazione, flag errore 10
Annullamento transazione	Restituzione totale del credito inserito

Risultato finale: mismatch = 0
(Testbench comparison superato con successo)

Sintesi e mapping

Metrica	Behavioral	Structural
Number of wires	4129	1230
Number of wire bits	4690	1840
Number of cells	4218	1260

Flusso di Sintesi

- Sintesi logica con Yosys
- Mapping con techmap e abc
- FSM esportata in formato KISS2

Metriche di sintesi

La versione strutturale produce un numero minore di celle post-mapping nel flusso Yosys utilizzato.

Scelte progettuali e organizzazione

Scelte implementative

- FSM compatta organizzata in 4 stati: S_INIT, S_IDLE, S_OPERATIVA e S_EROGAZIONE.
- GreedyLogic separata e puramente combinatoria per il calcolo simultaneo delle monete da restituire.
- Segnale payout_active utilizzato per unificare la gestione del resto dopo un acquisto valido e la restituzione del credito in caso di annullamento.
- Selezione invalida gestita intenzionalmente con il codice errore 10.
- Separazione tra il valore monetario totale disponibile[9:0] e le quantità dei singoli tagli di moneta.

Organizzazione del lavoro

- **Inriche:** Integrazione generale, simulazione/sintesi e validazione complessiva.
- **Francesco:** Sviluppo e supporto behavioral, definizione specifiche, progettazione casi di test.
- **Yunis:** Supporto alla progettazione strutturale, implementazione FSM/datapath e verifica logica.

Documentazione finale e revisione condivise dal gruppo.