# Av2 - 1° Semestre de 2022

Avaliação 2 - Elementos de Sistemas

Pontos HW	Pontos SW
40	10


- Avaliação individual.
- 100 min total.
- Ficar conectado no canal geral no Teams (para ouvir instruções).
- Ficar no blackboard durante a prova.
- Fazer commit ao final de cada questão.
- Lembre de dar push ao final.

Para testar basta descomentar o módulo que deseja validar no arquivo config\_testes.txt e executar o comando python3 ./testeHW.py .

## 1. Lógica combinacional - ULA

Pontos HW	Pontos SW
20	0

A figura abaixo mostra os 8 bits menos significativos da implementação do Add16 feita em aula.



 $\{width=300\}$ 

Esse circuito tem um atraso de propagação significativo, visto que o carry out do FA0 é uma das entradas do FA1, ou seja, é necessário que o FA0 execute sua operação antes do FA1. Da mesma forma, o carry out do FA1 é uma das entradas do FA2 e assim suscessivamente. Então, para que a soma seja realizada, o carry tem que se

1 of 5

propagar do primeiro ao último bloco FA.

Como forma de reduzir o tempo de atraso, pode-se realizar o Full Adder de outras formas. Assim, pede-se que seja montado um Full Adder de 2 bits, sem a utilização de um carry intermediário entre as somas do primeiro e do segundo bit.

#### Descrição

A Tabela Verdade a seguir apresenta as saídas esperadas do Full Adder de 2 bits:

X(1)	Y(1)	X(0)	Y(0)	Saida(1)	Saida(0)	Carry
0	0	0	0	0	0	0
0	0	0	1	0	1	0
0	0	1	0	0	1	0
0	0	1	1	1	0	0
0	1	0	0	1	0	0
0	1	0	1	1	1	0
0	1	1	0	1	1	0
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	1	0
1	0	1	0	1	1	0
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	0	1	0	1	1
1	1	1	0	0	1	1
1	1	1	1	1	0	1

 $\{$ width=300 $\}$ 

X, Y e Saida são do tipo STD\_LOGIC\_VECTOR(1 DOWNTO 0). Carry é do tipo STD\_LOGIC.

### **Implementação**

Implemente a Saida e o Carry no arquivo src/FullAdder2.vhd SEM importar o módulo FullAdder ou o HalfAdder feito em aula.

-> Dica: O bit Saida(0) depende apenas de X(0) e Y(0).

Lembre de descomentar o módulo no arquivo config\_testes.txt e testar com

 $Saida(0) \le X(0) xor Y(0);$ ./testeHW.py

Saida(1)  $\leq$  (X(1) xor Y(1)) xor (X(0) and Y(0));

Carry  $\leq$  (X(1) and Y(1)) or ((X(0) and Y(0)) and (X(1) xor Y(1)));

Rubrica para avaliação:

Pontos

13/04/2022 22:08 2 of 5

HW	Descritivo
20	As três saídas implementadas de forma simplificada e funcionando
15	As três saídas implementadas e funcionando
10	Saida(0) e (Saida(1) ou Carry) implementados e funcionando
5	Saida(0) implementada e funcionando

## 1. Mux 8 Way

Pontos HW	Pontos SW
10	0

Implemente um Mux de 8 entradas utilizando necessariamente os módulos Mux2 e/ou Mux4 que estão no repositório da avaliação. Não deve ser usada nenhuma construção vhdl como with ... select, when ...else, ou process. Deve-se apenas usar os módulos fornecidos.

### Implementação

Implemente o Mux no arquivo src/Mux8.vhd apenas usando os módulos fornecidos.

Lembre de descomentar o módulo no arquivo config\_testes.txt e testar com

./testeHW.py signal mux001\_out, mux002\_out, mux003\_out, mux004\_out,

mux010\_out, mux020\_out: STD\_LOGIC;

Rubrica para avaliação: u001: Mux4 port map(a, b, c, d, sel(1 downto 0), mux001\_out);

u002: Mux4 port map( e, f, g, h, sel(1 downto 0), mux002\_out);

Pontos HW	u100: Mux2 port map( mux001_out, mux002_out, sel(2), q);  Descritivo
10	Implementação correta do Mux usando apenas os módulos Mux2 e/ou Mux4 fornecidos
	Implementações incorretas serão analisadas caso a caso

## 1. Identificação de erro

Pontos HW	Pontos SW
0	10

A figure a coquir aprocenta as curves obtidas no Modelsim como resultado da

3 of 5

A figura a seguir apresenta as curvas obtidas no modelsim como resultado da simulação do módulo Comparador16. Entretanto, esse módulo não passou nos testes. Identifique, a partir das curvas fornecidas, onde a entrada 'a' é apresentada em hexadecimal, a condição em que está ocorrendo o erro.



 $\{width=300\}$ 

### Implementação

Identifique o intervalo em que o erro ocorre e descreva qual seria o resultado esperado no arquivo src/erro\_Comparador16.txt.

#### Rubrica para avaliação:

Pontos SW	Descritivo
10	Intervalo identificado e erro descrito corretamente.
5	Apenas o intervalo foi identificado corretamente.

# 1. Flip-Flop RS síncrono

Pontos HW	Pontos SW
10	0

Implemente o Flip-Flop RS síncrono cuja tabela verdade é apresentada a seguir:

Clock	R	S	Q	$\overline{Q}$
0	X	X	Q	$\overline{Q}$
1	X	X	Q	$\overline{Q}$
<b>\</b>	X	X	Q	$\overline{Q}$
	Δ.	0	_	

```
if (rising_edge(CLOCK)) then
  if (R = '1' and S = '0') then
    Q <='0';
    Q_barra <='1';
  elsif (R = '0' and S = '1') then
    Q <='1';
    Q_barra <='0';
  end if;</pre>
```

process(clock) begin

end if;

T	U	U	Q	Q
$\uparrow$	0	1	1	0
$\uparrow$	1	0	0	1
$\uparrow$	1	1	Não	permitido

↓ - borda de descida

↑ - borda de subida

 $\{width=300\}$ 

X, Y e Saida são do tipo STD\_LOGIC\_VECTOR(1 DOWNTO 0). Carry é do tipo STD\_LOGIC.

## Implementação

Implemente o Flip-Flop no arquivo src/FlipFlopRS.vhd.

Lembre de descomentar o módulo no arquivo config\_testes.txt e testar com ./testeHW.py

-> Dica: A saída para R = S = '1' não precisa ser implementada, visto que esta condição não deve ocorrer.

#### Rúbrica para avaliação:

Pontos HW	Descritivo
10	Circuito implementado e funcionando.
	Implementações incorretas serão analisadas caso a caso

5 of 5