Elementos de Sistemas

Lógica combinacional VHDL


Renan Trevisoli

Engenharia da Computação

01/03/2024

Lógica combinacional

A saída de um circuito depende só de suas entradas, ou seja, a lógica não tem memória.




¹http://faculty.kfupm.edu.sa/COE/ashraf/RichFilesTeaching/COE043_200/Chapter3Part1966es3-circuit.gif


2/9

Barramento

- Diversas linhas de comunicação, para a transmissão de vários bits ao mesmo tempo.
- Barramentos normalmente são de: 8, 16, 32 ou 64 bits.



And 16 bits



Α	0	1	1	0	1	0	0	1	0	0	0	1	1	0	1	0
В	1	0	1	1	0	1	1	1	0	0	1	1	1	1	0	0
Q	0	0	1	0	0	0	0	1	0	0	0	1	1	0	0	0

Insper

01/03/2024

Dispositivos Lógicos Programáveis

FPGAs são dispositivos lógico programáveis. Neles é possível descrever como o hardware vai ser comportar.



Insper

Linguagens de Descrição de Hardware

- VHDL (VHSIC (Very High Speed Integrated Circuits) Hardware Description Language): originalmente desenvolvida sob o comando do Departamento de Defesa (DoD) dos Estados Unidos (DARPA), atualmente padronizada pela IEEE 1076-2008.
- Verilog: padronizada na IEEE 1364-2005, é uma linguagem de descrição de hardware de domínio público subordinada Accellera.

Insper

As entidades possuem:

- Um cabeçalho
- Uma definição
- Uma arquitetura

As entidades possuem:

• Um cabeçalho

LIBRARY ieee; USE ieee.std_logic_1164.all;

- Uma definição
- Uma arquitetura

As entidades possuem:

- Um cabeçalho
- Uma definição

Uma arquitetura

As entidades possuem:

- Um cabeçalho
- Uma definição
- Uma arquitetura

```
architecture nome_arquitetura of nome_entidade declarações; begin operações; end nome_arquitetura;
```

Exemplo

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity chip_not is
  port (
    a : in STD_LOGIC;
    q : out STD_LOGIC);
end entity;
architecture arch_not of chip_not is
begin
  q \le not a;
end architecture;
```

Insper

Próxima aula

 $\bullet \ \, \mathsf{Estudar} \colon \, \mathsf{Teoria} \to \mathsf{Componentes}$

ullet Estudar: VHDL ightarrow Básico