FPGA 电子乐器：硬件连接与软件调研

电脑手动演奏、GPIO 琴键及外设接线、论文与开源参考

2026 年 10 月 13 日·v0.1 ·依据源码 5186020

阅读导航

硬件连接与手动演奏 **2**

1. 手动模式实际怎样操作 2
2. 本轮采用的最新外设状态 2
3. 排针方向和完整信号分配 3
4. 逐件连接 4
5. 接线、软件接入与验收顺序 5

算法调研与软件实施 **7**

1. 可核查的出处与取用范围 7
2. 近期接入到哪些本地模块 8
3. 扩声部与混叠的可行预算 8

硬件连接与手动演奏

本方案用于 Tang Primer 20K Dock **3714**，器件 GW2A-LV18PG256C8/I7、版本 C。现在可以用电脑键盘控制四声部和板载 PT8211；外部 GPIO 琴键、MCP3208、PCM5102A 和 12.288 MHz 时钟的输入/输出驱动尚待实现。本文件给出已经核对图纸的连接提案，不能把“按图接好”当作当前固件已支持这些外设。

1. 手动模式实际怎样操作

D0 进入手动模式并清理演示音符，此时没有输入音符就安静。PuTTY 里要用 N69 + Enter 按下 A4，用 069 + Enter 松开；普通字母原本没有映射。为满足按住电脑键发音、松开释音的操作，本轮增加 `tools/serial_keyboard/open-keyboard.cmd`。先关闭占用 COM13 的 PuTTY，再双击它，窗口会连接 COM13，发送 D0、M1，然后等待琴键。

电脑键	音符	MIDI 编号
A	C4	60
W	C#4	61
S	D4	62
E	D#4	63
D	E4	64
F	F4	65
T	F#4	66
G	G4	67
Y	G#4	68
H	A4	69
U	A#4	70
J	B4	71
K	C5	72

按住 H 发 A4，松开 H 进入 ADSR 释放；同时按 A、D、G 发 C 大三和弦。当前最多四声部，超过四个音会按现有规则窃取声部。窗口按钮控制手动/演示、静音/有声和全松键，空格也可全松键；手动演奏时切走窗口会全松键。全松键后仍按住的键要先松开再重新按下，避免系统自动重复重新起音。电脑端只发送控制事件，声音由 FPGA 生成。此路径尚未测量实际输入延迟，不能代替最终 GPIO 琴键的比赛延迟证据。

用户已确认按下、松开和和弦正常；底层串口测试收到 D0/M1、三音和弦 N/O 和关闭时 X 的全部 OK。新模式目前保存在 SRAM（User Code 0x5633），断电后仍回到 Flash 前版 0xFCF0，需重新加载模式修复固件。

2. 本轮采用的最新外设状态

库存以另一采购对话中 2026-10-12 的用户确认“对勾已购，圈未购”为准；主琴键方向以最新对话《检查能否同时用它取代 MPR121》中“按照 GPIO 按键的方案思考”为准。已购不自动等同于已到货、已焊接或已验收。

器件或材料	当前依据	本方案用途
P01 MPR121	已购	触摸版备选，不再为 GPIO 琴键补购
P03 FSR402、P05 MCP3208	已购	第二维压力控制
P06 PCM5102A、P07 12.288 MHz 有源晶振	已购	48 kHz 正式 I2S 音频出口
P08 耳放、P09 B10K 电位器	已购	耳机驱动与第三维连续控制
P10 面包板、P16 音频线、P17 USB 声卡	已购	原型连线与录音，声卡线路输入规格仍需实物确认

器件或材料	当前依据	本方案用途
12 个独立机械按键及固定面板	已选 GPIO 路线，未查到购买确认	主琴键，每键两个独立触点
P04 电阻、P11 杜邦线、P12 去耦/串阻	未查到已备确认	先盘点；GPIO 上拉 12 个，FSR 分压 1 个，另预留 CS 上拉和 XSMT 下拉
P02 铜箔/导电布电极	前次确认未购	GPIO 主方案暂不需要，触摸备选才需要

还没有具体 DAC 模块、耳放和晶振封装型号。下面按电气端子名称连接，不能按其他店铺照片推断左右排列、VIN 电压或跳线位置。

若全部采用外接电阻且 XSMT 可控，10 kΩ 需至少 15 只：12 只琴键上拉、1 只 FSR 分压、1 只 ADC CS 上拉、1 只 DAC 静音下拉；模块已有的电阻可抵扣。晶振与三根 I2S 线合计预留 4 只约 33 Ω 串阻，两个模拟控制输入各预留 1 kΩ/10 nF。去耦先查模块实物，按缺少的补齐。

3. 排针方向和完整信号分配

已用本地 3714 原理图（工作区原文件）的根页、RGB LCD 页、Things 页，以及核心板引脚/电源图（工作区原文件）进行 PNG 视觉复核；官方入口见 Sipeed 板卡资料。J5、J6、J14 均为 2×6 排针：**1/2 为 +3.3 V，3/4 为 GND，5～12 为信号。**这不是可直接套用通用 PMOD 电源脚序的接口。按实物方焊盘或丝印找 1 脚，并在断电时核对地线；不要按 USB 口朝向猜编号。

从确认过的 1 脚开始，每行一对：

```
1  2    +3.3 V / +3.3 V
3  4    GND    / GND
5  6    信号   / 信号
7  8    信号   / 信号
9  10   信号   / 信号
11 12   信号   / 信号
```

下表与 `FPGA-pinplan-20261013-v0.1.csv` 一致，覆盖 12 键、4 根 ADC SPI、3 根 I2S、1 根 DAC 静音和 1 根外部时钟。全部选择 3.3 V 电压域。Bank 3 固定 3.3 V；Bank 1/7 按核心板默认 R5/R9 配置为 3.3 V。若板卡曾改过电压配置，要先实测恢复到相应电压。

用途 / 拟定端口	排针脚	FPGA 脚	Bank	方向及对端
K0 / key0_n，C4	J5-5	L9	3	输入，按键到 GND
K1 / key1_n，C#4	J5-6	N8	3	输入，按键到 GND
K2 / key2_n，D4	J14-5	P9	3	输入，按键到 GND
K3 / key3_n，D#4	J5-8	N7	3	输入，按键到 GND
K4 / key4_n，E4	J6-8	A14	7	输入，按键到 GND
K5 / key5_n，F4	J6-9	B14	7	输入，按键到 GND
K6 / key6_n，F#4	J6-10	A15	7	输入，按键到 GND
K7 / key7_n，G4	J6-11	D14	1	输入，按键到 GND
K8 / key8_n，G#4	J6-12	E15	1	输入，按键到 GND
K9 / key9_n，A4	J14-7	T8	3	输入，按键到 GND
K10 / key10_n，A#4	J14-8	P8	3	输入，按键到 GND
K11 / key11_n，B4	J14-9	R8	3	输入，按键到 GND
adc_cs_n	J5-9	N6	3	输出 → MCP3208 CS/SHDN
adc_sck	J5-10	D11	7	输出 → MCP3208 CLK
adc_mosi	J5-11	A11	7	输出 → MCP3208 DIN

用途 / 拟定端口	排针脚	FPGA 脚	Bank	方向及对端
adc_miso	J5-12	B11	7	输入 ← MCP3208 DOUT
i2s_bck	J6-5	B12	7	输出 → PCM5102A BCK/BCLK
i2s_lrck	J6-6	C12	7	输出 → PCM5102A LRCK/LCK/WS
i2s_din	J6-7	B13	7	输出 → PCM5102A DIN/DATA
dac_xsmt	J14-12	P6	3	输出 → PCM5102A XSMT（可引出时）
clk_12m288	J14-10	T7	3	输入 ← 3.3 V CMOS 有源晶振 OUT，GCLKT_3

上一对话的候选 K2 是 J5-7/N9。核心图把 N9 标为 D0 复用脚，本轮先把 K2 改用 J14-5/P9，避免尚未完成的工具 GPIO 选项确认。J5-7 暂留空。J14-6/T9 与板载 WS2812 数据并联，本方案也不占用。

J5/J6 的信号同时引到 LCD FPC，J14 的信号同时引到麦克风阵列 FPC。因此这些接口使用本方案时，不能再接会驱动同一网络的 LCD 或麦克风阵列。当前 UART M11/T13、板载音频 N15/P16/P15/R16、LED 和 S1/S2/S3 都保留；候选表与现有 CST 无重号。候选 CST 尚未写入工程，后续需要先仿真再做 PnR。

4. 逐件连接

4.1 独立 GPIO 琴键

每个 GPIO 用独立约 10 kΩ 电阻上拉到 3.3 V，按键一端接该 GPIO，另一端接公共地；松开为 1，按下为 0。上拉电阻放在开发板/转接板一侧，按键地线回到同一公共地。四脚轻触按键有两对内部相连的脚，要用万用表确认两个不同触点，不能把同一内部触点的两脚当作开关两端。12 根 GPIO 各自独立，可识别多键，不需要矩阵逐键二极管。

```
3.3 V ── 10 kΩ ──┬── GPIO 输入
                 └── 按键 ── GND
```

后续 RTL 每路先两级同步，再独立消抖；以按下约 1 ms、松开约 3 ms 为可调起点。不能直接复用板载控制键约 38.8 ms 的消抖参数。按键长线靠近晶振时，先分开布线，再按实际干扰加小电容或串阻，避免为了消抖盲目加入很大的 RC 延迟。

4.2 FSR、电位器和 MCP3208

MCP3208 的 VDD、VREF 都用 3.3 V，AGND/DGND 共地，模块旁检查 100 nF 和适量 1～10 µF 去耦。裸 16 脚芯片对应 VDD=16、VREF=15、AGND=14、CLK=13、DOUT=12、DIN=11、CS=10、DGND=9、CH0=1、CH1=2；模块按丝印端子连接。CS 加约 10 kΩ 上拉，四根数字线按上一表接，DIN/DOUT 不要反接。Microchip 数据手册

FSR 一端接 3.3 V，另一端为分压节点；节点经 10 kΩ 到 AGND，并接 CH0。按压力增大时 FSR 阻值下降，节点电压上升：`V = 3.3 × 10k / (R_FSR + 10k)`。可在节点到 CH0 间串约 1 kΩ，在 CH0 对 AGND 放约 10 nF 作起点。FSR 无需按正负极接，不追求绝对牛顿值；用无人按压、轻压、重压做相对标定。

B10K 两端接 3.3 V/AGND，中间滑动端接 CH1，也可经 1 kΩ/10 nF 作输入滤波。没有使用的 CH2～CH7 可以接 AGND，不要让扫描到的空通道浮动。只有传感器电压节点进 ADC，不能把 3.3 V 模拟节点当成 FPGA 模拟输入。

SPI 先用 mode 0，SCK 约 250 kHz。10 kΩ 分压的源阻抗会影响 ADC 采样电容建立时间，先降速再考虑 1 MHz。按 24 个 SCK 一次事务估算，每通道约 96 µs；两个通道的数字传输在约 0.2 ms 内，足够安排 1 ~ 2 kHz 控制更新。该值是调度预算，需要波形和数值稳定性验收。

4.3 晶振、PCM5102A、耳放和录音

有源晶振确认是 **12.288 MHz、3.3 V CMOS 输出**。VCC 接 3.3 V，GND 接公共地，OUT 在源端串约 33 Ω 后短线接 J14-10/T7；电源脚旁保留 100 nF 和约 1 µF。OE/EN 按型号设置，不能把两脚无源晶体按这个方法直接接入。常见四脚封装的脚位也要按所购型号确认。J14-9/R8 虽与 T7 构成时钟引脚对，本方案使用单端 CMOS 时钟，R8 作为普通按键输入，不能启用差分时钟模式。

PCM5102A 数字端：BCK←B12、LRCK←C12、DIN←B13、GND→ 公共地；BCK/LRCK/DIN 可各在 FPGA/转接板源端串约 22 ~ 33 Ω。正式目标为 LRCK 48 kHz、BCK 3.072 MHz、64 位时隙，标准 I2S 在 LRCK 翻转后延迟一个 BCK 才发送 MSB。当前板载 PT8211 是右对齐接口，不能直接把其 DIN 当作标准 I2S 给 PCM5102A。

PCM5102A 配置端	本方案设置
FMT	低电平，标准 I2S
DEMP	低电平，48 kHz 不启用 44.1 kHz 去加重
FLT	高电平低延迟；普通滤波也可作为对照
SCK	三线 I2S/内部 PLL 方案按数据手册接地，不另接 SPI 时钟
XSMT	低静音、高有声；能解除固定绑带时才由 P6 控制

如果模块 XSMT 已硬连 3.3 V，必须先按模块说明解除绑带才能接 FPGA，避免输出低电平时短接电源。若暂时无法引出，P6 保留不用，先由 I2S 零样本静音。可控 XSMT 使用约 10 kΩ 下拉，让未配置时保持静音；不能同时保留同阻值上拉造成分压。芯片模拟供电是 3.3 V，模块 VIN 是否可用 5 V 取决于板载稳压；当前没有确切模块型号，不把所有标 VIN 的端子统一接 5 V。TI 数据手册

PCM5102A OUTL/OUTR 是线路输出，接耳放 INL/INR，模拟地接耳放输入地，耳机插耳放输出。耳放供电按具体型号，不能因为 Dock 有 12 V 电源插座就把未知耳放接 12 V。若模块实际是 BTL 扬声器功放，也不能把负输出当耳机公共地。录音从 DAC 线路输出接已购声卡的真正 Line In；耳放输出和麦克风输入的电平未确认前不直接相连。电平过高先降低数字增益，必要时再用经过计算的衰减网络。

4.4 MPR121 作为备选

若以后做触摸版，可将 GPIO 输入适配器替换为 MPR121 适配器：VCC→3.3 V、GND→ 公共地，SCL→J5-5/L9、SDA→J5-6/N8、IRQ→J5-8/N7。这三个针位与 GPIO 的 K0/K1/K3 **互斥**，不能同时按两套接法装配。确认模块上拉接到 3.3 V；已经有上拉时不重复叠加。常用 7 位地址 0x5A，但实际以 ADDR 接法为准；电极 ELE0 ~ ELE11 各接独立铜箔，铜箔不接 VCC 或 GND。MPR121 模块接线说明

5. 接线、软件接入与验收顺序

先断电按 1 脚核对排针，再只接单个 GPIO 按键，确认松开约 3.3 V、按下接近 0 V；完成 GPIO 驱动后再扩成 12 键。第二步接 ADC、FSR 和电位器，用 UART/GAO 检查原始值和滤波值。第三步接晶振，只测频率、电平和连通；正式时钟构建验证后才接 DAC 数字线。第四步核对 DAC 供电和跳线，先输出零样本、后释放静音，再接耳放，最后接录音接口。

地线统一连接，按键/ADC、DAC、耳放分别回到供电公共节点，耳放大电流回路不要沿 ADC 参考或晶振地线绕行。I2S/晶振线短且伴随地线，远离耳放输入和 FSR 节点；面包板电源长条可能中间断开，要测通。当前静音后噪声仍基本不变，后续需对比供电、接地和独立 DAC/耳放链路，不能承诺换算法就消掉模拟底噪。

后续 GPIO 输入适配器应把同时变化的位图保留为待处理掩码，先逐个提交 Note Off 再提交 Note On，并接受下游 ready。不能把连续 GPIO 突发直接接到当前为稀疏 UART 命令设计的脉冲入口：模式切换保留的首事件可能与下一拍事件相撞。需给手动来源增加队列或明确握手，同时定义进入手动时的物理按键状态重建、Panic 后必须松开再按和断线默认参数。

12.288 MHz 正式构建要一起修改 UART 分频、DDS 频率字、曲目时值和 ADSR 步进；建议主音频/控制逻辑用单一音频时钟域。标准 I2S、GPIO 消抖和 ADC 各补自检台；每帧截止时间、队列背压、满声部混音和饱和都要检查。最后以真实按键电信号与 DAC 模拟输出测量端到端延迟，并录制四个独立基频。没有驱动、接线和实测前，不标记外设功能已完成。

本轮交付为可用的电脑演奏窗口与图纸级连接方案。源代码/脚本、图纸和器件引脚视觉证据、串口与用户验收记录归档到 `archive/FPGA-20261013-v0.2/`，正式 FPGA 引脚约束仍待后续接入任务更新。

算法调研与软件实施

当前工程已具备四个独立相位/包络声部、ADSR 重按和窃取处理、UART 音符接口、演示/手动隔离及板载 PT8211 音频。应保留这些已经仿真和实机验证的部分，先接入 GPIO 琴键、压力与标准 I2S，再用共享数据通路扩声部。查到的项目有可用的测试和架构思路，板卡、协议、采样节拍和 ROM 实现都需要按本机工程适配。本轮电脑演奏窗口使用现有 ASCII 协议，是独立编写的 Windows 控制端，没有复制外部项目源码。

1. 可核查的出处与取用范围

POWERWAVE，Trausmuth / Huovilainen，DAFx 2005

内容、许可与依赖：16 声部插值波表合成器，按频率调整波表带宽，并在表内/表间插值。论文架构包含 PowerPC 慢控制，音频运算在 FPGA；论文不是可直接授权移植的源码库。

本地化用途：借鉴相邻点插值和波表平滑过渡；先做两张 512 点单周期表，读表走 Gowin BSRAM IP/原语。控制用 HDL 状态机与事件寄存器，不引入论文的软核 CPU。

Välimäki / Huovilainen，Antialiasing Oscillators in Subtractive Synthesis，2007

内容、许可与依赖：作者机构页面说明波表、BLIT/BLEP/PolyBLEP 等减少混叠的振荡器方法；IEEE SPM 24(2), 116-125，DOI 10.1109/MSP.2007.323276。此处方法范围依据机构摘要，没有逐式复现全文。

本地化用途：优先离线生成限制谐波的波表，避免直接输出不连续锯齿/方波。以后需要动态 PWM 时再评估 PolyBLEP 的定点误差、除法和乘法预算；不能把它当作模拟底噪的修复。

kazunori279/xls32-fpga-synth

内容、许可与依赖：Apache-2.0，Google XLS/DSLX 生成 Verilog，Basys 3/Vivado 以及另一板卡外壳；32 声部状态以环形方式调度，音频引擎与板级接口分离。

本地化用途：参考声部状态与调度分离、帧边界提交和 ready/valid；本机手写 Gowin Verilog 外壳。该 Basys 配置文档给出约 768 引擎周期/帧，不能直接搬到只有 256 周期/帧的 12.288 MHz 设计。

nishadsuresh/fpga-verilog-synth

内容、许可与依赖：MIT；Icarus/GTKWave、Python NumPy/SciPy/Matplotlib，包含 PCM/WAV 和 FFT 测试。README 明确实时 MIDI 顶层目前只有单音，四声部混音由独立测试驱动，没有板卡综合/PnR 证据。

本地化用途：取用“真实 UART 输入 →RTL 样本 →PCM→ 频谱”的验证方式。保留本机 voice_alloc，把四音输入、松键后归零和独立谱峰放在同一个顶层回归中；不把该仓库当现成四声部整机。

russell-merrick/fpga-synth

内容、许可与依赖：iCE40/ECP5、I2S、电脑键盘/浏览器控制，Python/串口工具；本轮未找到明确的仓库许可证。

本地化用途：参考键盘映射、按下/松开和演示互斥的交互思路。其字符/参数协议与本机 N/O/X/D/M 不同，故本轮用 WinForms + SerialPort 实现本机协议适配器，不复制仓库代码。

alexforencich/verilog-i2c

内容、许可与依赖：MIT；主控、开漏总线、初始化模板和 MyHDL/Icarus 测试。仓库已声明被 Taxi 项目替代，当前不再维护。

本地化用途：若保留 MPR121 触摸备选，可参考 i2c_master / i2c_init 的 ACK、开漏、重复起始和初始化状态机。只封装需要的接口，不把完整 AXI/Wishbone 系统带进音频路径；实际复制时保留 MIT 版权/许可，并重新核对维护分支的许可。

Sipeed TangPrimer-20K-example

内容、许可与依赖：官方 PT8211、UART、按键和引脚示例，Gowin 工具；本轮未看到统一仓库许可文件，文件本身需另核对。

本地化用途：作为板载接口时序和连线依据；GPIO 扩展以本机 Dock 3714 原理图为准，不直接采用旧底板引脚/复位假设，不导入软核与 USB 音频链。

参考仓库的本轮 HEAD 已通过只读 Git 查询固定：Sipeed `e469df4c`，nishadsuresh `afbadb8d`，russell-merrick `b00dbd36`，xls32 `39fbb1bd`，verilog-i2c `a65be404`。完整提交号、论文 PDF、转出的 Markdown 和关键视觉证据位于 `archive/FPGA-20261013-v0.2/evidence/references/`，方便以后核对版本。

2. 近期接入到哪些本地模块

GPIO 输入层建议新建 `gpio_keyboard.v`：两级同步、12 路独立消抖、按下/松开变化掩码、逐个事件输出。先处理 Note Off，再处理 Note On；满队列保持未发送位，Panic 和模式切换优先。现有顶层的首个手动事件延后一拍逻辑针对稀疏 UART，不能直接承接连续多键突发；需要手动来源 FIFO/握手后再接入。进入手动、从演示返回、Panic 时按键仍按住，以及四键同拍变化，都应有顶层回归。

SPI ADC 建议新建 `mcp3208_spi.v` 和 `control_filter.v`。FSR→CH0，B10K→CH1，先按约 250 kHz SPI、1～2 kHz 控制采样验证。ADC 事务跨多个音频帧独立运行，音频引擎只读最近完成的控制值，不能每帧阻塞等待 ADC。压力可先采用三点中值加一阶 IIR：`y = y + ((x-y) >>> 1)`；在 2 kHz 下响应时间作为起始预算，再按实测调整。不要一开始用很慢的平滑滤波挤占延迟指标。

压力先作为全局表情/双音色混合量，降低逐声部运算开销；无压力时保留可演奏的基础音量，避免仅按琴键却无声。机械按键是选音维度，FSR 是力度/表情维度，电位器可作第三维音色/效果参数。ADC 读到 0 或满量程不能单独证明断线，必须结合通道、接线和控制使能判断。

输出层建议新建 `i2s_tx.v`，按 12.288 MHz 生成 48 kHz LRCK、3.072 MHz BCK，标准 I2S 一位延迟，输出帧使用稳定样本寄存器。UART 的 CLK_HZ、DDS 频率字、曲目 UNIT_SAMPLES、ADSR 增量要随正式采样率一起调整。每个控制值在音频帧边界提交，音频序列器连续运行。当前 S1 改的是伴奏和弦组，不是第二张音色波表。

验证方法可化用 nishadsuresh 的 PCM/FFT 流程：从本机完整顶层捕获四音和弦，检查四个独立基频、松键归零、峰值和削波；软件生成的波形图不能代替 DAC 实测。所有新 Verilog 仍通过 `sim/run_simulation.ps1` 门禁，再做 Gowin PnR 和板上回归。

3. 扩声部与混叠的可行预算

本机已验证四声部报告是 4 块 BSRAM、6 个 DSP 宏块，报告内列 12 个 MULT18X18；宏块数和乘法器实例数不能混为同一指标。32 声部可参考时分共享思路，继续使用四条流水线，每条保存八个独立相位、频率字和包络状态。借鉴 xls32 的状态/引擎分离，不直接导入其 HLS 工具链或 Xilinx ROM 外壳。

以下是本项目的实现预算，**不是已经生成的 32 声部硬件结果**：每声部预留 16 周期，每条处理八声部，共 128 周期；再给混音、表情、控制提交与保护约 80 周期，合计 208/256，余 48 周期。每条两张 512×16 位 BSRAM 表，保守计八块 ROM；状态和小效果再另计块数。每条可先预算两只共享 18×18 乘法器，四条共八只，再加全局压力和简单效果约三只，共十一只，低于项目采用的二十四只保守上限。同步 ROM 延迟、乘法器流水线和有效标记必须纳入调度，帧截止断言要逐周期验证。

一张正弦表加一张限制谐波的亮音色表可先完成两音色。若只需当前 C4～C5 范围，亮表先限制为 16 个谐波，在 48 kHz 下最高谐波仍低于 Nyquist；离线生成 `.hex`，硬件用 Gowin BSRAM IP/原语。扩展到更高音区时再按频率选择带宽不同的表，增加表前重算 BSRAM。表内插值减少查表误差；表间缓慢混合减少音色切换突变；两者都不等于新增独立声部。DDR3 不放逐样本波表。

PCM5102A、GPIO 和压力联调完成后，再决定增加延迟、滤波或更多声部。每次扩展保留旁路和固定参数测试，先核对削波/数值回绕、同步状态与每帧周期，再听感比较。已经确认“数字静音后底噪基本不变”，这部分仍需硬件供电与模拟链路测量，混叠论文不能替代这些证据。