PolyTouch FPGA：竞赛差距与执行计划

10 月 18 日组装·10 月 28 日制作 DDL ·后一周制作视频与 PPT

2026 年 10 月 13 日·v0.1 ·审查基线 0ffc565

阅读导航

1. 当前判断与目标 2

2. 当前进度的证据 2

3. 对照竞赛要求的差距 3

4. 最新器件规格对实施的影响 4

5. 120 小时的任务配置 5

6. 逐日任务与交付门槛 6

7. 资源预算与验收办法 9

8. 资料复用与证据索引 10

1. 当前判断与目标

当前已完成可通过电脑演奏的四声部数字原型，ADSR 释音、快速重按、声部窃取、事件队列和演示/手动互斥均已有修复与验证。距离完整参赛作品，最需要补齐的是物理演奏输入、压力控制、标准 I2S、持续发声时的变调，以及现场测量和脱机启动证据。继续堆声部之前，应先让这条完整链路稳定工作。

本轮按用户最新确认的**剩余约 120 团队工时**编制，指两人工作时间之和。GPIO 按键已抵达，实验室可用逻辑分析仪和示波器，暂无线路录音设备。其他外设已有采购型号资料，仍未据此认定全部到货、焊好或通过验收。正式目标建议是 12 个 GPIO 琴键、FSR402 压力、10 kΩ 电位器变调、两种音色、四声部起步、48 kHz 标准 I2S 和可靠 Flash 启动；基础链路验收后争取八声部、短延迟效果与 LED 指引。

32 声部保留为冲刺目标，不作为 120 小时内的承诺。若基础链路提前通过，可把扩声部窗口用于 32 声部共享引擎；否则交付已验证的四/八声部版本。声部数按实际同时活跃、可闻、可测的结果填写。

用户最新确定 **10 月 28 日为原型机制作与验收 DDL**，比官方提交日提前一周。**10 月 29 日至 11 月 4 日完整留作视频、PPT 和提交材料制作周**，不再排新功能。高云官方页面与竞赛通知给出作品提交截止为 **2026 年 11 月 4 日 18:00**，决赛为 11 月 20-22 日。**本周日 10 月 18 日组装原型机**；10 月 25 日停止新增功能，10 月 28 日完成硬件和固件冻结。报名与资格状态尚无本轮证据，需由队长立即核对。高云竞赛官网

2. 当前进度的证据

GitHub main 与本地 HEAD 均为 0ffc565，本轮只读查询确认一致。模式修复提交为 057d78c，之后主分支未再修改生产 RTL。开放 PR #1 仍是早期波表/GAO 构建修正，需逐项比对当前工程，不能整包覆盖现有仿真门禁。仓库、PR #1

项目	当前证据	本轮结论
四个独立声部	top 的四个 poly_voice；各自相位、频率字、ADSR；已有板上和弦听感验收	已实现并有实机演奏证据，仍需正式多谱峰测试
ADSR 与重触发	修复后的 adsr、start 脉冲保持、声部分配；本轮相关测试 PASS	已修复；ADSR 参数目前主要为编译期参数
队列与模式	满队列同拍读写、播放器背压、UART 模式集成测试 PASS	演示/UART 路径已验证；多 GPIO 突发仍需新增握手
电脑演奏界面	本轮 Windows PowerShell 5.1 自检 PASS；此前用户确认按下、松开、和弦正常	可作开发入口；物理琴键和端到端延迟另行验收
音色与输出	一张 512 点正弦表、线性插值；板载 PT8211 右对齐输出	单音色、46.875 kHz；标准 I2S 和双音色待做
断电启动	已验收 Flash 自动播放兰花草；后续模式修复仅烧入 SRAM	最新功能尚未持久化，需安排 Flash 更新及冷启动回归

本轮在隔离源码副本执行九项 RTL 测试，全部 PASS：节拍、曲目时长、ADSR、重按/窃取、声部顺序、FIFO、播放器背压、UART/模式和顶层。节拍断言确认 576 个 27 MHz 时钟，真实采样率为 46,875 Hz；测试打印的 93,750.1 Hz 是旧显示公式错误，不能作为实测采样率。

现有启动器明确使用 Windows PowerShell 5.1/.NET。首次在 PowerShell 7 下自检出现程序集引用错误，换回支持环境后通过。Icarus 首次在沙盒内出现访问违例；正常环境隔离重试通过。上述是工具环境差异，本轮未修改应用或 RTL，也未访问串口、读取当前板内码或烧录。板内版本以已有记录为依据：SRAM 模式版 0x5633，已验收 Flash 0xFCF0；本轮未重新读回。

3. 对照竞赛要求的差距

技术要求以工作区《高云半导体》选题指南文内第 13-14 页为原始依据，已先转 Markdown，再对 PDF 第 15-16 页视觉复核；自备板条款为文内第 11 页。竞赛未要求必须使用 MPR121 或电容触摸，允许自研交互形态。依据这条规则，独立 GPIO 按键加 FSR 可以构成选音/触发与压力两个维度；这属于方案合规判断，仍须用实物演示两个维度的独立控制。官方选题入口

基础/设计要求	当前差距	必须补的验收
至少二维独立演奏输入	电脑键盘只完成选音；GPIO、压力未接入	保持同一音高改变压力；保持压力改变音高；四键和弦
全音频链 HDL 实时合成	核心符合方向，外设驱动仍未实现	GPIO/SPI/控制/合成/I2S 全链 RTL 与仿真；电脑只发控制
至少四路独立声部	已有四声部，正式频谱证据不足	测试模式四个不同频率同时发声；独立相位/频率/包络
单音实时变调	MIDI 音符选择不等于持续音的弯音	按住一个键转电位器，频率连续改变且包络不重新起音
ADSR 调控、实时混音	ADSR 修复通过；运行时参数调节和最坏混音待验收	A/D/S/R 至少一套可演示调节；同相最大输入不回绕
I2S 输出至 DAC	PT8211 使用右对齐格式，不能替代标准 I2S 证据	PCM5102 模块标准 I2S：48 kHz、64 BCK/帧、MSB 延后一位
控制到音频总延迟 ≤10 ms	当前没有物理事件到模拟输出的测量	同次采集按键/控制事件与 DAC 输出，报告最坏值
无预录 PCM、现场多频验证	单周期表与音符序列合规方向明确；固定多频测试需补	ROM 内容说明、RTL 样本和实际输出频谱相互对应

赛题定义的独立振荡器包含独立相位、频率调控和包络。两张波表、更多谐波或更高内部运算频率不会自动增加波表合成声部计数。吞吐量按同时活跃可闻的振荡器数量乘实际输出采样率计算：当前四声部调试路径的算术值为 187,500 次/秒，正式四/八/三十二声部在 48 kHz 下分别为 192,000、384,000、1,536,000 次/秒。这些是条件成立时的计算值，不是已获得的比赛评分。

拓展项分别是 ≥32 复音或等效并行计算单元、≥3 维表情、≥2 音色、硬件数字效果、≤5 ms 且确定性低抖动的响应、实时可视化和脱机曲目指引。推荐优先实现第三维电位器变调、双音色、可旁路短延迟及有效的 LED 指引。GPIO 异步输入同步、去抖和扫描本身会引入相位相关的延迟，只有实测范围和调度约束成立，才能声称达到低抖动目标。蓝牙/App/OLED 及复杂混响留待基础验收后另定。

指南允许以高云 FPGA 为核心的第三方开发板，Tang Primer 20K 符合这一类别；选题推荐表列的是 Nano 20K、Primer 25K 和 Mega 系列。保留自备板条款与器件照片，并核对已审核的参赛平台信息；不需要因名称不同立即换板。通知第 3-5 页还要求资格审核、作品报告/视频以及决赛基础编程能力考核，提交文件格式和视频时长另行通知，本轮未取得新的详细上传规范。

4. 最新器件规格对实施的影响

以下型号依据用户本轮六张采购截图；频率 12.288 MHz、阻值 10 kΩ 和 FSR402 由用户随后确认。商家参数只作采购识别，不能直接当作整机实测性能。按键已到手，其他器件的到货和焊接状态仍待逐件登记。

器件	已确认信息	本轮需要调整的工作
GPIO 按键	主路线为 12 个独立键，按键已抵达	两级同步、独立消抖、12 键状态和事件排队；不再把 MPR121 初始化作为前置任务
CJMCU-5102 DAC	商品称 PCM5102，板上标示 3.3V、BCK、LCK、DIN、SCK、FMT、XSMT 等	核对芯片丝印、跳线与端子；3.5 mm 是线路输出，不能据“耳机座”认定能驱动低阻耳机
MCP3208-CI/SL	12 位、8 通道；SOIC-16 裸芯片、1.27 mm 引脚间距	准备 SOIC-16 转接板并焊接；检查 16/15/14/9 脚电源、参考及地；从约 250 kHz SPI 起调
FSR402	用户确认型号；截图同时介绍 RFP602/比较器板	采用 FSR402 分压进入 ADC CH0；不把可选比较器 DO 当连续力度量
WX112(050)	10 kΩ 单圈线绕电位器，商品标称 5 W	两端 3.3 V/AGND，滑动端进 CH1；先测端点和中点，再定滤波与弯音范围
7050 有源晶振	12.288 MHz、7×5 mm、四脚；额定电压未确认	需要 7050 转接板、去耦与短线；查完整型号/订单电压后才能确定供电
P15W 蓝牙数字功放	商品 DC 8-24 V、双声道，面向无源扬声器	替代旧“耳放”假设；需要合适电源和扬声器，使用有线输入并确认蓝牙不会抢源

7050 是封装名称，不能唯一确定供电。联网检索未找到能与这张达科峰通用图一一对应的完整型号；厂商的同封装振荡器存在多种电压选项。**本次未确认所购晶振额定电压。**先核对订单选项、包装标签或完整丝印，再依据对应手册供电；示波器验证输出频率、幅度和占空比后，才能接到 J14-10/T7 的 3.3 V 时钟输入。不能通过“3.3 V 下看似起振”证明额定兼容，也不能把未知电压输出直接接 FPGA。SiTime 同封装多电压规格示例

优先验证 CJMCU-5102 的标准 I2S 线路输出，再接功放。原方案的 DAC-XSMT 引脚必须先排查模块固定跳线，避免 GPIO 与板上硬连接冲突；FMT 取标准 I2S 设置。TI 对 PCM5102A 的规格是线路驱动，最低负载为 1 kΩ 量级；A 后缀是否对应实物仍待丝印确认。P15W 的电源和大电流扬声器线与 FPGA/ADC 分开布置，模拟信号地按实际有线输入定义连接。扬声器输出端子不得当作音频地、耳机输出或示波器普通地夹位置。TI 官方资料、Microchip 官方资料

需要补查的物料是 SOIC-16/7050 转接板、去耦和上拉电阻、稳固面板/焊接连接，以及功放电源与无源音箱是否具备。ADC CH0/CH1 保留压力/弯音；模块上的高功率额定值并不增加演奏维度。已有 21 路引脚提案仍作为接线依据，实际 CST 更新要经过电压和共用 FPC 核对、仿真与 PnR。

5. 120 小时的任务配置

工时为估计团队人时，包含编码、必要测试和小范围返工；不是精确工期。按 120 小时作为本次交付的总预算：基础链路及验收 70 小时、可见扩展 6 小时、扩声部探索 10 小时、保护性缓冲 10 小时，合计 **制作期 96 小时**；视频/PPT/报告/排练单列 **24 小时**。材料制作拥有完整七个日历日，不只是开发结束后临时挤几小时。若联调超时，先回收扩声部和效果窗口，不动材料制作周。

任务	人时	完成标准
T01 基线、资格、物料与接线核对	4	Git/位流回退点；器件到货表；晶振电压和转接板问题有明确处置
T02 GPIO 琴键与手动事件握手	10	12 键独立变化，Note Off/Panic 优先；满队列不丢松键；模式切换无遗留音
T03 SPI ADC、压力与第三维输入	12	CH0/CH1 正确；相对压力标定；弯音端点/中位；传感器未接时仍可基本演奏
T04 正式时钟与标准 I2S	12	48 kHz、3.072 MHz BCK；位对齐；时钟/复位及 UART/DDS/曲目/ADSR 参数一致
T05 双音色、实时变调与混音保护	12	两张 512 点 BSRAM 波表；持音变调不重触发；最大混音无回绕，削波计数可见
T06 整机接线与延迟联调	10	两维独立演奏；第三维可听；物理事件到 DAC 输出最坏 ≤10 ms
T07 多振荡器测试、频谱与噪声证据	6	固定多频测试；数字/模拟证据绑定版本；底噪检查记录供电和负载条件
T08 Flash 与冷启动	4	最新模式和物理演奏断电可用；多次冷启动；保留恢复包
T09 可旁路短延迟效果	4	饱和反馈、启停不爆音；CPU 不参与；不得阻塞基础 I2S
T10 LED 指引	2	LED 表示演奏/节拍信息；手动与指引/演示互不抢音
T11 扩声部验证窗口	10	只在基础提前通过时推进；先验证八声部资源与时序，32 需要额外成熟度，不能承诺
T12 视频、PPT、报告与排练	24	10/29-11/04 专用；视频约 10 h、PPT 8 h、报告/清单 4 h、排练 2 h
T13 不确定性缓冲	10	只用于接线、工具、时序及验收故障，避免预先分配给新功能
合计	**120**	制作期 96 h，材料周 24 h；保留已验证基线

建议甲主责音频时钟、I2S、双音色/变调和共享引擎；乙主责 GPIO/ADC、焊接面板、实验室测量和证据。两人共同评审事件握手、定点范围和每帧预算，交换负责演示与答辩。工时不按“并行两人就减半”计算，合并冲突、联合测量和联调依赖已消耗共同时间。

若总工时下降到 90 小时，材料周仍保留 24 小时，制作期只剩 66 小时：取消 T09-T11，采用四声部，把双音色/第三维等拓展工时回收到必要链路与缓冲，再重排每天负荷。最低二维、四声部、变调/ADSR、标准 I2S 和实测证据必须完整。不能在 90 小时情景下继续照搬 120 小时表。当前 120 小时方案中，32 声部只接受已经通过全部验收的成果，超时即回退。旧报告约 110 小时同时承诺 32 声部、效果、显示与全部联调，未充分反映裸芯片装配和材料成本，本轮不沿用。

6. 逐日任务与交付门槛

以下日期均为 2026 年，工时为**当天团队合计人时**，不是每人时间。甲、乙沿用上一节分工。每晚只用代码、测试、接线照片和测量文件验收当天任务；表中的日期是计划，不能预先标为完成。制作期逐日工时合计 96 小时，最后一周材料制作 24 小时，共 120 小时。

6.1 周日组装前：10 月 13-18 日

日期 / 人时	当日任务与分工	当天应留下的交付与验收
10/13 周二 / 4 h	甲核对固件/回退点及 GPIO 事件接口；乙登记到货、确认晶振电压、SOIC/7050 转接板和仪器档期	当前九项仿真与版本记录；12 键连线表；缺件清单有处置日期。晶振电压不明时保持未接入
10/14 周三 / 8 h	甲实现单键到 12 键的同步、消抖与事件握手；乙核对按键触点、面板布局和线材标号	GPIO 自检覆盖按/松、抖动、四键同拍、满队列与 Panic；先用一个实体键验证有效低电平
10/15 周四 / 8 h	甲实现标准 I2S 与正式时钟参数；乙搭 ADC/晶振转接板，检查供电和接线连续性	I2S 模型核对 64 BCK/帧、一位延迟；ADC 焊接无短路。确认电压后测晶振 12.288 MHz 输出
10/16 周五 / 8 h	甲完成 MCP3208 SPI 和两通道控制值握手；乙准备 FSR402 分压和 10 kΩ 电位器、测试 CH0/CH1	SPI 自检通过；有实物时记录零/中/满量程及压力阶跃；未到货时保留模型证据和待测项
10/17 周六 / 8 h	甲接入双音色、持音变调和混音保护，跑全部门禁/PnR；乙完成预装、DAC 跳线和功放有线输入核对	周日用的四声部固件包与恢复包；所有引脚/电压已核对；48 kHz I2S 单模块有证据
10/18 周日 / 10 h	**两人组装原型机**：先按键与 FPGA，再 ADC/压力/电位器，最后 DAC/功放；每组接入即测试	固定 12 键面板与标号线束；单音 → 四键和弦 → 松键 → 压力 → 持音弯音逐项通过；保存组装照片和问题单

周日前置条件是关键器件到货、转接板焊好、供电额定值有依据、单模块仿真通过和接线图核对。若 10/18 只有按键可装，当天完成面板与 GPIO/PT8211 原型，明确 ADC/标准 I2S 未验收；这是装配阶段完成，不是赛题完整验收。缺件立即占用 T13 缓冲处理，不把安全供电确认压缩成试接。

6.2 原型联调到制作 DDL：10 月 19-28 日

日期 / 人时	当日任务与分工	当天应留下的交付与验收
10/19 周一 / 8 h	甲解决组装暴露的逻辑/握手问题；乙逐根检查实际连线，采集 SPI/I2S 并标定压力和弯音端点	四声部物理键盘、ADC 两通道与 DAC 正式链路同时运行；实测 LRCK/BCK/数据位对齐
10/20 周二 / 8 h	甲加固定多频测试与运行时 ADSR 演示入口；乙预约示波器，测物理事件到 DAC 的延迟及底噪	至少四个独立频率证据；最坏延迟 ≤10 ms 的原始波形；供电/负载及测量阈值记录
10/21 周三 / 6 h	两人完成基础要求逐项验收，核对持音变调、二维独立输入、模式/松键；甲建立可回退基线	保存正式四声部基线、资源/时序报告、回归日志。未通过任一硬指标时取消扩声部与效果开发
10/22 周四 / 4 h	基础通过后，甲小范围验证八声部资源/调度，乙验证多键/压力可靠性；否则共同回填基础缺口	扩展通过证据或明确停止决定；不得用只有状态数组的版本替换稳定基线
10/23 周五 / 4 h	按实际余量择优完成可旁路短延迟；继续八声部验证，不同时铺开新架构	最大反馈/混音自检及旁路；声部扩展未成熟则保留四声部，32 不占用新增时间
10/24 周六 / 4 h	完成 LED 演奏/节拍反馈，整理全部拓展结果；两人确定最终展示范围	功能清单只写已验收项目；报告声部数、采样率与位流一致，确定视频可展示内容
10/25 周日 / 4 h	停止新增功能；甲跑最终门禁/PnR，乙固定线束、控制件和电源，再做整机回归	候选最终版；完整输入/输出与时序证据；此后仅允许影响演示/验收的缺陷修复
10/26 周一 / 4 h	做持续演奏和快速操作回归；复测延迟、谱峰、供电噪声；备份原始数据	至少一小时稳定记录；丢事件/削波/帧超时计数；修复若改 RTL，则重跑全部门禁
10/27 周二 / 4 h	稳定版本更新 Flash 并验证多次真断电启动；两人互换操作并演示整条链路	最新协议/物理输入断电可用；冷启动记录、恢复包、最终接线照片，无待解决硬指标
10/28 周三 / 4 h	**制作 DDL**：完成终验、冻结代码/硬件/ROM/CST/位流，整理演示脚本和素材目录	**可独立演奏原型机、证据包和展示清单全部交接**；视频/PPT 只使用该冻结版本

关键路径是物料/电压确认 → 单模块 GPIO/ADC/I2S → 周日装配 → 完整演奏链路 → 延迟/谱峰 → Flash 冷启动 → 10/28 制作验收。双音色、变调和虚拟器件仿真可在等件时推进，实际电压/音频/延迟必须有仪器证据。MPR121 留作备选，不并行开发第二套主键盘。

10/21 若基础仍有缺口，T09-T11 全部回填必要联调；10/25 起不增加新架构；10/28 未达标项如实披露。PT8211 或电脑按键可用于定位问题，不能据此把标准 I2S/二维实体输入标为完成。10/29 后如果发生演示阻塞故障，只进行必要修复、重新验证并同步更新视频/PPT；不扩充功能。

6.3 留出的完整材料周：10 月 29 日至 11 月 4 日

日期 / 人时	视频、PPT 与提交任务	当天交付
10/29 周四 / 4 h	根据冻结功能写视频分镜与讲解，建立 PPT 框架；核对官方时长/格式	每个镜头有真实验收依据；PPT 包含问题、架构、资源、演示与创新
10/30 周五 / 4 h	录制琴键/和弦、压力、持音变调和音色切换；甲演示、乙拍摄	主演示素材；保留直接音频/测量截图，避免只有手机环境录音
10/31 周六 / 4 h	完成资源/时序/延迟证据镜头，整理报告；剪视频初稿并补拍	视频初稿、PPT 第一版；所有数值对应同一冻结版本
11/01 周日 / 4 h	视频剪辑、字幕、音量和画面核对；完善 PPT 图表和截图	可评审的视频与 PPT，基础要求均有对应画面
11/02 周一 / 3 h	两人计时排练，互讲算法/定点/接口；按答辩问题修订材料	视频/PPT 定稿候选与演示备份；对缺口有诚实说明
11/03 周二 / 3 h	按官方规范打包，先上传，再下载/播放/校验	首次成功提交记录与离线备份，检查格式、时长及附件遗漏
11/04 周三 / 2 h	最后确认提交状态和备份，仅修材料错误；不排新拍摄/新功能	**18:00 官方截止前确认成功**；保存提交回执

这一周共 24 团队人时，另有完整七个日历日处理补拍、编码和审核。官方视频/文件格式尚待取得，10/13 即应核对，不能到最后一天才发现编码或时长不符。PPT 是用户要求的展示材料，是否作为初赛上传附件以系统当时要求为准。

下一项建议先执行 **T02：GPIO 琴键与事件握手**，因为按键已到手，能立即改善完整度。先接一个键验证有效低电平，再扩到 12 路；上拉与共地按已有引脚表核对。实装由操作者进行，连接前断电。代码实施前说明接口影响、验证和回退；任何 Verilog 修改均通过全部自检测试后才允许烧录。时钟、电源、CST 的实装修改也须留版本与测量记录。

7. 资源预算与验收办法

7.1 已验证资源与未来预算

最新模式修复 PnR 报告使用逻辑 4596/20736、寄存器 741/16173、BSRAM 4/46、DSP 宏块 6/24，报告内列 MULT18X18 为 12 个。历史该版本 27 MHz 约束的 Fmax 为 44.191 MHz，建立/保持违规端点为零；本轮未重做综合。此后生产 RTL 无变化，报告仍可作为当前基线依据，不能直接证明未来外时钟/扩展版通过时序。

单一 12.288 MHz 域在 48 kHz 下每帧有 256 个时钟，标准 I2S 每帧 64 个 BCK。保留四条并行共享流水线，各处理独立声部上下文；32 声部时每条八个声部，每声部预留 16 周期，128 个调度周期，再给混音、控制与保护约 80 周期，合计 208/256。这只是待验证预算，必须按实际同步 ROM、DSP 延迟和 valid 信号重算，不能以平均吞吐量代替帧截止断言。

建议模块	BSRAM 保守预算	18×18 乘法器预算
四流水线、每条双 512×16 波表	8	8-12，按插值与幅度流水线分配
声部状态、频率表、事件/曲目存储预留	4	0
单声道 4096×18 短延迟	4	1-2
总压力、增益与余量	0	3
基础扩展合计	**16/46**	**12-17，限制在 24 的保守预算内**

4096 个 48 kHz 样本约为 85.3 ms。双声道同长度缓冲将额外增加四块 BSRAM；更长延迟、多音区表或显示缓存另算。小状态是否寄存器或 BSRAM、ROM 的端口/模式和打包效率最终以 Gowin 报告为准。24 个乘法器是项目保守分配线，器件物理规格为 48 个；DSP 宏块另按报告口径检查。直接复制当前三乘法器声部到 32 路需要 96 个乘法器，不能实现。每声部两块 ROM 的 32 路并行写法需 64 块，也超过 46 块。

波表用 Gowin BSRAM IP/原语并配仿真模型。当前 $readmemh 数组已实际映射成 BSRAM pROM，但未来改造应固定同步读时序。不使用大 case 音频 ROM，不把 DDR3 用于逐样本查表。频率字和低速 ADC 事务与逐样本音频调度分离；新控制值在帧边界提交。现有四声部除以二的增益仍可能削波，扩展前需测试最大同相输入、定点位宽和 FIR 旁路，不能只用演示曲判断混音安全。

7.2 测量和交付证据

逻辑分析仪先测 GPIO/事件、SPI 和 BCK/LRCK/DIN，验证 48 kHz、3.072 MHz、64 位帧与一位延迟。示波器同次采集实际按键边沿或控制标记与 DAC 线路输出，记录探头位置、阈值、音色、Attack、供电和负载；至少采集 100 次，含单音和最大并发，报告最小/中位/最大值与测量误差。不能把仅 RTL 或“事件到第一个 I2S 数据”的延迟当成完整模拟输出延迟。压力链还要单独记录滤波阶跃响应；无声阈值会受 Attack 和音高相位影响，测量协议应写明。

无线路录音设备时，可先从 RTL 捕获 PCM/FFT，再用示波器记录 DAC 多频波形；实验室示波器若支持原始数据导出或 FFT，评估采样率、记录长度与输入范围后生成模拟谱峰证据。若该设备不支持合适的数据导出，尽早借用带真实线路输入的声卡/录音机。数字 FFT 不能代替模拟谱峰与底噪测量，P15W 蓝牙接收也不是录音接口，普通麦克风输入不能直接接 DAC 满幅线路输出。

短延迟、扩声部各有旁路/回退参数。为四/八/三十二声部分别选不同的非谐波或可清晰区分频率，并控制幅度避免削波；32 个相位状态存在不等于 32 个可闻谱峰。持续演奏至少 1 小时，覆盖松键、重按、窃取、模式切换、Panic、ADC 极值和断开输入；保存丢事件/削波/帧超时计数。固定线束后做多次真正断电重启，确认最新固件独立进入演奏/演示，电脑 GUI 与 Flash 协议一致。

最终证据包至少包含 Git 提交、完整 RTL/ROM/CST/SDC、仿真日志、资源/时序报告、对应位流与 SHA256、I2S/延迟/频谱原始数据、接线照片、冷启动记录和演示视频。正式提交内容以当时上传系统要求为准。底噪既有反馈是 M0 后基本不变，说明还需供电/模拟链路测量；本轮不宣称找到根因或已消除。

8. 资料复用与证据索引

已有开源思路可以减少试错，不需要换掉已稳定的四声部协议和工具链。xls32 的循环声部状态/流水线分离可用于共享引擎；其已有板级时序不是本机 256 周期/帧的验证结果，不能直接部署。nishadsuresh 项目的 UART→RTL 样本 →PCM/FFT 验证方式可复用，实时顶层能力不能只按仓库名推断。本轮仅调研和规划，未导入外部代码。xls32 架构、PCM/FFT 测试参考

此前调研记录 xls32 为 Apache-2.0，nishadsuresh 为 MIT；如果后续复制代码，届时再核对所用提交、许可证与依赖并保留声明。GPIO/SPI/I2S 外壳优先用本地 HDL 和厂商时序，控制协议保持可回退；Gowin ROM 原语替代其他 FPGA 的存储外壳。Sipeed 官方 UART/PT8211 示例只作板级参考，不能凭它认定标准 I2S 已实现。

依据	定位与用途
高云选题指南	原 PDF 的第 13/15/16 页分别对应文内 11/13/14 页；自备板、基础/拓展与评分规则
赛道通知	第 3-5 页：资格、报告/视频、基础能力考核、时间；扫描 OCR 有误字，已视觉复核
当前生产源码	top、poly_voice、adsr、dds_osc、voice_alloc、mixer、uart_ctrl 和九个测试台
最新模式与 Flash 日志	10/12 事件模式、Flash 冷启动；10/13 电脑演奏及接线记录
资源报告	10/12-v0.6 的 instrument.rpt.txt，当前 RTL 相对模式修复无后续变化
用户更新	本轮 120 小时、按键到货、实验室仪器、暂无线路录音设备；六张采购截图与频率/阻值/FSR 型号；10/18 组装、10/28 制作 DDL、后一周视频/PPT
本轮复验	隔离九项仿真 PASS、Windows PowerShell 5.1 界面自检 PASS；GitHub 主分支查询

本轮源稿、PDF、所依据的竞赛文件/转写/关键 PNG、采购截图、检查日志与复现命令统一归档到 FPGA-20261013-v0.5。长硬件引脚方案沿用此前交付，旧规划仅作历史参考。本报告只提出执行计划，不直接实施新架构、不更改采购清单、不烧录或改动现场接线。