PolyTouch FPGA 完整接线方案

Tang Primer 20K / Dock 3714 ·标准 I2S 测试样品

2026-10-16 ·v0.1 ·代码基线 40ef012

1. 装配范围与供电

本方案对应 `codex/s4-s6-integration@40ef012`，器件为 GW2A-LV18PG256C8/I7、版本 C。主路线是 12 个 GPIO 琴键、FSR402 压力、10 kΩ 弯音电位器、MCP3208 ADC、12.288 MHz 有源晶振和 PCM5102 系列 DAC，再接有源音箱或已购 P15W 功放与无源扬声器。MPR121 为后续备选，不占用本版引脚。

数字链路为：琴键送音符事件，FSR/电位器经 ADC 送控制值，FPGA 完成四声部逐样本合成，I2S 送 DAC，DAC 线路输出送功放。USB 仅供配置、调试和串口控制；BL702 不参与音频计算。

当前软件边界：标准 I2S、GPIO、ADC 和弯音已有数字实现；FSR 值目前只作观测，没有改变音量或音色。音色混合权重固定为 64/255。接完线可开展联调，尚不能把压力表情和音色自由切换标为完成。

供电对象	接法	装配说明
Tang Primer 20K Dock	沿用板卡已有稳定供电；DC-IN 按底板 12 V 定义使用	保留 USB 数据连接作串口/JTAG；不要从信号排针反向给底板供电
MCP3208、FSR、电位器	J5/J6/J14 的 +3V3 与 GND	VREF 与 VDD 同源；ADC 地、分压地就近相连
PCM5102 模块	接模块确认过的 3.3 V 电源端	若端子是 VIN 且经过 LDO，先确认实际输入要求，不能把 VIN 与 3V3 混为同一端
12.288 MHz 晶振	本方案要求 3.3 V CMOS 输出	所购 7050 完整型号与额定电压仍需看实物/订单；7050 仅是封装
P15W 功放	独立电源，按实物额定范围（采购信息为 DC 8-24 V）	不从 Dock 的 3.3 V 排针供功放；DAC 信号地接功放有线输入地

每组外设电源入口放 100 nF 陶瓷去耦，ADC 的 VDD、VREF 各一只，并配约 1 µF 储能；DAC 模块若已有去耦，不重复跨过板上稳压器接线。时钟和 I2S 线短，ADC 模拟输入线与功放扬声器线分开走。

排针编号

J5、J6、J14 都是 2×6：奇数列为 1/3/5/7/9/11，偶数列为 2/4/6/8/10/12；1、2 为 +3V3，3、4 为 GND。下页的编号是原理图电气编号，实物朝向由方焊盘和丝印确认，不按 USB 口方向推断。

J5/J6 同时连到 RGB LCD FPC，J14 同时连到麦克风阵列 FPC；本次装配不接这两个 FPC 外设。J14-6/T9 与板载 WS2812 数据线并联，留空。

2. 三个排针逐脚接线表

下表信号均按 3.3 V 逻辑配置。Bank 1/7 依赖核心板默认 R5/R9 供电配置，Bank 3 为 3.3 V。板载 S1/S2/S3 位于 1.5 V Bank 4，仅使用板内已有连接。

J5 脚号	FPGA 球号 / Bank	原理图网络	接到外设
1、2	电源	+3V3	3.3 V 电源分配
3、4	地	GND	公共地
5	L9 / 3	RGB_LCD_R0	K0，C4
6	N8 / 3	RGB_LCD_R1	K1，C#4
7	N9 / 3	RGB_LCD_R2	备用，留空
8	N7 / 3	RGB_LCD_R3	K3，D#4
9	N6 / 3	RGB_LCD_R4	MCP3208 CS，芯片脚 10
10	D11 / 7	RGB_LCD_G0	MCP3208 CLK，芯片脚 13
11	A11 / 7	RGB_LCD_G1	MCP3208 DIN，芯片脚 11
12	B11 / 7	RGB_LCD_G2	MCP3208 DOUT，芯片脚 12

J6 脚号	FPGA 球号 / Bank	原理图网络	接到外设
1、2	电源	+3V3	3.3 V 电源分配
3、4	地	GND	公共地
5	B12 / 7	RGB_LCD_B0	DAC BCK/BCLK
6	C12 / 7	RGB_LCD_B1	DAC LCK/LRCK/WS
7	B13 / 7	RGB_LCD_B2	DAC DIN/DATA
8	A14 / 7	RGB_LCD_B3	K4，E4
9	B14 / 7	RGB_LCD_B4	K5，F4
10	A15 / 7	RGB_LCD_HSYNC	K6，F#4
11	D14 / 1	RGB_LCD_VSYNC	K7，G4
12	E15 / 1	RGB_LCD_DE	K8，G#4

J14 脚号	FPGA 球号 / Bank	原理图网络	接到外设
1、2	电源	+3V3	3.3 V 电源分配
3、4	地	GND	公共地
5	P9 / 3	MIC_LED_CLK	K2，D4
6	T9 / 3	MIC_LED_DAT	留空，板载 WS2812 共用
7	T8 / 3	MIC_DAT1	K9，A4
8	P8 / 3	MIC_DAT0	K10，A#4
9	R8 / 3	MIC_DAT2	K11，B4
10	T7 / 3	MIC_DAT3	晶振 OUT 经约 33 Ω；GCLKT_3
11	T6 / 3	MIC_BCK	备用，留空
12	P6 / 3	MIC_WS	DAC XSMT，当前 RTL 恒高

3. 琴键、ADC、压力与弯音

每个独立琴键的一端接第 2 页对应 K0-K11 引脚，另一端接 GND；每根信号用 10 kΩ 上拉至 3.3 V。四脚轻触开关先确认同侧内部短接关系，选择按下前不导通的两端。琴键范围 C4-B4（MIDI 60-71），按下约 1 ms、松开约 3 ms 的数字去抖已实现。

MCP3208-CI/SL 裸芯片

SOIC-16 顶视图按圆点/缺口确定脚 1，沿封装逆时针编号；建议先焊到 SOIC-16 转接板，再接杜邦线。以下脚号来自 Microchip DS21298E 第 1、15 页，不是 MCP3204 的 14 脚定义。

芯片脚号	功能	本机接线
1	CH0	FSR 分压节点
2	CH1	弯音电位器滑动端
3-8	CH2-CH7	未使用，接模拟地
9	DGND	公共地
10	CS/SHDN	J5-9 / N6
11	DIN	J5-11 / A11，FPGA 发出的 MOSI
12	DOUT	J5-12 / B11，FPGA 接收的 MISO
13	CLK	J5-10 / D11
14	AGND	公共地，靠近分压和 VREF 去耦
15	VREF	3.3 V，近脚 100 nF
16	VDD	3.3 V，近脚 100 nF + 约 1 µF

SPI 为 mode 0，每笔 19 个 SCLK。调试档为 250 kHz；标准档按整数分频实际为 245.76 kHz，每笔约 77.31 µs。2 kHz 轮询交替采 CH0/CH1，所以每个通道取得新数据的频率是 1 kHz。

FSR402 分压

接线顺序为 **3.3 V → FSR402 → CH0 节点 → 10 kΩ → GND**。这样压力增大、FSR 电阻下降时，CH0 电压上升。FSR 无极性，分压计算为 `VCH0 = 3.3 × 10k / (RFSR + 10k)`。需要反向响应时应明确修改分压方向与软件映射，不能只换元件位置后仍沿用原标定。

按无压力、常用压力和重压记录 ADC 码值，建立偏置、有效范围与死区。先保留简单分压，不把该传感器当精确测力计；若读数受采样保持、切换通道或长线影响，再按实测加小电容/缓冲。当前压力滤波值可在仿真中观察，标准档没有可读数的 UART 查询命令，这也是联调前待补项。

10 kΩ 弯音电位器

两个固定端接 3.3 V 与 GND，滑动端接 CH1。先用万用表确认滑动端，不依赖旋钮方向。ADC 0、2048、4095 分别对应约 -2、0、+2 半音。若手感方向相反，交换两个固定端。WX112 为单圈线绕型，实际步进感和机械中心需装配后确认；目前 RTL 无弯音平滑和中位死区，宜在联调时补齐。

4. 外部晶振与 PCM5102 DAC

12.288 MHz 有源晶振

端子	接到	说明
OUT	约 33 Ω 串联后到 J14-10 / T7	电阻靠近晶振输出；短线接 GCLKT_3
VCC	该型号额定电源	FPGA 输入必须得到 3.3 V CMOS 兼容电平
GND	J14-3 或 J14-4	与 FPGA 同地
OE/EN	按完整型号手册设置为使能	常见四脚分配不作为本件已核实结果

所购件目前仅确认 7050、12.288 MHz，未确认完整型号及电压选项。接板前只需完成这项识别，并测输出频率和幅度；若实际为 5 V 型，先处理供电/电平兼容，不能按“7050”直接套 3.3 V。标准档由这颗晶振驱动全部逻辑，未起振时 UART、SPI、音频都会停住。

CJMCU-5102 模块

模块端子	接到	PCM5102A 芯片对应脚
BCK/BCLK	J6-5 / B12	13
LCK/LRCK/WS	J6-6 / C12	15
DIN/DATA	J6-7 / B13	14
XSMT	J14-12 / P6	17，高为解除静音
SCK	GND	12，三线 I2S 模式
FMT	GND	16，标准 I2S
DEMP	GND	10，关闭去加重
FLT	默认 GND；低延迟试验可改为 3.3 V	11，低 = 正常、高 = 低延迟滤波
3V3 或已核实电源端	对应的 3.3 V 供电	模块含稳压器时按模块实际接法
GND	公共地	模块模拟/数字地
OUTL / OUTR	有源音箱或功放有线输入 L/R	6 / 7，线路输出

模块可能已用焊桥固定 XSMT、FMT、FLT 或 SCK；先按实物通断关系确认，避免外接 FPGA 输出与固定电平互相驱动。芯片 A 后缀和模块实际电源路径尚需核对，表中芯片脚号供查线，不要求直接飞线焊芯片。

标准档输出 LRCK=48 kHz、BCK=3.072 MHz、64 BCK/帧。LRCK 低为左声道，MSB 比 LRCK 翻转晚一个 BCK。每声道 24 位数据区由高 16 位合成样值、低 8 位零组成；左右目前相同，整机有效位深是 16 位。

TI 手册的正常/低延迟滤波延时分别列有 20 与 3.5 个采样周期（详细正常插值滤波表另列 22 个周期）。48 kHz 下预算约 0.42-0.46 ms 与 0.073 ms；最终端到端延迟仍用实物测量。低延迟档值得做听感与测量对照，不需要改 FPGA 资源。

5. 音频输出、板载连接与接口档位

PCM5102 系列提供线路输出，额定负载下限为 1 kΩ。模块有 3.5 mm 座也不能据此直接接 16/32 Ω 耳机。首轮用有源音箱线路输入；需要耳机时经过耳放。

从哪里	接到哪里	本样品用途
DAC OUTL	P15W 有线输入 L/左声道信号	左路音频
DAC OUTR	P15W 有线输入 R/右声道信号	右路音频
DAC GND	P15W 有线输入 G/信号地	音频参考地
独立功放电源正/负	P15W 电源 + / -	按实物额定电压和扬声器功率配电源
P15W L+、L-	左扬声器两端	桥接输出，不把 L- 当地
P15W R+、R-	右扬声器两端	不与左路输出并接

P15W 具体芯片、输入插座和端子次序尚无本轮实物证据，上表给的是信号对应关系；实际接线按模块丝印确认。只接有线输入并从低音量起调，避免蓝牙音源抢占。DAC 满幅约 2.1 Vrms，功放输入灵敏度未知时先用模块音量控制衰减。扬声器差分输出不接普通示波器地夹，测量优先取 DAC 线路输出。

板上已有连接，不需要飞线

功能	FPGA 球号	说明
板载 27 MHz 时钟	H11	PT8211 调试档使用
S3 设计复位	D7	低有效，1.5 V 输入
S1 / S2	T3 / T2	伴奏集 / 速度档，低有效
UART RX / TX	T13 / M11	BL702 USB 串口桥，115200、8N1
LED 循环 / 和弦集	N16 / N14	低有效
LED 速度位 0 / 1	L14 / L16	低有效
PT8211 BCK / WS / DIN	N15 / P16 / P15	调试档板载音频路径
板载耳放 PA_EN	R16	调试档由已有逻辑控制

两个构建档位

标准档使用 `build_top_i2s_std.tcl`，顶层为 `top_std_build`，从外部 DAC 发声。

调试档使用 `build_top_integrated.tcl`，顶层为 `top_dbg_build`，从板载 PT8211 耳机口发声。两者只能烧入其一。

调试档把 B12/C12/B13/P6 用作 `clip_fold` 观测，恰好与外部 DAC 的 BCK/LRCK/DIN/XSMT 重叠。**切回调试固件时，拔下这四根外部 DAC 控制线。**琴键和 ADC 线可以保留。标准档未把板载音频端口引到芯片边界，不把它们视为已约束的静音输出。

本分支旧 `build.ps1` 仍指向过时文件清单，不能作为集成版入口；`program_sram.ps1` 自动找位流也可能拿到旧产物。联调时显式指定本档刚生成的位流路径，后续应统一构建/烧录入口。

6. 装配与首次联调

先完成供电分配、转接板和线束标签。标签统一写“连接器-脚号 / 信号”，例如 `J5-12 / ADC-DOUT`；机壳固定后仍能接触 GND、时钟、SPI 与 I2S 测点。GPIO 键、FSR、电位器单独装在可重复操作的面板上。

顺序	操作	当场应看到的结果
1	核对晶振型号、芯片方向和公共地；先测电源	3.3 V 网络与功放电源区分明确
2	接晶振、DAC 与 ADC；CH0 接地，CH1 暂接约半 VREF，烧标准档联调版	LRCK 48 kHz、BCK 3.072 MHz；演示音可闻
3	串口发 `D0`、`N69`、`O69`、`M0`、`M1`，每条回车	手动等待、发音、释音、数字静音与恢复
4	先接一个 GPIO 键，再扩到 12 键	按/松各一次事件；四键可同时发声
5	接 ADC，先用地/已知分压验证 CH0/CH1	通道顺序与 12 位码值正确，不是 4095 读成 2047
6	接 FSR 和弯音旋钮	CH0 随压力增大；持音转旋钮变调且不重起音
7	补齐压力音频路由、音色控制后试奏	相同音高下压力可改变表情，两音色可自由切换
8	接功放，测延迟/频谱并固化 Flash	不靠电脑推流；脱机启动可演奏

初次测 DAC 时就给 CH1 确定的中点电压：可用两只等值 10 kΩ 电阻分压，或先接已调到中位的电位器。当前 RTL 不会识别“ADC 未接”，悬空 MISO 可能变成端点弯音，不能据此判断 A4 音高错误。

本轮只做本机定向仿真，没有烧录。下一次产生用于烧录的 RTL 版本时仍按项目规则完成烧录前仿真；不能把本轮局部检查当作完整门禁记录。

最少仪器测点

逻辑分析仪接 GND、J14-10 时钟、J6-5/6/7 I2S、J5-9/10/11/12 SPI；通道不足时分两轮。示波器用同一次采集对比琴键输入与 DAC 线路输出，记录音色、Attack、触发阈值和最坏延迟。四声部谱峰验证使用四个不同音高；演示曲和听感不能单独证明声部吞吐量。

本轮已完成的纸面复核

Dock 3714 原理图第 1/4/7/9 页与 SOM 原理图已转 Markdown 并渲染复核，确认三组排针网络、FPGA 球号、Bank 和板载音频路径。芯片手册精确引脚表也已视觉复核。本方案纠正了旧接线说明中“DAC 可直接接耳机”、晶振电压已确定及 FSR 交换分压仍沿用同方向解释的问题。实际模块供电端、焊桥、晶振脚号仍以实物型号为准。

资料依据

1. Sipeed Tang Primer 20K Dock 3714 原理图：工作区 `docs/references/`，第 1/4/7/9 页；官方硬件资料。
2. Tang Primer 20K SOM-3961 原理图：Bank 供电、27 MHz 晶振和可选 VCCIO 电阻。
3. TI PCM510xA / PCM5102A 手册 SLAS859C：第 5、6、9、17、25 页，引脚、线路负载、滤波与三线 I2S。
4. Microchip MCP3204/3208 手册 DS21298E：第 1、15、17-20 页，MCP3208 脚号和 SPI 时序。
5. 基线提交 `40ef012` 的 `primer20k_i2s.cst`、`top_std_build.v` 与 `FPGA-pinplan-20261013-v0.1.csv`。