PolyTouch FPGA 逐根接线手册

Tang Primer 20K + Dock 3714 ·板载时钟先行调试·标准 I2S 接线预留

2026-10-18 ·v0.1 ·核查基线 ff2c7d6

1. 今天先按这条路线接

今天使用现有 debug 固件：板载 27MHz → FPGA → 板载 PT8211 → 板载耳放 → Dock 耳机口。不需要外部晶振转接板，不使用外置 DAC，也不连接 P15W。先接好十二个机械琴键、MCP3208、FSR 分压和弯音旋钮，共 16 路外部数字信号；其余正式 I2S 接线作为后续预留。

主控为 Tang Primer 20K + Dock 3714，FPGA 为 GW2A-LV18PG256C8/I7，版本 C。演奏外设按现有清单为 12 个机械开关、MCP3208-CI/SL、FSR402、WX112(050) 10kΩ。所有新增数字线均为 3.3V 电平。配套逐根接线核对单中，每接完一根再记录“已接”和“复核”。

用户本轮最终确认：有 CJMCU-5102；实物照片芯片标为 PCM5102A，左侧 11 孔；D-56-05-08 是其所述封装标注，不是晶振型号。晶振为 H.ELE 4F、四脚贴片，目前没有可接线的转接 PCB。P15W 商品截图确认蓝牙、双声道、DC8～24V，有线输入和实际负载仍未确认。

阶段	今天/后续怎么接	可验证的功能与边界
今天：debug	琴键 + ADC + FSR + 旋钮；板载耳机口接耳机或有源音箱 LINE IN	四声部、琴键、弯音、音色；FSR 验证分压/采样，默认不控制音量；采样率 46.875kHz
后续：standard	确认晶振并配转接板，接外部 PCM5102A，使用 standard 固件	48kHz、24 位 I2S；手动模式下 FSR 控制全局音量

最新优化未更改这些外部接口。标准档 21 路信号中，今天只使用其中 16 路。**J6-5/6/7、J14-10/12 今天全部不接。**完整乐器仍为四声部；64 声部是计算测试原型。MPR121 已购但未接入生产 I2C 驱动，本次也不接。

今天至少需要 13 只 10kΩ（十二只琴键上拉、一只 FSR 分压）、100nF 陶瓷电容两只、约 1μF 电容一只、SOIC-16 转接板、面包板和跳线。旧清单的十只 10kΩ 不够本次十二键方案。后续晶振另配匹配转接板、约 33Ω 串阻、100nF 和约 1μF 各一只。两只额外等值 10kΩ 可用于弯音中点测试。

标准档不能靠把一根线从外部晶振换成板载时钟来启动。当前 standard 封装只接收 T7 的 12.288MHz，板载 27MHz 位于 H11，且音高、分频、串口参数与所选时钟绑定。让外置 DAC 使用板载时钟需要另改封装/时钟和采样参数并经过 RTL 仿真、综合、时序及上板验证。今天采用现成 debug 入口，不修改时钟架构，不声称已用 27MHz 得到精确 48kHz。

2. 找到排针，先认编号再接线

J5-9 的意思是“底板 J5 排针的第 9 脚”；N6 是 FPGA 芯片球号，**只用来核对板背丝印，不需要接触芯片焊球。**ADC 10 是 MCP3208 裸芯片第 10 脚。三个编号体系不能混用。

J5、J6、J14 均为 2×6 排针，图纸定义 **1/2 为 +3V3，3/4 为 GND，5～12 为信号。**它们的供电位置不按普通 PMOD 接口习惯猜。寻找板上 J 编号和 1 脚标记；如正面没有清楚标记，看背面方焊盘，并与球号丝印、GND 连通关系共同确认。正反面翻看会镜像，不能把背面照片的左右直接套到正面。

将每个排针单独转到“1 脚位于左上角”的逻辑方向后，编号关系如下。这是编号示意，**不代表三个排针在实物上同朝一个方向。**

奇数列	偶数列	
1	2	+3V3 / +3V3
3	4	GND / GND
5	6	信号 / 信号
7	8	信号 / 信号
9	10	信号 / 信号
11	12	信号 / 信号

断电后先用万用表通断档确认 3/4 脚到已知 GND 的连接；1/2 脚应同网，不能与 GND 持续近似短路。再核对至少一个信号丝印：J5-5=L9、J6-5=B12、J14-10=T7。无法定位任何一组时停在这里，先拍该排针正反面清晰照片核对。**不要在上电时用通断档或电阻档。**

3. 底板逐脚总表

所有“留空”都是不接外部导线。**今天 debug 档：J6-5/6/7、J14-10/12 均留空；表中 DAC/晶振行只供后续 standard 档。**图中 LCD、MIC 是原理图旧网络名，本次已复用作乐器接口。J7 RGB LCD FPC 和 J15 麦克风阵列 FPC 保持空着，不能同时接占用这些网络的屏幕或麦克风板。

J5 脚号	板背球号	本次接到的地方
1、2	+3V3	电源；建议只从 J5-1 引一根到面包板红电源轨
3、4	GND	地；建议从 J5-3 引一根到面包板蓝/负电源轨
5	L9	K0 信号端，C4
6	N8	K1 信号端，C#4
7	N9	留空
8	N7	K3 信号端，D#4
9	N6	MCP3208 第 10 脚 CS/SHDN
10	D11	MCP3208 第 13 脚 CLK
11	A11	MCP3208 第 11 脚 DIN
12	B11	MCP3208 第 12 脚 DOUT

J6 脚号	板背球号	本次接到的地方
1、2	+3V3	同一条 3.3V 电源，首轮不另接电源
3、4	GND	DAC 地可就近接 J6-3
5	B12	DAC BCK/BCLK
6	C12	DAC LCK/LRCK/WS
7	B13	DAC DIN/DATA
8	A14	K4 信号端，E4
9	B14	K5 信号端，F4
10	A15	K6 信号端，F#4
11	D14	K7 信号端，G4
12	E15	K8 信号端，G#4

J14 脚号	板背球号	本次接到的地方
1、2	+3V3	已确认是 3.3V 型的晶振 VCC 可接 J14-1
3、4	GND	晶振 GND 可接 J14-3
5	P9	K2 信号端，D4
6	T9	留空；与板载 WS2812 数据通路共用
7	T8	K9 信号端，A4
8	P8	K10 信号端，A#4
9	R8	K11 信号端，B4
10	T7	晶振 OUT 经约 33Ω 串联电阻接入
11	T6	留空
12	P6	DAC XSMT，按第 9 节确认其没有硬接固定电平后再连

21 路信号对应 Bank 1/3/7。Bank 3 为 3.3V，Bank 1/7 按核心板默认 R5/R9 配置为 3.3V；改过核心板电压配置时必须先恢复或重新审查。**S1/S2/S3 所在的 1.5V 按键域不接任何外部 3.3V 线。**

4. 先做电源和公共地

本节 P07 ~ P10 晶振/DAC 电源只用于后续 standard 阶段，今天不接。首轮沿用板卡已验证的 USB-JTAG 供电方式；USB 线应支持数据。J13 是底板 DC-IN 的 12V 路径，不是外设 3.3V 输入，本次无须新增此电源。若以后使用 J13，先核对实物插头尺寸及中心正/外套地极性。功放的大电流电源单独处理，不经过面包板或底板信号排针。

1. 拔掉所有 USB、电源适配器和仪器连接。先搭好空面包板电源轨，贴上“3V3”和“GND”标签。面包板左右、上下电源轨可能断开，用通断档确认；需要连通的区段分别加跨接线。
2. 红线：J5-1 → 3V3 电源轨。黑线：J5-3 → GND 电源轨。本手册只把这条红轨定义为 3.3V，任何功放电源正极、5V VIN 都不能接进来。
3. MCP3208 的 VDD、VREF、FSR 上端和电位器固定高端由这条 3V3 供电。ADC 两个地、FSR 电阻下端、电位器固定低端和 12 个开关的地侧都回到 GND。
4. ADC 的 AGND/DGND 在转接板附近用短线相连，分压地和去耦地就近回到这里。不要让喇叭电流从这条细地线返回。
5. 暂时不插外设，给底板上电，以 J5-3 为黑表笔参考，确认 J5-1、J6-1、J14-1 约为 +3.3V，且极性正确。记录实测值，再断电接下一部分。

电源/地线	线的一端	线的另一端	条件
P01	J5-1	面包板 3V3 轨	唯一的首轮外设 3.3V 来源
P02	J5-3	面包板 GND 轨	地参考
P03	3V3 轨	ADC 16/VDD	裸芯片供电
P04	3V3 轨	ADC 15/VREF	与 VDD 同源
P05	GND 轨	ADC 14/AGND	模拟地
P06	ADC 14/AGND	ADC 9/DGND	就近短连
P07	J14-1	晶振 VCC	仅限型号已确认的 3.3V 型
P08	J14-3	晶振 GND	先确认功能脚号
P09	J6-3	DAC GND	模块地；数字/模拟地按模块既有设计
P10	已核实电源	DAC 对应电源端	按第 9 节确定，不预设 VIN=3V3


ADC 在 16/VDD 与 14/AGND 之间接 100nF，15/VREF 与 14/AGND 之间接另一只 100nF，16/VDD 与 14/AGND 再并约 1μF。晶振 VCC-GND 近端放 100nF 和约 1μF。电容是**并在电源与地之间**，不是串在电源线上。100nF 陶瓷电容通常无极性；若用有极性的储能电容，正极接电源，负极接地。

3.3V 外设总电流仍需实测检查，已购 DAC 模块电源形式未定，不能提前承诺底板余量。不要把独立稳压器的 3.3V 输出与 Dock 3V3 硬并联。模块独立供电时先共地，并避免给未供电模块灌入信号；每次改线都整套断电。

5. MCP3208：按芯片脚号一根根接

已购记录是 **MCP3208-CI/SL，SOIC-16 裸芯片。**它不能直接跨在面包板上，应先焊到匹配宽度的 SOIC-16 转 DIP 转接板，确认无连锡、无虚焊。转接板两排排针的标号可能另有顺序，用通断档确认每个排针通向芯片哪一脚，再贴数字标签。

下面是**芯片顶视图**：看得到型号文字的一面朝向自己，把缺口朝上或将 1 脚标记放在左上。左侧从上往下 1～8，右侧从下往上 9～16；不要用转接板背面视角读此图。



芯片脚	名称	对端	方向/用途
1	CH0	第 6 节 FSR 分压节点 F	压力模拟输入
2	CH1	第 6 节电位器滑动端 W	弯音模拟输入
3	CH2	AGND 地节点	本次不用
4	CH3	AGND 地节点	本次不用
5	CH4	AGND 地节点	本次不用
6	CH5	AGND 地节点	本次不用
7	CH6	AGND 地节点	本次不用
8	CH7	AGND 地节点	本次不用
9	DGND	ADC 14/AGND，再回 GND 轨	数字地
10	CS/SHDN	**J5-9 / N6**	FPGA → ADC
11	DIN	**J5-11 / A11**	FPGA MOSI → ADC 数据输入
12	DOUT	**J5-12 / B11**	ADC 数据输出 → FPGA MISO
13	CLK	**J5-10 / D11**	FPGA → ADC 串行时钟
14	AGND	GND 轨	模拟地
15	VREF	3V3 轨，近端 100nF 到 AGND	满量程参考
16	VDD	3V3 轨，近端 100nF 和约 1μF 到 AGND	电源


DIN 与 DOUT 以 ADC 自己为参照。J5-11 接 ADC DIN，J5-12 接 ADC DOUT。SPI 使用 mode 0；今天 debug 档 SCLK 为 250kHz，后续 standard 档为 245.76kHz；每笔 19 个时钟。每 0.5ms 完成 CH1、CH0 一组采样，两笔之间 CS 拉高至少 1μs，两个通道各 2kHz 更新。

首次可把 CH0 暂接地，CH1 接稳定的半参考电压；验证完成后再接传感器。不要把 CH0/CH1 直接接到底板 GPIO；它们只进入 ADC。所有模拟输入电压保持在 GND 与 VREF 之间。FSR 分压源阻抗偏高，若出现通道串扰或读数漂移，先记录实测，再决定小电容/缓冲与重新标定，首轮不随意加大电容。

6. FSR402 与弯音电位器

FSR：定义一个节点 F

FSR402 有两根引脚，作为电阻使用，无正负极。先任选一根贴“FSR-A”，另一根贴“FSR-B”。**3V3 → FSR-A；FSR-B 与 ADC 第 1 脚、10kΩ 电阻一端接到同一节点 F；电阻另一端 → ADC 附近的 AGND。**三个端点放在同一条已确认相通的面包板五孔组中。




节点 F 与电源轨不能直接短接。万用表黑笔接 AGND，红笔接 F，上电后不按时电压应较低，持续按压通常升高；具体值由这只传感器和安装方式决定。理论分压为 `VF = 3.3 × 10000 / (RFSR + 10000)`。测量期间只操作传感器，不移动裸线。

今天 debug 档默认绕过 FSR 音量，按压力不改变声音是预期；仍可先测分压与解码 ADC。后续 standard 固件在手动演奏模式下用 FSR 控制**全局音量**，不是每个琴键单独测速力度。演示模式绕过这项控制；要检查压力效果，先发 `D0` 再持续按琴键。当前最低增益为 1/4，不按压力仍然有声音是预期行为。ADC 低端 128、满幅 3200 为暂定映射，未做这只传感器的实物标定。不要为了“松开还有声”立刻改线。

电位器：先找滑动端 W

WX112(050) 10kΩ 是三端电阻器。本手册不假设某个焊片的物理编号就是滑动端。**断电并与电路分开**，用电阻档找一对端子：旋转旋钮时，这一对的阻值始终接近 10kΩ，它们是两个固定端，贴 A、B；剩下一端贴 W。W-A 与 W-B 应随旋转一增一减，总和大致接近 10kΩ。

电位器端子	连接到	检查
固定端 A	3V3 轨	高端
固定端 B	ADC 附近 AGND	低端
滑动端 W	ADC 第 2 脚 CH1	只能接此模拟节点




接好后，先把 W 调到约 VREF/2，3.3V 参考时约 1.65V，再开始音高测试。CH1 对应约 0/2048/4095 时分别是 -2/0/+2 半音。持音转动旋钮应连续变调而不重新起音；若旋向相反，断电后交换固定端 A/B，W 不动。当前没有机械自动回中；旋钮中点要靠测量和标记确认。

没有接电位器时，用两只等值 10kΩ 串联在 3V3 与 AGND 之间，中点临时接 CH1。不能让 CH1 悬空，也不能为了“先正常发音”把它接地：接地是负向最大弯音。FSR 和电位器接脚固定后加应力释放，避免拉扯薄膜尾部和焊点。

7. 12 个独立琴键

给面板开关从左往右贴 K0 ~ K11。每个键有独立的信号节点 S，接法都相同：**对应底板信号脚 → S；10kΩ 电阻从 S → 3V3；开关从 S → GND。**开关按下才把信号拉低。十二个键的地端可以接公共地排，十二个信号端必须各自独立。



键	音名 / MIDI	S 连接到底板	开关另一端	上拉电阻
K0	C4 / 60	J5-5 / L9	GND	S → 10kΩ → 3V3
K1	C#4 / 61	J5-6 / N8	GND	同上
K2	D4 / 62	J14-5 / P9	GND	同上
K3	D#4 / 63	J5-8 / N7	GND	同上
K4	E4 / 64	J6-8 / A14	GND	同上
K5	F4 / 65	J6-9 / B14	GND	同上
K6	F#4 / 66	J6-10 / A15	GND	同上
K7	G4 / 67	J6-11 / D14	GND	同上
K8	G#4 / 68	J6-12 / E15	GND	同上
K9	A4 / 69	J14-7 / T8	GND	同上
K10	A#4 / 70	J14-8 / P8	GND	同上
K11	B4 / 71	J14-9 / R8	GND	同上

四脚轻触开关应先用通断档找内部常通的两组脚：同一组不管按不按都相通，两组之间按下才相通。从两组中各选一只脚使用；剩余两脚留空。不要按“同侧”或“对角”经验选脚，不同封装布局可能不同。

先接 K0 做样板，检查松开时 S 对地约 3.3V、按下时接近 0V，再复制其余十一组。其余底板琴键输入也应有上拉，即使它们的开关尚未装好，避免悬空误触发。松开一个键不应使另一个信号节点也变成低电平。

当前数字去抖约为按下 1ms、松开 3ms；与实物触点配合效果仍需测试。最多四个独立声部同时发声，第五键会触发声部窃取与过渡，这不是接线串音。模式切换或 X 清理后，已按住的键需要先松开再按。

8. 外部晶振预留：今天不接，后续确认型号再接

H.ELE 4F 目前不足以确认完整型号和脚序，且用户确认这只四脚贴片晶振没有可接线 PCB。今天使用板载 27MHz，不对裸贴片临时挂长飞线。“7050”只描述封装尺寸，不能说明电源电压、脚序或 OE 功能。“12.288”只说明频率。两脚无源晶体不能代替有源 CMOS 晶振。本次**不提供凭封装猜出的 1/2/3/4 脚定义**；拿到该件完整型号的数据手册后，把下表左侧功能与实物脚号填好再接。

晶振功能	实物脚号（待填）	线的另一端	条件
VCC	_____	J14-1 / +3V3	厂商资料明确该件额定 3.3V
GND	_____	J14-3 / GND	已确认方向及脚号
OUT	_____	约 33Ω 串联电阻，再到 J14-10 / T7	输出为 3.3V CMOS 兼容电平
OE/EN 或 NC	_____	按该型号使能要求处理	OE 高有效时按手册接高；NC 不乱接

33Ω 电阻串在 OUT 信号路径上，靠近晶振输出。100nF 与约 1μF 电容并在晶振 VCC-GND 之间。建议让晶振到 J14-10 的总线长尽量控制在约 5cm 内，并配近邻地回路；此长度是装配目标，波形是否合格仍看实测。不要把该时钟线长距离穿过整块面包板。

独立检查额定电源与使能后，先测 OUT 频率约 12.288MHz、幅度符合 FPGA 输入要求，再断电接到 J14-10。万用表只能看供电，不能证明晶振频率和幅度正确。若实物是 5V 输出、差分输出或型号不明，暂不接 FPGA。

标准档全部演奏逻辑、UART、ADC、音频都由此时钟驱动。JTAG 烧录成功并不能证明晶振在工作；没有时钟时可能出现“能下载、串口不回、无 I2S、完全无声”。不要把晶振 OUT 接到 ADC CLK，也不要接到 DAC 的 SCK。本版 DAC 用三线 I2S，SCK 接地。

板上已有连接

功能	已有板内连接	你需要做的操作
USB-JTAG/UART	BL702 桥；FPGA RX=T13、TX=M11	插正确的 USB-JTAG 数据口，不另接串口线
板载 27MHz	H11	标准档不用；无需外接
S3 设计复位	D7，1.5V 域	按板上按钮，不拉外部电源线
S1 / S2	T3 / T2，1.5V 域	S1 长按约 600ms 切音色；S2 调演示速度
板载 PT8211/耳放	N15/P16/P15/R16	标准档不经此路径发声

旧文档将 N6/N7 写作 UART、将 D11/A11/B11 写作 JTAG 的内容不适用 3714 当前方案。3714 原理图中的板载 JTAG 是 A7/A6/B8/C6，已接好，本次不飞线。S4/B10 是重新配置键，不能当普通复位键；不要操作 BL702 BOOT 或未知关断跳线。

9. 你这块 CJMCU-5102 的实际孔位（后续接）

今天 debug 阶段整块外置 DAC 不接线。下表用于外部晶振解决后切换 standard。照片视角：元件/文字面朝自己，3.5mm LINE OUT 插座在上方、开口朝右，左侧一列十一孔。编号是本手册从上到下自定义的序号，便于找孔，不是芯片脚号。

左列序号	照片丝印	standard 档的对端	备注
1（最上）	VCC	暂不接	稳压器输入路径待核对，不能与 3.3V 同时供电
2	3.3V	条件确认后接 Dock 3V3	先核对是否允许直接供电及反向灌电路径
3	GND	J6-3 / GND	共地
4	FLT	GND	首轮正常滤波
5	DMP	GND	即 DEMP，关闭去加重
6	SCL	确认到芯片 12/SCK 后接 GND	应为系统时钟，不能当 I2C SCL 使用
7	BCK	J6-5 / B12	I2S 位时钟
8	DIN	J6-7 / B13	I2S 数据
9	LCK	J6-6 / C12	I2S 左右时钟
10	FMT	GND	标准 I2S
11（最下）	XMT	J14-12 / P6，先查固定电平	即 XSMT，高解除静音

照片右侧三孔从上到下为 **R、G、L**：R 接接收设备右线路输入，G 接信号地，L 接左线路输入；3.5mm LINE OUT 插座提供相应线路输出。右下方两处未标明功能的大焊盘不接。

实物照片已确认芯片 PCM5102A 和排针丝印，尚不能证明电源输入要求与背面焊桥。断电检查 SCL 孔到芯片 12/SCK、XMT 到 17/XSMT、FMT 到 16/FMT、DMP 到 10/DEMP、FLT 到 11/FLT 的连通关系。芯片脚号依下面已复核的 TI 表；如果走线经电阻，记录实际阻值，不能只听蜂鸣声判断。电源两孔应查到稳压器具体型号、输入/输出路径，并以对应模块电路确认供电；不把“3.3V”丝印自动认定为厂商允许外部注入。

芯片数据脚供查线：BCK=13、DIN=14、LRCK=15，OUTL=6、OUTR=7；模块线路输出经过板上输出网络。实际连接按上表丝印执行，不能把芯片脚号当作左列孔号。

只选择一种已核实的模块供电路径。若 VIN 进入 3.3V 稳压器，输入 3.3V 可能因压差不足而异常，应按模块文档供电；若板上仅有直接 3.3V 电源网，接 5V 会损坏器件。不要同时接 VIN 和 3V3，也不要把 LDOO（芯片 18 脚的内部 1.8V 节点）当成 3.3V 输入。

断电检查每个控制端到 GND、3V3 的电阻和走线。若某端已通过 0Ω/焊桥固定到正确电平，保留板上设置即可，不再加同功能外线。特别是 **XSMT 若已硬接 3V3，先让 J14-12 留空**；若被硬接 GND，先核对并处理模块设置，不能让 FPGA 输出强行顶它。弱上拉与硬短接不同，需要看实际电阻；不知道焊桥哪侧为 H/L 时不凭 H1～H4 编号猜。

本档 I2S 预期：BCK=3.072MHz、LRCK=48kHz，每帧 64 个 BCK、每声道槽 32 位，其中 24 位音频数据；LRCK 低为左声道，MSB 在 LRCK 翻转后延迟一位。左右当前发送相同音频。TI 的三线模式要求 SCK 保持低，本档不向 DAC 单独发送 12.288MHz MCLK。TI 数据手册，第 5、25 页

10. DAC 到音箱、功放与测量设备

首轮优先用有源音箱的 AUX/LINE IN

今天 debug 固件从 Dock 板载耳机口输出，板上已经有 PT8211 和耳放，可以接耳机或有源音箱线路输入，不接无源喇叭。以下外置 DAC 接法留待 standard 阶段。

PCM5102A 是线路输出。模块即便带 3.5mm 插座，也不能直接用它驱动 16Ω/32Ω 被动耳机或无源喇叭。TI 给出的线路负载下限为 1kΩ；耳机需合适耳放，无源喇叭需有模拟输入的扬声器功放。TI 数据手册，第 6 页

从 DAC 出发	到接收设备	使用裸线时的接法
OUTL/L	AUX/LINE IN 左声道 L	3.5mm 三节 TRS 插头最尖端 Tip
OUTR/R	AUX/LINE IN 右声道 R	TRS 中间金属环 Ring
GND	AUX/LINE IN 信号地 G	TRS 靠线缆的金属段 Sleeve

DAC 和音箱都有确认的 3.5mm 线路接口时，使用立体声公对公线即可。四节手机耳麦线的地与话筒定义会不同，首轮不用。裸线应先用通断档识别线芯，颜色不能保证左右和地。OUTL 与 OUTR 不能硬并；只用单声道时接一路，另一路留空。

P15W 必须先确认有线输入

本次找到的 XY-P15W 厂商页面描述的是蓝牙播放，未确认你手上模块有可用的模拟输入。**如果它只有 POWER+/POWER-、SPK1+/SPK1-、SPK2+/SPK2- 这六个端子，这些端子没有一个可以接 DAC OUTL/OUTR。**蓝牙模块不能仅靠把线接到扬声器输出端就接收 DAC 音频。厂商产品说明

只有实物/对应原理图确认具备 AUX/LINE IN 后，才执行下表。若没有，先使用有源音箱；要用现有无源喇叭，则另配已核实的有线输入功放。本手册不要求改焊蓝牙芯片或拆板取模拟信号。

线的一端	线的另一端	条件
DAC OUTL	功放已确认的模拟输入 L/IN-L	不接 SPK/OUT 端
DAC OUTR	功放已确认的模拟输入 R/IN-R	不接 SPK/OUT 端
DAC GND	功放已确认的音频输入地 G/AGND	信号参考地，非喇叭负端
独立功放电源正极	功放 POWER+/VCC	电压及电流能力先匹配该板与喇叭
独立功放电源负极	功放 POWER-/GND	大电流直接回功放电源
SPK1+、SPK1-	第一只喇叭的 +、-	一只喇叭只接该对端子
SPK2+、SPK2-	第二只喇叭的 +、-	不与第一路并接

喇叭负端不能接公共地，两个声道负端也不能互接。把这类功放输出按桥接输出对待；普通接地示波器的地夹不能夹在 SPK1-/SPK2- 上。首轮音量设到低位，功放最后开、最先关。功放供电正极绝不接 Dock 3V3；高功率电源/喇叭线不走面包板，不与 ADC 模拟线并排捆扎。

USB 声卡只有实际具备 LINE IN 且输入幅度允许时才接 DAC。标为 MIC IN、耳机 OUT 或只支持播放的声卡不能直接用于本次线路测量。需要衰减时按声卡满量程配置，不凭录音软件“有波形”认定幅度合格。

11. 今天的装配与上电顺序

今天只选择 debug 档。 CJMCU-5102、四脚裸贴片晶振和 P15W 均保持未连接。外接线只包括琴键、ADC、FSR、电位器与它们的 3.3V/地。确认固件前保持琴键松开。每次插拔线束都断电；SRAM 固件断电失效，重新上电后必须确认运行版本。

顺序	操作	通过条件与失败停点
1	空载底板供电，找 J5/J6/J14	3V3 和 GND 位置确认，不能套 PMOD 习惯
2	断电检查 ADC 转接板、搭电源与地	16/VDD、15/VREF、14/AGND、9/DGND 正确，无连锡
3	接 ADC 四根 SPI；CH0 暂接地，CH1 接 VREF/2	输入不悬空；先不接 FSR
4	全部琴键先加上拉，先装 K0，再装余下十一键	松开约 3.3V，按下约 0V，信号互不短接
5	门禁通过后构建/加载 debug，接板载耳机口	串口可回 OK，演示/手动音可闻
6	解码 SPI 校验 ADC；再断电换成 FSR 和旋钮	SCLK 250kHz；每 0.5ms 完成 CH1/CH0，两个通道各 2kHz
7	手动持音转旋钮、测压力节点电压	CH1 在中位音高正常；CH0 随压力升高；debug 不控压力音量
8	四键、松键、重按、X 清理	无卡音；第五键按窃声策略处理

ADC 静态值用 `code ≈ 4096 × Vin/VREF` 估算并限幅至 4095。当前 UART 没有 ADC 查询命令，需解码 SPI 或专门观测；OK 回复不能证明模拟采样正确。输入替换和通断测试一律断电。

串口选当前电脑实际枚举的 COM 口，115200、8N1、无流控。每条命令回车，正常回 OK。依次发 `D0`（停止演示）、`M1`（解除静音）、`T0`（正弦音色）、`N69`（A4 持音），测试完发 `O69`。弯音先调到 VREF/2 再判断 A4≈440Hz；`T255` 检查亮音色，`M0/M1` 静音/恢复，`X` 全部松键并正常释音。S1 长按约 600ms 切音色，短按切伴奏，S2 调速度，S3 复位演奏逻辑。模式清理后已按住的键先松开再按。

在仓库根目录先运行完整仿真和 debug 构建，完成接线检查、准备好 JTAG 后才执行烧录命令：

```
& '.\output\handoff_milestone2_20261008\source\sim\run_simulation.ps1'
Push-Location '.\output\handoff_milestone2_20261008\source\build'
try { .\build.ps1 -Profile debug } finally { Pop-Location }
# 现场准备好后，在 build 目录执行：
# .\program_sram.ps1 -Profile debug
```

program_sram 默认再次执行仿真门禁并核对构建收据，不用 `-SkipSimulation` 绕过。本文档任务没有改 RTL、烧录或写 Flash。不能用历史随手找到的.fs 代替本次选定档位。

后续切换 standard 前：解决晶振转接和型号，核对 DAC 电源/控制，按第 8~10 节接线；重新构建及烧录 `-Profile standard`，测 BCK=3.072MHz、LRCK=48kHz、每帧 64 BCK，再验证压力音量。标准档不从板载耳机口发声。

切回 debug 前断电拔下 DAC 的 J6-5/6/7、J14-12 四线。debug 将这四脚作为 clip_fold 观测，不能把其输出当作 I2S；T7 外部时钟本次也留空。

12. 测点、签字项与资料依据

下表晶振、I2S 与外置 DAC 测点留待 standard 阶段。今天使用 ADC/SPI 测点，并从板载耳机口验证音频；外置 DAC 与晶振保持不接。

仪器	地接哪里	探针接哪里	预期/注意
万用表电压档	ADC AGND / GND	VDD、VREF、F、W	供电约 3.3V；模拟节点 0～VREF
示波器 ×10	晶振近端 GND	OUT 及电阻后 T7	约 12.288MHz；看过冲、幅度和边沿
逻辑分析仪 A 组	J6-3 / GND	J6-5、6、7 与 J14-12	BCK、LRCK、DIN、XSMT；建议 24MS/s 或以上
逻辑分析仪 B 组	ADC AGND	J5-9、10、11、12	CS、CLK、DIN、DOUT；mode 0、12 位解码
示波器模拟音频	DAC GND	DAC OUTL 或 OUTR	测线路输出，不测喇叭负端
示波器延迟	系统 GND	一路琴键信号、一路 DAC 输出	记录触发阈值/包络设置；软件仿真值不代替实测

24MS/s 逻辑分析仪不能可靠评估 12.288MHz 时钟的频率细节和模拟完整性，该项用示波器；抓 I2S 与 SPI 时可分两轮。分析仪探头不接功放高压电源与喇叭输出。

上电前签字项	结果/实测记录
J5/J6/J14 方向已用编号、球号与地确认	_____
ADC 16/VDD、15/VREF、14/AGND、9/DGND 全部正确	_____
ADC DIN 接 J5-11，DOUT 接 J5-12，无互换	_____
本次 debug 外部晶振不接；后续再确认其完整参数	_____
本次 debug DAC 不接；standard 前再确认电源/焊桥	_____
十二根琴键信号独立，十二只 10kΩ 上拉齐全	_____
CH0 接 FSR 节点，CH1 接滑动端且已调中位	_____
今天板载耳机口接合适负载；P15W 暂不用	_____
功放电源、喇叭阻抗/功率匹配，喇叭负端不接地	_____
位流档位、文件 SHA256、仿真门禁日志已记录	_____

本轮已将 Dock 3714、SOM-3961、PCM5102A、MCP3208 PDF 转为 Markdown，并视觉复核 Dock PDF 第 1/4/7/9 页、SOM 第 1 页、PCM5102A 第 5/25 页及 MCP3208 第 1/15 页。DAC 负载限制另核查第 6 页；芯片资料不能证明兼容模块的排针顺序与稳压路径。Dock PDF 第 1 页修订表标为 3714，部分子页标题仍沿用 3713，核查以该整份 3714 图纸的页序和网络连接为准。

当前顶层、标准/调试约束、引脚计划 CSV、最新阶段总结共同确定本版用途。已核对 21 路接口的端口名、连接器位置、球号、Bank 与输入/输出方向。验证脚本和结果保存在 `docs/evidence/FPGA-接线复核-20261018-v0.1`，归档位于 `archive/FPGA-20261018-v0.1`。不将旧纸面记录等同于已经完成实物通断、电压和声学测试。

资料来源：Sipeed 官方硬件资料、官方例程与引脚参考、Microchip DS21298E、TI SLAS859C、Interlink FSR402、P15W 厂商产品页。已有项目接线与驱动可直接沿用，无须引入新的外部开源项目。本轮未引入第三方代码或额外运行依赖，第三方资料权利归原作者。

剩余项：取得晶振完整型号及转接、DAC 背面与电源路径、P15W 完整端子信息，补齐功能端到具体物理脚位；随后由现场人员按签字表记录测量并开展分阶段联调。在这些信息补齐前，本手册是含明确停点的接线方案，不能宣称整套设备已可无条件上电。