目录

- PolyTouch FPGA 实时电子乐器比赛演示视频录制脚本
  - 1. 录制目标
  - 2. 官方要求与镜头映射
  - 3. 正式录制前必须完成的验收
  - 4. 录制机位与素材
  - 5. 主片分镜脚本
  - 6. 精简版剪辑
  - 7. 后期制作规范
  - 8. 导出与提交
  - 9. 录制现场检查表
  - 10. 事实口径边界
  - 11. 旁白提词版
  - 12. 现场操作口令卡

PolyTouch FPGA 实时电子乐器比赛演示视频录制脚本

- 日期：2026-10-25
- 版本：v0.1
- 项目：PolyTouch FPGA Synth
- 赛题：2026 年全国大学生嵌入式芯片与系统设计竞赛，FPGA 创新设计赛道，高云半导体选题二
- 当前阶段：硬件已经完成搭建，软件与整机证据正在收口
- 建议主片长：7 分钟；另备 5 分钟与 3 分钟精简版
- 重要说明：本地比赛通知没有给出视频时长、分辨率、编码和文件大小上限，正式提交前必须以官网或作品提交系统的最新要求为准

1. 录制目标

视频需要让评审在较短时间内明确看到四件事：这是一台能够实际演奏的 FPGA 电子乐器；声音由 FPGA 逐样本实时合成；多声部、多音色和表情控制确实来自硬件；控制信号到音频输出的延迟和输出链路有可核查证据。

本片不追求展示所有技术细节，而是优先保证赛题基础项完整，再展示已经通过验证的拓展能力。没有实测证据的功能不出现在正式演示中，或者必须标注为“核心原型验证，尚未接入整机”。

2. 官方要求与镜头映射

官方要求	本片对应镜头	必须出现的证据
至少 2 个独立可控演奏维度	场景 4、场景 5	键盘选音/触发画面，FSR 压力改变音量或表情的画面
FPGA 纯硬件逐样本实时合成	场景 3、场景 6	相位累加器、波表、ADSR、混音和 I2S 的 RTL 或框图
基础复音数不少于 4	场景 4、场景 7	四音和弦、八音并发、频谱或串口事件记录
单音实时变调、ADSR 和实时混音	场景 4、场景 5	演奏操作、包络听感、代码或波形证据
标准 I2S 输出至 DAC	场景 6	PCM5102A 实物、BCK/LRCK/DIN 波形和解码结果
控制到音频总延迟不超过 10 ms	场景 8	示波器或逻辑分析仪原始波形、十次测量统计和测量端点说明
至少 2 种乐器音色自由切换	场景 5	钢琴与吉他切换、切换后重新起音
多路不同频率音频与独立谱峰	场景 7	八音并发频谱、频率标记和测试命令
32 声部或多运算单元拓展	场景 9（可选）	仅在有整机或明确标注的核心原型证据时展示
FPGA 内部效果与实时可视化	场景 9（可选）	当前没有整机实测证据时不得宣称完成

3. 正式录制前必须完成的验收

以下项目没有通过时，不进入正式录制。可以先用手机拍工程记录，但不能把这些画面当成比赛验收画面。

3.1 版本和位流冻结

1. 固定使用一个已经通过门禁和构建的 `standard27` 位流，录制期间不再改源码或重新构建。
2. 记录分支、提交号、构建时间、位流路径和 SHA256。
3. 保存 `run_simulation.ps1 -Suite Quick` 或项目规定的完整门禁日志。
4. 确认烧录入口核对了构建收据和源码哈希，没有使用 `-SkipSimulation`。
5. 视频中的源码画面、资源报告和位流必须来自同一个冻结版本。

3.2 硬件检查

检查项	通过标准	录制时如何展示
Dock 供电和下载	配置成功，串口有 `OK` 应答	单板通电、程序下载完成、状态灯正常
CH9350L 和 USB 键盘	115200/8N1，按下、松开、和弦均有效	键盘按键与串口或声音同步
MCP3208、FSR402	松、轻、重三档码值可重复变化	手指按压 FSR，屏幕或示波器显示变化
弯音电位器	中位约半量程，左右变化方向正确	只作为第三演奏维度展示，不能替代压力维度
PCM5102A	BCK 约 3 MHz，LRCK 约 46.875 kHz，每帧 64 BCK	逻辑分析仪波形和 DAC 实物同框
模拟输出	示波器或真实 Line In 能看到对应频率	示波器波形或音频接口电平表
四音和弦	至少四个独立音符同时发声	键盘或串口触发，频谱有对应基频
八音并发	八路固定音高同时运行且无丢事件	使用 PC 串口测试，不依赖键盘的六键无冲能力
钢琴/吉他切换	F6 或 `I0/I1` 生效，切换后重新起音	同一乐句切换两种音色
长按和清音	长按不被误截断，Esc 或板载复位能清音	至少展示一次五秒以上长按
延迟测量	十次测量均有原始波形，最差值记录完整	示波器或逻辑分析仪画面加统计数据

3.3 延迟测量方法

延迟测量必须在录制前完成，不能在剪辑时填写估计值。

1. 将测量起点定义为 CH9350L TXD 进入 FPGA 的 UART 起始位，或明确定义的 FPGA 内部按下事件标记。
2. 将数字终点定义为第一帧有效非零 I2S 样本，将模拟终点定义为 PCM5102A 线路输出达到稳定幅度的约定阈值，例如峰值的 10%。
3. 用示波器同时观察控制信号和模拟输出，触发点选在 UART 起始位或内部音符事件。
4. 连续触发至少十次，记录每次数值、最小值、中位数和最大值。
5. 图表必须写出测量起点、终点、阈值、探头位置和是否包含键盘 USB 扫描与 DAC 模拟建立时间。

6. 如果只能测 FPGA 到 I2S 的数字链路，字幕必须写“数字链路延迟，不含键盘扫描和 DAC 模拟建立”，不能直接宣称整机总延迟不超过 10 ms。

建议在视频中使用以下字幕格式：

> 控制信号到首个有效 I2S 样本：最小 X.XX ms，中位 X.XX ms，最大 X.XX ms
> 测量起点：CH9350L TXD 起始位；终点：PCM5102A 线路输出峰值 10%
> 十次触发，示波器探头位置与阈值见画面

3.4 频谱测试方法

1. 使用 PC 演奏界面或串口发送测试事件，绕开普通键盘的六键无冲限制。
2. 依次发送 `D0`、`M1`、`V100`、`I0`。
3. 发送 `N60`、`N64`、`N67`、`N71`、`N74`、`N76`、`N79`、`N83`，形成八音并发。
4. 保持两到三秒，采集 PCM5102A 的线路输出或示波器 FFT。
5. 在频谱中标出八个基频峰，并明确 FFT 采样率、记录长度和频率分辨率。
6. 测试结束后发送 `X` 清音，再发送 `M0` 验证精确静音。
7. 音频必须来自 FPGA 输出，不能用 Python 或编辑器重新生成的参考音频替代。

4. 录制机位与素材

4.1 视频机位

- A 机位：固定广角，包含演奏者手部、Dock、PCM5102A、FSR、键盘和监听设备。
- B 机位：近景，拍键盘按键、FSR 受力、DAC 接线、指示灯和板卡丝印。
- 屏幕录制：RTL 代码、构建日志、资源报告、串口界面和频谱软件。
- 仪器特写：逻辑分析仪 I2S 解码、示波器延迟波形、频谱峰。
- 备用手机：防止主机位失焦或存储卡故障。

4.2 音频

优先使用 PCM5102A 线路输出接入音频接口，直接录真实硬件输出。没有音频接口时，可以用指向性麦克风录有源音箱，但要在画面中说明是环境录音。

如果没有可用的有源音箱，可以临时使用板载 PT8211 耳机输出完成演奏画面，但必须单独展示 PCM5102A 的 I2S 和模拟输出证据，并在字幕中明确两条输出路径不同。不能用板载 PT8211 的听感替代 PCM5102A 的正式 I2S 验收。

4.3 画面规范

- 使用 16:9 横屏，建议 1920×1080、30 或 60 帧每秒。
- 主机位和屏幕录制保持同一帧率，至少保留一条原始高质量母版。
- 语音单独录制，后期与画面同步；不要依赖相机内置麦克风直接收旁白。
- 拍摄前清洁桌面，移除与项目无关的电源、线材、个人物品和含个人信息的屏幕内容。
- 不显示 GitHub Token、串口账号、本机用户名、未公开路径或其他敏感信息。

- 所有字幕使用同一字体和字号，关键数字在画面上停留足够时间。

5. 主片分镜脚本

场景 1：开场演奏，0:00-0:15

画面：近景先拍手指按下 C4，随后加入 E4、G4、C5；在最后一个和弦延音时切到广角，完整展示板卡、DAC、FSR 和键盘。

操作：使用已验证的四音和弦，不使用未测试的复杂组合。

口播：

> 这是一台由 FPGA 逐样本实时计算的电子乐器。键盘决定音高，压力传感器控制表情，所有振荡、包络、混音和输出都在硬件逻辑中完成。

字幕：

> PolyTouch FPGA Synth
> 纯硬件实时波表合成

场景 2：整机与硬件，0:15-0:45

画面：手指依次指向 Tang Primer 20K Dock、CH9350L、MCP3208、FSR402、弯音电位器和 PCM5102A。每个模块出现时显示名称和作用。

口播：

> 系统以 Tang Primer 20K 为核心。CH9350L 接收 USB 键盘事件，MCP3208 采集 FSR 和弯音电位器，PCM5102A 接收 FPGA 输出的标准 I2S 音频。除了演奏输入和 DAC，音频计算不依赖 CPU 或软件合成。

字幕：

> 演奏输入：USB 键盘 + FSR
> 音频链路：FPGA HDL → I2S → PCM5102A
> 电脑仅用于调试和测试事件，不参与音频合成

场景 3：纯硬件音频架构，0:45-1:30

画面：先显示自制框图，再切换到 RTL 源码。框图中依次出现键盘事件、声部分配、32 位相位累加器、单周期波表、ADSR、混音、I2S。源码画面重点停留以下内容：

- `poly_voice_s6.v`：`phase <= phase + phase_inc` 和 `adsr u_adsr`
- `ram_wavetable_engine.v`：24 位音频、16 位波表和相位插值
- `i2s_tx.v`：BCK、LRCK、DIN 发送逻辑
- `top.v`：声部、音色和控制信号的顶层连接

口播：

> 每个声部都有独立相位累加器、频率控制、波表读取和 ADSR 包络。ROM 中保存的是单周期波形采样，不是整段歌曲或预录 PCM。相位步进、插值和包络在每个采样节拍实时计算，再由硬件混音后送入 I2S。

字幕：

> 单周期波表，不是预录 PCM
> 每个采样节拍实时计算
> 音频路径不使用软核 CPU 或 BL702

场景 4：基础演奏与复音，1:30-2:30

画面：左半屏拍手部，右半屏拍声部状态、串口记录或频谱。依次完成单音、四音和弦、松开一个音、再按回一个音。

操作：使用键盘或电脑演奏界面的“四音测试”。如果普通键盘只能同时识别四个音，就展示四音；八音并发留到场景 7 的串口测试。

口播：

> 现在从单音开始。按下四个键后，四个声部同时保持各自的音高和包络；松开其中一个键，只有对应声部进入释放，其余声部继续发声。实时的音高变化、包络和混音都由 FPGA 完成。

字幕：

> 当前整机生产配置：8 个独立声部
> 四音以上并发已由演奏和频谱共同验证
> 松键独立释放，不截断其他声部

场景 5：表情控制与双音色，2:30-3:15

画面：保持一个和弦，手指缓慢改变 FSR 压力，画面叠加声音波形或输出电平；随后按 F6 切换钢琴和吉他，再分别弹同一段短句。

操作顺序：

1. 按住一个或两个音。
2. 从轻按 FSR 到重按，展示音量或表情变化。
3. 用 F6 或界面按钮切换音色。
4. 切换后重新按下音符。
5. 如有已验证的弯音电位器，再展示一次左右弯音。

口播：

> 键盘负责选音和触发，FSR 提供独立的连续表情维度。这里切换钢琴与吉他两种音色，切换后重新起音，音符、

> 包络和音色参数都在 FPGA 内部实时生成。

字幕：

> 至少 2 个独立演奏维度：选音/触发 + 压力表情
> 2 种音色：钢琴 / 吉他
> 弯音电位器仅在实际验证后列为第三维度

场景 6：I2S 与 DAC 证据，3:15-3:55

画面：逻辑分析仪解码 BCK、LRCK、DIN；随后切到 PCM5102A 线路输出的示波器波形或频谱。画面保留探头和板卡接线，避免只放软件截图。

口播：

> FPGA 通过标准 I2S 将音频送入 PCM5102A。当前整机档使用 27 MHz 时钟，LRCK 为 46.875 kHz，每帧 64 个 BCK，BCK 约 3 MHz。逻辑分析仪可以看到左右声道、24 位时隙和有效音频数据。

字幕：

> 输出格式：标准 I2S，24 位时隙，64 BCK/帧
> 当前整机采样率：46.875 kHz
> 48 kHz 为后续或独立原型档，不在本段混称整机实测

场景 7：八音并发与独立谱峰，3:55-4:45

画面：电脑串口界面依次发送八音测试命令，右侧实时显示频谱。随后画面列出八个基频标记和当前采样率。

操作：

```
D0
M1
V100
I0
N60
N64
N67
N71
N74
N76
N79
N83
X
M0
```

口播：

> 为了避免普通键盘的按键无冲限制，这里通过串口发送八个不同的实时音符事件。FPGA 同时运行八个独立声

> 部，频谱中可以看到对应的八个基频峰。电脑只发送演奏事件，不生成或播放音频。

字幕：

> 8 个独立声部 × 46.875 kHz
> 约 375,000 次独立振荡器采样更新/秒
> 事件输入来自串口，声音全部由 FPGA 实时合成

如果频谱分辨率不足，应延长采集时间或改用更易分离的频率组合，不能只凭一张模糊截图宣称八个谱峰。

场景 8：延迟测量，4:45-5:30

画面：示波器同时显示控制信号和 PCM5102A 输出。用光标标出起点和终点，叠加十次测量统计表。

口播：

> 延迟测量的起点是键盘事件进入 FPGA 的 UART 起始位，终点是 DAC 线路输出达到稳定幅度的约定阈值。十次触发中，最小值为 [X.XX] 毫秒，中位数为 [X.XX] 毫秒，最大值为 [X.XX] 毫秒。

字幕：

> 控制信号到模拟输出：最小 [X.XX] ms / 中位 [X.XX] ms / 最大 [X.XX] ms
> 测点、阈值、探头位置和是否包含键盘扫描时间均在报告中记录

只有当最大值不超过 10 ms 时才使用“满足基础延迟要求”的表述。若只能测到数字链路，字幕必须改为“FPGA 数字链路延迟”，不能冒充整机模拟总延迟。

场景 9：资源、可靠性与拓展，5:30-6:10

画面：Gowin 资源报告、时序报告、门禁日志和构建收据。若 32 声部核心尚未接入整机，只显示标注清晰的核心原型报告，不展示为整机演奏画面。

口播：

> 当前生产档使用 25 块 BSRAM，标准 27 MHz 构建的最差 setup 裕量为正。完整定向门禁、构建收据和位流哈希随作品报告提交。32 声部核心原型已经完成独立的 RTL 和布局布线验证，但整机级输入、DAC 和可视化集成仍按实际验收结果表述。

字幕：

> 生产配置：8 声部，25/46 BSRAM
> 32 声部：核心原型证据，不替代整机验收
> 门禁、PnR、位流 SHA256 可追溯

场景 10：总结，6:10-6:30

画面：回到整机广角，最后演奏一个和弦，随后出现项目名称、团队成员分工和下一步计划。

口播：

> PolyTouch 用 FPGA 完成了实时波表合成、多声部混音、多维演奏输入、双音色和标准 I2S 输出。下一步是把已经完成搭建的硬件、延迟、频谱和整机稳定性证据收口到同一版本，为现场演示和答辩提供可重复的结果。

字幕：

> 纯硬件实时合成
> 多维演奏控制
> 8 声部整机 + 32 声部核心原型
> 2026 FPGA 创新设计赛道

6. 精简版剪辑

6.1 五分钟版本

保留场景 1、3、4、5、6、7、8 和 10，删除硬件逐一介绍和部分资源细节。延迟与频谱至少各保留一段完整证据，不能因为时长压缩而只保留结论字幕。

6.2 三分钟版本

保留开场演奏、四音和弦、FSR、双音色、I2S 波形、八音频谱、延迟统计和总结。源码只保留一个小窗口，但必须仍能看出音频路径是 HDL。

7. 后期制作规范

1. 先完成粗剪，把每个镜头与对应证据一一配对，再添加转场和字幕。
2. 旁白单独录制，语速保持在每分钟约 220 到 260 个汉字，关键指标处停顿。
3. 音频以真实器乐输出为主，旁白音量稳定；不要用背景音乐掩盖底噪或削波。
4. 所有“8 声部”“32 声部”“46.875 kHz”“48 kHz”“低于 10 ms”等字幕必须与实测版本一致。
5. 频谱、资源和延迟画面保留原始单位和坐标轴，不裁掉测量条件。
6. 不把仿真画面冒充实机画面；仿真证据应标注“RTL 仿真”或“PnR 报告”。
7. 片尾不要使用无授权音乐。需要背景音乐时使用可商用授权素材，并保留授权记录。

8. 导出与提交

没有取得官方明确规格前，母版和提交版采用以下保守设置：

项目	建议值
容器	MP4

项目	建议值
视频编码	H.264 High Profile
分辨率	1920×1080
帧率	30 fps 或 60 fps，全片统一
视频码率	12-20 Mbps
音频编码	AAC-LC
音频采样率	48 kHz
音频声道	立体声
文件名	`PolyTouch-FPGA-Synth_2026FPGA_演示视频_v1.0_20261025.mp4`

正式上传前必须再次核对官网要求中的时长、文件大小、分辨率、编码和命名规则。提交完成后保留原始母版、字幕、工程文件和 SHA256 记录。

9. 录制现场检查表

- [ ] 冻结版本、位流、构建收据和 SHA256 已记录
- [ ] Quick 门禁通过，没有使用跳过仿真参数
- [ ] Dock、键盘、FSR、MCP3208 和 PCM5102A 均已通过现场检查
- [ ] 四音和弦、八音串口测试、双音色和长按清音均可重复
- [ ] 逻辑分析仪已抓取 BCK、LRCK、DIN
- [ ] 示波器或 Line In 已抓取模拟输出
- [ ] 延迟十次测量的原始波形和统计值已保存
- [ ] 八音频谱已保存原始记录、FFT 参数和截图
- [ ] 源码画面已隐藏个人信息和无关路径
- [ ] 相机、麦克风、存储空间和备用电源已检查
- [ ] 官方视频提交规格已重新核对
- [ ] 成片中没有把核心原型、仿真或计划项说成整机已完成

10. 事实口径边界

可以在有对应验证画面时表述：

- 8 声部实时合成
- 钢琴和吉他两种音色
- 键盘触发和 FSR 压力两个演奏维度
- 标准 I2S 到 PCM5102A
- 46.875 kHz 整机档
- FPGA 音频路径不使用 CPU

必须有实测数据后才能表述：

- 整机控制到模拟输出延迟不超过 10 ms
- 32 声部整机并发发声
- 5 ms 低延迟
- FPGA 内部混响、延迟、合唱效果
- LED、频谱或波形实时可视化
- 48 kHz 整机档

如果没有对应证据，应在字幕中写“核心原型验证”“RTL 仿真结果”或“后续工作”，不能写成“整机已完成”。

11. 旁白提词版

以下文字可以单独交给配音或提词器使用，录制时按画面节奏自然停顿即可。

> 这是一台由 FPGA 逐样本实时计算的电子乐器。键盘决定音高，压力传感器控制表情，所有振荡、包络、混音和输出都在硬件逻辑中完成。
>
> 系统以 Tang Primer 20K 为核心。CH9350L 接收 USB 键盘事件，MCP3208 采集 FSR 和弯音电位器，PCM5102A 接收 FPGA 输出的标准 I2S 音频。除了演奏输入和 DAC，音频计算不依赖 CPU 或软件合成。
>
> 每个声部都有独立相位累加器、频率控制、波表读取和 ADSR 包络。ROM 中保存的是单周期波形采样，不是整段歌曲或预录 PCM。相位步进、插值和包络在每个采样节拍实时计算，再由硬件混音后送入 I2S。
>
> 现在从单音开始。按下四个键后，四个声部同时保持各自的音高和包络；松开其中一个键，只有对应声部进入释放，其余声部继续发声。实时的音高变化、包络和混音都由 FPGA 完成。
>
> 键盘负责选音和触发，FSR 提供独立的连续表情维度。这里切换钢琴与吉他两种音色，切换后重新起音，音符、包络和音色参数都在 FPGA 内部实时生成。
>
> FPGA 通过标准 I2S 将音频送入 PCM5102A。当前整机档使用 27 MHz 时钟，LRCK 为 46.875 kHz，每帧 64 个 BCK，BCK 约 3 MHz。逻辑分析仪可以看到左右声道、24 位时隙和有效音频数据。
>
> 为了避免普通键盘的按键无冲限制，这里通过串口发送八个不同的实时音符事件。FPGA 同时运行八个独立声部，频谱中可以看到对应的八个基频峰。电脑只发送演奏事件，不生成或播放音频。
>
> 延迟测量的起点是键盘事件进入 FPGA 的 UART 起始位，终点是 DAC 线路输出达到稳定幅度的约定阈值。十次触发中，最小值为 [X.XX] 毫秒，中位数为 [X.XX] 毫秒，最大值为 [X.XX] 毫秒。
>
> 当前生产档使用 25 块 BSRAM，标准 27 MHz 构建的最差 setup 裕量为正。完整定向门禁、构建收据和位流哈希随作品报告提交。32 声部核心原型已经完成独立的 RTL 和布局布线验证，但整机级输入、DAC 和可视化集成仍按实际验收结果表述。
>
> PolyTouch 用 FPGA 完成了实时波表合成、多声部混音、多维演奏输入、双音色和标准 I2S 输出。下一步是把已经完成搭建的硬件、延迟、频谱和整机稳定性证据收口到同一版本，为现场演示和答辩提供可重复的结果。

12. 现场操作口令卡

开始演奏前：

```
D0
M1
```

```
V100
I0
```

四音测试：

```
N60
N64
N67
N72
```

八音并发测试：

```
N60
N64
N67
N71
N74
N76
N79
N83
```

切换到吉他：

```
I1
```

回到钢琴：

```
I0
```

精确静音：

```
M0
```

恢复输出：

```
M1
```

全部清音：

```
X
```

每次发送命令后等待设备返回 `OK`，再发送下一条。视频中不要连续灌入大量命令，以免观众看不清操作和设备响应。