PolyTouch FPGA 乐器

现有硬件图解接线与分步调试手册

2026-10-23 ·v0.1

01 ｜这次接什么，做到哪里算通过

本方案经用户确认：使用 **Tang Primer 20K + Dock 3714、CH9350L USB 键盘模块、PCM5102A/CJMCU-5102、MCP3208、FSR402 和 10kΩ 弯音电位器。**音箱暂时无法接入，灯带和彩屏尚未到货。四脚直插、3.3V 有源晶振已到货，按提供的 DIP-8 外形图单独说明。

首轮使用 `standard27`：8 声部、板载 27MHz、46.875kHz 采样率、24 位标准 I2S、每帧 64 个 BCK。**本轮不接外部晶振到 T7。** 32 声部核心已通过 RTL/PnR，但正式板级顶层尚未集成；不能烧录无实体引脚约束的核心原型。




图 1: 主链路与模块边界

验收层级	现在可做的检查	可以写出的结论
供电与焊接	万用表、断电通断、空载/带载电压	供电和连接核对通过
数字链路	UART 帧、SPI 解码、I2S 解码	FPGA 收发数字数据通过
DAC 模拟输出	示波器，或已确认的高阻线路输入	模拟输出存在/频率正确；无设备则待测
真实听感	有源音箱 LINE IN 或独立耳放	音箱缺席，本轮不宣称通过

主接线图以**板上实际丝印**定位：Dock 背面 PMOD3/PMOD2/PMOD0 及 L9、N6、B12 等标记，DAC 用 BCK/DIN/LCK/XMT 等孔名。J5/J6/J14 只作附录索引。ADC 裸芯片脚号与未知转接板端子号不一定相同，必须通断确认。每次改线断开 USB、适配器和仪器可能带来的电源。

02 | 动手前：工具、材料与工作台

建议将 Dock、ADC 转接板、DAC 和传感器固定在绝缘底板上。先贴标签再接线：红色仅表示 3V3，橙色表示 5V，黑色为 GND；信号线两端使用同一 W 编号。颜色只是辅助，最终按端子和万用表核对。

类别	本轮所需
焊接与连接	匹配 MCP3208-CI/SL 的 SOIC-16 转接板、排针、10cm 杜邦线、热缩管、绝缘底板
小元件	FSR 分压 10kΩ；备用 10kΩ 两只；100nF 陶瓷电容至少两只；约 1μF；备用 10kΩ CS 上拉
测量	万用表必备；逻辑分析仪建议 ≥24MS/s，I2S 优先使用更高采样率；示波器用于电源/时钟/模拟输出
电脑	Gowin、Icarus、USB 数据线、可选 USB-TTL 接收工具；串口软件设置 115200/8N1
暂不安装	灯带、AHCT125、屏幕、机械键、MPR121；避免混用旧接线表

先认方向。 ADC 的圆点/缺口标 1 脚，SOIC 顶视图沿逆时针编号；不要按转接板排针从左到右依次数。Dock 排针需先找 J 编号、1 脚/方焊盘，再用 3/4 脚到 GND 的通断确认。将未知板翻面时左右会镜像。

通断和电阻档只在断电时使用。上电后使用电压档，黑表笔先接 GND；为相邻芯片脚测量时使用细探针，避免探针短接两脚。测电流时表笔必须串入供电回路，不能把电流档直接跨在电源两端。示波器地夹接电路 GND，不夹未知节点或电源正极。

以下情况立即断电： 3V3 轨出现 5V/12V、极性相反、持续过流、器件迅速明显发热、闻到异常气味、重新接线后电源电压明显塌陷。先拆回最近新增的模块，恢复上一项通过状态。

开工核对	记录
Dock 型号/板号，ADC 和 DAC 丝印	_____
USB 数据线和当前供电方式	_____
电位器在手，芯片转接板已焊好	_____
晶振实物频率与完整型号	_____

03 ｜按你板背丝印找插针

下图使用你在 2026-10-18 另一对话上传的 Dock 背面照片。保持照片朝向：耳机口在上方、网口在左下、排针在右侧。**在正面插线时先认同一根针，不能照抄背面左右位置。**可先断电通断确认并贴线号。




图 2: 用户 Dock 背面照片与实物丝印定位

PMOD3 位于照片右下，负责键盘和 ADC；PMOD2 位于它上方，负责 DAC；PMOD0 位于右上 MIC ARRAY 附近，T7/P6 本轮留空。找到名字对应的格子后，沿同一行认两根针，不能将标注格中的文字当成焊孔本身。

照片中每组排针最下面一行为 3V3 / 3V3，上一行为 GND / GND。按丝印取电，不套用普通 PMOD 习惯。中间 PMOD1/DVP 本轮不用；RGB LCD 和 MIC ARRAY 的 FPC 口保持空置。板载 S1/S2/S3 为 1.5V 按键域，不外接 3.3V/5V；T9/RGB LED 共用通路也留空。

03 补页｜丝印放大图与落针位置

下面按你板背照片中的上下顺序重绘，每行左、右标签分别对应同一行左、右焊孔。施工先在板背找到丝印格，再确认该行焊孔；从板子正面插杜邦线时，会换一个观察面，应重新认同一根针。




图 3: 按用户板背照片重绘的丝印放大图

板上区域与丝印	这根针实际接到哪里
PMOD3：L9；N8	L9 接 CH9350L TXD；N8 空置
PMOD3：N6；D11	ADC 第 10 脚 CS；ADC 第 13 脚 CLK
PMOD3：A11；B11	ADC 第 11 脚 DIN；ADC 第 12 脚 DOUT
PMOD2：B12；C12；B13	DAC BCK；DAC LCK；DAC DIN
PMOD3：3V3；GND	ADC/传感器小信号电源轨与地
PMOD2：GND	DAC 地
PMOD0：T7；P6	首轮均不接线

GPIO 方框中的 `DIN/DOUT/RX/CS` 为本次用途注释，板上真实丝印是前面的 `A11/B11/L9/N6` 等字样。模块侧依照其真实孔名，不把 Dock 球号当作模块孔号。ADC 转接板端子未确认，仍以裸芯片脚号逐根通断到端子。

04 ｜主链路逐根接线总表

先从 J5-1 引出唯一的首轮小信号 3V3 电源轨，从 J5-3 引出 GND。DAC 数字地可就近接 J6-3。CH9350L 和 DAC 如使用独立电源，其地与 Dock 共地，稳压器正极输出不能互相硬并联。

编号	起点：板上丝印/电源	终点	方向/备注
P01	PMOD3 / 3V3	小信号 3V3 轨	ADC、FSR、电位器
P02	PMOD3 / GND	公共 GND 轨	与外设 GND 共地
W01	CH9350L TXD	PMOD3 / L9	模块 →FPGA，3.3V TTL
W02	CH9350L RXD	模块自身 GND	单向传输；N8 留空
W03	PMOD3 / N6	MCP3208 第 10 脚 CS	FPGA→ADC
W04	PMOD3 / D11	MCP3208 第 13 脚 CLK	FPGA→ADC
W05	PMOD3 / A11	MCP3208 第 11 脚 DIN	FPGA→ADC，MOSI
W06	MCP3208 第 12 脚 DOUT	PMOD3 / B11	ADC→FPGA，MISO
W07	PMOD2 / B12	DAC BCK	FPGA→DAC
W08	PMOD2 / C12	DAC LCK/LRCK	FPGA→DAC
W09	PMOD2 / B13	DAC DIN	FPGA→DAC
P03	PMOD2 / GND	DAC GND	短地线
A01	FSR 分压中点	MCP3208 第 1 脚 CH0	0 至 3.3V
A02	电位器滑动端	MCP3208 第 2 脚 CH1	0 至 3.3V

当前明确留空	原因
PMOD3 / N8	FPGA 输出恒高；不能与已接地的模块 RXD 相连
PMOD0 / T7	standard27 使用板载 27MHz
PMOD0 / P6	首轮 DAC XMT 用模块确认后的固定高电平
N9/N7、A14/B14/A15/D14/E15	屏幕/灯尚未实现、未到货，本轮不接
PMOD0 其他信号脚	本轮不使用，不按旧机械键方案接线

DAC 的 VCC/3.3V 端、CH9350L 模块的供电端按实物电路确认，见后页；表中没有将未知模块端子预设为可接 5V。表格中的每根信号线都应在图纸、实物针号和固件 CST 三处对应。

05 | 阶段一：电源、地与板卡单独上电




图 4: 供电支路图

首轮沿用已经正常使用的 Dock JTAG UART USB 口，使用支持数据的 USB 线；不要误插 USB2 OTG 口。暂不同时接板上 DC INPUT 和其他主电源。若以后改用 DC INPUT，先核对 12V 适配器、中心正极和插头尺寸；板上标注范围不能代替插头和供电电路核验。

断电时先确认面包板电源轨是否中断；用短跨线把需要共用的区段连接。ADC 的 AGND/DGND 在转接板附近短接，FSR、电位器和去耦回地接在这里。键盘、DAC 共地；未来灯带大电流回路直接回电源分配点，不能串过 ADC 地线。

步骤	操作	通过表现
1	所有外设先拔掉，确认 3V3/GND 无明显持续短路	不出现稳定近零电阻/持续短路；充电过程读数变化单独判断
2	仅给 Dock 上电，黑表笔接 PMOD3 的 GND	PMOD3/PMOD2/PMOD0 的 3V3 约 3.3V；可用 3.14 至 3.47V 作首轮工程检查窗
3	外部降压模块独立空载测量，再接已知小负载	目标 5V 时约 4.75 至 5.25V，无明显压降和异常发热
4	核对各模块供电入口，再逐个加入	接入后 3V3 仍稳定，模块无异常发热

上述电压窗为装配检查目标，不替代各器件供电范围。若 CH9350L 单独供电，确认 Host USB 口的 VBUS 为 5V。**VCC 能接 3.3V 不等于 USB 键盘能得到 5V。** DAC 电源见第 08 节，未确认前不接。

避免外设已上电而 FPGA 断电时仍向 IO 输入高电平，以免从保护结构反向供电。先接地、后供电/信号；断电改线。通电时只测电压，不用通断档。R18T/其他音箱尚未接入，暂不设计它的电源接法。

06 ｜阶段二：MCP3208 芯片与 SPI




图 5: MCP3208 完整脚序与去耦

芯片顶视图：缺口在上，左侧从上到下为 1 至 8，右侧从下到上为 9 至 16。实物 MCP3208-CI/SL 是 SOIC-16，先焊接到匹配转接板，用通断档建立 “芯片脚 → 转接端子” 的对应。电源脚一旦镜像最容易误接。

芯片脚	功能	实际连接
16	VDD	P01 / 3V3，近端 100nF ＋约 1μF 到 AGND
15	VREF	P01 / 3V3，近端 100nF 到 AGND
14、9	AGND、DGND	近端短接后回 P02 / GND
10	CS/SHDN	W03；可加 10kΩ 上拉到 3V3，避免 FPGA 配置时片选悬空
13、11、12	CLK、DIN、DOUT	分别接 W04、W05、W06
1、2	CH0、CH1	FSR 节点、电位器滑臂
3 至 8	CH2 至 CH7	未用时接 AGND，不能误当作数字输出

调试方法。先不接 FSR 和旋钮，用两个 10kΩ 串联分压产生约 1.65V，依次将 CH0/CH1 接 GND、中点、3V3。逻辑分析仪以 CS 下降沿触发，SPI mode 0、MSB first；SCK 约 250kHz，一次事务 19 个时钟，约 76μs。用 Start/单端/通道选择识别当前采样通道，再提取 12 位结果，不能直接把 19 位整体当 ADC 数值。

通过表现。三点输入对应约 0、2048、4095 码，数值随输入上升。首轮可用满量程 ±2% 作为接线筛查标准，中点约 1966 至 2130；精度验收需另扣除参考误差、仪表误差和芯片误差。固定全 0 先查 DOUT/时钟/供电，固定全 1 先查 DOUT 悬空、CS 和地。当前固件不保证向串口自动打印 ADC 原始码，不能把没有日志当作 ADC 损坏。

07 ｜阶段三：压力与弯音模拟前端




图 6: FSR 与电位器接线

FSR402 无正负极。上端接 3V3，下端形成 A01；A01 经 10kΩ 接 AGND，同时进入 ADC 第 1 脚。施压时 FSR 电阻通常下降，分压电压升高。关系为 `VCH0 = VREF × 10k / (RFSR + 10k)`，ADC 约为 `4095 × VCH0 / VREF`。


10kΩ 线性电位器先断电识别两个固定端：两端阻值约 10kΩ，转动时基本不变；第三端为滑臂。固定端分别接 3V3、AGND，滑臂接 ADC 第 2 脚。顺时针方向不符合习惯时交换两个固定端，不能把滑臂与电源端随意交换。缺旋钮时两个等值 10kΩ 串联，中点给 CH1。

检查点	方法	通过表现
FSR 静态电压	万用表依次测松开、轻按、重按 A01	始终 0 至 3.3V，受压总体上升，无断线跳变
ADC 对应码	解码 CH0，记录三种压力各一组	与电压趋势一致，重复施压可重复
旋钮中位	调 A02 到 VREF/2 附近	约 1.65V，ADC 约 2048，音高居中
两个极限	缓慢转动旋钮	从低到高连续变化；正常固件目标约 ±2 半音
持续表达	持音后改变压力/旋钮	数字输出幅度/周期变化；无模拟设备时听感待测

VREF=3.3V 时，当前压力映射参考码 128 和 3200 约对应 0.103V、2.579V。它们是软件增益范围参考，不是 FSR 必须天然达到的力值。按到最重仍达不到高端时，先记录实际跨度，再决定分压电阻和软件标定；不要靠过大力量硬压。压力改变的是持续响度，不能当作普通键盘逐键敲击力度。

FSR 下方加刚性背板，上方软垫使受力分散，尾线做应力释放；避免在感应区折弯或将力直接压在排线根部。首轮不加大电容；如噪声明显，可试 10nF，但要重新观察响应速度。模拟线短、远离 SPI、I2S 和降压电感。

08 ｜阶段四：PCM5102A 实物孔位与模式



按用户实物照片读左侧孔名

LINE OUT插座在照片上方

VCC / 3.3V：先核供电网络
GND → PMOD2 GND
BCK ← PMOD2 B12
DIN ← PMOD2 B13
LCK ← PMOD2 C12
FMT / SCL / DMP / FLT 固定低
XMT固定3.3V，P6留空

模块孔名不是芯片脚号。

图 7: 用户 CJMCU 照片及丝印孔名

按已有实物照片方向：3.5mm LINE OUT 插座在上方，左侧 11 孔自上而下为 **VCC、3.3V、GND、FLT、DMP、SCL、BCK、DIN、LCK、FMT、XMT**。这些是模块孔名，不是芯片脚号。芯片对照：BCK=13、DIN=14、LRCK=15、FMT=16、XSMT=17、SCK=12、FLT=11、DEMP=10。

模块孔	首轮接法	断电确认/上电目标
VCC、3.3V	先确认 LDO 网络，只选一路正确供电	VCC 如为 LDO 输入按该模块额定值；3.3V 孔可能是稳压输出
GND	P03 / PMOD2 的 GND	与 ADC、FPGA 共地
BCK、DIN、LCK	分别 W07、W09、W08	BCK 与 SCL/SCK 不可混接
FMT	低电平	标准 I2S；高电平为左对齐
SCL / SCK	低电平	选择三线 BCK PLL；不是 I²C 时钟
DMP / DEMP	低电平	关闭去加重
FLT	固定低电平，先确认焊桥	正常延迟；不悬空
XMT / XSMT	确认网络后固定 3.3V	解除软静音；P6 首轮不连

电源确认步骤。断电观察并记录背面焊桥、LDO 完整丝印和走线，确认 VCC 是否接 LDO 输入、3.3V 孔是否接输出以及 GND。不能用 “通断没响” 反推允许电压，也不能按模块名推断 VCC 必为 5V。如果网络未确认，停在本页，不给未知端子送电。

如果控制孔已通过焊桥硬绑电平，先核对实际状态；不要再接相反电源或 FPGA 推挽输出。XMT 固定高时 PMOD0/P6 始终留空。板上 LDOO 和 VNEG 属于芯片内部电源/电荷泵网络，不作为外设电源输出。

09 ｜没有音箱时怎样调 DAC




图 8: I2S 与无音箱测量连接

先只连接 DAC 电源、地与模式脚，确认稳定后断电加入 W07 至 W09。三根 I2S 线建议不超过约 10 至 15cm，旁边带 GND 参考；连接前后拍照。不要为了消除噪声盲目堆电容或接长飞线。

阶段	操作	通过表现
空载数字时钟	LA 接 BCK、LRCK、DIN 和 GND	BCK 约 3.000MHz，LRCK 约 46.875kHz，每帧 64BCK
标准 I2S 解码	24bit、32bit 时隙，BCK 上升沿采样	LRCK 翻转后延迟 1 个 BCK 才是 MSB；左右声道对应
已知单音	按第 11 节发送测试命令	DIN 存在有规律的非零样本，松键/静音后回到零
模拟输出	示波器高阻探头接 LINE OUT 的 L 或 R，地接音频 GND	单音周期正确；M0 后交流输出显著下降
无模拟仪器	保存数字解码和接线记录	只通过数字链路，DAC 模拟转换和听感记为待测

LINE OUT 是线路电平，**不直接驱动普通耳机或被动喇叭。**未来音箱到位后用立体声线接 AUX/LINE IN，先低音量。若用 USB 声卡录音，必须确认有真实 Line In 及允许输入范围；麦克风口可能有偏置、电平和单声道限制，不能直接当 Line In。

若需现在试听，可在断电后切换并重新构建 debug8usb，用 Dock 板载 PT8211 耳机口。核对该封装/CST 与外设脚兼容后再烧录，先低音量；此结果只证明板载调试出口，不能代替 PCM5102A 验收。

当前 46.875kHz/BCK PLL 是否在所购模块上稳定锁定仍需实测。数字波形正确但模拟端无信号时，先查供电、XMT、FMT、SCL 接地、输出接口，再考虑后续正式 48kHz 板级档；不要直接给 standard27 换晶振。

10 ｜阶段五：CH9350L 与 USB 键盘




图 9: 键盘模块单向连接

模块按下位机设置：**SEL 高、S0 低/S1 高（state 2）、BAUD0/BAUD1 高（115200，8N1）。**拨码 ON/OFF 究竟对应高低由实物电路决定，先断电核对或上电测逻辑电压，不能只看开关方向。模块电源按指定入口供电，Host USB 口 VBUS 必须为 5V；TXD 接 FPGA 前测空闲高电平约 3.3V。

键盘插模块 USB Host 口。W01 为模块 TXD→Dock PMOD3/L9; W02 为模块 RXD→ 模块 GND; 模块 GND→公共地。**PMOD3/N8 留空，不能接入 RXD 接地节点。**若模块已经将 RXD 焊接到其他驱动源，先处理冲突再用单向模式。CH9350L 成品板位置尚无可恢复实拍，按实物 TXD/RXD/GND 功能丝印找端子，不推断其左右孔序。

操作	观测/预期	故障先查
单独接 LA/USB-TTL RX 监听 TXD 按 Q 再松开	115200/8N1；按键出现有效帧 57 AB 01 后 8 字节 Boot 报告；按下包含 14，松开对应槽清零	VBUS、下位机模式、波特率、共地 UART 解码与模块状态；14 为十六进制键码
按 Q/E/T 和弦	对应键码 14/08/17 同时出现	键盘无冲能力、报告槽数
长按 ≥5 秒再松开	IdleOnly 固件持键不被静默超时清音	位流版本、策略、重复报告去重
拔键盘/拔模块 TX 线	若有拔出通知则清音；无通知可能粘音	使用 Esc 或 Dock S3 恢复，记录具体情况

监听时只接工具 RX 与 GND，工具 TX 和 VCC 留空，避免两个输出驱动同一 TXD 或工具反向供电。11 字节、115200/8N1 的线传输时间约 0.955ms，尚不包含键盘扫描和 USB 轮询。Boot 报告只有 6 个普通键槽位，不能据此要求一次输入 32 个独立按键。

确认后再连 FPGA。Q/E/T 为 C4/E4/G4，F6 切钢琴/吉他，↑/↓ 调音量，F1 至 F5 切档，Esc 全松键，PageUp/PageDown 变八度。切换乐器会清除当前声部，切换后重新按键。

11 | 固件准备与整机接入次序

第一轮只用 standard27，默认长按策略 IdleOnly。每次烧录前运行 Quick 短门禁，核对构建收据、源码与位流哈希；不使用 SkipSimulation 绕过。下列命令是操作说明，本文件制作过程没有连接硬件或执行烧录。

```
$src = '.\output\handoff_milestone2_20261008\source'
& "$src\sim\run_simulation.ps1" -Suite Quick
& "$src\build\build.ps1" -Profile standard27 -HostTimeoutPolicy IdleOnly
# 接线、实现报告和收据确认后才执行:
& "$src\build\program_sram.ps1" -Profile standard27 -HostTimeoutPolicy IdleOnly
```

烧录入口默认会再执行 Quick 并核对收据。源码有改动后必须重新构建，不能从历史目录随便挑一个 FS 文件。当前 32 声部 ram32_clocked_wrap 只有核心原型验证，不使用它的位流替代上述板级档。

顺序	本次只增加的部分	过关后再做下一项
0	Dock 单板、供电、下载与串口	无异常电压，配置成功，能收到 OK 回复
1	ADC 供电及固定三点输入	0/中点/满量程码正确；弯音输入先给中位
2	DAC 电源和模式脚，再加 I2S	数字 I2S 解码通过；模拟端按仪器条件验收
3	串口发已知音符	命令 OK，DIN 非零；M0 后数字静音
4	CH9350L 和 USB 键盘	按下、松开、和弦、长按与清音恢复
5	FSR、电位器	电压/码值趋势正确，持音时表情变化
6	固定线束、整机复查	冷配置后重复以上关键检查，保存记录

串口为 115200/8N1，逐条发送 ASCII 命令，每条以回车或换行结束：D0（退出演示）→M1（解除静音）→V100→I0→N60。观察后发 O60 松键；X 全松键，M0 数字静音。每条应回复 OK，等回复再发下一条；协议没有 RTS/CTS，不持续灌入大量命令。

FSR 松开时增益不是必然归零，因此以 M0 或 V0 测试精确静音。S3 是板载设计复位键；不要把 S0/T10 配置保留脚或 S4/重配置当作日常复位。SRAM 配置断电丢失，冷启动验收要记录重新下载方式，不能写成 Flash 自动启动已完成。

12 ｜到货晶振：DIP-8 四脚，先独立确认




图 10: 依据用户提供尺寸图的晶振脚序

用户提供图为方形 PXO DIP8 有源振荡器，**只有四根引脚，但编号是 1、4、5、8。**图示底视图为左上 1、右上 4、左下 8、右下 5；按供应商顶视图将定位圆点放左下时，顶视图为左上 8、右上 5、左下 1、右下 4。翻面后必须重新按定位点认脚，不凭面包板左右猜。用户确认供电 3.3V，“8.000” 只是外观示例，不证明实物频率。

引脚	用户图定义	独立测量/后续连接
8	VCC/Vdd	3.3V，近端 100nF，可再加约 1µF
4	GND	公共地
5	OUT	先测输出；确认匹配档位后经约 33Ω 接 PMOD0/T7
1	图中文字 NC；表格 NC 或 Tri-state	NC 时留空；若确为使能，按型号手册给定义电平，不能盲接

独立检查顺序。不接 FPGA，确认脚序后给 3.3V；用示波器或合适频率计测 OUT 频率、低高电平与稳定性。先确认是否是所需 12.288MHz，再考虑接入。万用表显示中间电压不能证明起振或频率正确。若无输出，先查 1 脚功能、脚序和供电，不随意尝试 5V。

本轮结论：standard27 的 T7 不接。未来 USB + 32 声部 + 48kHz 正式板级档完成 CST/SDC、RTL 和 PnR 后，才把已测 12.288MHz 接入。现有历史 `standard` 是 GPIO 键输入档，不能当作 USB 主线 48kHz 档。

记录：实物完整型号 _____；频率 _____MHz；VCC_____V；低/高电平 _____；1 脚类型 _____。这页给出的是供应商外形图映射，不是对实物型号的完整原厂认证。

13 | 故障定位：先找哪一级不成立

表现	按顺序检查	重新通过的依据
模块一接入就掉电	断电拆最近模块，查镜像脚序、3V3 与 5V 混轨、短路	单板恢复，模块单独供电正常，再逐线接回
键盘无任何报告	USB Host VBUS、模式/SEL、波特率、TX 电平、GND	LA 先看到有效帧，再判断 FPGA 解析
键盘有帧但不发声	使用档位、L9 接线、D0/M1/V100、是否触发音符	I2S 解码样本发生变化；无音箱不以耳听判断
ADC 总是 0/4095	VDD/VREF、CS 与 CLK、DIN/DOUT 是否互换、共地	三点输入返回正确梯度
弯音一直偏到一端	CH1 悬空、滑臂识别、实际 ADC 中位、分压接错	中位约 VREF/2，对应约 2048 码
轻按就满量程/压力不灵敏	分压方向、FSR 受力、10k 阻值和实际跨度	松/轻/重三组数据可重复，之后再标定
BCK/LRCK 不对	位流/profile、时钟源是否混用、CST	standard27 约 3MHz/46.875kHz，64BCK/帧
I2S 有数据，DAC 无输出	电源轨、XMT、FMT、SCL/SCK、PLL、LINE OUT 孔位	示波器看到对应单音，或 Line In 录音正确
有嗡声/触碰就变	地线、模拟线长度、降压噪声、仪器地回路	固定线束后噪声下降，信号不随触碰突变
拔线后粘音	模块未发通知，持音静默策略无法区分拔线	Esc/S3 恢复，记录通知与恢复过程

仪器连接同样要核对电平。逻辑分析仪的 “5V 容忍” 不能推广到 FPGA；3.3V TX 正常也不意味着同板所有接口都是 3.3V。普通 LA 可能看见 12.288MHz 跳变却无法可靠测幅度/边沿；BCK 3MHz 下建议至少约 8 倍采样用于基础解码，更高采样有助于发现边沿问题。

机械与布线。保持 I2S 短线、ADC 模拟节点短线，信号地紧邻；USB 插拔的拉力由固定结构承受，不由排针承受。转接板背面绝缘，避免散落锡珠与金属底板短路。面包板适合首轮验证，最终展示应改为固定连接并做拉力检查。

未来增强。灯屏尚未到货，本轮不接预留信号。MPR121 和机械键属于替代输入，会与部分现用引脚冲突。不要沿用旧 12 键表混接；加入灯屏或 32 声部整机前重新核算 BSRAM、DSP 和电源，并重新确认引脚复用。

14 | 打印核对单与验收记录

先完成 “连接”，再做 “测量”。表中的空白是实际施工记录位，不表示已经验收。每次更换位流或供电方式，重新核对受影响项目。

项目	已连接/复核	实测值、证据或待办
P01/P02：PMOD3 的 3V3/GND	□ / □	3V3：_____V
ADC16/15 电源、14/9 地、去耦	□ / □	VDD：_____ VREF：_____
W03 至 W06 SPI 四线	□ / □	SCK：_____kHz；三点码：_____
A01 压力分压	□ / □	松/轻/重电压：_____
A02 旋钮滑臂	□ / □	中位电压/码：_____
DAC 供电入口、模式焊桥	□ / □	供电孔：_____ 电压：_____
W07 至 W09 I2S 三线	□ / □	BCK：_____ LRCK：_____
DAC XMT 高、P6 留空	□ / □	XMT：_____V
CH9350L 供电、Host VBUS	□ / □	VBUS：_____ TX 空闲：_____
W01、W02；N8 留空	□ / □	按下/松开 UART 截图：_____
键盘和弦、≥5 秒长按、Esc/S3	□ / □	结果：_____
晶振独立测量、T7 留空	□ / □	频率：_____；1 脚：_____
DAC 模拟波形	□ / □	□ 通过 □ 待仪器，不填写听感通过
音箱听感	待接入	本轮音箱不可用

配置与交接	填写
源码提交/修改状态	_____
profile / 策略	standard27 / IdleOnly
构建收据路径、位流 SHA256	_____
Quick 结果、PnR 报告	_____
接线正反面照片、波形文件	_____
冷启动/重新下载方式与结果	_____

至少保留一次 “断电 → 恢复供电 → 重新配置 SRAM→ 串口测试 → 键盘按松 →ADC→I2S” 的完整记录。当前完成度应分开写：供电、数字、模拟、听感各自通过或待测，避免一项通过替代整机验收。

15 | 依据、图纸与版本边界

本手册以当前板级 `standard27` 封装/CST、用户确认的现有硬件及原厂引脚资料为依据。已将原理图先转 Markdown 再读，并对排针、芯片脚序和用户提供的晶振图进行图像核对；插图是为接线重绘的示意，不代表 PCB 实物尺寸。

来源	核对内容
Sipeed Dock 本地原理图	PDF 第 4 页 J5/J6、第 9 页 J14；第 1 页网络到球号
Microchip DS21298E	第 1 页 MCP3208 顶视 16 脚图；模拟输入、SPI 与参考供电
TI SLAS859C	第 5 页 20 脚定义，第 21 页附近三线 PLL 说明及典型应用
WCH CH9350 手册	下位机/state2/波特率、单向方式 RXD 接地
用户 CJMCU 照片	左侧 11 孔顺序、LCK/SCL/XMT 丝印，不推断 LDO 电源能力
用户 PXO DIP8 图	1/4/5/8 脚、底视图、NC/Tri-state 差异
当前 RTL 与构建入口	8 声部 27MHz 板级档、IdleOnly 策略、Quick 默认门禁

官方资料入口：

- Sipeed Tang Primer 20K
- Sipeed 官方示例与球号网络
- Microchip MCP3208
- Microchip DS21298E
- TI PCM5102A / SLAS859
- WCH CH9350 资料入口
- WCH 署名 CH9350 手册镜像


本地原始文件位于 `docs/references/`：Dock3714 原理图、Microchip DS21298E、TI SLAS859C。固件封装为 `build/isolated/top_std27_build.v`，引脚约束为 `constraints/primer20k_i2s_27m.cst`，均在当前正式源码目录内。


与旧版的主要差异：普通 USB 键盘为主路线；长按修复已合流；烧录默认 Quick 短门禁；32 声部核心已通过但正式板级档未完成；灯屏未到货；晶振改按到货 DIP-8 四脚图；音箱暂不接入。


本文件是接线与调试方案，不是实物已通过的证书。当前未核实的实物信息集中在 DAC 电源入口/背面焊桥、CH9350L 成品板供电电路、晶振真实频率和 1 脚功能。它们均有明确检查入口，其余主链路可按本册先行装配。

附录｜原理图与实物丝印索引

施工时使用主图中的板上丝印。下面只用于追溯原理图：PMOD3 对应 J5，PMOD2 对应 J6，PMOD0 对应 J14。图纸网络名 `RGB_LCD_*`、`MIC_*` 不是本次外设名称。







实物丝印	原理图位置	当前功能
PMOD3 L9 / N8	J5-5 / J5-6	键盘接收 / 留空
PMOD3 N6 / D11	J5-9 / J5-10	ADC CS / CLK
PMOD3 A11 / B11	J5-11 / J5-12	ADC DIN / DOUT
PMOD2 B12 / C12	J6-5 / J6-6	DAC BCK / LCK
PMOD2 B13	J6-7	DAC DIN
PMOD0 T7 / P6	J14-10 / J14-12	本轮均留空

图纸文件名含 “3714”，部分继承子页标题仍写 “3713”；以实物丝印、已核对网络和 CST 交叉确认，不能单看文件名判断方向。你上传的板背照片是主图实物定位依据。