

## ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ (MICROLAB)

## 4η Εργαστηριακή Αναφορά στο μάθημα "ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ VLSI" του 8ου Εξαμήνου

των φοιτητών της ομάδας 17,

Εμμανουήλ Αναστάσιου Σερλή, Α.Μ. 03118125 Κωνσταντίνου Ιωάννου, ΑΜ: 03119840

Παρακάτω ακολουθεί κώδικας και ανάλυση για καθένα από τα βασικά δομικά στοιχεία του FIR φίλτρου:

• Control Unit: Η βασική μονάδα που ελέγχει την λειτουργία του φίλτρου. Συγκεκριμένα, ανάλογα με την τιμή της εισόδου valid\_in και το κατά πόσο έχει ολοκληρωθεί ο ήδη υπάρχον υπολογισμός από τον MAC, ορίζει τις τιμές των σημάτων valid\_out & mac\_init. Σε περίπτωση που έρθει είσοδος πριν τους 8 κύκλους που απαιτούνται για την ολοκλήρωση της πράξης, το control unit περιμένει μέχρι την ολοκλήρωσή της. Σε περίπτωση που καθυστερήσει η επόμενη είσοδος, τότε το φίλτρο μπαίνει σε κατάσταση αναμονής μέχρι να έρθει η επόμενη τιμή X με valid\_in=1.

```
entity Control Unit is
    Port ( clk : in STD LOGIC;
           rst : in STD LOGIC;
           valid in : in STD logic;
           mac init: out STD LOGIC;
           ram addr : out STD LOGIC VECTOR (2 downto 0);
           rom addr : out STD LOGIC VECTOR (2 downto 0);
           counter: out STD LOGIC VECTOR (2 downto 0);
           we: out STD LOGIC; --to we twn RAM/ROM
           valid out: out STD LOGIC
end entity Control Unit;
architecture Behavioral of Control Unit is
    signal count_reg : STD_LOGIC_VECTOR (2 downto 0) := (others =>
'1');
    signal flag, waitt : std logic ;
begin
    process (clk)
    begin
       if rst = '1' then
          count reg <= (others => '0');
          valid out<='0';</pre>
          mac init<='1';</pre>
       elsif rising edge(clk) then
         if waitt='\overline{1}' then
           valid out <= '0';</pre>
            if valid in='1' then --stop the wait condition
                we<='1';
                mac init<='1';</pre>
                waitt<='0';
           end if;
         else
       if count reg=0 then --new ouput
           valid out<='1';</pre>
            if valid in='1' then --start new calculation
                we<='1';
                mac init<='1'; --initialize mac</pre>
           else
                waitt<='1'; --not valid input (wait again)</pre>
```

```
end if;
else --still calculating
    valid_out<='0';
    we<='0';
    mac_init<='0';
    end if;
end if;
count_reg <= count_reg + 1;
ram_addr <= count_reg;
rom_addr <= count_reg;
end if;
end process;
end architecture;</pre>
```

• MAC: Η βασική μονάδα που υπολογίζει την έξοδο του φίλτρου y, πολλαπλασιάζοντας κάθε συντελεστή του φίλτρου (έξοδος της ROM) με το αντίστοιχο σήμα εισόδου (έξοδος της RAM). Επιπλέον, αρχικοποιεί εκ νέου την έξοδο του κάθε φορά που ισχύει mac\_init=1, και για τους επόμενους 7 κύκλους ρολογιού προσθέτει το γινόμενο των εξόδων της RAM και της ROM στο ήδη υπάρχον αποτέλεσμα. Αξίζει να σημειωθεί ότι για να αποφευχθεί το φαινόμενο υπερχείλισης της εξόδου λόγω πολλαπλασιασμού με 2 8-bit αριθμούς οι οποίοι προστίθενται κάθε φορά σε έναν τρίτο 8-bit αριθμό, ορίστηκε η έξοδος y να έχει μέγεθος length\_ram\_out + length\_rom\_out + ceil(log(M)) = 8+8+3=19 bits.

```
entity MAC is
    Port ( clk : in STD LOGIC;
           rst : in STD LOGIC;
           rom out : in STD LOGIC VECTOR (7 downto 0);
           ram out : in STD LOGIC VECTOR (7 downto 0);
           mac init : in STD LOGIC;
           y : out STD LOGIC VECTOR (18 downto 0));
end entity MAC;
architecture Behavioral of MAC is
    signal sum : STD LOGIC VECTOR (18 downto 0) := (others => '0');
begin
    process (clk)
    begin
     if(rst = '1') then
      sum <= (others => '0');
       elsif rising edge(clk) then
            if mac init = '1' then
               sum <= (others => '0'); --Asing all '0's to my vector
               sum(15 downto 0) <= rom out*ram out;</pre>
               sum <=sum + rom out*ram out; -- Perform multiplication</pre>
-- and addition;
         end if;
         y <= sum;
```

```
end if;
end process;
end architecture;
```

• RAM: Η βασική μονάδα που αποθηκεύει την παρούσα τιμή της εισόδου Χ, καθώς και τις 7 προηγούμενές της. Ανάλογα με την τιμή ram\_address που δέχεται, δίνει και την αντίστοιχη έξοδο ram\_out στην μονάδα MAC. Η επιλογή read/write γίνεται από το control unit, με το write να συμπίπτει με ανάθεση του mac\_init σε 1, μιας και τότε έχουμε νέα έγκυρη τιμή εισόδου προς υπολογισμό, η οποία μπορεί να γραφτεί και στην RAM.

```
entity mlab ram is
   generic (
        data width : integer :=8
                                                   --- width of
data (bits)
   );
    port (clk : in std logic;
          rst : in std logic;
          we : in std logic;
memory write enable
          en : in std logic;
                                                    --- operation
enable
          addr : in std logic vector(2 downto 0);
memory address
               : in std logic vector(data width-1 downto 0);
          di
  -- input data
              : out std logic vector(data width-1 downto 0));
  -- output data
end mlab ram;
architecture Behavioral of mlab ram is
    type ram type is array (7 downto 0) of std logic vector
(data width-1 downto 0);
    signal RAM : ram type := (others => '0'));
    process (clk)
    begin
        if rst='1' then
             ram <= (others=>(others=>'0'));
        elsif clk'event and clk = '1' then
            if en = '1' then
                if we = '1' then
                                                    -- write
operation
                   for i in 0 to 6 loop
                        RAM(7-i) \le RAM(6-i);
                   end loop;
                    RAM(0) \le di;
                    do <= di;
                else
                                                    -- read
operation
                   do <= RAM( conv integer(addr));</pre>
```

```
end if;
end if;
end if;
end process;
end Behavioral;
```

• ROM: Η βασική μονάδα που έχει αποθηκευμένες τους 8 συντελεστές του φίλτρου. Σε αντιστοιχία με την μνήμη RAM, ανάλογα με την τιμή rom\_address που δέχεται από το control unit, δίνει και την αντίστοιχη έξοδο rom\_out στην μονάδα MAC. Η επιλογή read/write γίνεται από το control unit, και ταυτίζεται με αυτήν για την μνήμη RAM.

```
entity mlab rom is
      generic (
           coeff width : integer :=8
                                                       --- width
of coefficients (bits)
      );
    Port (clk: in STD LOGIC;
              en : in STD LOGIC;
operation enable
           addr : in STD LOGIC VECTOR (2 downto 0);
     -- memory address
           rom out : out STD LOGIC VECTOR (coeff width-1 downto
0)); -- output data
    end mlab rom;
architecture Behavioral of mlab rom is
    type rom type is array (7 downto 0) of std logic vector
(coeff width-1 downto 0);
                              signal rom : rom type:= ("00001000",
"00000111", "00000110", "00000101", "00000100\overline{\phantom{0}}, "0000011",
"00000010",
"00000001");
    signal rdata : std logic vector(coeff width-1 downto 0) :=
(others => '0');
begin
    rdata <= rom(conv integer(addr));</pre>
    process (clk)
   begin
        if (clk'event and clk = '1') then
            if (en = '1') then
                rom out <= rdata;</pre>
            end if;
        end if;
    end process;
end Behavioral;
```


Με βάση τα άνωθι components, υλοποιήθηκε το ζητούμενο FIR filter entity. Αξίζει να τονισθεί ότι, για κατάλληλο συγχρονισμό των αποτελεσμάτων, τα σήματα X και mac\_init περνούν από ένα D Flip-Flop (καθυστέρηση 1 κύκλου ρολογιού), ενώ το σήμα valid\_out από 2 D Flip-Flop (καθυστέρηση 2 κύκλων ρολογιού). Ο κώδικας του φίλτρου ακολουθεί παρακάτω:

```
entity FIR is
  Port ( clk : in std_logic;
        rst : in std logic;
        valid in : in std logic;
         en ram rom: in std logic;
         x : in std logic vector(7 downto 0);
         valid_out : out std_logic;
         y final : out std logic vector (18 downto 0);
         rom out, ram out:out STD LOGIC VECTOR (7 downto 0);
         rom add, ram add, counter control:out STD LOGIC VECTOR (2
downto 0);
        mac_init : out std logic;
         we out:out std logic
end FIR;
architecture Behavioral of FIR is
    --comp1
    component mlab rom is
      generic (
          coeff width : integer :=8
                                                      --- width of
coefficients (bits)
    Port (clk: in STD LOGIC;
             en : in STD LOGIC;
                                                      --- operation
enable
          addr : in STD LOGIC VECTOR (2 downto 0);
memory address
           rom out : out STD LOGIC VECTOR (coeff width-1 downto 0));
     -- output data
    end component;
    --comp2
    component mlab ram is
         generic (
                                                      --- width of
           data width : integer :=8
data (bits)
        port (clk : in std logic;
              rst : in std logic;
              we : in std_logic;
                                                          --- memory
write enable
              en : in std logic;
                                                 --- operation enable
```


```
addr : in std logic vector(2 downto 0);
memory address
                   : in std logic vector(data width-1 downto 0);
              di
-- input data
                   : out std logic vector(data width-1 downto 0));
              do
-- output data
    end component;
    --comp3
    component Control Unit is
        Port ( clk : in STD LOGIC;
               rst : in STD LOGIC;
               valid in : in STD logic;
               mac init: out STD LOGIC;
               ram addr : out STD LOGIC VECTOR (2 downto 0);
               rom addr : out STD LOGIC VECTOR (2 downto 0);
               we: out STD LOGIC; --to we twn RAM/ROM
               counter: out STD_LOGIC_VECTOR (2 downto 0);
               valid out: out STD LOGIC
    end component;
    --comp4
    component MAC is
        Port ( clk : in STD LOGIC;
               rst : in STD LOGIC;
               rom out : in STD LOGIC VECTOR (7 downto 0);
               ram out : in STD LOGIC VECTOR (7 downto 0);
               mac init : in STD LOGIC;
                 valid out: in STD LOGIC;
               y : out STD LOGIC VECTOR (18 downto 0));
    end component;
    --comp5
    component dff is
     port(
          d : in std logic;
          q : out std logic;
          clk: in std logic;
          rst : in std logic
         );
    end component;
    --comp6
    component dff big is
        Port ( d : in STD LOGIC VECTOR (7 downto 0);
               clk : in STD LOGIC;
               rst : in STD LOGIC;
               q : out STD_LOGIC_VECTOR (7 downto 0));
    end component;
    --comp7
```


```
component dff2 is
        port(
            d : in std logic;
            q : out std logic;
            clk: in std logic;
            rst : in std logic
           );
    end component;
    signal x dff, ram out temp, rom out temp : std logic vector (7 downto
0);
    signal ram addr temp, rom addr temp, counter temp:
std logic vector(2 downto 0);
    signal mac init temp,
we temp, valid out temp, mac init dff, valid out dff: std logic;
    begin
    x reg: dff big port map(d=>x, clk=>clk, rst=>rst, q=>x dff);
    control: Control Unit port map(clk=>clk, rst=>rst,
valid in=>valid in, mac init=>mac init temp, ram addr=>ram addr temp,
rom addr=>rom addr temp, we=>we temp, valid out=>valid out temp, counter=
>counter temp);
      control: Control Unit port map(clk=>clk, rst=>rst,
mac init=>mac init temp, ram addr=>ram addr temp,
rom addr=>rom addr temp,we=>we temp);
    mac init reg : dff port map(d=>mac init temp, clk=>clk, rst=>rst,
q=>mac init dff);
    valid out reg : dff2 port map(d=>valid out temp, clk=>clk,
rst=>rst, q=>valid out dff);
    rom: mlab rom port map(clk=>clk,en=>en ram rom,
addr=>rom addr temp,rom out=>rom out temp);
    ram: mlab ram port map(clk=>clk, rst=>rst, en=>en ram rom,
we=>we temp ,addr=>ram addr temp,di=>x dff, do=>ram out temp);
    macc: MAC port map(rst=>rst,clk=>clk, rom out=>rom out temp,
ram out=>ram out temp, mac init=>mac init dff, y=>y final);
    --just for simulation
   --RAM IN <= x dff;
   mac init <=mac init dff;</pre>
   we out <= we temp;
   ram out <=ram out temp;</pre>
   rom out <=rom out temp;</pre>
   rom add <=rom addr temp;</pre>
   ram add <=ram addr temp;</pre>
   counter control <= counter temp;</pre>
   valid out <=valid out dff;</pre>
   end Behavioral;
```

Το RTL Schematic για το FIR φίλτρο είναι το εξής:



Στην συνέχεια, γράφτηκε ένα testbench για να επαληθευτεί η ορθή λειτουργία του φίλτρου, με τα αποτελέσματα να ακολουθούν παρακάτω






Παρατηρούμε ότι-τόσο στην περίπτωση που έρχεται είσοδος νωρίτερα από 8 κύκλους ρολογιού όσο και στην περίπτωση που έρχεται αργότερα-το φίλτρο εξάγει τα επιθυμητά αποτελέσματα: στην 1<sup>η</sup> περίπτωση, περιμένει να ολοκληρωθεί ο προηγούμενος υπολογισμός και ορθώς δεν δέχεται την ενδιάμεση είσοδο (τα mac\_init και we\_out παραμένουν στο 0). Στην 2<sup>η</sup> περίπτωση, παρατηρούμε ότι όσο δεν υπάρχει νέα valid τιμή εισόδου η ram\_out τιμή παραμένει σταθερή στην τελευταία valid τιμή, ενώ όταν ξανατίθεται το valid\_in σε 1, τότε γίνεται εκ νέου υπολογισμός από το φίλτρο η έξοδος του οποίου είναι έγκυρη μετά από 8 κύκλους ρολογιού.

Τέλος, παρατίθενται αποτελέσματα που αφορούν το μέγιστο μονοπάτι καθυστέρησης και την κατανάλωση του φίλτρου:

General Information	Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement	Source C
Timer Settings	Path 1	00	10	10	20	rom/rom_out_reg[1]/C	macc/sum_reg[17]/D	5.617	2.703	2.914	00	
Design Timing Summary	Path 2	00	10	10	20	rom/rom_out_reg[1]/C	macc/sum_reg[18]/D	5.525	2.611	2.914	00	
> To Check Timing (518)	4 Path 3	00	10	10	20	rom/rom_out_reg[1]/C	macc/sum_reg[16]/D	5.504	2.590	2.914	00	



Ως συμπέρασμα μπορεί να εξαχθεί ότι το φίλτρο που υλοποιήθηκε, αν και ικανοποιητικά γρήγορο λόγω του χαμηλού του delay (5.617ns), έχει ιδιαίτερα υψηλή κατανάλωση και υπερβαίνει τα επιθυμητά όρια θερμοκρασίας. Ένας λόγος που μπορεί αυτό να συμβαίνει έχει να κάνει με το γεγονός ότι όλα τα components του φίλτρου χρησιμοποιούν το ρολόι εισόδου κάτι το οποίο δεν είναι αναγκαίο και θα μπορούσε να αποτραπεί, ιδιαίτερα στην περίπτωση του mac unit, η αρχικοποίηση του οποίου εξαρτάται μόνο από το mac\_init του control unit.