

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ (MICROLAB)

3η Εργαστηριακή Αναφορά στο μάθημα "ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ VLSI" του 8ου Εξαμήνου

των φοιτητών της ομάδας 17,


Εμμανουήλ Αναστάσιου Σερλή, Α.Μ. 03118125 Κωνσταντίνου Ιωάννου, ΑΜ: 03119840

1. Σύγχρονος πλήρης αθροιστής

Κώδικας με περιγραφή συμπεριφοράς (behavioral):

```
5 🖯 entity fa_clk is port(
6
       a,b,cin,rst,clk: in std logic;
7
        sout, cout: out std logic
8
    );
9 end fa_clk;
1 \ominus architecture Behavioural of fa_clk is
2
    signal out_temp : std_logic_vector(1 downto 0) := (others => '0');
3
4
    begin
5
6 🖨
       process(clk, rst)
       begin
8 🖨
            if rst = '0' then
9 :
               out_temp <= "00";
0
            elsif rising_edge(clk) then
1 :
               out_temp <= ('0' & a) + ('0' & b) + ('0' & cin);
2 🚊
            end if;
       end process;
3 🖨
        sout <= out_temp(0);
       cout <= out_temp(1);
6 end Behavioural;
```


RTL schematic:



Δημιουργούμε ένα testbench με εμφωλευμένα for loops ώστε να συμπεριλάβουμε όλες τις δυνατές εισόδους. Το βασικό κομμάτι του testbench φαίνεται παρακάτω :


```
for i in 0 to 16 loop
  for i in std_logic range '0' to '1' loop
    a <= i;
    for j in std_logic range '0' to '1' loop
    b <= j;
    for k in std_logic range '0' to '1' loop
        cin <= k;
        wait for lons;</pre>
```

Το αποτέλεσμα της προσομοίωσης:



Όπως περιμέναμε, σε κάθε θετική ακμή του ρολογιού το κύκλωμα παίρνει τις εισόδους και βγάζει το αναμενόμενο αποτέλεσμα.

Critical Path: $rst->out_temp_reg[1]->Cout$ (2.527 + 5.045)ns = 7.572 ns



| Name | Slack | ^1 | Levels | Routes | High Fanout | From | То | Total Delay | Logic Delay | Net Delay |
|----------|-------|----|--------|--------|-------------|-------------------|---------------------|-------------|-------------|-----------|
| 3 Path 1 | | 00 | 2 | 1 | 1 | out_temp_reg[1]/C | cout | 5.045 | 3.237 | 1.808 |
| 3 Path 2 | | 00 | 2 | 1 | 1 | out_temp_reg[0]/C | sout | 4.936 | 3.075 | 1.860 |
| 3 Path 3 | | 00 | 2 | 2 | 2 | rst | out_temp_reg[0]/CLR | 2.527 | 1.096 | 1.430 |
| → Path 4 | | 00 | 2 | 2 | 2 | rst | out_temp_reg[1]/CLR | 2.527 | 1.096 | 1.430 |
| 3 Path 5 | | 00 | 2 | 1 | 2 | a | out_temp_reg[1]/D | 2.472 | 1.102 | 1.370 |
| 3 Path 6 | | 00 | 2 | 1 | 2 | a | out_temp_reg[0]/D | 2.444 | 1.074 | 1.370 |


Όπως βλέπουμε από τα σήματα εισόδου το κρίσιμο μονοπάτι αντιστοιχεί στα Paths 3,4 που δηλώνουν τον χρόνο που χρειάζεται το σήμα εισόδου **rst** μέχρι να φτάσει σε κάποιο FCDE (**2.527 ns**).

Στην συνέχεια, το Path 1 είναι το κρίσιμο μονοπάτι από την στιγμή που θα μπουν τα σήματα στο **out_temp_reg[1]** μέχρι να βγουν στην έξοδο ως κρατούμενο, δηλαδή στο **Cout** (5.045 ns).

→ Τελικά από το rst μέχρι το Cout έχουμε Critical Path με καθυστέρηση 7.572

2) Σύγχρονος Αθροιστή διάδοσης κρατουμένου των 4 bits με χρήση της τεχνικής Pipeline

Χρησιμοποιήσαμε την υλοποίηση που υπάρχει στις διαφάνειες του μαθήματος και το σχηματικό της φαίνεται παρακάτω:



Αρχικά για να δημιουργήσουμε καθυστέρηση παρεμβάλουμε ενδιάμεσα από τα σήματα D flip-flops, τα οποία διατηρούν την πληροφορία εισόδου για έναν ακόμα κύκλο ρολογιού. Έτσι, τα εκάστοτε σήματα καθυστερούν τουλάχιστον ακόμη μια θετική ακμή του ρολογιού για να μπουν ως είσοδοι στους FA ή να βγουν ως έξοδοι από αυτούς.

Κώδικας για DFF:

```
134 🖨 entity dff is
135
     port(
136
           d : in std logic;
137
           q : out std_logic;
138
           clk : in std_logic;
139
            rst : in std logic
140
          );
141 \stackrel{.}{\ominus} end entity;
142
143 - architecture behavioural of dff is
144 | begin
145 🛱
         process(clk, rst)
146
         begin
147 🖨
            if rst = '0' then
148
                q <= '0';
             elsif clk' event and clk = '1' then
149
150
                q <= d;
151 🖨
             end if:
152 end process;
153 end behavioural;
89 🖨 entity dff2 is
90 port(
        d : in std_logic;
91
            q : out std logic;
92
93
            clk : in std_logic;
94
            rst : in std logic
95
96 end dff2;
97
98 - architecture structural of dff2 is
99
.00 🛨
       component dff is...
.08
    signal buffer_bit : std_logic;
.09
10
      begin
11 🖨
        delay3 : dff
12
       port map (
            d \Rightarrow d
13
            q => buffer_bit,
14
15
            clk => clk,
             rst => rst
.17 🖨 );
18 🖯
        delay4 : dff
19
       port map (
.20
            d => buffer_bit,
            q => q,
21
22
            clk => clk,
23
            rst => rst
24 🖨 );
```

Στην συνέχεια βάζοντας DFF συνδεδεμένα στη σειρά, δημιουργούμε ακόμη τα dff2 και dff3, για να έχουμε 2 και 3 clk delay circuits αντίστοιχα.

Όπως φαίνεται για το dff2 χρησιμοποιούμε το dff ως component και συνδέουμε δύο dff σε σειρά, ομοίως εργαζόμαστε και για το dff3.

Κώδικας για την υλοποίηση του ερωτήματος:

```
157 🖨 entity fa_pipe is
158
      port(
         a : in std logic vector(3 downto 0);
            b : in std_logic_vector(3 downto 0);
160
161
             cin : in std logic;
           clk : in std_logic;
162
163
           rst : in std logic;
164
             s : out std logic vector(3 downto 0);
165
             cout : out std logic
        );
166
167 \stackrel{\triangle}{\cap} end fa_pipe;
168
169 - architecture structural of fa_pipe is
170
171 🕀
       component fa_clk is...
182
183 i component dff is...
191
192 🕀
         component dff2 is...
201 + component dff3 is...
209
         signal s_out : std logic vector(3 downto 0) := (others => '0');
210
211
      signal car_temp : std_logic_vector(4 downto 0) := (others => '0');
       signal s_temp : std_logic_vector(3 downto 0) := (others => '0');
signal a_temp : std_logic_vector(3 downto 0) := (others => '0');
212
213
       signal b_temp : std logic vector(3 downto 0) := (others => '0');
215
```

Αρχικά ορίζουμε τις εισόδους και τις εξόδους του κυκλώματος. Θα χρησιμοποιήσουμε 4 συγχρόνους FAs του προηγούμενου ερωτήματος για να σχεδιάσουμε τον 4 bit FA και τα DFFs για να συμπεριλάβουμε τις κατάλληλες καθυστερήσεις.


Στην συνέχεια συνδέουμε κατάλληλα τους 4 αθροιστές μεταξύ τους:

```
244
216 | begin
                                                245 - fa2: fa_clk
217
218 '
       a temp(0) \le a(0);
                                               246
                                                      port map (
219
       b temp(0) <= b(0);
                                               247
                                                              a \Rightarrow a temp(2),
220
       car_temp(0) <= cin;
                                                             b \Rightarrow b temp(2),
                                               248 :
221
                                               249
                                                             cin => car temp(2),
222
223 🖯 fa0: fa_clk
                                               250 :
                                                              cout => car temp(3),
224 port map (
                                               251
                                                              clk => clk,
225
        a => a_temp(0),
                                               252 !
                                                             rst => rst,
226
            b => b_temp(0),
            cin => car_temp(0),
227
                                               253
                                                              s \Rightarrow s temp(2)
            cout => car_temp(1),
228
                                               254 (-)
            clk => clk,
rst => rst,
229
                                               255
230
                                               256 @ fa3: fa_clk
231
             s => s_temp(0)
232 🖨
             );
                                               257 :
                                                      port map (
233
                                               258
                                                              a \Rightarrow a temp(3),
234 - fal: fa_clk
      port map (
235
                                                              b \Rightarrow b temp(3),
                                               259 !
        a => a_temp(1),
236
                                                             cin => car_temp(3),
                                               260
            b \Rightarrow b temp(1),
237 !
                                                              cout => car temp(4),
                                               261 !
            cin => car temp(1),
238
239
            cout => car_temp(2),
                                               262
                                                              clk => clk,
240
            clk => clk,
                                               263 '
                                                             rst => rst,
241
            rst => rst,
                                               264 :
                                                             s \Rightarrow s_{temp}(3)
242
            s => s_temp(1)
243 🖨
                                               265 (-)
                                                             );
             );
244
                                               266 1
```

Τέλος, βάζουμε τα flipflops ώστε να υπάρχουν οι σωστές καθυστερήσεις τόσο στα σήματα εισόδου όσο και στο σήμα εξόδου.


```
268 🕀
        delay_s0 : dff3...
275
276 🕀
         delay_sl : dff2...
283
284 🕀
        delay_s2 : dff...
291
292 🛱
        delay_al : dff...
299
         delay_a2 : dff2...
300 🕀
307
308 🕀
         delay_a3 : dff3...
315
316 🕀
         delay_bl : dff...
323
324 🛨
         delay_b2 : dff2...
331
332 🛨
         delay_b3 : dff3...
339
340
          s_{out}(3) \le s_{temp}(3)
341
342
          s <= s_out;
          cout <= car_temp(4);
343 end architecture ; -- arc
```

RTL schematic:




Γράφοντας κατάλληλο testbench έχουμε την κάτωθι **προσομοίωση**:


Βλέπουμε ότι σε κάθε θετικό παλμό του ρολογιού παίρνουμε τις εισόδους αυτήν την χρονική στιγμή και μετά από 3 κύκλους ρολογιού βγάζουμε το αποτέλεσμα του αθροίσματός τους στα σήματα s και cout. Συνεπώς, αυτό αντιστοιχεί σε **Tlatency = 3** κύκλοι ρολογιού.



Επίσης σημειώνουμε ότι όταν το άθροισμα έχει τιμή μεγαλύτερη του 16 τότε το cout γίνεται 1 ,δηλαδή το κρατούμενο αναπαριστά μια 16αδα. Για παράδειγμα, αν έχουμε α=11 και b=5, τότε μετά από 3 κύκλους ρολογιού έχουμε στην έξοδο Sum=0 και Cout =1.




Critical Path: Input -> Cout 5.332ns



| 3 Path 1 | 00 | 2 | 1 | 1 | fa3/out_temp_reg[1]/C | cout | 5.332 | 3.269 | 2.064 |
|----------|----|---|---|---|-------------------------|------|-------|-------|-------|
| 3 Path 2 | 00 | 2 | 1 | 1 | fa3/out_temp_reg[0]/C | s[3] | 5.013 | 3.142 | 1.871 |
| Ŋ Path 3 | 00 | 2 | 1 | 1 | delay_s2/q_reg/C | s[2] | 4.973 | 3.117 | 1.856 |
| → Path 4 | 00 | 2 | 1 | 1 | delay_s1/delay4/q_reg/C | s[1] | 4.906 | 3.189 | 1.718 |
| | | - | | | | | | | |

Παρατηρούμε λοιπόν ότι το κρίσιμο μονοπάτι είναι από την στιγμή που θα δοθεί η είσοδος στον 4bit FA μέχρι να βγει στο Cout είναι **5.332 ns**. Αρκετά μικρότερη καθυστέρηση σε σχέση με τον απλό 4-bit FA που σχεδιάσαμε στην 2^η Εργαστηριακή Άσκησή, του οποίου το delay ήταν **7.96ns**. Οπότε το Pipeline μείωσε σημαντικά το κρίσιμο μονοπάτι. Το μόνο μειονέκτημα είναι ότι έχουμε μια αρχική καθυστέρηση των τριών κύκλων ρολογιού.


<u>Τώρα</u> θα συγκρίνουμε την κατανάλωση πόρων 4bit FA με και χωρίς pipeline :



Βλέπουμε λοιπόν ότι η σχεδίαση που χρησιμοποιεί pipeline έχει μεγαλύτερη συνολική κατανάλωση από ότι η υλοποίηση χωρίς pipeline. Κάτι τέτοιο είναι λογικό αν σκεφτούμε ότι χρησιμοποιούμε επιπλέον κάποια DFF για να συγχρονίσουμε το pipeline.

3) Συστολικός (είδος pipeline) Πολλαπλασιαστής διάδοσης κρατουμένων των 4 bit κάνοντας χρήση σύγχρονων Πλήρων Αθροιστών (Full Adders)

Βασιζόμαστε και πάλι στην υλοποίηση που υπάρχει στις διαφάνειες του μαθήματος



Αρχικά τροποποιούμε τον σύγχρονο FA του ερωτήματος ένα ώστε να προσθέσουμε κατάλληλες καθυστερήσεις στα ai,bi όπως φαίνεται στο παραπάνω σχήμα. Σημειώνουμε ότι το Sout,Cout δεν θα χρειαστούν flip-flop επιπλέον γιατί καθώς ο FA είναι σύγχρονος λειτουργεί ήδη με ένα dff καθυστέρηση.

Υλοποίηση του νέου σύγχρονου FA*:

```
signal out_temp : std logic vector(1 downto 0) := (others => '0');
173 signal gate : std_logic;
174
      signal w1,w2,w3,w4,w5,w6 :std_logic;
175
176
     begin
177
         gate <= A and B;
178 🖨
         process(clk, rst)
179
         begin
180
181 🗇
             if rst = '0' then
182
                out_temp <= "00";
183
             elsif clk' event and clk = 'l' then
184
                 out_temp <= ('0' & gate) + ('0' & Sin) + ('0'&C_in);
185 🖨
             end if;
186 🗀
         end process;
187
188
         S <= out temp(0);
189
         C_out <= out_temp(1);</pre>
190
191
        -- B next
192 🕀
               delay_B : dff...
199
200
         -- A_next
201 🕀
             delay_A : dff2...
209 end behavioural;
```

Κώδικας για Σύγχρονο Multiplier:

```
215 entity multiplier is
         port (
             A, B : in std_logic_vector(3 downto 0);
217
             clk,rst: in std_logic;
             P : out std_logic_vector(7 downto 0)
220
221 end multiplier;
223 - architecture behavioral of multiplier is
224
225 🛨
          component fa is...
231
232 🕀
         component dff is...
240
241 🕀
             component dff2 is...
249
250 🛨
         component dff3 is...
258
259
         signal S1, S2, S3,S5,S6,S7,S9,S10,S11,C1, C2, C3, C4, C5,C6,C7,C8,C9,C10,C11,C12,C13,C14,C15 : std logic;
260
         signal A_temp, B_temp: std_logic_vector(3 downto 0);
261
         signal P_temp: std_logic_vector(7 downto 0);
         signal B21, B31, B32: std_logic;
         signal A_next, B_next: std_logic_vector(15 downto 0);
264
          signal w1,w2,w3,w4,w5,w6,w7 : std logic;
         signal temp_C4,temp_C8,temp_C12: std_logic;
265
```

Στην συνέχεια τοποθετούμε τους 16 FAs* όπως φαίνονται στο αρχικό σχήμα με κατάλληλες εισόδους και εξόδους.

```
begin
    -- First row of FA components
   fa 0 : fa port map (clk=>clk,rst=>rst,Sin=> '0',A=>A temp(0),B=> B temp(0),C in => '0', S=> P temp(0), C out => Cl,A next => A next(0),B next => B next(0));
   \texttt{fa\_1}: \texttt{fa} \ \texttt{port} \ \texttt{map} \ (\texttt{clk} + \texttt{sclk}, \texttt{rst} + \texttt{rst}, \texttt{Sin} + \texttt{'0'}, \texttt{A} + \texttt{A} \texttt{temp}(1), \texttt{B} + \texttt{B} \texttt{\_next}(0), \texttt{C} \texttt{\_in} + \texttt{>C1}, \qquad \texttt{S} + \texttt{S1} \ \texttt{\_,C} \ \texttt{\_out} + \texttt{>C2} \ \texttt{\_,A} \texttt{\_next} \ \texttt{+>} \ \texttt{A} \texttt{\_next}(1), \texttt{B} \texttt{\_next}(1));
   -- Second row of FA components
   \texttt{fa\_4}: \texttt{fa} \texttt{port} \texttt{map} (\texttt{clk=>clk}, \texttt{rst=>rst}, \texttt{Sin=>S1}, \texttt{A=>A\_next}(0), \texttt{B=>B\_temp}(1), \texttt{C\_in=>} \texttt{'0'}, \texttt{S=>P\_temp}(1), \texttt{C\_out=>C5}, \texttt{A\_next} = > \texttt{A\_next}(4), \texttt{B\_next} = > \texttt{B\_next}(4));
   \texttt{fa\_5}: \texttt{fa\_port\_map} \ (\texttt{clk=>clk,rst=>rst,Sin=>S2,A=>A\_next(1),B=>B\_next(4),C\_in=>C5}, \ S=>S5, \ C\_out=>C6,A\_next=>A\_next(5),B\_next=>B\_next(5));
   fa_6 : fa port map (clk=>clk,rst=>rst,Sin=>S3,A=>A_next(2),B=> B_next(5),C_in=> C6, S=> S6, C_out=> C7,A_next => A_next(6),B_next =>B_next(6));
   fa 7: fa port map (clk=>clk, rst=>rst, Sin=>C4, A=>A next(3), B=> B next(6), C in=> C7, S=> S7, C out=> temp C8, A next => A next(7), B next => B next(7));
   -- Third row of FA components
    fa_8 : fa port map (clk=>clk,rst=>rst,Sin=>S5,A=>A_next(4), B=> B_temp(2),C_in=> '0',S=> P_temp(2),C_out=> C9,A_next => A_next(8),B_next =>B_next(8));
    \texttt{fa\_9}: \texttt{fa port map} \quad (\texttt{clk=>clk,rst=>rst,Sin=>S6,A=>A\_next(5), B=> B\_next(8),C\_in=> C9, S=> S9, C\_out=> C10,A\_next => A\_next(9),B\_next => B\_next(9));
    fa_10: fa_port_map (clk=>clk,rst=>rst,Sin=>S7,A=>A_next(6), B=> B_next(9),C_in=> Cl0,S=> S10, C_out=> Cl1,A_next => A_next(10),B_next => B_next(10));
    fa_11: fa_port map (c1k=>c1k,rst=>rst,Sin=>C8,A=>A_next(7), B=> B_next(10),C_in=> C11, S=> S11, C_out=> temp_C12,A_next => A_next(11),B_next => B_next(11));
   -- Fourth row of FA components
   fa 12 : fa port map (clk=>clk,rst=>rst,Sin=>S9,A=>A_next(8), B=> B_temp(3),C_in=> '0',S=> P_temp(3),C_out=> Cl3, A_next => A_next(12),B_next =>B_next(12));
   fa_13 : fa port map (clk=>clk,rst=>rst,Sin=>S10,A=>A_next(9),B=> B_next(12),C_in=> C13,S=> P_temp(4), C_out=> C14, A_next => A_next(13),B_next =>B_next(13));
   fa_14 : fa_port map (clk=>clk,rst=>rst,Sin=>S11,A=>A_next(10),B=> B_next(13),C_in=> C14,S=> P_temp(5), C_out=> C15,A_next => A_next(14),B_next => B_next(14));
   fa_15 : fa port map (clk=>clk,rst=>rst,Sin=>Cl2,A=>A_next(11),B=> B_next(14),C_in=> Cl5,S=> P_temp(6), C_out=> P_temp(7),A_next => A_next(15),B_next => B_next(15)|
```

Εύκολα παρατηρεί κανείς ότι αποθηκεύουμε τις εξόδους του mul σε προσωρινά σήματα P_temp, όπως και τα ακριανά κρατούμενα κάθε γραμμής temp_C, ενώ το ίδιο κάνουμε και για τις εισόδους A_temp, B_temp. Αυτό το κάνουμε προκειμένου να εισαγάγουμε κάποιες επιπλέον καθυστερήσεις σε αυτά τα σήματα ώστε να φτάνουν όλες οι είσοδοι ταυτόχρονα σε κάθε FA (δηλαδή μαζί με το κρατούμενο του προηγουμένου FA) καθώς και για να βγαίνει το αποτέλεσμα στην έξοδο ταυτόχρονα δηλαδή τα P0 εως P6 χρειάζεται να καθυστερήσουν ώστε να βγεί το P7.

```
294 .
        --Διαγωνίοι delay 1 dff στον καθένα
295 🖽
       delay_C4: dff...
302
303 [+]
      delay C8: dff...
310
311 [+]
      delay Cl2: dff...
318
319
320 :
         -- A delay stuff
        A temp(0) <= A(0);
322 +
        delay_al_1: dff...
        delay a2 2: dff2...
329 🕀
336 🕀
         delay a3 3: dff3...
343
344
          --B stuff
345
           B_temp(0) <= B(0);
346
347 !
        --B(1) 2 dff
348 🕀
        delay bl 2: dff2...
355
356
         -- B(2) 4 dff
357 🕀
        delay_b2_4_vol1: dff2...
364 +
         delay_b2_4_vol2: dff2...
371
372 !
          -- B(3) 6 dff
        delay b3 6 voll: dff2...
373 🕀
380 H
         delay b3 6 vol2: dff2...
387 ⊞
         delay b3 6 vol3: dff2...
394
```

Τα διαγώνια κρατούμενα χρειάζονται έναν επιπλέον κύκλο καθυστέρηση ώστε να φτάσουν μαζί με τα υπόλοιπα σήματα στους FAs.

Το A(0) δεν χρειάζεται καθυστέρηση Το A(1) χρειάζεται 1 delay, το A(2) 2 delays , το A(3) 3 delays, ώστε να περιμένουν να ετοιμαστούν τα κρατούμενα των προηγούμενων σταδίων.

Με την ίδια λογική εισαγάγουμε τις καθυστερήσεις στα B(0) – B(3) ώστε να συγχρονίζονται με το Sout της παραπάνω γραμμής αθροιστών που το δέχονται ως είσοδο.

Τέλος έχουμε τις καθυστερήσεις στις εξόδους:

```
395 : --P temp
396 | P(6) <= P_temp(6);
397 P(7) <= P_temp(7);
398
399 # delay P5 : dff...
407 delay_P4 : dff2...
114
416 delay P3 : dff3...
123
425 + delay P2 A : dff3...
432 H delay_P2_B : dff2...
139
441 delay_Pl_A : dff3...
448 H delay_Pl_B : dff3...
455 delay_Pl_C : dff...
463 delay_PO_A : dff3...
470 delay_PO_B : dff3...
477 # delay_PO_C : dff3...
184
485 @ end behavioral;
186
```

```
Ομοίως όλες οι έξοδοι χρειάζεται να περιμένουν τα P6, P7 που χρειάζονται:

9 delays σε σχέση με το P(0)

7 delays σε σχέση με το P(1)

5 delays σε σχέση με το P(2)


3 delays σε σχέση με το P(3)

2 delays σε σχέση με το P(4)


1 delays σε σχέση με το P(1)
```

RTL Schematics:


The new FA*:



The MUL:




Γράφοντας κατάλληλο testbench έχουμε τα κάτωθι αποτελέσματα από την προσομοίωση:



Παρατηρούμε ότι ο πολλαπλασιαστής δουλεύει κανονικά, μιας και παίρνει σε κάθε ακμή του ρολογιού τις 4-bit εισόδους και τις πολλαπλασιάζει. Το αποτέλεσμα του πολλαπλασιασμού είναι έτοιμο μετά από καθυστέρηση 9 κύκλων ρολογιού δηλαδή έχουμε **Tlatency = 9clks**.




Για παράδειγμα, βλέπουμε ότι για Α =14 και Β =15 λαμβάνουμε το αποτέλεσμα μετά από 9 κύκλους και αυτό είναι το 210.



Σε περίπτωση υπερχείλισης το P7 βγάζει συγχρονισμένα σωστό αποτέλεσμα

Εύρεση του critical path:



Παρατηρούμε ότι το critical path είναι το ίδιο (**4.076ns**) για την μετάβαση σε καθεμιά από τις εξόδους του πολλαπλασιαστή (P[0] - P[7]). Συγκεκριμένα, για τις εξόδους P[0] ως P[5] η εν λόγω καθυστέρηση ξεκινά από την είσοδο του εκάστοτε DFF, ενώ για τις εξόδους P[6] & P[7] από την είσοδο τελευταίου FA*, μιας και οι εν λόγω έξοδοι βγαίνουν τελευταίες στον pipelined αθροιστή και δεν χρειάζονται περαιτέρω καθυστέρηση με DFFs.