

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ (MICROLAB)

5η Εργαστηριακή Αναφορά στο μάθημα "ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ VLSI" του 8ου Εξαμήνου

των φοιτητών της ομάδας 17,

Εμμανουήλ Αναστάσιου Σερλή, Α.Μ. 03118125 Κωνσταντίνου Ιωάννου, ΑΜ: 03119840

Υλοποίηση FIR φίλτρου με AXI διεπαφή σε ZYNQ SoC FPGA

Πριν αρχίσουμε την περιγραφή των βημάτων για την υλοποίηση του φίλτρου FIR (της 4^{ης} εργαστηριακής άσκησης) στο **ZYNQ SoC FPGA**, αξίζει να σημειωθεί ότι τροποποιήσαμε το φίλτρο FIR σε ορισμένα σημεία. Συγκεκριμένα, τροποποιήσαμε την μονάδα **Control Unit** έτσι ώστε ο Counter (που δίνει τις διευθύνσεις στις ram/rom) να παγώνει ενώ όταν λάβει valid_in να μετράει μέχρι την τιμή 8 αγνοώντας ενδιάμεσα valid_in. Το φίλτρο μας έβγαζε σωστά αποτελέσματα πριν την εν λόγω αλλαγή, αλλά μόνο για ιδανικές περιπτώσεις (δηλαδή valid_in και counter να ξεκινάνε μαζί), κάτι το οποίο είναι εφικτό στο testbench αλλά όχι στην πραγματικότητα για την υλοποίηση στο FPGA, λόγω των overhead κύκλων που επιφέρει η επικοινωνία με τον επεξεργαστή.

Παρακάτω φαίνεται σε κώδικα η τροποποιημένη υλοποίηση του control unit

```
use IEEE.STD_LOGIC_UNSIGNED.ALL;
180 + entity Control_Unit is...
193 🗇 architecture Behavioral of Control_Unit is
      signal count_reg : STD_LOGIC_VECTOR (2 downto 0) := (others => '0');
194
195
         signal waitt : std logic ;
        signal calculate : std logic := '0';
196
        signal flag : std_logic;
signal valid_out_temp: STD_LOGIC;
197 :
198
199
        signal s1,s2,s3,s4,s5,s6 :std_logic ;
200
201
        --comp7
202
203 🕁
            component dff2 is...
213
214 🖯
       process (clk)
215
         begin
216
217 🖨
          if rst = '1' then
          count_reg <= (others => '0');
valid_out_temp<='0';</pre>
218 :
219
220
              mac_init<='1';
elsif rising_edge(clk) then

if (valid_in = 'l') and (calculate = '0') then

flace='l':
             flag<='1';
223
                   --count_reg <= count_reg + 1;
225  end if;

226  if count_reg = "000" then

227  mac_init<='1';
                 flag <= '0';
if calculate = '1' then
229 🖨
230 ;
                        valid_out_temp <= '1';</pre>
231
                  else valid_out_temp <= '0';
232 🖨
                     end if;
                 if(valid_in = '0') then
we<= '0':</pre>
233
234 🖯
235
236
                   calculate <= '0';
237
                  -- count reg <= "000";
238
239
                   else
                      we<= '1';
240
241 !
                      calculate <= '1';
242 🖨
                    end if;
              else -- counter = mid
243
               we <= '0';
244
245
246
                valid out temp<='0';
247 🖨
               mac_init<='0';
               end if;
```

```
248 :
249 🖯
               if count_reg = "111" then
250
                   flag <= '0';
251 (
                   end if;
252
253 🖯
          if flag='l' then
254
                  count reg <= count reg+1;
255 !
             else
256
                    count reg <= "000";
257 🖨
        ram_addr <= count_reg;
rom_addr <= count_reg;
rom_atdr <= count_reg;</pre>
             end if;
259
260
          counter <= count reg;
261
262 !
         -- valid out dff: dff big port map (d=>val
263 @ end if;
264 end process;
255
```

Αφού τελειώσαμε με αυτήν την υποσημείωση αρχίζουμε τα βήματα, ώστε να υλοποιήσουμε το FIR φίλτρο στο Zynq.

Αρχικά, μετά την δημιουργία new_project, πάμε tools -> Create and Package new IP, ώστε να δημιουργήσουμε ένα νέο IP με το FIR. Στο νέο παράθυρο που ανοίγει το vivado για να δημιουργήσουμε ένα νέο IP βάζουμε αρχικά μέσω του add_sources ->design_sources και προσθέτουμε το VHDL αρχείο για το FIR (που φτιάξαμε στην προηγούμενη άσκηση).

Στην συνέχεια χρειάζεται να τροποποιήσουμε τον κώδικα για ΑΧΙ, παρακάτω παραθέτουμε ΜΟΝΟ τα κομμάτια του κώδικα που τροποποιήσαμε.

Αρχικά χρειάζεται να ορίσουμε μερικά βοηθητικά σήματα που θα χρησιμοποιήσουμε και να βάλουμε ως component το FIR φίλτρο.

```
signal A ip: std_logic_vector (31 downto 0); --A_temp = 000..00srstsvalid_insX
signal B ip: std_logic_vector(31 downto 0); --B_temp = 000..00svalid_outsy
signal bemp_out: std_logic_vector(31 downto 0);
signal temp_out: std_logic_vector(31 downto 0);
--used from FIR
signal valid_in_ip: std_logic;
signal valid_in_ip: std_logic;
signal valid_out_ip: std_logic;
signal rom_add ip. ram_out_ip: std_logic_vector(7 downto 0);
signal rom_add ip. ram_add ip.counter_control_ip: std_logic_vector(2 downto 0);
signal mac_init_ip.we_out_ip: std_logic;
signal mac_init_ip.we_out_ip: std_logic;
component FIR is -- custom FIR added
fort (clk: in std_logic;
rst: in std_logic;
valid_in: in std_logic;
valid_in: in std_logic;
valid_out: out_std_logic;
valid_out: out_std_logic_vector(7 downto 0);
valid_out: out_std_logic_vector(7 downto 0);
rom_out_ram_out:out_STD_LOGIC_VECTOR (2 downto 0);
rom_add_ram_add_counter_control:out_STD_LOGIC_VECTOR (2 downto 0);
mac_init: out_std_logic;
valid_out_sut_std_logic;
valid_out_sut_std_logic;
valid_out_sut_std_logic;
valid_out_sut_std_logic;
valid_out_sut_std_logic;
valid_out_sut_std_logic_vector(7 downto 0);
rom_add_ram_add_counter_control:out_STD_LOGIC_VECTOR (2 downto 0);
and_out_sut_std_logic;
valid_out_sut_std_logic;
valid_out_sut_std_logic_vector(7 downto 0);
valid_out_s
```

Μετά κάνουμε mapping τα variables του φίλτρου με τα signals.

```
-- Add user logic here
FIR_bb : FIR port map (
                -- used from A.B
               clk => S AXI ACLK.
               rst => rst_ip,
               x => x_ip,
               valid_in => valid_in_ip,
               valid_out => valid_out_ip,
               y_final => y_ip,
                  not used from A,B
               en_ram_rom => '1', --en_ram_rom_ip ,
               we out => we out ip,
               mac_init => mac_init_ip,
               rom_out => rom_out_ip,
               ram_out => ram_out_ip,
               rom_add => rom_add_ip,
               ram_add => ram_add_ip,
               counter_control => counter_control_ip
```

Και ενώνουμε τα bits μέσα σε ένα process ώστε να δέχεται είσοδο A 32bit και να βγάζει έξοδο B 32bit όπως ζητάει η εκφώνηση.

```
451 ⊕
                  process (S_AXI_ACLK) is
452
                           begin
                                            --get input from reg0
453
                                             A ip <= slv reg0;
454
455
                                             x ip <= A ip(7 downto 0);
                                             valid_in_ip <= A_ip(8);</pre>
456
457
                                             rst_ip <= A_ip(9);
458
                                            --write output to reg1
459
                                             B ip <= "0000000000000" svalid out ip & y ip;
460
461
462 🖨
                           end process;
```

Στο σημείο του κώδικα που το hardware λαμβάνει δεδομένα από το software (δηλαδή γράφουμε στο register – εμείς επιλέξαμε να γράφουμε στον slv_reg0), κάνουμε τις εξής αλλαγές:

- Σβήνουμε τα σημεία που γράφουμε στον slv_reg1 τον οποίο εμείς χρησιμοποιούμε για να διαβάζουμε, δηλαδή για να στέλνουμε από το hardware στο software. Αυτό το κάνουμε ώστε να μην έχουμε multi_drive error.
- Χρειάζεται να προσθέσουμε στην συνθήκη if (έτοιμο να διαβάσει από το software) ένα else ώστε να κάνουμε το valid_in =0, αυτό συμβαίνει ώστε το FIR να μην διαβάζει πολλές φορές την ίδια είσοδο αλλά να λαμβάνει και να επεξεργάζεται κάθε είσοδο μόνο μια φορά.

```
244 🖨
          process (S AXI ACLK)
245 !
          variable loc_addr :std logic vector(OPT_MEM_ADDR_BITS downto 0);
246
         begin
           if rising_edge(S_AXI_ACLK) then
247 🖨
             if S AXI ARESETN = '0' then
248 🖨
               slv_reg0 <= (others => '0');
249
250
               -- slv_reg1 <= (others => '0');
251
              slv reg2 <= (others => '0');
252 ;
               slv_reg3 <= (others => '0');
253
               loc_addr := axi_awaddr(ADDR_LSB + OPT_MEM_ADDR_BITS downto ADDR_LSB);
255 🖯
               if (slv_reg_wren = 'l') then
256 🖨
                case loc addr is
                   when b"00" =>
257 ⊖
258
                     for byte index in 0 to (C S AXI DATA WIDTH/8-1) loop
259 [
                       if ( S_AXI_WSTRB(byte_index) = '1' ) then
260 日
                         -- Respective byte enables are asserted as per write strobes
261 🖨
                         -- slave registor 0
262
                        slv_reg0(byte_index*8+7 downto byte_index*8) <= S_AXI_WDATA(byte_index*8+7 downto byte_index*8);
263 🖨
264 🗎
                     end loop:
265 🖨
                   when b"01" =>
                    slv reg2 <= (others => '0'); -- ?????
266 🖨
                   -- for byte index in 0 to (C_S AXI DATA WIDTH/8-1) loop
267 🖨
268 ;
                     -- if ( S_AXI_WSTRB(byte_index) = '1' ) then
269
                         -- Respective byte enables are asserted as per write strobes
                         -- slave registor 1
271
                     -- slv reg1(byte index*8+7 downto byte index*8) <= S AXI WDATA(byte index*8+7 downto byte index*8);
272
                    -- end if;
273
                     -- end loop;
282 🖯
                  when b"11" =>
283
                    for byte_index in 0 to (C_S_AXI_DATA_WIDTH/8-1) loop
284 🖨
                       if ( S AXI WSTRB(byte_index) = '1' ) then
285 🖨
                          -- Respective byte enables are asserted as per write strobes
286 🗀
                          -- slave registor 3
287
                         slv_reg3(byte_index*8+7 downto byte_index*8) <= S_AXI_WDATA(byte_index*8+7 downto byte_index*8);
288 🖨
                       end if:
289
                      end loop;
290 🖯
                   when others =>
291
                     slv reg0 <= slv reg0;
292
                     slv_regl <= slv_regl;
293
                     slv_reg2 <= slv_reg2;
294 🖨
                     slv_reg3 <= slv_reg3;
295 🗀
                 end case:
296
                 else slv reg0(8) <= '0'; --dont write on reg0 if write enable is zero
297 🖨
               end if;
298 🖨
             end if:
299 🖨
           end if;
300 🗎
          end process;
```

Ομοίως στο process όπου κάνουμε Send_Read_data δηλαδή όπου το hardware στέλνει δεδομένα στο software ακολουθούμε την παρακάτω λογική:


Όταν το software(master) στείλει έγκυρα δεδομένα στο hardware(slave), το FIR βγάζει δεδομένα εξόδου με valid_out =1 και το hardware τα αποθηκεύει στον slv_reg1, στην συνέχεια μέχρι ο master (software) να στείλει **Read_ready** δηλαδή ότι είναι έτοιμος να λάβει δεδομένα απλώς κρατάμε την valid τιμή εξόδου του FIR φίλτρου τιμή στο slv_reg1. Τέλος, όταν έρθει το σήμα ότι ο master είναι έτοιμος να διαβάσει, ο slave(hardware) στέλνει τα δεδομένα του slv_reg1 μέσω του axi_rdata στον master(software) και μηδενίζει το bit που αντιπροσωπεύει valid_out για να μην αποθηκεύσει ξανά την ίδια τιμή, και ουσιαστικά ο slave περιμένει μέχρι ο master να στείλει δεδομένα με valid_in =1, ώστε το FIR να παράγει δεδομένα εξόδου με valid_out =1.

```
403
          -- Output register or memory read data
404 □
          process ( S AXI ACLK ) is
405
          begin
406 □
           if (rising edge (S_AXI_ACLK)) then
            if ( S AXI ARESETN = '0' ) then
407 🖨
408
                axi_rdata <= (others => '0');
409
            -- slv reg1 <= (others => '0'); --new code
410
              else
411
412 🕀
                  -- When there is a valid read address (S AXI ARVALID) with ...
416 ⊖
                        if ( valid out ip = 'l') then
417
                            slv_regl <= B_ip ; -- "0000000000000" svalid out ip & y ip; -- B ip;
418
419
                        elsif(slv_reg_rden = '1') then
420
                           axi_rdata <= reg_data_out; --slv reg1;
421
                           slv regl(19) <= '0';
422
423
                         else slv regl <= slv regl;
424 🖨
                   end if;
425 ⊝
                end if;
426 🖨
              end if;
427 白
          end process;
428
```

Αφού αποθηκεύσουμε τις αλλαγές μας έχουμε έτοιμο το νέο ΙΡ για το FIR φίλτρο.

Επιστρέφουμε λοιπόν στο αρχικό μας project και μέσω setting->IP->repository προσθέτουμε το path που δημιουργήσαμε για το FIR_IP ώστε να μπορέσουμε να το προσθέσουμε στο design.

Βάζουμε στο design το Zynq και το FIR_IP και οι συνδέσεις γίνονται αυτόματα οπότε καταλήγουμε στο τελικό design όπως φαίνεται παρακάτω



Στην συνέχεια κάνουμε HDL_wrapper το design μας, RTL_analysis και Run_implementation ώστε να σιγουρευτούμε ότι δεν έχουμε κάποιο error ή κάποιο σημαντικό warning. Τέλος δημιουργούμε το bitstream (generate_bitstream), File->Export->Export_hardware και ανοίγει αυτόματα το SDK.

Απομένει να σχολιάσουμε τον κώδικα του master-software που γράψαμε στο sdk σε γλώσσα C.

Αφού βρούμε από το xparametres.h το MY_IP_BASEADDR για την συγκεκριμένη εφαρμογή και ορίσουμε τις μεταβλητές μας, ζητάμε από τον χρήστη να δώσει τις τιμές rst, valid_in, data_in και στην συνέχεια αφού τα κάνουμε shift για να τοποθετηθούν στην σωστή θέση και τα ενώνουμε στην μεταβλητή A των 32 bit. Με την εντολή Xil_out32 στέλνουμε τα δεδομένα στον slave (hardware), προσθέτουμε 0 στην διεύθυνση γιατί γράφουμε στον slv_reg0.

```
18
    #define MY IP BASEADDR 0x43C00000 //from xparameters.h
19
    int main() {
21
      init_platform();
          unsigned int A,data_in,y,valid_in ,rst,valid_out,B;
           int RST;
          while(1) {
            valid out =0;
            xil_printf("Give input N\n");
            scanf("%d",&data_in);
            xil_printf("give reset\n");
            scanf("%d",&rst);
            xil_printf("give valid in\n");
            scanf("%d",&valid in);
            valid_in = valid_in << 8;</pre>
            RST =rst;
            rst =rst << 9;
            A = rst | valid_in | data_in;
             Xil Out32((MY IP BASEADDR+0x00), A); //write to FIR to reg0
```

Στην συνέχεια, διαβάζουμε την τιμή εξόδου του φίλτρου από τον slv_reg1 , η διεύθυνση του οποίου αντιστοιχεί στην διεύθυνση του $mY_IP_BASEADDR + 4$. Αν λάβουμε $valid_in = 0$ ή $valid_in = 0$ ή $valid_in = 0$ γ $valid_in = 0$

Εάν τώρα δεχτήκαμε μια έγκυρη τιμή valid_in =1 (και προφανώς δεν έχουμε ενεργοποιημένο το reset), τότε σε μια εσωτερική while { } διαβάζουμε συνεχώς τον slv_reg1 μέχρι να μας δώσει μια valid τιμή εξόδου ο slave(FIR_IP), δηλαδή μέχρι να γίνει το valid_out =1, τέλος με μια απλή μάσκα απομονώνουμε τα data_out και τα τυπώνουμε ώστε να τα δει ο χρήστης μέσω σειριακής επικοινωνίας στο terminal του SDK. Μετά το πρόγραμμα συνεχίζει και ζητά από τον χρήστη νέες τιμές εισόδου.

Σημειώνουμε ότι χρησιμοποιούμε την εντολή xil_printf και όχι την printf γιατί επιβαρύνει λιγότερο το zynq.