
## پویا صادقی – 810199447 گزارش فاز دوم میانترم

ضمن بررسی و توضیح طراحی، به تغییرات موجود در فاز اول و این فاز اشاره خواهیم کرد.

تفاوت عمده در این میباشد که در فاز اول، فرمت ورودی که به شکل ... (4,3), (3,3) میباشد را تلاش شده بود به وسیله ی Mapper به فرمت ... (1,0), (1,0), تبدیل کنیم که چنین چیزی نیاز نبود. به همین دلیل یک مالتی پلکسر و قطعه ی یاد شده از مسیر داده حذف شده اند. همچنین استیت مربوط به آن نیز از واحد کنترلی حذف شده است. باقی موارد به همان صورت باقی مانده و بیاده سازی شده اند.


توجه شود که نیازی به مپ کردن و تبدیل فرمت داده ی ورودی نداریم، در اصل الگوریتم را برپایه ی تصویر دوم موجود در صورت سوال پیاده سازی کرده ایم:




مورد دیگر، اضافه شدن یک استیت Load\_Init میباشد که داده های صفحه 63 را برای مدتی کوتاه لود کرده و ماژول برای شروع که صفحه صفر میباشد، آماده میشود(پردازش های لازم برای آماده سازی را انجام میدادم، اما حواسم به سیگنال لود صفحه نبود).

همچنین یک استیت stabilizerنیز قرار دادیم، دلیل آن این بود که مقدار عددی کانتر بصورت سینک با کلاک تغییر میکرد و میتوانست باعث شود کنترلر یک استیت آنرا دیر ببیند، برای همین این استیت اضافه شد. توجه شود که این استیت در لحظه برای پیده سازی اجباری نمیباشد و مشکل ذکر شده، برطرف شده است. لذا این مورد یک اختلاف قلمداد نمیشود.

طراحی نهایی مسیر داده و کنترلر بصورت زیر میباشد:





توجه شود در این طراحی، محاسبه parity ها برای ستون ها بصورت موازی میباشد، اما پیمایش ماتریس و محاسبه parity درایه ها با کمک شمارنده ها انجام میگیرند.