
پویا صادقی ۸۱۰۱۹۹۴۴۷

# علی هدائی ۱۹۹۵۱۳ ۸۱۰۱۹


مسير داده:



همانطور که در مسیر داده مشخص است، مقدار ورودی رحیستر ۲۵ بیتی یا میتواند از ورودی فایل باشد یا حاصل مپ کردن. پس برای مشخص کردن این ورودی از یه مولتی پلکسر استفاده میکنیم به همراه سیگنال مشخص کننده sel. رجیستر ۲۵ بیتی مان هم سیگنال های clk و rst و ld میگیرد که سیگنال ld برای لود کردن مقدار ورودی است.

مپر در واقع می آید طبق فرمول داده شده محاسبه میکند که هر کدام از بیت های رجیستر به کدام بیت باید نظیر شود بدین گونه که به صورت دو بعدی آن را در نظر میگیرد و درایه های آن را مطابق جدول مپ میکند وسپس طبق فرمول مختصات جدید را بدست میآورد و آن را به یک بعدی تبدیل میکند ونظیر میکند. بدین ترتیب در پالس بعد با یکی بودن کلاک مقادیر رجیستر مطابق خواسته مسئله جا به جا میشود.

## کنترلر:



```
V DP.v
      module Multiplexer25bit2to1 (a0, a1, sel, w);
      endmodule
      module Register (clk, rst, ld, in, out);
          input clk, rst, ld;
          output reg [24:0] out;
          always @(posedge clk or posedge rst) begin
                  if(ld == 1'b1) begin
                  end
      endmodule
      module Mapper (in, out);
          parameter N = 5;
          input [24:0] in;
                for (j = 0; j < N; j = j+1) begin
                  assign out[(((j+2)\%5))+(((((2*i)+(3*j))\%5)+2)\%5)*5] = in[((j+2)\%5)*5+((i+2)\%5)];
                end
          endgenerate
      endmodule
      module DP (in, clk, rst, sel, load , out);
          wire[24:0]registerIn, maperOut, registerOut;
          Multiplexer25bit2to1 mux(.a0(in), .a1(maperOut), .sel(sel), .w(registerIn));
          Mapper mapper(.in(registerOut), .out(maperOut));
          Register register(.clk(clk), .rst(rst), .ld(load), .in(registerIn), .out(registerOut));
      endmodule
```

```
module CU (clk, rst, start, sel, ld, total_ready, ready, read);
    reg [2:0] ps, ns;
reg [5:0] count;
    reg counter_rst, inc_counter;
    always @(ps or co or start) begin
        case(ps)
    always @(ps or co or start)begin
        case (ps)
            Idle: begin
            end
            Init: begin
            Load: begin
            end
            Calc: begin
            end
            Ready: begin
            end
    always @(posedge clk or posedge rst) begin
    always @(posedge clk or posedge rst) begin
```

### ماژول اصلی:

```
v Permutation.v

1  module Permutation (in, clk, rst, start, total_ready, ready, read, out);

2  input [24:0] in;

3  input clk, rst, start;

4  output total_ready, ready, read;

5  output [24:0] out;

6

7  wire load,sel;

8  CU cu(.clk(clk), .rst(rst), .start(start), .sel(sel), .ld(load),

9  | .total_ready(total_ready), .ready(ready), .read(read));


10  DP dp(.in(in), .clk(clk), .rst(rst), .sel(sel), .load(load), .out(out));

11  endmodule
```

#### اجرا کردن trunk :

```
[# ic appears vope was not run with -depugdo option on this c
# Advanced Causality and Schematic debug features will not k
  ** UI-Msg: (vish-4014) No objects found matching '/TB/uut/
# Executing ONERROR command at macro ./sim_top.tcl line 32
# invoked "break" outside of a loop
# ** Note: $stop : ./tb/TB.sv(38)
# Time: 33281 ns Iteration: 0 Instance: /TB
# Break in Module TB at ./tb/TB.sv line 38
add wave -position end sim:/TB/in
add wave -position end sim:/TB/out
add wave -position end sim:/TB/clk
add wave -position end sim:/TB/rst
add wave -position end sim:/TB/start
add wave -position end sim:/TB/read
add wave -position end sim:/TB/ready
add wave -position end sim:/TB/total_ready
add wave -position end sim:/TB/inputFile
add wave -position end sim:/TB/i
add wave -position end sim:/TB/outFile
add wave -position end sim:/TB/inputFileCounts
add wave -position end sim:/TB/k
add wave -position end sim:/TB/inputFileName
add wave -position end sim:/TB/outputFileName
```

### ويو فورم:



## فایل های خروجی:

