


## CA1: phase 2

پویا صادقی ۸۱۰۱۹۹۴۴۷

علی هدائی ۸۱۰۱۹۹۵۱۳


مسیر داده:



همانطور که در مسیر داده مشخص است، مقدار ورودی رجیستر ۲۵ بیتی یا میتواند از ورودی فایل باشد یا حاصل مپ کردن. پس برای مشخص کردن این ورودی از یه مولتی پلکسر استفاده میکنیم به همراه سیگنال مشخص کننده sel. رجیستر ۲۵ بیتی مان هم سیگنال های clk و rst و ld میگیرد که سیگنال ld برای لود کردن مقدار ورودی است.

مپر در واقع می آید طبق فرمول داده شده محاسبه میکند که هر کدام از بیت های رجیستر به کدام بیت باید نظیر شود بدین گونه که به صورت دو بعدی آن را در نظر میگیرد و درایه های آن را مطابق جدول مپ میکند و سپس طبق فرمول مختصات جدید را بدست میآورد و آن را به یک بعدی تبدیل میکند و نظیر میکند. بدین ترتیب در پالس بعد با یکی بودن کلاک مقادیر رجیستر مطابق خواسته مسئله جا به جا میشود.

کنترلر:



```

V DP.v
1  module Multiplexer25bit2to1 (a0, a1, sel, w);
2      input [24:0] a0, a1;
3      input sel;
4      output [24:0] w;
5
6      assign w = ~sel ? a0 : a1;
7  endmodule
8
9  module Register (clk, rst, ld, in, out);
10     input clk, rst, ld;
11     input [24:0] in;
12     output reg [24:0] out;
13
14     always @(posedge clk or posedge rst) begin
15         if(rst) begin
16             out <= 24'd0;
17         end
18         else begin
19             if(ld == 1'b1) begin
20                 out <= in;
21             end
22         end
23     end
24 endmodule
25
26 module Mapper (in, out);
27     parameter N = 5;
28
29     input [24:0] in;
30     output [24:0] out;
31
32     genvar i, j;
33
34     generate
35         for (i = 0; i < N; i = i+1) begin
36             for (j = 0; j < N; j = j+1) begin
37                 assign out[(((j+2)%5)+((((2*i)+(3*j))%5)+2)%5)*5] = in[(((j+2)%5)*5+((i+2)%5)];
38             end
39         end
40     endgenerate
41 endmodule
42
43 module DP (in, clk, rst, sel, load , out);
44     input [24:0] in;
45     input clk, rst, sel, load;
46     output [24:0] out;
47
48     wire[24:0]registerIn, maperOut, registerOut;
49     Multiplexer25bit2to1 mux(.a0(in), .a1(maperOut), .sel(sel), .w(registerIn));
50     Mapper mapper(.in(registerOut), .out(maperOut));
51     Register register(.clk(clk), .rst(rst), .ld(load), .in(registerIn), .out(registerOut));
52     assign out = registerOut;
53 endmodule

```

```

1 module CU (clk, rst, start, sel, ld, total_ready, ready, read);
2     parameter [2:0] Idle = 0, Init = 1, Load = 2, Calc = 3, Ready = 4;
3
4     input clk, rst, start;
5     output reg sel, ld, total_ready, ready, read;
6
7     wire co;
8     reg [2:0] ps, ns;
9     reg [5:0] count;
10    reg counter_rst, inc_counter;
11
12    always @(ps or co or start) begin
13        ns = Idle;
14        case(ps)
15            Idle: ns = (start) ? Init : Idle;
16            Init: ns = Load;
17            Load: ns = Calc;
18            Calc: ns = Ready;
19            Ready: ns = (co) ? Idle : Load;
20        endcase
21    end
22
23    always @(ps or co or start)begin
24        {sel, ld, total_ready, ready, read, counter_rst, inc_counter} = 7'd0;
25        case (ps)
26            Idle: begin
27                total_ready = 1'b1;
28            end
29            Init: begin
30                counter_rst = 1'b1;
31            end
32            Load: begin
33                sel = 1'b0;
34                ld = 1'b1;
35                read = 1'b1;
36            end
37            Calc: begin
38                sel = 1'b1;
39                ld = 1'b1;
40            end
41            Ready: begin
42                ready = 1'b1;
43                inc_counter = 1'b1;
44            end
45        endcase
46    end
47
48    always @(posedge clk or posedge rst) begin
49        if (rst) begin
50            ps <= Idle;
51        end else begin
52            ps <= ns;
53        end
54    end
55
56    always @(posedge clk or posedge rst) begin
57        if (rst) begin

```

```

53     end
54 end
55
56 always @(posedge clk or posedge rst) begin
57     if (rst) begin
58         count <= 6'd0;
59     end
60     else begin
61         if (counter_rst) begin
62             count <= 6'd0;
63         end
64         else if (inc_counter) begin
65             count <= count+1;
66         end
67     end
68 end
69
70 assign co = &count;
71 endmodule

```

ماژول اصلی:

```

V Permutation.v
1 module Permutation (in, clk, rst, start, total_ready, ready, read, out);
2     input [24:0] in;
3     input clk, rst, start;
4     output total_ready, ready, read;
5     output [24:0] out;
6
7     wire load, sel;
8     CU cu(.clk(clk), .rst(rst), .start(start), .sel(sel), .ld(load),
9         .total_ready(total_ready), .ready(ready), .read(read));
10    DP dp(.in(in), .clk(clk), .rst(rst), .sel(sel), .load(load), .out(out));
11 endmodule

```


اجرا کردن trunk :

```

# It appears vopt was not run with -debug option on this t
# Advanced Causality and Schematic debug features will not k
# ** UI-Msg: (vish-4014) No objects found matching '/TB/uut/
# Executing ONERROR command at macro ./sim_top.tcl line 32
# invoked "break" outside of a loop
# ** Note: $stop      : ./tb/TB.sv(38)
# Time: 33281 ns Iteration: 0 Instance: /TB
# Break in Module TB at ./tb/TB.sv line 38
add wave -position end sim:/TB/in
add wave -position end sim:/TB/out
add wave -position end sim:/TB/clk
add wave -position end sim:/TB/rst
add wave -position end sim:/TB/start
add wave -position end sim:/TB/read
add wave -position end sim:/TB/ready
add wave -position end sim:/TB/total_ready
add wave -position end sim:/TB/inputFile
add wave -position end sim:/TB/i
add wave -position end sim:/TB/outFile
add wave -position end sim:/TB/inputFileCounts
add wave -position end sim:/TB/k
add wave -position end sim:/TB/inputFileName
add wave -position end sim:/TB/outputFileName

```

ویو فورم:



فایل های خروجی:

