

# **DOCUMENTATIE**

## **PROCESOR MIPS-PIPELINE**

Transformarea unui miniprocessor MIPS monociclu într-unul pipeline necesită adăugarea de registre între etapele de execuție a instrucțiunilor. Aceste registre permit paralelizarea execuției instrucțiunilor (viteza marita), fara a modifica in rest, logica instructiunilor. Cu toate acestea, pot aparea hazarduri de mai multe tipuri, care trebuie tratate.

Tabel registre intermediare:


IF/ID[63:0]	ID/EX[162:0]	EX/MEM[105:0]	MEM/WB[70:0]
Instr[63:32]	Instr(25:21)[162:158]	Branch[104]	RegWrite[70]
Pcp4[31:0]	RegDst[157]	MemWrite[103]	MemtoReg[69]
	ALUSrc[156]	RegWrite[102]	MemData[68:37]
	ALUOp[155:153]	MemtoReg[101]	ALURes1[36:5]
	Branch[152]	BranchAddr[100:69]	EX/MEM(4:0)[4:0]
	MemWrite[151]	ALURes[68:37]	
	RegWrite[150]	RD2[36:5]	
	MemtoReg[149]	WriteAddr[4:0]	
	Pcp4[148:117]	Zero[105]	
	RD1[116:85]		
	RD2[84:53]		
	sa[52:48]		
	Ext_Imm[47:16]		
	func[15:10]		
	Instr(20:16)[9:5]		
	Instr(15:11)[4:0]		

Cod ASM\_MIPS initial (calculeaza termenii sirului lui Fibonacci):

00	ADDI \$1, \$0, 0
01	ADDI \$2, \$0, 1
02,	ADDI <u>\$3</u> , \$0,
03	ADDI <u>\$4</u> , \$0, 4
04	SW \$2, 0( <u>\$4</u> )
05	SW \$1, 0( <u>\$3</u> ) ← hazard structural
06	LW <u>\$1</u> , 0(\$3)
07	LW <u>\$2</u> , 0(\$4)
08	ADD <u>\$5</u> , <u>\$1</u> , <u>\$2</u>
09	ADD \$1, \$0, <u>\$2</u>
10	ADD \$2, \$0, <u>\$5</u> ← hazard de date
11	<u>J 8</u> ← hazard de control

Cod ASM\_MIPS dupa tratarea hazardurilor (hazardurile de date pe care le consideram sunt cele de tip RAW → read after write):

00	ADDI \$1, \$0, 0
01	ADDI \$2, \$0, 1
02	ADDI \$3, \$0, 0
03	ADDI \$4, \$0, 4
04	SW \$2, 0(\$4)
05	SW \$1, 0(\$3)
06	LW \$1, 0(\$3)
07	LW \$2, 0(\$4)
08	NOOP
09	NOOP
10	ADD \$5, \$1, \$2
11	ADD \$1, \$0, \$2
12	J 10
13	ADD \$2, \$0, \$5



Irimes David  
Gr. 7

### Exemplificare si tratare hazarduri:


-codul chimite de tratarea hazardurilor:

```

0: addi $1, $0, 0
1: addi $2, $0, 1
2: addi $3, $0, 0
3: addi $4, $0, 1
4: sw $1, 0($2)
5: sw $2, 0($4)
6: lw $1, 0($3)
7: lw $2, 0($4)
8: add $5, $1, $2
9: add $1, $0, $2
10: add $2, $0, $5
11: j 8

```

o hazarda neindate



Obs: ca in ciclul de cc4,  
Instr 3 trebuie sa fie gata, pt  
ca Instr 5 foloseste registrul pe  
care Instr 3 il modifica.

Asfel, Instr 5 va folosi valoarea  
veche → hazard!

-codul corectat + implementarea/modificarea de hardwar  
pt. a trata hazardurile:

```

0: addi $1, $0, 0
1: addi $2, $0, 1
2: addi $3, $0, 0
3: addi $4, $0, 1
4: sw $2, 0($4)
5: sw $1, 0($3)
6: lw $1, 0($3)
7: lw $2, 0($4)
8: Noop
9: Noop
10: add $5, $1, $2
11: add $4, $0, $2
12: j 10
13: add $2, $0, $5


```

rearanjare  
cod unde se poate (nu exista dependente)


← instructiuni noop, de intarziere

+ folosirea scrierii in Registre  
pe front descrescator

+ forwarding de la stadiul  
MEM la EX (pt. instr. consecutive)



### Exemplu Forwarding:



Forwarding - se bazează pe faptul că avem rezultatul precedent mai devreme, tot ce trebuie să facem este să îl distribuim mai repede instrucțiilor viitoare, înainte de a-l scrie în memorie.

Tabel Excel:

Coloană1	Coloană2	Coloană3	Coloană4	Coloană5	Coloană6	Coloană7	Coloană8	Coloană9	Coloană10	Coloană11	Coloană12	Coloană13	Coloană14	Coloană15	Coloană16	Coloană17	Coloană18	Coloană19
INST	cc1	cc2	cc3	cc4	cc5	cc6	cc7	cc8	cc9	cc10	cc11	cc12	cc13	cc14	cc15	cc16	cc17	cc18
ADDI \$1, \$0, 0	IF	ID	EX	MEM	WB													
ADDI \$2, \$0, 1		IF	ID	EX	MEM	WB												
ADDI \$3, \$0, 0			IF	ID	EX	MEM	WB											
ADDI \$4, \$0, 4				IF	ID	EX	MEM	WB										
SW \$2, 0(\$4)					IF	ID	EX	MEM	WB									
SW \$1, 0(\$3)						IF	ID	EX	MEM	WB								
LW \$1, 0(\$3)							IF	ID	EX	MEM	WB							
LW \$2, 0(\$4)								IF	ID	EX	MEM	WB						
NOOP									IF	ID	EX	MEM	WB					
NOOP										IF	ID	EX	MEM	WB				
ADD \$5, \$1, \$2											IF	ID	EX	MEM	WB			
ADD \$1, \$0, \$2												IF	ID	EX	MEM	WB		
J 10													IF	ID	EX	MEM	WB	
ADD \$2, \$0, \$5														IF	ID	EX	MEM	WB