

玄铁 C906 用户手册 (openc906)

2024 年 06 月 27 日

Copyright © 2023 Hangzhou C-SKY MicroSystems Co., Ltd. All rights reserved.

This document is the property of Hangzhou C-SKY MicroSystems Co., Ltd. and its affiliates ("C-SKY"). This document may only be distributed to: (i) a C-SKY party having a legitimate business need for the information contained herein, or (ii) a non-C-SKY party having a legitimate business need for the information contained herein. No license, expressed or implied, under any patent, copyright or trade secret right is granted or implied by the conveyance of this document. No part of this document may be reproduced, transmitted, transcribed, stored in a retrieval system, translated into any language or computer language, in any form or by any means, electronic, mechanical, magnetic, optical, chemical, manual, or otherwise without the prior written permission of Hangzhou C-SKY MicroSystems Co., Ltd.

Trademarks and Permissions

The C-SKY Logo and all other trademarks indicated as such herein (including XuanTie) are trademarks of Hangzhou C-SKY MicroSystems Co., Ltd. All other products or service names are the property of their respective owners.

Notice

The purchased products, services and features are stipulated by the contract made between C-SKY and the customer. All or part of the products, services and features described in this document may not be within the purchase scope or the usage scope. Unless otherwise specified in the contract, all statements, information, and recommendations in this document are provided "AS IS" without warranties, guarantees or representations of any kind, either express or implied.

The information in this document is subject to change without notice. Every effort has been made in the preparation of this document to ensure accuracy of the contents, but all statements, information, and recommendations in this document do not constitute a warranty of any kind, express or implied.

杭州中天微系统有限公司 Hangzhou C-SKY MicroSystems Co., LTD

Address: Room 201, 2/F, Building 5, No.699 Wangshang Road , Hangzhou, Zhejiang, China

Website: www.xrvm.cn

Copyright © 2023 杭州中天微系统有限公司，保留所有权利。

本文档的所有权及知识产权归属于杭州中天微系统有限公司及其关联公司（下称“中天微”）。本文档仅能分派给：(i) 拥有合法雇佣关系，并需要本文档的信息的中天微员工，或 (ii) 非中天微组织但拥有合法合作关系，并且其需要本文档的信息的合作方。对于本文档，未经杭州中天微系统有限公司明示同意，则不能使用该文档。在未经中天微的书面许可的情形下，不得复制本文档的任何部分，传播、转录、储存在检索系统中或翻译成任何语言或计算机语言。

商标申明

中天微的 LOGO 和其它所有商标（如 XuanTie 玄铁）归杭州中天微系统有限公司及其关联公司所有，未经杭州中天微系统有限公司的书面同意，任何法律实体不得使用中天微的商标或者商业标识。

注意

您购买的产品、服务或特性等应受中天微商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，中天微对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。杭州中天微系统有限公司不对任何第三方使用本文档产生的损失承担任何法律责任。

杭州中天微系统有限公司 Hangzhou C-SKY MicroSystems Co., LTD

地址：中国浙江省杭州市网商路 699 号 5 号楼 2 楼 201 室

网址：www.xrvm.cn

版本	描述	日期
01	openc906 第一版发布。	2021.10.19

玄铁 C906 用户手册 (openc906)

第一章	概述	1
1.1	简介	1
1.2	特点	1
1.3	配置选项说明	1
1.4	命名规则	2
1.4.1	符号	2
1.4.2	术语	3
1.5	版本说明	3
第二章	处理器简介	4
2.1	结构框图	4
2.2	单元介绍	4
2.2.1	指令提取单元	5
2.2.2	指令译码单元	5
2.2.3	执行单元	5
2.2.4	存储载入单元	5
2.2.5	虚拟内存管理单元	5
2.2.6	物理内存保护单元	6
2.2.7	主设备接口	6
2.2.8	平台级中断控制器	6
2.2.9	计时器	6
第三章	编程模型	7
3.1	工作模式及寄存器视图	7
3.2	通用寄存器	8
3.3	浮点寄存器	9
3.3.1	与通用寄存器传输数据	9
3.3.2	维护寄存器精度的一致	9
3.4	系统控制寄存器	10
3.4.1	机器模式控制寄存器	10
3.4.2	超级用户模式控制寄存器	12
3.4.3	用户模式控制寄存器	13
3.5	异常处理	13

3.6	数据格式	16
3.6.1	浮点数据格式	16
3.6.2	整型数据格式	16
3.6.3	大小端	17
3.7	内存模型	17
第四章	指令集	19
4.1	RV64GC 指令	19
4.1.1	RV64I 整型指令集	19
4.1.2	RV64M 乘除法指令集	22
4.1.3	RV64A 原子指令集	23
4.1.4	RV64F 单精度浮点指令集	23
4.1.5	RV64D 双精度浮点指令集	25
4.1.6	RVC 压缩指令集	27
4.2	玄铁扩展指令集	29
4.2.1	Cache 指令子集	29
4.2.2	同步指令子集	29
4.2.3	算术运算指令子集	30
4.2.4	位操作指令子集	30
4.2.5	存储指令子集	31
4.2.6	半精度浮点指令子集	32
第五章	虚拟内存管理	34
5.1	MMU 概览	34
5.2	编程模型和地址转换	34
5.2.1	MMU 控制寄存器	34
5.2.1.1	MMU 地址转换寄存器 (SATP)	34
5.2.2	地址转换流程	35
5.2.2.1	页表结构	35
5.2.2.2	地址转换流程	38
5.3	TLB 组织形式	38
第六章	物理内存保护	40
6.1	PMP 概览	40
6.2	PMP 控制寄存器	40
6.2.1	物理内存保护设置寄存器 (PMPCFG)	40
6.2.2	物理内存保护地址寄存器 (PMPADDR)	43
第七章	内存子系统	44
7.1	指令高速缓存子系统	44
7.1.1	指令预取	44
7.1.2	分支历史表	44
7.1.3	分支跳转目标预测器	45

7.1.4	返回地址预测器	45
7.2	数据高速缓存子系统	45
7.2.1	数据预取	46
7.2.2	自适应的写分配机制	46
7.2.3	独占式访问	47
7.3	L1 高速缓存操作	47
7.3.1	L1 高速缓存扩展寄存器	47
7.3.2	L1 高速缓存扩展指令	47
第八章	总线接口协议	49
8.1	主设备接口	49
8.1.1	特点	49
8.1.2	协议内容	49
8.1.2.1	支持传输类型	49
8.1.2.2	支持响应类型	50
8.1.3	不同总线响应下的行为	50
第九章	处理器核局部中断 CLINT	51
9.1	寄存器地址映射	51
9.2	软件中断	52
9.3	计时器中断	53
第十章	中断控制器 PLIC	55
10.1	中断处理机制	55
10.1.1	中断仲裁	55
10.1.2	中断请求与响应	56
10.1.3	中断完成	56
10.2	PLIC 寄存器地址映射	57
10.3	中断优先级配置寄存器 (PLIC_PRIO)	58
10.4	中断等待寄存器 (PLIC_IP)	58
10.5	中断使能寄存器 (PLIC_IE)	59
10.6	PLIC 权限控制寄存器 (PLIC_CTRL)	59
10.7	中断阈值寄存器 (PLIC_TH)	60
10.8	中断响应/完成寄存器 (PLIC_CLAIM)	60
第十一章	调试	61
11.1	概述	61
11.2	DM 寄存器	61
11.3	资源配置	63
第十二章	性能监测单元	65
12.1	性能监测控制寄存器	65
12.1.1	机器模式计数器访问授权寄存器 (MCOUNTEREN)	65

12.1.2	超级用户模式计数器访问授权寄存器 (SCOUNTEREN)	66
12.1.3	机器模式计数禁止寄存器 (MCOUNTINHIBIT)	67
12.1.4	超级用户模式计数禁止寄存器 (SCOUNTINHIBIT)	68
12.1.5	机器模式计数器写使能授权寄存器 (MCOUNTERWEN)	69
12.1.6	机器模式性能监测控制寄存器 (MHPMCR)	69
12.1.7	超级用户模式性能监测控制寄存器 (SHPMCR)	70
12.1.8	触发寄存器 (HPMSP)	72
12.2	性能监测事件选择寄存器	72
12.3	事件计数器	74
12.4	性能检测单元事件溢出中断	75
第十三章	程序示例	76
13.1	MMU 设置示例	76
13.2	PMP 设置示例	79
13.3	高速缓存设置示例	80
13.3.1	高速缓存的开启示例	81
13.3.2	指令高速缓存与数据高速缓存的同步示例	81
13.3.3	TLB 与数据高速缓存的同步示例	82
13.4	PLIC 设置示例	82
13.5	HPM 设置示例	83
13.6	CPU 下电软件流程设置示例	84
第十四章	附录 A 标准指令术语	85
14.1	附录 A-1 I 指令术语	85
14.1.1	ADD——有符号加法指令	85
14.1.2	ADDI——有符号立即数加法指令	85
14.1.3	ADDIW——低 32 位有符号立即数加法指令	86
14.1.4	ADDW——低 32 位有符号加法指令	86
14.1.5	AND——按位与指令	87
14.1.6	ANDI——立即数按位与指令	87
14.1.7	AUIPC——PC 高位立即数加法指令	88
14.1.8	BEQ——相等分支指令	88
14.1.9	BGE——有符号大于等于分支指令	89
14.1.10	BGEU——无符号大于等于分支指令	89
14.1.11	BLT——有符号小于分支指令	90
14.1.12	BLTU——无符号小于分支指令	91
14.1.13	BNE——不等分支指令	91
14.1.14	CSRRC——控制寄存器清零传送指令	92
14.1.15	CSRRCI——控制寄存器立即数清零传送指令	93
14.1.16	CSRRS——控制寄存器置位传送指令	93
14.1.17	CSRRSI——控制寄存器立即数置位传送指令	94
14.1.18	CSRRW——控制寄存器读写传送指令	94

14.1.19 CSRRWI——控制寄存器立即数读写传送指令	95
14.1.20 EBREAK——断点指令	95
14.1.21 ECALL——环境异常指令	96
14.1.22 FENCE——存储同步指令	96
14.1.23 FENCE.I——指令流同步指令	97
14.1.24 JAL——直接跳转子程序指令	97
14.1.25 JALR——寄存器跳转子程序指令	98
14.1.26 LB——有符号扩展字节加载指令	98
14.1.27 LBU——无符号扩展字节加载指令	99
14.1.28 LD——双字加载指令	99
14.1.29 LH——有符号扩展半字加载指令	100
14.1.30 LHU——无符号扩展半字加载指令	100
14.1.31 LUI——高位立即数装载指令	101
14.1.32 LW——有符号扩展字加载指令	101
14.1.33 LWU——无符号扩展字加载指令	101
14.1.34 MRET——机器模式异常返回指令	102
14.1.35 OR——按位或指令	102
14.1.36 ORI——立即数按位或指令	103
14.1.37 SB——字节存储指令	103
14.1.38 SD——双字存储指令	104
14.1.39 SFENCE.VMA——虚拟内存同步指令	104
14.1.40 SH——半字存储指令	105
14.1.41 SLL——逻辑左移指令	105
14.1.42 SLLI——立即数逻辑左移指令	106
14.1.43 SLLIW——低 32 位立即数逻辑左移指令	106
14.1.44 SLLW——低 32 位逻辑左移指令	107
14.1.45 SLT——有符号比较小于置位指令	107
14.1.46 SLTI——有符号立即数比较小于置位指令	108
14.1.47 SLTIU——无符号立即数比较小于置位指令	108
14.1.48 SLTU——无符号比较小于置位指令	109
14.1.49 SRA——算数右移指令	109
14.1.50 SRAI——立即数算数右移指令	110
14.1.51 SRAIW——低 32 位立即数算数右移指令	110
14.1.52 SRAW——低 32 位算数右移指令	111
14.1.53 SRET——超级用户模式异常返回指令	111
14.1.54 SRL——逻辑右移指令	112
14.1.55 SRLI——立即数逻辑右移指令	112
14.1.56 SRLIW——低 32 位立即数逻辑右移指令	112
14.1.57 SRLW——低 32 位逻辑右移指令	113
14.1.58 SUB——有符号减法指令	113
14.1.59 SUBW——低 32 位有符号减法指令	114
14.1.60 SW——字存储指令	114

14.1.61	WFI——进入低功耗模式指令	115
14.1.62	XOR——按位异或指令	115
14.1.63	XORI——立即数按位异或指令	116
14.2	附录 A-2 M 指令术语	116
14.2.1	DIV——有符号除法指令	116
14.2.2	DIVU——无符号除法指令	117
14.2.3	DIVUW——低 32 位无符号除法指令	117
14.2.4	DIVW——低 32 位有符号除法指令	118
14.2.5	MUL——有符号乘法指令	118
14.2.6	MULH——有符号乘法取高位指令	119
14.2.7	MULHSU——有符号无符号乘法取高位指令	119
14.2.8	MULHU——无符号乘法取高位指令	120
14.2.9	MULW——低 32 位有符号乘法指令	120
14.2.10	REM——有符号取余指令	120
14.2.11	REMU——无符号取余指令	121
14.2.12	REMUW——低 32 位无符号取余指令	121
14.2.13	REMW——低 32 位有符号取余指令	122
14.3	附录 A-3 A 指令术语	123
14.3.1	AMOADD.D——原子加法指令	123
14.3.2	AMOADD.W——低 32 位原子加法指令	123
14.3.3	AMOAND.D——原子按位与指令	124
14.3.4	AMOAND.W——低 32 位原子按位与指令	125
14.3.5	AMOMAX.D——原子有符号取最大值指令	126
14.3.6	AMOMAX.W——低 32 位原子有符号取最大值指令	127
14.3.7	AMOMAXU.D——原子无符号取最大值指令	127
14.3.8	AMOMAXU.W——低 32 位原子无符号取最大值指令	128
14.3.9	AMOMIN.D——原子有符号取最小值指令	129
14.3.10	AMOMIN.W——低 32 位原子有符号取最小值指令	130
14.3.11	AMOMINU.D——原子无符号取最小值指令	131
14.3.12	AMOMINU.W——低 32 位原子无符号取最小值指令	132
14.3.13	AMOOR.D——原子按位或指令	132
14.3.14	AMOOR.W——低 32 位原子按位或指令	133
14.3.15	AMOSWAP.D——原子交换指令	134
14.3.16	AMOSWAP.W——低 32 位原子交换指令	135
14.3.17	AMOXOR.D——原子按位异或指令	136
14.3.18	AMOXOR.W——低 32 位原子按位异或指令	136
14.3.19	LR.D——双字加载保留指令	137
14.3.20	LR.W——字加载保留指令	138
14.3.21	SC.D——双字条件存储指令	139
14.3.22	SC.W——字条件存储指令	140
14.4	附录 A-4 F 指令术语	141
14.4.1	FADD.S——单精度浮点加法指令	141

14.4.2	FCLASS.S——单精度浮点分类指令	142
14.4.3	FCVT.L.S——单精度浮点转换成有符号长整型指令	143
14.4.4	FCVT.LU.S——单精度浮点转换成无符号长整型指令	144
14.4.5	FCVT.S.L——有符号长整型转换成单精度浮点数指令	144
14.4.6	FCVT.S.LU——无符号长整型转换成单精度浮点数指令	145
14.4.7	FCVT.S.W——有符号整型转换成单精度浮点数指令	146
14.4.8	FCVT.S.WU——无符号整型转换成单精度浮点数指令	147
14.4.9	FCVT.W.S——单精度浮点转换成有符号整型指令	148
14.4.10	FCVT.WU.S——单精度浮点转换成无符号整型指令	149
14.4.11	FDIV.S——单精度浮点除法指令	150
14.4.12	FEQ.S——单精度浮点比较相等指令	150
14.4.13	FLE.S——单精度浮点比较小于等于指令	151
14.4.14	FLT.S——单精度浮点比较小于指令	152
14.4.15	FLW——单精度浮点加载指令	152
14.4.16	FMADD.S——单精度浮点乘累加指令	153
14.4.17	FMAX.S——单精度浮点取最大值指令	154
14.4.18	FMIN.S——单精度浮点取最小值指令	154
14.4.19	FMSUB.S——单精度浮点乘累减指令	155
14.4.20	FMUL.S——单精度浮点乘法指令	156
14.4.21	FMV.W.X——单精度浮点写传送指令	156
14.4.22	FMV.X.W——单精度浮点寄存器读传送指令	157
14.4.23	FNMADD.S——单精度浮点乘累加取负指令	158
14.4.24	FNMSUB.S——单精度浮点乘累减取负指令	158
14.4.25	FSGNJ.S——单精度浮点符号注入指令	159
14.4.26	FSGNJN.S——单精度浮点符号取反注入指令	160
14.4.27	FSGNJX.S——单精度浮点符号异或注入指令	160
14.4.28	FSQRT.S——单精度浮点开方指令	161
14.4.29	FSUB.S——单精度浮点减法指令	162
14.4.30	FSW——单精度浮点存储指令	163
14.5	附录 A-5 D 指令术语	163
14.5.1	FADD.D——双精度浮点加法指令	163
14.5.2	FCLASS.D——双精度浮点分类指令	164
14.5.3	FCVT.D.L——有符号长整型转换成双精度浮点数指令	165
14.5.4	FCVT.D.LU——无符号长整型转换成双精度浮点数指令	166
14.5.5	FCVT.D.S——单精度浮点转换成双精度浮点指令	167
14.5.6	FCVT.D.W——有符号整型转换成双精度浮点数指令	167
14.5.7	FCVT.D.WU——无符号整型转换成双精度浮点数指令	168
14.5.8	FCVT.L.D——双精度浮点转换成有符号长整型指令	168
14.5.9	FCVT.LU.D——双精度浮点转换成无符号长整型指令	169
14.5.10	FCVT.S.D——双精度浮点转换成单精度浮点指令	170
14.5.11	FCVT.W.D——双精度浮点转换成有符号整型指令	171
14.5.12	FCVT.WU.D——双精度浮点转换成无符号整型指令	172

14.5.13	FDIV.D——双精度浮点除法指令	173
14.5.14	FEQ.D——双精度浮点比较相等指令	173
14.5.15	FLD——双精度浮点加载指令	174
14.5.16	FLE.D——双精度浮点比较小于等于指令	175
14.5.17	FLT.D——双精度浮点比较小于指令	175
14.5.18	FMADD.D——双精度浮点乘累加指令	176
14.5.19	FMAX.D——双精度浮点取最大值指令	177
14.5.20	FMIN.D——双精度浮点取最小值指令	177
14.5.21	FMSUB.D——双精度浮点乘累减指令	178
14.5.22	FMUL.D——双精度浮点乘法指令	179
14.5.23	FMV.D.X——双精度浮点写传送指令	179
14.5.24	FMV.X.D——双精度浮点读传送指令	180
14.5.25	FNMADD.D——双精度浮点乘累加取负指令	181
14.5.26	FNMSUB.D——双精度浮点乘累减取负指令	181
14.5.27	FSD——双精度浮点存储指令	182
14.5.28	FSGNJ.D——双精度浮点符号注入指令	183
14.5.29	FSGNJN.D——双精度浮点符号取反注入指令	183
14.5.30	FSGNJX.D——双精度浮点符号异或注入指令	184
14.5.31	FSQRT.D——双精度浮点开方指令	184
14.5.32	FSUB.D——双精度浮点减法指令	185
14.6	附录 A-6 C 指令术语	186
14.6.1	C.ADD——有符号加法指令	186
14.6.2	C.ADDI——有符号立即数加法指令	187
14.6.3	C.ADDIW——低 32 位有符号立即数加法指令	187
14.6.4	C.ADDI4SPN——4 倍立即数和堆栈指针相加指令	188
14.6.5	C.ADDI16SP——加 16 倍立即数到堆栈指针指令	188
14.6.6	C.ADDW——低 32 位有符号加法指令	189
14.6.7	C.AND——按位与指令	190
14.6.8	C.ANDI——立即数按位与指令	191
14.6.9	C.BEQZ——等于零分支指令	191
14.6.10	C.BNEZ——不等于零分支指令	192
14.6.11	C.EBREAK——断点指令	193
14.6.12	C.FLD——浮点双字加载指令	194
14.6.13	C.FLDSP——浮点双字堆栈加载指令	195
14.6.14	C.FSD——浮点双字存储指令	195
14.6.15	C.FSDSP——浮点双字堆栈存储指令	197
14.6.16	C.J——无条件跳转指令	197
14.6.17	C.JALR——寄存器跳转子程序指令	198
14.6.18	C.JR——寄存器跳转指令	198
14.6.19	C.LD——双字加载指令	199
14.6.20	C.LDSP——双字堆栈加载指令	200
14.6.21	C.LI——立即数传送指令	200

14.6.22	C.LUI——高位立即数传送指令	201
14.6.23	C.LW——字加载指令	201
14.6.24	C.LWSP——字堆栈加载指令	202
14.6.25	C.MV——数据传送指令	203
14.6.26	C.NOP——空指令	203
14.6.27	C.OR——按位或指令	204
14.6.28	C.SD——双字存储指令	204
14.6.29	C.SDSP——双字堆栈存储指令	205
14.6.30	C.SLLI——立即数逻辑左移指令	206
14.6.31	C.SRAI——立即数算数右移指令	206
14.6.32	C.SRLI——立即数逻辑右移指令	207
14.6.33	C.SW——字存储指令	208
14.6.34	C.SWSP——字堆栈存储指令	209
14.6.35	C.SUB——有符号减法指令	209
14.6.36	C.SUBW——低 32 位有符号减法指令	210
14.6.37	C.XOR——按位异或指令	211
14.7	附录 A-8 伪指令列表	212
第十五章 附录 B 玄铁扩展指令术语		215
15.1	附录 B-1 Cache 指令术语	215
15.1.1	DCACHE.CALL——DCACHE 清全部脏表项指令	215
15.1.2	DCACHE.CVA——DCACHE 指定虚拟地址清脏表项指令	216
15.1.3	DCACHE.CPA——DCACHE 指定物理地址清脏表项指令	216
15.1.4	DCACHE.CSW——DCACHE 指定 way/set 清脏表项并无效指令	217
15.1.5	DCACHE.IALL——DCACHE 无效全部表项指令	217
15.1.6	DCACHE.IVA ——DCACHE 指定虚拟地址无效表项指令	218
15.1.7	DCACHE.IPA ——DCACHE 指定物理地址无效表项指令	218
15.1.8	DCACHE.ISW ——DCACHE 指定 set/way 无效表项指令	219
15.1.9	DCACHE.CIALL——DCACHE 清全部脏表项并无效指令	219
15.1.10	DCACHE.CIVA ——DCACHE 指定虚拟地址清脏表项并无效指令	220
15.1.11	DCACHE.CIPA ——DCACHE 指定物理地址清脏表项并无效指令	221
15.1.12	DCACHE.CISW——DCACHE 指定 way/set 清脏表项并无效指令	221
15.1.13	ICACHE.IALL——ICACHE 无效全部表项指令	222
15.1.14	ICACHE.IALLS——ICACHE 广播无效全部表项指令	222
15.1.15	ICACHE.IVA——ICACHE 指定虚拟地址无效表项指令	223
15.1.16	ICACHE.IPA——ICACHE 指定物理地址无效表项指令	223
15.2	附录 B-2 同步指令术语	224
15.2.1	SYNC——同步指令	224
15.2.2	SYNC.I——同步并清空指令	225
15.3	附录 B-3 算术运算指令术语	225
15.3.1	ADDSL——寄存器移位相加指令	225
15.3.2	MULA——乘累加指令	226

15.3.3	MULAH——低 16 位乘累加指令	226
15.3.4	MULAW——低 32 位乘累加指令	227
15.3.5	MULS——乘累减指令	227
15.3.6	MULSH——低 16 位乘累减指令	227
15.3.7	MULSW——低 32 位乘累减指令	228
15.3.8	MVEQZ——寄存器为 0 传送指令	228
15.3.9	MVNEZ——寄存器非 0 传送指令	229
15.3.10	SRRI——循环右移指令	229
15.3.11	SRRIW——低 32 位循环右移指令	230
15.4	附录 B-3 位操作指令术语	230
15.4.1	EXT——寄存器连续位提取符号位扩展指令	230
15.4.2	EXTU——寄存器连续位提取零扩展指令	231
15.4.3	FF0——快速找 0 指令	231
15.4.4	FF1——快速找 1 指令	232
15.4.5	REV——字节倒序指令	232
15.4.6	RE VW——低 32 位字节倒序指令	233
15.4.7	TST——比特为 0 测试指令	234
15.4.8	TSTNBZ——字节为 0 测试指令	234
15.5	附录 B-4 存储指令术语	235
15.5.1	FLRD——浮点寄存器移位双字加载指令	235
15.5.2	FLRW——浮点寄存器移位字加载指令	235
15.5.3	FLURD——浮点寄存器低 32 位移位双字加载指令	236
15.5.4	FLURW——浮点寄存器低 32 位移位字加载指令	236
15.5.5	FSRD——浮点寄存器移位双字存储指令	237
15.5.6	FSRW——浮点寄存器移位字存储指令	237
15.5.7	FSURD——浮点寄存器低 32 位移位双字存储指令	238
15.5.8	FSURW——浮点寄存器低 32 位移位字存储指令	238
15.5.9	LBIA——符号位扩展字节加载基地址自增指令	239
15.5.10	LBIB——基地址自增符号位扩展字节加载指令	239
15.5.11	LBUIA——零扩展字节加载基地址自增指令	240
15.5.12	LBUIB——基地址自增零扩展字节加载指令	241
15.5.13	LDD——双寄存器加载指令	241
15.5.14	LDIA——符号位扩展双字加载基地址自增指令	242
15.5.15	LDIB——基地址自增符号位扩展双字加载指令	242
15.5.16	LHIA——符号位扩展半字加载基地址自增指令	243
15.5.17	LHIB——基地址自增符号位扩展半字加载指令	243
15.5.18	LHUIA——零扩展半字加载基地址自增指令	244
15.5.19	LHUIB——基地址自增零扩展半字加载指令	244
15.5.20	LRB——寄存器移位符号位扩展字节加载指令	245
15.5.21	LRBU——寄存器移位零扩展扩展字节加载指令	245
15.5.22	LRD——寄存器移位双字加载指令	246
15.5.23	LRH——寄存器移位符号位扩展半字加载指令	246

15.5.24	LRHU——寄存器移位零扩展扩展半字加载指令	247
15.5.25	LRW——寄存器移位符号位扩展字加载指令	247
15.5.26	LRWU——寄存器移位零扩展扩展字加载指令	247
15.5.27	LURB——寄存器低 32 位移位符号位扩展字节加载指令	248
15.5.28	LURBU——寄存器低 32 位移位零扩展字节加载指令	248
15.5.29	LURD——寄存器低 32 位移位双字加载指令	249
15.5.30	LURH——寄存器低 32 位移位符号位扩展半字加载指令	249
15.5.31	LURHU——寄存器低 32 位移位零扩展半字加载指令	250
15.5.32	LURW——寄存器低 32 位移位符号位扩展字加载指令	250
15.5.33	LURWU——寄存器低 32 位移位零扩展字加载指令	251
15.5.34	LWD——符号位扩展双寄存器字加载指令	251
15.5.35	LWIA——符号位扩展字加载基地址自增指令	252
15.5.36	LWIB——基地址自增符号位扩展字加载指令	252
15.5.37	LWUD——零扩展双寄存器字加载指令	253
15.5.38	LWUIA——零扩展字加载基地址自增指令	254
15.5.39	LWUIB——基地址自增零扩展字加载指令	254
15.5.40	SBIA——字节存储基地址自增指令	255
15.5.41	SBIB——基地址自增字节存储指令	255
15.5.42	SDD——双寄存器存储指令	256
15.5.43	SDIA——双字存储基地址自增指令	256
15.5.44	SDIB——基地址自增双字存储指令	257
15.5.45	SHIA——半字存储基地址自增指令	257
15.5.46	SHIB——基地址自增半字存储指令	257
15.5.47	SRB——寄存器移位字节存储指令	258
15.5.48	SRD——寄存器移位双字存储指令	258
15.5.49	SRH——寄存器移位半字存储指令	259
15.5.50	SRW——寄存器移位字存储指令	259
15.5.51	SURB——寄存器低 32 位移位字节存储指令	260
15.5.52	SURD——寄存器低 32 位移位双字存储指令	260
15.5.53	SURH——寄存器低 32 位移位半字存储指令	261
15.5.54	SURW——寄存器低 32 位移位字存储指令	261
15.5.55	SWIA——字存储基地址自增指令	262
15.5.56	SWIB——基地址自增字存储指令	262
15.5.57	SWD——双寄存器低 32 位存储指令	263
15.6	附录 B-5 半精度浮点指令术语	263
15.6.1	FADD.H——半精度浮点加法指令	263
15.6.2	FCLASS.H——半精度浮点分类指令	264
15.6.3	FCVT.D.H——半精度浮点转换成双精度浮点指令	265
15.6.4	FCVT.H.D——双精度浮点转换成半精度浮点指令	266
15.6.5	FCVT.H.L——有符号长整型转换成半精度浮点数指令	267
15.6.6	FCVT.H.LU——无符号长整型转换成半精度浮点数指令	267
15.6.7	FCVT.H.S——单精度浮点转换成半精度浮点指令	268

15.6.8	FCVT.H.W——有符号整型转换成半精度浮点数指令	269
15.6.9	FCVT.H.WU——无符号整型转换成半精度浮点数指令	270
15.6.10	FCVT.L.H——半精度浮点转换成有符号长整型指令	271
15.6.11	FCVT.LU.H——半精度浮点转换成无符号长整型指令	272
15.6.12	FCVT.S.H——半精度浮点转换成单精度浮点指令	273
15.6.13	FCVT.W.H——半精度浮点转换成有符号整型指令	273
15.6.14	FCVT.WU.H——半精度浮点转换成无符号整型指令	274
15.6.15	FDIV.H——半精度浮点除法指令	275
15.6.16	FEQ.H——半精度浮点比较相等指令	276
15.6.17	FLE.H——半精度浮点比较小于等于指令	276
15.6.18	FLH——半精度浮点加载指令	277
15.6.19	FLT.H——半精度浮点比较小于指令	277
15.6.20	FMADD.H——半精度浮点乘累加指令	278
15.6.21	FMAX.H——半精度浮点取最大值指令	279
15.6.22	FMIN.H——半精度浮点取最小值指令	279
15.6.23	FMSUB.H——半精度浮点乘累减指令	280
15.6.24	FMUL.H——半精度浮点乘法指令	281
15.6.25	FMV.H.X——半精度浮点写传送指令	282
15.6.26	FMV.X.H——半精度浮点寄存器读传送指令	282
15.6.27	FNMADD.H——半精度浮点乘累加取负指令	283
15.6.28	FNMSUB.H——半精度浮点乘累减取负指令	284
15.6.29	FSGNJ.H——半精度浮点符号注入指令	285
15.6.30	FSGNJN.H——半精度浮点符号取反注入指令	285
15.6.31	FSGNJX.H——半精度浮点符号异或注入指令	286
15.6.32	FSH——半精度浮点存储指令	286
15.6.33	FSQRT.H——半精度浮点开方指令	287
15.6.34	FSUB.H——半精度浮点减法指令	288

第十六章 附录 C 控制寄存器 289

16.1	附录 C-1 机器模式控制寄存器	289
16.1.1	机器模式信息寄存器组	289
16.1.1.1	机器模式供应商编号寄存器 (MVENDORID)	289
16.1.1.2	机器模式架构编号寄存器 (MARCHID)	289
16.1.1.3	机器模式硬件实现编号寄存器 (MIMPID)	289
16.1.1.4	机器模式逻辑内核编号寄存器 (MHARTID)	290
16.1.2	机器模式异常配置寄存器组	290
16.1.2.1	机器模式处理器状态寄存器 (MSTATUS)	290
16.1.2.2	机器模式处理器指令集架构寄存器 (MISA)	293
16.1.2.3	机器模式异常降级控制寄存器 (MEDELEG)	293
16.1.2.4	机器模式中断降级控制寄存器 (MIDELEG)	293
16.1.2.5	机器模式中断使能控制寄存器 (MIE)	295
16.1.2.6	机器模式向量基址寄存器 (MTVEC)	296

16.1.2.7	机器模式计数器访问授权寄存器 (MCOUNTEREN)	297
16.1.3	机器模式异常处理寄存器组	297
16.1.3.1	机器模式异常临时数据备份寄存器 (MSCRATCH)	297
16.1.3.2	机器模式异常保留程序计数器寄存器 (MEPC)	297
16.1.3.3	机器模式异常事件向量寄存器 (MCAUSE)	297
16.1.3.4	机器模式中断等待状态寄存器 (MIP)	298
16.1.4	机器模式内存保护寄存器组	299
16.1.4.1	机器模式物理内存保护配置寄存器 (PMPCFG)	299
16.1.4.2	机器模式物理内存地址寄存器 (PMPADDR)	299
16.1.5	机器模式计数器寄存器组	300
16.1.5.1	机器模式周期计数器 (MCYCLE)	300
16.1.5.2	机器模式退休指令计数器 (MINSTRET)	300
16.1.5.3	机器模式事件计数器 (MHPMCOUNTERn)	300
16.1.6	机器模式计数器配置寄存器组	300
16.1.6.1	机器模式事件选择器 (MHPMEVENTn)	300
16.1.7	机器模式处理器控制和状态扩展寄存器组	301
16.1.7.1	机器模式扩展状态寄存器 (MXSTATUS)	301
16.1.7.2	机器模式硬件配置寄存器 (MHCR)	303
16.1.7.3	机器模式硬件操作寄存器 (MCOR)	304
16.1.7.4	机器模式隐式操作寄存器 (MHINT)	306
16.1.7.5	机器模式复位向量基址寄存器 (MRVBR)	307
16.1.7.6	机器模式计数器写使能授权寄存器 (MCOUNTERWEN)	307
16.1.7.7	机器模式事件中断使能寄存器 (MCOUNTERINTEN)	308
16.1.7.8	机器模式事件计数器上溢出标注寄存器 (MCOUNTEROF)	308
16.1.7.9	机器模式外设地址高位寄存器 (MAPBADDR)	308
16.1.8	机器模式 Cache 访问扩展寄存器组	308
16.1.8.1	机器模式 Cache 指令寄存器 (MCINS)	309
16.1.8.2	机器模式 Cache 访问索引寄存器 (MCINDEX)	309
16.1.8.3	机器模式 Cache 数据寄存器 (MCDATA0/1)	310
16.1.9	机器模式处理器型号寄存器组	311
16.1.9.1	机器模式处理器型号寄存器 (MCPUID)	311
16.2	附录 C-2 超级用户模式控制寄存器	311
16.2.1	超级用户模式异常配置寄存器组	312
16.2.1.1	超级用户模式处理器状态寄存器 (SSTATUS)	312
16.2.1.2	超级用户模式中断使能控制寄存器 (SIE)	312
16.2.1.3	超级用户模式向量基址寄存器 (STVEC)	313
16.2.1.4	超级用户模式计数器访问授权寄存器 (SCOUNTEREN)	313
16.2.2	超级用户模式异常处理寄存器组	313
16.2.2.1	超级用户模式异常临时数据备份寄存器 (SSCRATCH)	313
16.2.2.2	超级用户模式异常保留程序计数器寄存器 (SEPC)	313
16.2.2.3	超级用户模式异常事件向量寄存器 (SCAUSE)	314
16.2.2.4	超级用户模式中断等待状态寄存器 (SIP)	314

16.2.2.5	超级用户模式异常事件原因寄存器 (STVAL)	314
16.2.3	超级用户模式地址转换寄存器组	314
16.2.3.1	超级用户模式地址转换寄存器 (SATP)	314
16.2.4	超级用户模式处理器控制和状态扩展寄存器组	315
16.2.4.1	超级用户模式扩展状态寄存器 (SXSTATUS)	315
16.2.4.2	超级用户模式硬件控制寄存器 (SHCR)	315
16.2.4.3	超级用户模式事件溢出中断使能寄存器 (SCOUNTERINTEN)	315
16.2.4.4	超级用户模式事件上溢出标注寄存器 (SCOUNTEROF)	315
16.2.4.5	超级用户模式周期计数器 (SCYCLE)	316
16.2.4.6	超级用户模式退休指令计数器 (SINSTRET)	316
16.2.4.7	超级用户模式事件计数器 (SHPMCOUNTER _n)	316
16.3	附录 C-3 用户模式控制寄存器	316
16.3.1	用户模式浮点控制寄存器组	316
16.3.1.1	浮点异常累积状态寄存器 (FFLAGS)	316
16.3.1.2	浮点动态舍入模式寄存器 (FRM)	317
16.3.1.3	浮点控制状态寄存器 (FCSR)	317
16.3.2	用户模式事件计数器寄存器组	318
16.3.2.1	用户模式周期计数器 (CYCLE)	318
16.3.2.2	用户模式时间计数器 (TIME)	318
16.3.2.3	用户模式退休指令计数器 (INSTRET)	319
16.3.2.4	用户模式事件计数器 (HPMCOUNTER _n)	319
16.3.3	用户模式扩展浮点控制寄存器组	319
16.3.3.1	用户模式浮点扩展控制寄存器 (FXCR)	319

第一章 概述

1.1 简介

C906 是基于 RISC-V 指令架构的 64 位超高能效处理器，主要面向安防监控、智能音箱、扫码/刷脸支付等领域。

1.2 特点

C906 处理器体系结构的主要特点如下：

- RV64IMAFDC 指令架构；
- 5 级单发按序执行流水线；
- 一级哈佛结构的指令和数据缓存，大小为 32KB，缓存行为 64B；
- Sv39 内存管理单元，实现虚实地址转换与内存管理；
- 支持 AXI4.0 128 比特 Master 接口；
- 支持核内中断 CLINT 和中断控制器 PLIC；
- 支持 RISC-V Debug 标准。

1.3 配置选项说明

openc906 配置选项如 [表 1.1](#) 所示。

表 1.1: openc906 配置选项

可配置单元	配置选项	详细
浮点单元	半 + 单 + 双精度浮点	半/单/双精度浮点单元可以作为整体进行配置。
L1 ICache	32KB	openc906 提供 32KB 大小的 ICache。
L1 DCache	32KB	openc906 提供 32KB 大小的 DCache。
MMU 表项数	128	openc906 提供 128 个表项的 jTLB。
PMP 表项数	8	openc906 提供 8 个表项的 PMP 配置。
BHT	16Kb	openc906 的 BHT 大小为 16Kb。
中断数量	240	openc906 提供多达 240 个的 PLIC 中断输入。
调试资源配置	最大	openc906 提供了较丰富的调试资源配置, 包括 4 个 program buffer 以及调试总线等。

1.4 命名规则

1.4.1 符号

本文档用到的标准符号和操作符如 图 1.1 所示。

符号	功能
+	加
-	减
*	乘
/	除
>	大于
<	小于
=	等于
≥	大于或等于
≤	小于或等于
≠	不等于
&	与
	或
⊕	异或
NOT	取反
:	连接
⇒	传输
⇔	交换
±	误差
0b0011	二进制数
0x0F	十六进制数
rd	整型目的寄存器
rs1	整型源寄存器1
rs2	整型源寄存器2
rs3	整型源寄存器3
fd	浮点目的寄存器
fs1	浮点源寄存器1
fs2	浮点源寄存器2
fs3	浮点源寄存器3
vd	矢量目的寄存器
vs1	矢量源寄存器1
vs2	矢量源寄存器2
vs3	矢量源寄存器3

图 1.1: 符号列表

1.4.2 术语

本文档用到的术语如 图 1.2 所示。

术语	描述
逻辑1	指对应于布尔逻辑真的电平值。
逻辑0	指对应于布尔逻辑伪的电平值。
置位	指使得某个或某几个位达到逻辑1 对应的电平值。
清除	指使得某个或某几个位达到逻辑0 对应的电平值。
保留位	为功能的扩展而预留的，没有特殊说明时其值为0。
信号	指通过它的状态或状态间的转换来传递信息的电气值。
引脚	表示一种外部电气物理连接，同一个引脚可以连接多个信号。
使能	指使某个离散信号处在有效的状态： - 低电平有效信号从高电平切换到低电平； - 高电平有效信号从低电平切换到高电平。
禁止	指使某个处在使能状态的信号状态改变： - 低电平有效信号从低电平切换到高电平； - 高电平有效信号从高电平切换到低电平。
标识符	以addr这一标识符为例，后面接不同的数字表明不同含义： addr[15:0]表示一组信号，位宽为16位； addr表示单独的一个信号； addr15表示一组信号中的第16个。
LSB	最低有效位。
MSB	最高有效位。
RAW	写后读。
WAW	写后写。

图 1.2: 术语列表

1.5 版本说明

C906 兼容 RISC-V 标准，具体版本为：

- *The RISC-V Instruction Set Manual, Volume I: RISC-V User-Level ISA, Version 2.2.*
- *The RISC-V Instruction Set Manual, Volume II: Privileged Architecture, Version 1.10.*
- 性能监测单元 (HPM) 增加了 *The RISC-V Instruction Set Manual, Volume II: Privileged Architecture, Version 20190125-Public-Review-draft* 中的 MCOUNTINHIBIT 寄存器。
- *RISC-V External Debug Support, Version 0.13.2.*

第二章 处理器简介

2.1 结构框图

C906 结构框图如 图 2.1 所示。




图 2.1: C906 微体系结构图

2.2 单元介绍

C906 核内子系统主要包含：指令提取单元 (IFU)、指令译码单元 (IDU)、整型执行单元 (IU)、浮点单元 (FPU)、存储载入单元 (LSU)、指令退休单元 (RTU)、虚拟内存管理单元 (MMU)、物理内存保护单元 (PMP)、主设备接口单元 (AXI Master IF) 等。

2.2.1 指令提取单元

指令提取单元 (IFU)，一次可最多提取 2 条指令并对其并行处理；配备高速缓存，在高速缓存缺失时采用关键指令优先获取技术；配备指令暂存器缓存预取指令；采用低成本高预测准确度的 Gshared 分支指令跳转预测器；整个指令提取单元拥有低功耗，高分支预测准确率，高指令预取效率的特点。

2.2.2 指令译码单元

指令译码单元 (IDU) 负责单条指令的译码和数据相关性检测。依据后级流水线执行情况，更新并解决指令的数据相关性信息，并将指令发送至下级流水线执行。

2.2.3 执行单元

执行单元包含整型单元 (IU)、可配置的浮点单元 (FPU) 以及可配置的矢量执行单元 (VPU)。当配置矢量执行单元时，浮点单元在支持原有标量浮点基础上，扩展成为矢量浮点单元，并支持矢量浮点计算，同时新增矢量整型单元，并支持矢量整型计算。

IU 含若干算术逻辑单元 (ALU)、乘法单元 (MULT)、除法单元 (DIV) 和跳转单元 (BJU)。其中，ALU 执行标准的 64 位整数操作，大部分常用指令单周期产生运算结果，如加减法、移位、逻辑运算等。ALU 通过操作数前馈减少数据真相关，单周期 ALU 指令不存在数据真相关停顿延时。MULT 支持 16*16、32*32、64*64 整数乘法。除法执行周期 2~36 不等。BJU 单周期内完成分支预测错误处理，加速处理器性能。

FPU 含浮点算术逻辑单元 (FALU)、浮点乘累加单元 (FMAU) 和一个浮点除法开方单元 (FDSU)。浮点单元支持半精度、单精度和双精度运算。浮点算术逻辑单元 (FALU) 负责加减、比较、转换、寄存器传输、符号注入、分类等操作。FMAU 负责普通乘法、融合乘累加等操作。浮点除法开方单元 (FDSU) 负责浮点除法、浮点开方等操作。浮点除法开方单元采用基 4 的 SRT 算法，执行周期 4~17 不等。

2.2.4 存储载入单元

存储载入单元 (LSU) 支持标量存储/加载指令、矢量存储/加载指令的执行，支持高速缓存的非阻塞访问。支持字节、半字、字、双字和四字的存储/载入指令，并支持字节/半字/字载入指令的符号位和零扩展。具有内部前馈机制，消除存储指令回写数据的相关性。存储/加载指令可以流水执行，数据吞吐量达到一个周期存取一个数据。支持多路数据流硬件预取技术，提前将内存中数据预取回 L1 数据高缓存中。

2.2.5 虚拟内存管理单元

虚拟内存管理单元 (MMU) 遵从 RISC-V Sv39 标准，将 39 位虚拟地址转换为 40 位物理地址。MMU 在 Sv39 定义的硬件回填标准基础上，扩展了软件回填方式和地址属性。

具体信息参考[虚拟内存管理](#)。

2.2.6 物理内存保护单元

物理内存保护单元 (PMP) 遵从 RISC-V 标准, 支持配置 8 或 16 个表项, 最小粒度为 4KB, 不支持 NA4 模式。

具体信息参考[物理内存保护](#)。

2.2.7 主设备接口

主设备接口单元, 支持 AXI4.0 协议, 支持关键字优先的地址访问, 可以在不同的系统时钟与 CPU 时钟比例 (1:1, 1:2, 1:3, 1:4, 1:5, 1:6, 1:7, 1:8) 下工作。

2.2.8 平台级中断控制器

平台级中断控制器 (PLIC) 最多支持 1023 个外部中断源采样和分发, 支持电平和脉冲中断, 可以设置 32 个级别的中断优先级。

具体信息参考[中断控制器 PLIC](#)

2.2.9 计时器

RISC-V 定义了一个 SoC 系统共用的 64 位系统计时器, C906 内部拥有私有的计时器比较值寄存器, CPU 通过采集系统计时器的数值与软件设置的私有计时器比较值寄存器进行比较, 产生计时器中断信号。

具体信息参考[计时器中断](#)。

第三章 编程模型

3.1 工作模式及寄存器视图



图 3.1: 编程模型

C906 支持 RISC-V 三种特权模式：机器模式、超级用户模式和用户模式。处理器复位后在机器模式下执行程序，三种运行模式对应不同的操作权限，区别主要体现在以下几个方面：

1. 对寄存器的访问；
2. 特权指令的使用；
3. 对内存空间的访问。

用户模式权限最低，普通用户程序只允许访问用户模式寄存器避免普通用户程序接触特权信息。在普通用户程序访问用户模式寄存器时，操作系统通过协调与普通用户程序访问的行为来为普通用户程序提供管理和服务，用户程序对内存空间的访问受到 PMP 的保护。

超级用户模式权限比用户模式高，比机器模式低。超级用户模式下运行的程序可以访问用户模式和超级用户模式寄存器，不可以访问机器模式控制寄存器，对内存空间的访问受到 PMP 的保护。

机器模式拥有最高的权限，在机器模式下运行的程序对内存，I/O 和一些对于启动和配置系统来说必要的底层应用程序有着完全的访问权限。默认情况下（异常中断没有被降级处理），任何模式下发生的异常和中断都会切换到机器模式进行响应。

大多数指令在三种模式下都能执行，但是一些对系统产生重大影响的特权指令只能工作在超级用户模式或机器模式下执行。具体信息可参考附录 A 标准指令术语 和附录 B 玄铁扩展指令术语，查看指令的执行权限。

处理器的工作模式在异常响应时发生变化，处理器进入更高特权模式响应异常，异常响应完之后再回到低特权模式。

3.2 通用寄存器

C906 拥有 32 个 64 位的通用寄存器，功能定义与 RISC-V 一致，如表 3.1 所示。

表 3.1: 通用寄存器

寄存器	ABI 名称	描述
x0	zero	零值寄存器。
x1	ra	返回地址。
x2	sp	堆栈指针。
x3	gp	全局指针。
x4	tp	线程指针。
x5	t0	临时/备用链接寄存器。
x6-7	t1-2	临时寄存器。
x8	s0/fp	保留寄存器/帧指针。
x9	s1	保留寄存器。
x10-11	a0-1	函数参数/返回值。
x12-17	a2-7	函数参数。
x18-27	s2-11	保留寄存器。
x28-31	t3-6	临时寄存器。

通用寄存器用于保存指令操作数、指令执行结果和地址等信息。

3.3 浮点寄存器

C906 浮点单元除支持标准 RV64FD 指令集外, 扩展支持半精度浮点计算, 拥有 32 个独立的 64 位浮点寄存器, 可在用户模式、超级用户模式和机器模式下被访问。

表 3.2: 浮点寄存器

寄存器	ABI 名称	描述
f0-7	ft0-7	浮点临时寄存器。
f8-9	fs0-1	浮点保留寄存器。
f10-11	fa0-1	浮点参数/返回值。
f12-17	fa2-7	浮点参数。
f18-27	fs2-11	浮点保留寄存器。
f28-31	ft8-11	浮点临时寄存器。

浮点寄存器 f0 和通用寄存器 x0 不同, 并不是零值寄存器, 而是和其他浮点寄存器一样, 值是可变的。单精度浮点数仅使用 64 位浮点寄存器的低 32 位, 高 32 位必须全为 1, 否则会被当做非数处理; 半精度浮点数仅使用 64 位浮点寄存器的低 16 位, 高 48 位必须全为 1, 否则会被当作非数处理。

增加单独的浮点寄存器可以增大寄存器容量和带宽, 进而提高处理器性能。

3.3.1 与通用寄存器传输数据

通用寄存器跟浮点寄存器之间的数据传输可以通过浮点寄存器传送指令实现。浮点寄存器传送指令包括:

- FMV.X.H/FMV.H.X 浮点寄存器半精度传送指令。
- FMV.X.W/FMV.W.X 浮点寄存器单精度传送指令。
- FMV.X.D/FMV.D.X 浮点寄存器双精度传送指令。

从通用寄存器传送一个半/单/双精度浮点数据到浮点寄存器中, 数据格式不会因为传输而改变, 所以程序可以直接使用这些寄存器而不必对数据格式做类型转换。

具体指令说明和定义可以参考附录 [A-4 F 指令术语](#)

3.3.2 维护寄存器精度的一致

浮点寄存器可存储半精度浮点数、单精度浮点数、双精度浮点数和整型数据。比如在浮点寄存器 f1 中所存的数据类型, 取决于上一次的写操作, 所以数据类型可以是四种数据类型中的任何一种。

浮点单元在硬件上不对数据类型做任何数据格式上的检测, 硬件对浮点寄存器中数据格式的解析只取决于执行的浮点指令本身, 而不关心这个寄存器上次的写操作用的数据格式。这完全是靠编译器或者程序本身来保证寄存器中的数据精度的一致性。

3.4 系统控制寄存器

本节分别列出机器模式、超级用户模式和用户模式的控制寄存器并简要说明。

3.4.1 机器模式控制寄存器

C906 中实现的 RISC-V 标准定义的机器模式控制寄存器如 表 3.3 所示。

表 3.3: RISC-V 标准机器模式控制寄存器

名称	读写权限	寄存器编号	描述
机器模式信息寄存器组			
MVENDORID	机器模式只读	0xF11	供应商编号寄存器
MARCHID	机器模式只读	0xF12	架构编号寄存器
MIMPID	机器模式只读	0xF13	机器模式硬件实现编号寄存器
MHARTID	机器模式只读	0xF14	机器模式逻辑内核编号寄存器
机器模式异常配置寄存器组			
MSTATUS	机器模式读写	0x300	机器模式处理器状态寄存器
MISA	机器模式读写	0x301	机器模式处理器指令集架构寄存器
MEDELEG	机器模式读写	0x302	机器模式异常降级控制寄存器
MIDELEG	机器模式读写	0x303	机器模式中断降级控制寄存器
MIE	机器模式读写	0x304	机器模式中断使能控制寄存器
MTVEC	机器模式读写	0x305	机器模式向量基址寄存器
MCOUNTEREN	机器模式读写	0x306	机器模式计数器授权控制寄存器
机器模式异常处理寄存器组			
MSCRATCH	机器模式读写	0x340	机器模式异常临时数据备份寄存器
MEPC	机器模式读写	0x341	机器模式异常保留程序计数器
MCAUSE	机器模式读写	0x342	机器模式异常事件原因寄存器
MTVAL	机器模式读写	0x343	机器模式异常事件向量寄存器
MIP	机器模式读写	0x344	机器模式中断等待状态寄存器
机器模式内存保护寄存器组			
PMPCFG0	机器模式读写	0x3A0	物理内存保护配置寄存器 0
PMPCFG2	机器模式读写	0x3A2	物理内存保护配置寄存器 2
PMPADDR0	机器模式读写	0x3B0	物理内存保护基址寄存器 0
.....
PMPADDR15	机器模式读写	0x3BF	物理内存保护基址寄存器 15
机器模式计数器/计时器			
MCYCLE	机器模式读写	0xB00	机器模式周期计数器
MINSTRET	机器模式读写	0xB02	机器模式退休指令计数器
MHPMCOUNTER3	机器模式读写	0xB03	机器模式计数器 3

下页继续

表 3.3 – 续上页

名称	读写权限	寄存器编号	描述
...
MHPMCOUNTER31	机器模式读写	0xB1F	机器模式计数器 31
机器模式计数器配置寄存器组			
MHPMEVENT3	机器模式读写	0x323	机器模式事件选择寄存器 3
...
MHPMEVENT31	机器模式读写	0x33F	机器模式事件选择寄存器 31

C906 中扩展的机器模式控制寄存器如 表 3.4 所示。

表 3.4: C906 扩展机器模式控制寄存器

名称	读写权限	寄存器编号	描述
机器模式处理器控制和状态扩展寄存器组			
MCOUNTINHIBIT	机器模式读写	0x320	机器模式计数禁止寄存器
MXSTATUS	机器模式读写	0x7C0	机器模式扩展状态寄存器
MHCR	机器模式读写	0x7C1	机器模式硬件配置寄存器
MCOR	机器模式读写	0x7C2	机器模式硬件操作寄存器
MHINT	机器模式读写	0x7C5	机器模式隐式操作寄存器
MRVBR	机器模式读写	0x7C7	机器模式复位向量基址寄存器
MCER	机器模式读写	0x7C8	机器模式 L1Cache ECC 寄存器
MCOUNTERWEN	机器模式读写	0x7C9	超级用户模式计数器写使能寄存器
MCOUNTERINTEN	机器模式读写	0x7CA	机器模式事件中断使能寄存器
MCOUNTEROF	机器模式读写	0x7CB	机器模式事件上溢出标注寄存器
MHPMCR	机器模式读写	0x7F0	机器模式事件监测控制寄存器
MHPMSP	机器模式读写	0x7F1	机器模式事件触发起始地址寄存器
MHPMEP	机器模式读写	0x7F2	机器模式事件触发结束地址寄存器
MAPBADDR	机器模式只读	0xFC1	机器模式外设地址高位寄存器
机器模式 Cache 访问扩展寄存器组			
MCINS	机器模式读写	0x7D2	机器模式 Cache 指令寄存器
MCINDEX	机器模式读写	0x7D3	机器模式 Cache 访问索引寄存器
MCDATA0	机器模式读写	0x7D4	机器模式 Cache 数据寄存器 0
MCDATA1	机器模式读写	0x7D5	机器模式 Cache 数据寄存器 1
机器模式处理器型号扩展寄存器组			
MCPUID	机器模式只读	0xFC0	机器模式处理器型号寄存器

具体寄存器的定义和功能，请参考附录 C-1 机器模式控制寄存器。

3.4.2 超级用户模式控制寄存器

C906 中实现的 RISC-V 标准定义的超级用户模式控制寄存器如 表 3.5 所示。

表 3.5: RISC-V 标准超级用户模式控制寄存器

名称	读写权限	寄存器编号	描述
超级用户模式异常配置寄存器组			
SSTATUS	超级用户模式读写	0x100	超级用户模式处理器状态寄存器
SIE	超级用户模式读写	0x104	超级用户模式中断使能控制寄存器
STVEC	超级用户模式读写	0x105	超级用户模式向量基址寄存器
SCOUNTEREN	超级用户模式读写	0x106	超级用户模式计数器使能控制寄存器
超级用户模式异常处理寄存器组			
SSCRATCH	超级用户模式读写	0x140	超级用户模式异常临时数据备份寄存器
SEPC	超级用户模式读写	0x141	超级用户模式异常保留程序计数器
SCAUSE	超级用户模式读写	0x142	超级用户模式异常事件原因寄存器
STVAL	超级用户模式读写	0x143	超级用户模式异常事件向量寄存器
SIP	超级用户模式读写	0x144	超级用户模式中断等待状态寄存器
超级用户模式地址转换寄存器组			
SATP	超级用户模式读写	0x180	超级用户虚拟地址转换和保护寄存器

C906 中扩展的超级用户模式控制寄存器如 表 3.6 所示。

表 3.6: C906 扩展超级用户模式控制寄存器

名称	读写权限	寄存器编号	描述
超级用户模式处理器控制和状态扩展寄存器组			
SXSTATUS	超级用户模式读写	0x5C0	超级用户模式扩展状态寄存器
SHCR	超级用户模式读写	0x5C1	超级用户模式硬件控制寄存器
SCOUNTERINTEN	超级用户模式读写	0x5C4	超级用户模式事件中断使能寄存器
SCOUNTEROF	超级用户模式读写	0x5C5	超级用户模式事件上溢出标注寄存器
SCOUNTINHIBIT	超级用户模式读写	0x5C8	超级用户模式计数禁止寄存器
SHPMCR	超级用户模式读写	0x5C9	超级用户模式事件监测控制寄存器
SHPMSP	超级用户模式读写	0x5CA	超级用户模式事件触发起始地址寄存器
SHPMEP	超级用户模式读写	0x5CB	超级用户模式事件触发结束地址寄存器
SCYCLE	超级用户模式读写	0x5E0	超级用户模式周期计数器
SINSTRET	超级用户模式读写	0x5E2	超级用户模式退休指令计数器
SHPMCOUNTER3	超级用户模式读写	0x5E3	超级用户模式计数器 3
...
SHPMCOUNTER31	超级用户模式读写	0x5FF	超级用户模式计数器 31

具体寄存器的定义和功能，请参考附录 C-2 超级用户模式控制寄存器

3.4.3 用户模式控制寄存器

C906 中实现的 RISC-V 标准定义的用户模式控制寄存器如 *RISC-V* 标准用户模式控制寄存器 所示。

表 3.7: RISC-V 标准用户模式控制寄存器

名称	读写权限	寄存器编号	描述
用户模式浮点控制寄存器组			
FFLAGS	用户模式读写	0x001	浮点异常累积状态寄存器
FRM	用户模式读写	0x002	浮点动态舍入模式控制寄存器
FCSR	用户模式读写	0x003	浮点控制状态寄存器
用户模式计数/计时器			
CYCLE	用户模式只读	0xC00	用户模式周期计数器
TIME	用户模式只读	0xC01	用户模式时间计数器
INSTRET	用户模式只读	0xC02	用户模式退休指令计数器
HPMCOUNTER3	用户模式只读	0xC03	用户模式计数器 3
...
HPMCOUNTER17	用户模式只读	0xC1F	用户模式计数器 17

C906 中扩展的用户模式控制寄存器如 表 3.8 所示。

表 3.8: C906 扩展用户模式控制寄存器

名称	读写权限	寄存器编号	描述
用户模式扩展浮点控制寄存器组			
FXCR	用户模式读写	0x800	用户模式扩展浮点控制寄存器

具体寄存器的定义和功能，请参考附录 C-3 用户模式控制寄存器。

3.5 异常处理

异常处理 (包括指令异常和外部中断) 是处理器的一项重要功能。在某些异常事件产生时，异常处理功能用来使处理器转入对这些异常事件的处理。这些异常事件包括硬件错误、指令执行错误、用户程序请求服务等。

异常处理功能的关键是在异常事件发生时，可以保存处理器当前运行的状态，在处理器退出异常处理后将处理器恢复为异常处理前的运行状态。异常能够在流水线的各个阶段被识别，硬件会保证触发异常的后续指令不会改变处理器的状态。异常在指令的边界上被处理，即处理器在指令退休时响应异常，并保存退出异常处理并返回执行的指令地址。即使异常指令退休前被识别，异常也要在相应的指令退休时才会被处理。为了程序功能的正确性，处理器在异常处理结束后要避免重复执行已执行完成的指令。

以在机器模式响应异常为例，具体步骤为：

第一步：处理器保存异常指令 PC 到 MEPC 中。

第二步：根据发生的异常类型设置 MCAUSE，并更新 MTVAL 为出错的取指地址、存储/加载地址或者指令码。

第三步：将 MSTATUS 的中断使能位域 MIE 保存到 MPIE 域中，将 MIE 域的值清零，禁止响应中断。

第四步：将发生异常之前的权限模式保存到 MSTATUS 的 MPP 域中，切换到机器模式（没有做异常降级响应处理的话）。

第五步：根据 MTVEC 中的基址和模式，得到异常服务程序入口地址。处理器从异常服务程序的第一条指令处开始执行，进行异常的处理。

C906 遵从 RISC-V 标准的异常向量表如 表 3.9 所示。

表 3.9: 异常和中断向量分配

中断标记	异常向量号	描述
1	0	未实现
1	1	超级用户模式软件中断
1	2	保留
1	3	机器模式软件中断
1	4	未实现
1	5	超级用户模式计时器中断
1	6	保留
1	7	机器模式计时器中断
1	8	未实现
1	9	超级用户模式外部中断
1	10	保留
1	11	机器模式外部中断
1	17	性能监测溢出中断（如配置性能监测单元）
1	其他	保留
0	0	未实现
0	1	取指令访问错误异常
0	2	非法指令异常
0	3	调试断点异常
0	4	加载指令非对齐访问异常
0	5	加载指令访问错误异常
0	6	存储/原子指令非对齐访问异常
0	7	存储/原子指令访问错误异常
0	8	用户模式环境调用异常
0	9	超级用户模式环境调用异常
0	10	保留
0	11	机器模式环境调用异常
0	12	取指令页面错误异常

下页继续

表 3.9 – 续上页

中断标记	异常向量号	描述
0	13	加载指令页面错误异常
0	14	保留
0	15	存储/原子指令页面错误异常
0	≥16	保留

当同时发生多个中断请求时优先级固定：机器模式外部中断 > 机器模式软件中断 > 机器模式计时器中断 > 超级用户模式外部中断 > 超级用户模式软件中断 > 超级用户模式外部中断 > 性能监测溢出中断。其中，机器模式外部中断和超级用户模式外部中断均由 PLIC 传递到核内，所有外部中断在 PLIC 内的优先级仲裁由 PLIC 控制寄存器决定。

发生异常或者中断，且在机器模式响应时，处理器会更新 pc 到 MEPC，并根据异常类型更新 MTVALL。处理器响应中断时，MEPC 更新为下一条指令的 pc，MTVAL 值更新为 0。处理器响应异常时，MEPC 更新为触发异常的指令 pc，MTVAL 根据不同异常类型进行更新，表 3.10 为为机器模式响应异常时，MTVAL 的更新值。

表 3.10: 异常发生时 MTVALL 的更新

异常向量号	异常类型	MTVAL 更新值
1	取指令访问错误异常	取指访问的虚拟地址
2	非法指令异常	指令码
3	调试断点异常	0
4	加载指令非对齐访问异常	加载访问的虚拟地址
5	加载指令访问错误异常	见下文注释
6	存储/原子指令非对齐访问异常	存储/原子访问的虚拟地址
7	存储/原子指令访问错误异常	见下文注释
8	用户模式环境调用异常	0
9	超级用户模式环境调用异常	0
11	机器模式环境调用异常	0
12	取指令页面错误异常	取指访问的虚拟地址
13	加载指令页面错误异常	加载访问的虚拟地址
15	存储/原子指令页面错误异常	存储/原子访问的虚拟地址

注释：当访问错误异常由 PMP 鉴权失败导致时，MTVAL 保存内存访问的虚拟地址；当访问错误异常由硬件总线返回错误响应导致时，MTVAL 保存内存访问的物理地址。

C906 支持异常和中断的降级响应 (Delegation)。在超级用户模式发生异常或者中断时，处理器需要切换到机器模式响应，模式切换会造成处理器性能损失。Delegation 机制支持配置中断和异常在超级用户模式响应。其中，机器模式下发生的异常不受 Delegation 控制，只在机器模式响应。机器模式外部中断、机器模式软件中断、机器模式计时器中断不支持降级到超级用户模式响应，其他中断均可以被降级到超级用户模式态响应。在机器模式下不响应被降级的中断。

在超级用户模式和用户模式下均可响应所有符合条件的中断和异常。对于未被降级的中断和异常，进入

机器模式进行处理，更新机器模式异常处理寄存器组。对于被降级的中断和异常均在超级用户模式响应，更新超级用户模式异常处理寄存器组。

3.6 数据格式

3.6.1 浮点数据格式

C906 浮点单元遵从 RISC-V 标准，兼容 ANSI/IEEE 754-2008 浮点标准，支持半精度、单精度和双精度浮点运算。数据格式如 图 3.2 所示，其中单精度数据仅使用 64 位浮点寄存器的低 32 位，高 32 位需要全为 1，否则会被当被非数处理；半精度数据仅使用 64 位浮点寄存器的低 16 位，高 48 位需要全为 1，否则会被当作非数处理。




图 3.2: 浮点寄存器中的浮点数据格式

3.6.2 整型数据格式

整型寄存器内部的数值并没有大小端之分，只有有符号和无符号的区别。其格式均为从右至左表示逻辑低位到高位 的排布，如 图 3.3 所示。




图 3.3: 整型寄存器中的整型数据格式

3.6.3 大小端

大小端是相对于存储器数据存储的格式而提出的，高地址字节存放至物理内存的低位被定义为大端；高地址字节存放至物理内存的高位被定义为小端。小端模式的数据格式如 图 3.4 所示。

A+7	A+6	A+5	A+4	A+3	A+2	A+1	A	
Byte7	Byte6	Byte5	Byte4	Byte3	Byte2	Byte1	Byte0	Double word at A
Byte7	Byte6	Byte5	Byte4	Byte3	Byte2	Byte1	Byte0	Word at A
Byte7	Byte6	Byte5	Byte4	Byte3	Byte2	Byte1	Byte0	Half word at A
Byte7	Byte6	Byte5	Byte4	Byte3	Byte2	Byte1	Byte0	Byte at A

图 3.4: 内存中的数据组织形式

C906 仅支持小端模式，支持标准补码的 2 进制整数。每个指令操作数的长度即可以显式编码在程序中 (load/store 指令)，也可以隐含在指令操作中 (index operation, byte extraction)。通常，指令接收 64 位操作数，产生 64 位结果。

3.7 内存模型

C906 支持两种内存存储类型，分别是内存 (memory) 和外设 (device) (由 SO 位区分)。其中，memory 类型根据是否可高缓 (Cacheable, C) 进一步分为可高缓内存 (Cacheable memory) 和不可高缓内存 (Non-cacheable memory)。device 类型的特点为不允许投机执行，因此 device 一定带有不可高缓的属性。device 根据是否可缓存 (Bufferable, B) 分为可缓存外设 (Bufferable device) 和不可缓存外设 (Non-bufferable device)。其中可缓存表示 slave 允许在某个中间节点快速返回写响应；不可缓存表示只有在从设备真正写完成后才返回写响应。

表 3.11 给出了各个内存类型对应的页面属性。页面属性的配置有两种方式：

1. 在所有不进行虚拟地址和物理地址转换的情况下：机器模式权限或者 MMU 关闭，地址的页面属性由 `sysmap.h` 文件内的宏定义决定。`sysmap.h` 是 C906 扩展的地址属性配置文件，对用户开放，用户可以根据自身需求，定义不同地址段的页面属性，地址区域个数上限为 8。
2. 在所有进行虚拟地址和物理地址转换的情况下：非机器模式权限且 MMU 打开时，地址的页面属性有

两种配置方式：sysmap.h 文件和 C906 在 pte 中扩展的页面属性。使用哪种配置方式取决于 C906 扩展寄存器 MXSTATUS 中的 MAEE 域的值。如果 MAEE 域值为 1，地址的页面属性由对应 pte 中扩展的页面属性决定。如果 MAEE 域值为 0，地址的页面属性由 sysmap.h 决定。

表 3.11: 内存类型分类

内存类型	SO	C	B
可高缓内存	0	1	1
不可高缓内存	0	0	1
可缓存外设	1	0	1
不可缓存外设	1	0	0

sysmap.h 文件支持对 8 个内存地址空间的属性设定，第 i (i 从 0 到 7) 个地址空间地址上限（不包含）由宏 SYSMAP_BASE_ADDRi (i 从 0 到 7) 定义，地址下限（包含）由 SYSMAP_BASE_ADDR(i-1) 定义，具体为：

$$\text{SYSMAP_BASE_ADDR}(i-1) \leq \text{第 } i \text{ 个地址空间地址} < \text{SYSMAP_BASE_ADDR}i$$

第 0 个地址空间下限是 0x0，内存地址不在 sysmap.h 文件设定的 8 个地址区间的地址属性默认为 Strong order/Non-cacheable/Non-bufferable。每个地址空间上下边界是 4KB 对齐，因此宏 SYSMAP_BASE_ADDRi 定义的是地址的高 28 位。

落在第 i(i 从 0 到 7) 个地址空间内的地址的属性由宏 SYSMAP_FLAGi (i 从 0 到 7) 定义，属性的分布如 图 3.5 所示：

4	3	2	1	0
Strong order	Cacheable	Bufferable	-	

图 3.5: sysmap.h 地址属性格式

需要注意的是在 sysmap 和页表配置时需要将 CLINT 和 PLIC 地址空间设置为不可缓存外设。

第四章 指令集

C906 支持 RV64GC 指令包集合，并在此基础上拓展了部分自定义指令。C906 拓展指令集中半精度浮点指令集可以直接使用，除了浮点半精度之外的所有 C906 拓展指令集需要在机器模式扩展状态寄存器 (MXSTATUS) 中打开扩展指令集使能位 (THEADISAE) 才能正常使用，否则执行后会触发非法指令异常。

4.1 RV64GC 指令

本节主要介绍了 C906 中实现的 RV64GC 指令集。

RV64GC(RV64IMAFDC) 指令集包括标准的整型指令集 (RV64I)、乘除法指令集 (RV64M)、原子指令集 (RV64A)、单精度浮点指令集 (RV64F)、双精度浮点指令集 (RV64D)、压缩指令集 (RVC)。

4.1.1 RV64I 整型指令集

RV64I 是 64 位基本整型指令。其中 RV64I 基本整型指令集按功能可以分为以下类型：

- 加减法指令
- 逻辑操作指令
- 移位指令
- 比较指令
- 数据传输指令
- 分支跳转指令
- 内存存取指令
- 控制寄存器操作指令
- 低功耗指令
- 异常返回指令
- 特殊功能指令

表 4.1: 整型指令 (RVI) 指令列表

指令名称	指令描述	执行延时
加减法指令		
ADD	有符号加法指令	1
ADDW	低 32 位有符号加法指令	1
ADDI	有符号立即数加法指令	1
ADDIW	低 32 位有符号立即数加法指令	1
SUB	有符号减法指令	1
SUBW	低 32 位有符号减法指令	1
逻辑操作指令		
AND	按位与指令	1
ANDI	立即数按位与指令	1
OR	按位或指令	1
ORI	立即数按位或指令	1
XOR	按位异或指令	1
XORI	立即数按位异或指令	1
移位指令		
SLL	逻辑左移指令	1
SLLW	低 32 位逻辑字左移指令	1
SLLI	立即数逻辑左移指令	1
SLLIW	低 32 位立即数逻辑左移指令	1
SRL	逻辑右移指令	1
SRLW	低 32 位逻辑右移指令	1
SRLI	立即数逻辑右移指令	1
SRLIW	低 32 位立即数逻辑右移指令	1
SRA	算术右移指令	1
SRAW	低 32 位算术右移指令	1
SRAI	立即数算术右移指令	1
SRAIW	低 32 位立即数算术右移指令	1
比较指令		
SLT	有符号比较小于置位指令	1
SLTU	无符号比较小于置位指令	1
SLTI	有符号立即数比较小于置位指令	1
SLTIU	无符号立即数比较小于置位指令	1
数据传输指令		
LUI	高位立即数装载指令	1
AUIPC	PC 高位立即数加法指令	1
分支跳转指令		
BEQ	相等分支指令	1

下页继续

表 4.1 – 续上页

BNE	不等分支指令	1
BLT	有符号小于分支指令	1
BGE	有符号大于等于分支指令	1
BLTU	无符号小于分支指令	1
BGEU	无符号大于等于分支指令	1
JAL	直接跳转子程序指令	1
JALR	寄存器跳转子程序指令	1
内存存取指令		
LB	有符号扩展字节加载指令	Cacheable LOAD: ≥ 2 Cacheable STORE: 1 Non-Cacheable 不定周期
LBU	无符号扩展字节加载指令	同上
LH	有符号扩展半字加载指令	同上
LHU	无符号扩展半字加载指令	同上
LW	有符号扩展字加载指令	同上
LWU	无符号扩展字加载指令	同上
LD	双字加载指令	同上
SB	字节存储指令	同上
SH	半字存储指令	同上
SW	字存储指令	同上
SD	双字存储指令	同上
控制寄存器操作指令		
CSR _{RW}	控制寄存器读写传送指令	阻塞执行 不定周期
CSR _{RS}	控制寄存器置位传送指令	同上
CSR _{RC}	控制寄存器清零传送指令	同上
CSR _{RWI}	控制寄存器立即数读写传送指令	同上
CSR _{RSI}	控制寄存器立即数置位传送指令	同上
CSR _{RCI}	控制寄存器立即数清零传送指令	同上
低功耗指令		
WFI	进入低功耗等待模式指令	不定周期
异常返回指令		
MRET	机器模式异常返回指令	阻塞执行 不定周期
SRET	超级用户模式异常返回指令	同上
特殊功能指令		
FENCE	存储同步指令	不定周期

下页继续

表 4.1 – 续上页

FENCE.I	指令流同步指令	阻塞执行 不定周期
SFENCE.VMA	虚拟内存同步指令	同上
ECALL	环境异常指令	1
EBREAK	断点指令	1

具体指令说明和定义，请参考附录 A-1 I 指令术语

4.1.2 RV64M 乘除法指令集

表 4.2 为 RV64M 乘除法指令。

表 4.2: 整型乘除法 (RVM) 指令列表

指令名称	指令描述	执行延时
MUL	有符号乘法指令	3/6
MULW	低 32 位有符号乘法指令	3
MULH	有符号乘法取高位指令	3/6
MULHSU	有符号无符号乘法取高位指令	3/6
MULHU	无符号乘法取高位指令	3/6
DIV	有符号除法指令	5-36
DIVW	低 32 位有符号除法指令	5-20
DIVU	无符号除法指令	5-36
DIVUW	低 32 位无符号除法指令	5-20
REM	有符号取余指令	5-36
REMW	低 32 位有符号取余指令	5-20
REMU	无符号取余指令	5-36
REMUW	低 32 位无符号取余指令	5-20

具体指令说明和定义，请参考附录 A-2 M 指令术语

4.1.3 RV64A 原子指令集

表 4.3: 原子指令 (RVA) 指令列表

指令名称	指令描述	执行延时
LR.W	字加载保留指令	拆分为多条原子指令执行。 可能拆分出阻塞执行，指令延时不可预期。
LR.D	双字加载保留指令	
SC.W	字条件存储指令	
SC.D	双字条件存储指令	
AMOSWAP.W	低 32 位原子交换指令	
AMOSWAP.D	原子交换指令	
AMOADD.W	低 32 位原子加法指令	
AMOADD.D	原子加法指令	
AMOXOR.W	低 32 位原子按位异或指令	
AMOXOR.D	原子按位异或指令	
AMOAND.W	低 32 位原子按位与指令	
AMOAND.D	原子按位与指令	
AMOOR.W	低 32 位原子按位或指令	
AMOOR.D	原子按位或指令	
AMOMIN.W	低 32 位原子有符号取最小值指令	
AMOMIN.D	原子有符号取最小值指令	
AMOMAX.W	低 32 位原子有符号取最大值指令	
AMOMAX.D	原子有符号取最大值指令	
AMOMINU.W	低 32 位原子无符号取最小值指令	
AMOMINU.D	原子无符号取最小值指令	
AMOMAXU.W	低 32 位原子无符号取最大值指令	
AMOMAXU.D	原子无符号取最大值指令	

具体指令说明和定义，请参考附录 A-3 A 指令术语。

4.1.4 RV64F 单精度浮点指令集

本节主要介绍单精度浮点指令。

单精度浮点指令集按功能可以分为以下类型：

- 运算指令
- 符号注入指令
- 数据传输指令
- 比较指令
- 数据类型转换指令

- 内存存储指令
- 浮点数分类指令

表 4.4: 单精度浮点 (RVF) 指令列表

指令名称	指令描述	执行延时
运算指令		
FADD.S	单精度浮点加法指令	3
FSUB.S	单精度浮点减法指令	3
FMUL.S	单精度浮点乘法指令	3
FMADD.S	单精度浮点乘累加指令	4
FMSUB.S	单精度浮点乘累减指令	4
FNMADD.S	单精度浮点乘累加取负指令	4
FNMSUB.S	单精度浮点乘累减取负指令	4
FDIV.S	单精度浮点除法指令	4-17
FSQRT.S	单精度浮点开方指令	4-17
符号注入指令		
FSGNJ.S	单精度浮点符号注入指令	3
FSGNJN.S	单精度浮点符号取反注入指令	3
FSGNJX.S	单精度浮点符号异或注入指令	3
数据传输指令		
FMV.X.W	单精度浮点读传送指令	3
FMV.W.X	单精度浮点写传送指令	3
比较指令		
FMIN.S	单精度浮点取最小值指令	3
FMAX.S	单精度浮点取最大值指令	3
FEQ.S	单精度浮点比较相等指令	3
FLT.S	单精度浮点比较小于指令	3
FLE.S	单精度浮点比较小于等于指令	3
数据类型转换指令		
FCVT.W.S	单精度浮点转换成有符号整型指令	3
FCVT.WU.S	单精度浮点转换成无符号整型指令	3
FCVT.S.W	有符号整型转换成单精度浮点指令	3
FCVT.S.WU	无符号整型转换成单精度浮点指令	3
FCVT.L.S	单精度浮点转换成有符号长整型指令	3

下页继续

表 4.4 – 续上页

FCVT.LU.S	单精度浮点转换成无符号长整型指令	3
FCVT.S.L	有符号长整型转换成单精度浮点指令	3
FCVT.S.LU	无符号长整型转换成单精度浮点指令	3
内存存储指令		
FLW	单精度浮点加载指令	Cacheable LOAD: >=2 Cacheable STORE:1 Non-Cacheable 不定周期
FSW	单精度浮点存储指令	同上
浮点数分类指令		
FCLASS.S	单精度浮点分类指令	3

具体指令说明和定义，请参考附录 A-4 *F* 指令术语。

4.1.5 RV64D 双精度浮点指令集

本节主要介绍双精度浮点指令。

双精度浮点指令集按功能可以分为以下类型：

- 运算指令
- 符号注入指令
- 数据传输指令
- 比较指令
- 数据类型转换指令
- 内存存储指令

表 4.5: 双精度浮点（RVD）指令列表

指令名称	指令描述	执行延时
运算指令		
FADD.D	双精度浮点加法指令	4
FSUB.D	双精度浮点减法指令	4
FMUL.D	双精度浮点乘法指令	4
FMADD.D	双精度浮点乘累加指令	5
FMSUB.D	双精度浮点乘累减指令	5

下页继续

表 4.5 – 续上页

FNMSUB.D	双精度浮点乘累加取反指令	5
FNMADD.D	双精度浮点乘累减取反指令	5
FDIV.D	双精度浮点除法指令	4-31
FSQRT.D	双精度浮点开方指令	4-31
符号注入指令		
FSGNJ.D	双精度浮点符号注入指令	3
FSGNJN.D	双精度浮点符号取反注入指令	3
FSGNJX.D	双精度浮点符号异或注入指令	3
数据传输指令		
FMV.X.D	双精度浮点读传送指令	3
FMV.D.X	双精度浮点写传送指令	3
比较指令		
FMIN.D	双精度浮点取最小值指令	3
FMAX.D	双精度浮点取最大值指令	3
FEQ.D	双精度浮点比较相等指令	3
FLT.D	双精度浮点比较小于指令	3
FLE.D	双精度浮点比较小于等于指令	3
数据类型转换指令		
FCVT.S.D	双精度浮点转换成单精度浮点指令	3
FCVT.D.S	单精度浮点转换成双精度浮点指令	3
FCVT.W.D	双精度浮点转换成有符号整型指令	3
FCVT.WU.D	双精度浮点转换成无符号整型指令	3
FCVT.D.W	有符号整型转换成双精度浮点指令	3
FCVT.D.WU	无符号整型转换成双精度浮点指令	3
FCVT.L.D	双精度浮点转换成有符号长整型指令	3
FCVT.LU.D	双精度浮点转换成无符号长整型指令	3
FCVT.D.L	有符号长整型转换成双精度浮点指令	3
FCVT.D.LU	无符号长整型转换成双精度浮点指令	3
内存存储指令		

下页继续

表 4.5 – 续上页

FLD	双精度浮点加载指令	Cacheable LOAD: >=2 Cacheable STORE: 1 Non-Cacheable 不定周期
FSD	双精度浮点存储指令	同上
浮点数分类指令		
FCLASS.D	双精度浮点分类指令	3

具体指令说明和定义，请参考附录 A-5 D 指令术语

4.1.6 RVC 压缩指令集

本节主要介绍 16 位压缩指令。

压缩指令集按功能可以分为以下类型：

- 加减法指令
- 逻辑操作指令
- 移位指令
- 数据传输指令
- 分支跳转指令
- 立即数偏移存取指令
- 其他特殊指令

表 4.6: 压缩指令（RVC）指令列表

指令名称	指令描述	执行延时
加减法指令		
C.ADD	有符号加法指令	1
C.ADDW	低 32 位有符号加法指令	1
C.ADDI	有符号立即数加法指令	1
C.ADDIW	低 32 位有符号立即数加法指令	1
C.SUB	有符号减法压缩指令	1
C.SUBW	低 32 位有符号减法指令	1
C.ADDI16SP	加 16 倍立即数到堆栈指针	1
C.ADDI4SPN	4 倍立即数和堆栈指针相加	1
逻辑操作指令		
C.AND	按位与指令	1

下页继续

表 4.6 – 续上页

C.ANDI	立即数按位与指令	1
C.OR	按位或指令	1
C.XOR	按位异或指令	1
移位指令		
C.SLLI	立即数逻辑左移指令	1
C.SRLI	立即数逻辑右移指令	1
C.SRAI	立即数算术右移指令	1
数据传输指令		
C.MV	数据传送指令	1
C.LI	低位立即数传送指令	1
C.LUI	高位立即数传送指令	1
分支跳转指令		
C.BEQZ	等于零分支指令	1
C.BNEZ	不等于零分支指令	1
C.J	无条件跳转指令	1
C.JR	寄存器跳转指令	1
C.JALR	寄存器跳转子程序指令	1
立即数偏移存取指令		
C.LW	字加载指令	Cacheable LOAD: ≥ 2 Cacheable STORE: 1 Non-Cacheable 不定周期
C.SW	字存储指令	同上
C.LWSP	字堆栈加载指令	同上
C.SWSP	字堆栈存储指令	同上
C.LD	双字加载指令	同上
C.SD	双字存储指令	同上
C.LDSP	双字堆栈加载指令	同上
C.SDSP	双字堆栈存储指令	同上
C.FLD	双精度加载指令	同上
C.FSD	双精度存储指令	同上
C.FLDSP	双精度堆栈存储指令	同上
C.FSDSP	双精度堆栈加载指令	同上
特殊指令		
C.NOP	空指令	1
C.EBREAK	断点指令	1

具体指令说明和定义，请参考附录 A-6 C 指令术语

4.2 玄铁扩展指令集

4.2.1 Cache 指令子集

表 4.7: Cache 指令列表

Cache 指令子集	指令描述	执行延时
DCACHE.CALL	DCACHE 清全部脏表项指令	不定周期
DCACHE.CVA	DCACHE 指定虚拟地址清脏表项指令	不定周期
DCACHE.CPA	DCACHE 指定物理地址清脏表项指令	不定周期
DCACHE.CSW	DCACHE 指定 way/set 清脏表项指令	不定周期
DCACHE.IALL	DCACHE 无效全部表项指令	不定周期
DCACHE.IVA	DCACHE 指定虚拟地址无效表项指令	不定周期
DCACHE.IPA	DCACHE 指定物理地址无效表项指令	不定周期
DCACHE.ISW	DCACHE 指定 way/set 无效表项指令	不定周期
DCACHE.CIALL	DCACHE 清全部脏表项并无效指令	不定周期
DCACHE.CIVA	DCACHE 指定虚拟地址清脏表项并无效指令	不定周期
DCACHE.CIPA	DCACHE 指定物理地址清脏表项并无效指令	不定周期
DCACHE.CISW	DCACHE 指定 way/set 清脏表项并无效指令	不定周期
ICACHE.IALL	ICACHE 无效全部表项指令	不定周期
ICACHE.IALLS	ICACHE 广播无效全部表项指令	不定周期
ICACHE.IVA	ICACHE 指定虚拟地址无效表项指令	不定周期
ICACHE.IPA	ICACHE 指定物理地址无效表项指令	不定周期

具体指令说明和定义, 请参考附录 B-1 Cache 指令术语。

4.2.2 同步指令子集

表 4.8: 同步指令子集

Cache 指令子集	指令描述	执行延时
SYNC	同步指令	不定周期
SYNC.I	同步并清空指令	不定周期

具体指令说明和定义, 请参考附录 B-2 同步指令术语。

4.2.3 算术运算指令子集

表 4.9: 算术运算指令集

指令名称	指令描述	执行延时
加减法指令		
ADDSL	寄存器移位相加指令	1
MULA	乘累加指令	3/6
MULS	乘累减指令	3/6
MULAW	低 32 位乘累加指令	3
MULSW	低 32 位乘累减指令	3
MULAH	低 16 位乘累加指令	3
MULSH	低 16 位乘累减指令	3
位移指令		
SRRI	循环右移指令	1
SRRIW	低 32 位循环右移指令	1
传送指令		
MVEQZ	寄存器为 0 传送指令	1
MVNEZ	寄存器非 0 传送指令	1

具体指令说明和定义, 请参考附录 B-3 算术运算指令术语。

4.2.4 位操作指令子集

表 4.10: 位操作指令集

指令名称	指令描述	执行延时
位操作指令		
TST	比特为 0 测试指令	1
TSTNBZ	字节为 0 测试指令	1
REV	字节倒序指令	1
REVV	低 32 位字节倒序指令	1
FF0	快速找 0 指令	1
FF1	快速找 1 指令	1
EXT	寄存器连续位提取符号位扩展指令	1
EXTU	寄存器连续位提取零扩展指令	1

具体指令说明和定义, 请参考附录 B-3 位操作指令术语。

4.2.5 存储指令子集

表 4.11: 存储指令集

存储指令	执行延时	
FLRD	浮点寄存器移位双字加载指令	Cacheable LOAD ≥ 2 NonCacheable 不定周期
FLRW	浮点寄存器移位字加载指令	
FLURD	浮点寄存器低 32 位移位双字加载指令	
FLURW	浮点寄存器低 32 位移位字加载指令	
LRB	寄存器移位符号位扩展字节加载指令	
LRH	寄存器移位符号位扩展半字加载指令	
LRW	寄存器移位符号位扩展字加载指令	
LRD	寄存器移位双字加载指令	
LRBU	寄存器移位零扩展字节加载指令	
LRHU	寄存器移位零扩展半字加载指令	
LRWU	寄存器移位零扩展字加载指令	
LURB	寄存器低 32 位移位符号位扩展字节加载指令	
LURH	寄存器低 32 位移位符号位扩展半字加载指令	
LURW	寄存器低 32 位移位符号位扩展字加载指令	
LURD	寄存器低 32 位移位双字加载指令	
LURBU	寄存器低 32 位移位零扩展字节加载指令	
LURHU	寄存器低 32 位移位零扩展半字加载指令	
LURWU	寄存器低 32 位移位零扩展字加载指令	
LBIA	符号位扩展字节加载基地址自增指令	
LBIB	基地址自增符号位扩展字节加载指令	
LHIA	符号位扩展半字加载基地址自增指令	
LHIB	基地址自增符号位扩展半字加载指令	
LWIA	符号位扩展字加载基地址自增指令	
LWIB	基地址自增符号位扩展字加载指令	
LDIA	符号位扩展双字加载基地址自增指令	
LDIB	基地址自增符号位扩展双字加载指令	
LBUIA	零扩展字节加载基地址自增指令	
LBUIB	基地址自增零扩展字节加载指令	
LHUIA	零扩展半字加载地址自增指令	
LHUIB	基地址自增零扩展半字加载指令	
LWUIA	零拓展字加载地址自增指令	
LWUIB	基地址自增零扩展字加载指令	
LDD	双寄存器加载指令	拆分为两条 load 执行

下页继续

表 4.11 – 续上页

LWD	符号位扩展双寄存器字加载指令	
LWUD	零扩展双寄存器字加载指令	
FSRD	浮点寄存器移位双字存储指令	Cacheable1 Noncacheable 不定周期
FSRW	浮点寄存器移位字存储指令	
FSURD	浮点寄存器低 32 位移位双字存储指令	
FSURW	浮点寄存器低 32 位移位字存储指令	
SRB	寄存器移位字节存储指令	
SRH	寄存器移位半字存储指令	
SRW	寄存器移位字存储指令	
SRD	寄存器移位双字存储指令	
SURB	寄存器低 32 位移位字节存储指令	
SURH	寄存器低 32 位移位半字存储指令	
SURW	寄存器低 32 位移位字存储指令	
SURD	寄存器低 32 位移位双字存储指令	
SBIA	字节存储基地址自增指令	
SBIB	基地址自增字节存储指令	
SHIA	半字存储基地址自增指令	
SHIB	基地址自增半字存储指令	
SWIA	字存储基地址自增指令	
SWIB	基地址自增字存储指令	
SDIA	双字存储基地址自增指令	
SDIB	基地址自增双字存储指令	
SDD	双寄存器存储指令	拆分为两条 store 执行
SWD	双寄存器低 32 位存储指令	

具体指令说明和定义，请参考附录 B-4 存储指令术语。

4.2.6 半精度浮点指令子集

表 4.12: 半精度浮点指令集

指令名称	指令描述	执行延时
运算指令		
FADD.H	半精度浮点加法指令	3
FSUB.H	半精度浮点减法指令	3
FMUL.H	半精度浮点乘法指令	3
FMADD.H	半精度浮点乘累加指令	4
FMSUB.H	半精度浮点乘累减指令	4
FNMADD.H	半精度浮点乘累加取负指令	4

下页继续

表 4.12 – 续上页

FNMSUB.H	半精度浮点乘累减取负指令	4
FDIV.H	半精度浮点除法指令	4-11
FSQRT.H	半精度浮点开方指令	4-11
符号注入指令		
FSGNJ.H	半精度浮点符号注入指令	3
FSGNHN.H	半精度浮点符号取反注入指令	3
FSGNJB.H	半精度浮点符号异或注入指令	3
数据传输指令		
FMV.X.H	半精度浮点读传送指令	3
FMV.H.X	半精度浮点写传送指令	3
比较指令		
FMIN.H	半精度浮点取最小值指令	3
FMAX.H	半精度浮点取最大值指令	3
FEQ.H	半精度浮点比较相等指令	3
FLT.H	半精度浮点比较小于指令	3
FLE.H	半精度浮点比较小于等于指令	3
数据类型转换指令		
FCVT.S.H	半精度浮点转换成单精度浮点指令	3
FCVT.H.S	单精度浮点转换成半精度浮点指令	3
FCVT.D.H	半精度浮点转换成双精度浮点指令	3
FCVT.H.D	双精度浮点转换成半精度浮点指令	3
FCVT.W.H	半精度浮点转换成有符号整型指令	3
FCVT.WU.H	半精度浮点转换成无符号整型指令	3
FCVT.H.W	有符号整型转换成半精度浮点指令	3
FCVT.H.WU	无符号整型转换成半精度浮点指令	3
FCVT.L.H	半精度浮点转换成有符号长整型指令	3
FCVT.LU.H	半精度浮点转换成无符号长整型指令	3
FCVT.H.L	有符号长整型转换成半精度浮点指令	3
FCVT.H.LU	无符号长整型转换成半精度浮点指令	3
内存存储指令		
FLH	半精度浮点加载指令	Cacheable LOAD: ≥ 2 Cacheable STORE: 1 Non-Cacheable 不定周期
FSH	半精度浮点存储指令	同上
浮点数分类指令		
FCLASS.H	单精度浮点分类指令	3

具体指令说明和定义，请参考附录 B-5 半精度浮点指令术语。

第五章 虚拟内存管理

5.1 MMU 概览

C906 虚拟内存管理 MMU (Memory Management Unit) 兼容 RISC-V Sv39 虚拟内存系统, 其功能主要有: 地址转换、页面保护和页面属性管理。

- **地址转换**: 将虚拟地址转换成物理地址, 39 位虚拟地址转换为 40 位物理地址。
- **页面保护**: 通过对页面的访问者进行读写执行权限检查来进行保护。
- **页面属性管理**: 扩展地址属性位, 根据访问地址, 获取页面对应属性, 供系统进一步使用。

MMU 主要利用 TLB (Translation Look-aside Buffer) 来实现上述功能。TLB 将 CPU 访存所使用的虚拟地址作为输入, 转换前检查 TLB 中的页面属性, 再输出该虚拟地址所对应的物理地址。MMU 采用两级 TLB, 第一级为 uTLB(分 I-uTLB 和 D-uTLB), 第二级为 jTLB。uTLB 为全相联结构, 包含 20 个表项 (10 个 I 和 10 个 D); jTLB 为两路组相联的 RAM, 每路有至多 256 个表项。

5.2 编程模型和地址转换

5.2.1 MMU 控制寄存器

MMU 控制寄存器读写权限为超级用户模式和机器模式。

5.2.1.1 MMU 地址转换寄存器 (SATP)

SATP 为 Sv39 规范的 MMU 控制寄存器。

63	60	59	44	43	32
Mode	ASID			-	
31	28	27	0		
-	PPN				

图 5.1: SATP 寄存器说明

Mode - MMU 地址翻译模式

表 5.1: MMU 地址翻译模式

Value	Name	Description
0	Bare	No translation or protection
1-7	-	Reserved
8	Sv39	Page-based 39-bit virtual addressing
9	Sv48	Page-based 48-bit virtual addressing
10	Sv57	Reserved for page-based 57-bit virtual addressing
11	Sv64	Reserved for page-based 64-bit virtual addressing
12-15	-	Reserved

当 Mode 为 0 时，MMU 关闭。C906 只支持 MMU 关闭和 Sv39 两种模式。

ASID – 当前 ASID

表示当前程序的 ASID 号。

PPN – 硬件回填根 PPN

第一级硬件回填使用的 PPN。

5.2.2 地址转换流程

MMU 的主要功能是将虚拟地址转换为物理地址并进行相应的权限检查，具体的地址映射关系和相应权限由操作系统进行配置，存放于地址转换页表中，C906 采用最多三级页表索引的方式实现地址转换：访问第一级页表得到第二级页表的基地址和相应的权限属性；访问第二级页表得到第三级页表的基地址和相应的权限属性；访问第三级页表得到最终物理地址和相应的权限属性。每一级访问都有可能得到最终的物理地址，即叶子页表。虚拟页面号 VPN 有 27-bit，等分为三个 9-bit 的 VPN[i]({VPN[2],VPN[1],VPN[0]}），每次访问使用一部分 VPN 进行索引，顺序为 VPN[2]>VPN[1]>VPN[0]。当页表大小配置为 4KB/2MB/1GB 时，页表索引的次数分别为 3/2/1 次。

叶子页表的表项内容（即由虚拟地址转换得到的物理地址和相应的权限属性）被缓存于 TLB 内以加速地址转换，TLB 包括两级：第一级 uTLB 分为指令、数据两个部分，均为 10 个表项，用于进一步加速 TLB 访问；第二级 jTLB 指令数据共用，两路组相联。

若 uTLB 失配则访问 jTLB，若 jTLB 进一步失配，MMU 则会启动 Hardware Page Table Walk，访问内存得到最终的地址转换结果。

5.2.2.1 页表结构

页表用于存储下级页表的入口地址或者最终页表的物理信息，其结构如 图 5.2 所示。

PPN – 页表物理地址

PPN[i] 分别代表三级页表转换时所对应的 PPN 值。




图 5.2: 页表结构说明

RSW – Reserved for Software

用于预留给软件做自定义页表功能的位。default 为 2’ b0。

D – Dirty

D 位为 1 时，表明该页是否被改写。

- 1’ b0: 当前页未被写/不可写；
- 1’ b1: 当前页已经被写/可写。

此位在 C906 的硬件实现与 W 属性类似。当 D 位为 0 时，对此页面进行写操作会触发 Page Fault (store) 异常，通过在异常服务程序中配置 D 位来维护该页面是否已经被改写/可写的定义。该位复位为 0。

A – Accessed

A 位为 1 时，表明该页被访问过。为 0 时表示没被访问过，对该页表的访问会触发 Page Fault (对应访问类型) 异常且将该域置为 1。该位复位为 0。

G – Global

全局页面标识，当前页可供多个进程共享，该位复位为 0。

- 1’ b0: 非共享页面，进程号 ASID 私有；
- 1’ b1: 共享页面。

U – User

用户模式可访问，该位复位为 0。

- 1’ b0: 用户模式不可访问，当用户模式访问，出 page fault 异常；
- 1’ b1: 用户模式可访问。

X：可执行；**W**：可写；**R**：可读。

表 5.2: XRW 权限说明

X	W	R	Meaning
0	0	0	Pointer to next level of page table
0	0	1	Read-only page
0	1	0	Reserved for future use
0	1	1	Read-write page
1	0	0	Execute-only page
1	0	1	Read-execute page
1	1	0	Reserved for future page
1	1	1	Read-write-execute page

违反 XWR 权限时将会触发 Page Fault 异常。

V – Valid

表明物理页在内存中是否分配好，访问一个 V 为 0 的页面，将触发 Page Fault 异常。该位复位为 0。

1' b0: 当前页没有分配好；

1' b1: 当前页已分配好。

C906 扩展页面属性如下

SO– Strong order

用于表示内存对访问顺序的要求：

1' b0: no strong order (Normal-memory)；

1' b1: strong order (Device)。

默认是 no strong order。

C – Cacheable

1' b0: Non-cacheable；

1' b1: Cacheable。

默认是 Non-cacheable。

B – Buffer

1' b0: Non-bufferable；

1' b1: Bufferable。

默认是 Non-bufferable。

Sec (T – Trustable)

用于表征页面属于可信世界或者非可信世界，该位仅在配有 TEE 扩展时有意义，C906 中该位未定义。

1' b0: Non-trustable;

1' b1: Trustable;

默认是 Trustable。

C906 扩展页面属性只有当 MXSTATUS 寄存器的 MAEE 位为 1 时存在。

5.2.2.2 地址转换流程

若 TLB 命中，则从 TLB 中直接获取物理地址及相关属性；若 TLB 缺失，则地址的转换具体步骤为：

1. 根据 SATP.PPN 和 VPN[2] 得到一级页表访问地址 {SATP.PPN, VPN[2], 3' b0}，使用该地址访问 Dcache/内存，得到 64-bit 一级页表 PTE。
2. 检查 PTE 是否符合 PMP 权限，若不符合则产生相应 access error 异常；若符合则根据 表 5.2 所示的规则判断 X/W/R-bit 是否符合叶子页表条件，若符合叶子页表条件则说明已经找到最终物理地址，到第 3 步；若不符合则到第 1 步，使用 PTE.PPN 拼接下一级 VPN[]，再拼接 3' b0 得到下一级页表访问地址继续访问 Dcache/内存。
3. 找到了叶子页表，结合 PMP 中的 X/W/R/L 位和 PTE 中的 X/W/R 位得到两者的最小权限进行权限检查，并将 PTE 的内容回填到 JTLB 中。
4. 在任何一步的 PMP 检查中，如果有权限违反，则根据访问类型产生对应的 access error 异常。
5. 若得到叶子页表，但：访问类型违反 A/D/X/W/R/U-bit 的设置，产生对应的 page fault 异常；若三次访问结束仍未得到叶子页表，则产生对应的 page fault 异常；若访问 Dcache/内存过程中得到 access error 响应，产生 page fault 异常。
6. 若得到叶子页表，但访问次数少于 3 次，则说明得到大页表。检查大页表的 PPN 是否按照页表尺寸对齐，若未对齐，则产生 page fault 异常。

uTLB 缺失时最快耗时 4 个处理器时钟周期可从下级缓存中获取页表。若 jTLB 缺失，从核内取指等请求发给 MMU 时开始最快耗时 16 个处理器时钟周期可从下级缓存中获取页表。

5.3 TLB 组织形式

C906 MMU 采用两级 TLB，第一级为 uTLB，分别为指令 I-uTLB 和数据 D-uTLB，第二级为 jTLB。在处理器 reset 后，硬件会将 uTLB 和 jTLB 的所有表项进行无效化操作，软件无需初始化操作。

I-uTLB 有 10 个全相联表项，每个表项可以混合存储 4K、2M 和 1G 三种大小的页面，取指请求命中 I-uTLB 时，当拍可以得到物理地址和相应权限属性。

D-uTLB 有 10 个全相联表项，可以混合存储 4K、2M 和 1G 三种大小的页面，加载和存储请求命中 D-uTLB 时，当拍可以得到物理地址和相应权限属性。

jTLB 为指令和数据共用，两路组相联结构，表项大小 128/256/512 可配，可以混合存储 4K、2M 和 1G 三种大小页面。uTLB 缺失，jTLB 命中时，最快 3 个 cycle 返回物理地址和相应权限属性。

第六章 物理内存保护

6.1 PMP 概览

C906 物理内存保护（Physical Memory Protection，以下简称 PMP）遵从 RISC-V 标准。在受保护的系统中，主要有两类资源的访问需要被监视：存储器系统和外围设备。PMP 单元负责对系统内存（包括存储器系统和外围设备）的访问合法性进行检查，其主要是判定当前工作模式下处理器是否具备对内存地址的读/写/执行访问权限。

C906 PMP 单元的主要特征有：

- openc906 提供了 8PMP 表项，8 个表项通过 0-7 的编号来索引；
- 地址划分最小粒度为 4KB；
- 支持 OFF、TOR、NAPOT 三种地址匹配模式，不支持 NA4 匹配模式；
- 支持可读、可写、可执行三种权限的配置；
- 每个表项支持软件 Lock 操作；

6.2 PMP 控制寄存器

PMP 表项主要由一个 8 比特的设置寄存器（PMPCFG）和一个 64 比特的地址寄存器（PMPADDR）构成，所有 PMP 控制寄存器都只能在机器模式下访问，其他模式访问将产生非法指令异常。

6.2.1 物理内存保护设置寄存器（PMPCFG）

每个 64 位的 PMPCFG 提供 8 个表项的权限设置，整体分布如 [图 6.1](#) 所示。

每个表项的 8 比特设置寄存器的排布如 [图 6.2](#) 所示。

PMP 控制寄存器描述其具体的描述如 [表 6.1](#) 所示。




图 6.1: 物理内存保护设置寄存器整体分布




图 6.2: 物理内存保护设置寄存器

表 6.1: PMP 控制寄存器描述

位	名称	描述
0	R	0 : 表项匹配地址不可读; 1 : 表项匹配地址可读。
1	W	0 : 表项匹配地址不可写; 1 : 表项匹配地址可写。
2	X	0 : 表项匹配地址不可执行; 1 : 表项匹配地址可执行。
4:3	A	表项的地址匹配模式: 00 : OFF, 无效表项; 01 : TOR (Top of range), 使用相邻表项的地址作为匹配区间的模式; 10 : NA4 (Naturally aligned four-byte region), 区间大小为 4 字节的匹配模式, 该模式不支持; 11 : NAPOT (Naturally aligned power-of-2 regions), 区间大小为 2 的幂次方的匹配模式, 至少为 4KB。
7	L	表项的 Lock 使能位: 0 : 机器模式的访问都将成功。 超级用户模式/用户模式的访问根据 R/W/X 判定是否成功。 1 : 表项被锁住, 无法对相关表项进行修改。 当配置 TOR 模式, 其索引号减一的表项的地址寄存器也无法被修改。 所有模式都需要根据 R/W/X 判定是否访问成功。

对于 TOR 模式, 对于 TOR 模式: 表项 i 控制的区域大小为 $[\{PMPADDR_{i-1}[37:10], 12'b0\}, \{PMPADDR_i[37:10], 12'b0\})$, $PMPADDR_i[9:0]$ 的值不参与地址匹配逻辑运算。对于表项 0, 使用 $0x0$ 作为地址空间下边界, 即 $[0, \{PMPADDR_0[37:10], 12'b0\})$; 若该区域的下边界大于或等于上边界, 则该表项视为 OFF, 即不使能, 所有访问不会命中该表项。

对于 NAPOT 模式，其地址与区间大小的关系 表 6.2 所示。

NAPOT 模式下表项 i 的区域大小和基址由 PMPADDR_i 决定，假设 PMPADDR_i 中从 $\text{bit}[0]$ 到 $\text{bit}[37]$ 第一次出现比特位值为 0 的是 PMPADDR_i 的第 n 位，即 $\text{PMPADDR}_i[n]$ ，则该表项基址为 $\{\text{PMPADDR}_i[37:n+1], (n+3)\{1'b0\}\}$ ，空间大小为 $2^{(n+3)}$ 字节。以 $\text{PMPADDR}_i=38'b\text{yy_yyyy_yyyy_yyyy_yyyy_yyyy_yy01_1111_1111}$ 为例，其基址为 $40'b\text{yy_yyyy_yyyy_yyyy_yyyy_yyyy_yy00_0000_0000_00}$ ，空间大小为 4KB。

表 6.2: 保护区间编码

PMPADDR	PMPCFG.A	保护区大小	备注
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_yyyy_yyyy	NA4	4B	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_yyyy_yyy0	NAPOT	8B	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_yyyy_yy01	NAPOT	16B	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_yyyy_y011	NAPOT	32B	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_yyyy_0111	NAPOT	64B	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_yyy0_1111	NAPOT	128B	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_yy01_1111	NAPOT	256B	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_y011_1111	NAPOT	512B	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyyy_0111_1111	NAPOT	1KB	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yyy0_1111_1111	NAPOT	2KB	该模式不支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_yy01_1111_1111	NAPOT	4KB	支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_y011_1111_1111	NAPOT	8KB	支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_y_0111_1111_1111	NAPOT	16KB	支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yyy_0_1111_1111_1111	NAPOT	32KB	支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yy0_1_1111_1111_1111	NAPOT	64KB	支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_yy01_1_1111_1111_1111	NAPOT	128KB	支持
yy_yyyy_yyyy_yy_yy_yyyy_yyyy_011_1_1111_1111_1111	NAPOT	256KB	支持
yy_yyyy_yyyy_yy_yy_yyyy_yyy0_111_1_1111_1111_1111	NAPOT	512KB	支持
yy_yyyy_yyyy_yy_yy_yyyy_yy01_111_1_1111_1111_1111	NAPOT	1MB	支持
yy_yyyy_yyyy_yy_yy_yyyy_y011_111_1_1111_1111_1111	NAPOT	2MB	支持
yy_yyyy_yyyy_yy_yy_yyyy_0111_111_1_1111_1111_1111	NAPOT	4MB	支持
yy_yyyy_yyyy_yy_yy_yyy0_1111_111_1_1111_1111_1111	NAPOT	8MB	支持
yy_yyyy_yyyy_yy_yy_yy01_1111_111_1_1111_1111_1111	NAPOT	16MB	支持
yy_yyyy_yyyy_yy_yy_y011_1111_111_1_1111_1111_1111	NAPOT	32MB	支持
yy_yyyy_yyyy_yy_yy_0111_1111_111_1_1111_1111_1111	NAPOT	64MB	支持
yy_yyyy_yyyy_yy_y0_1111_1111_111_1_1111_1111_1111	NAPOT	128MB	支持
yy_yyyy_yyyy_yy_01_1111_1111_111_1_1111_1111_1111	NAPOT	256MB	支持
yy_yyyy_yyyy_y0_11_1111_1111_111_1_1111_1111_1111	NAPOT	512MB	支持
yy_yyyy_yyyy_01_11_1111_1111_111_1_1111_1111_1111	NAPOT	1GB	支持
yy_yyyy_yyy0_11_11_1111_1111_111_1_1111_1111_1111	NAPOT	2GB	支持

下页继续

表 6.2 – 续上页

PMPADDR	PMPCFG.A	保护区大小	备注
yy_yyyy_yy01_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	4GB	支持
yy_yyyy_y011_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	8GB	支持
yy_yyyy_0111_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	16GB	支持
yy_yyy0_1111_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	32GB	支持
yy_yy01_1111_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	64GB	支持
yy_y011_1111_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	128GB	支持
yy_0111_1111_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	256GB	支持
y0_1111_1111_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	512GB	支持
01_1111_1111_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	1TB	支持
11_1111_1111_11 11_1111_1111_111 1_1111_1111_1111	NAPOT	2TB	支持

需要说明的是，C906 PMP 支持的地址匹配区间最小粒度为 4KB。

6.2.2 物理内存保护地址寄存器 (PMPADDR)

PMP 共实现了 8/16 个地址寄存器 PMPADDR0-PMPADDR7/15，存放表项的物理地址。

RISC-V 规定 PMPADDR 存放的是物理地址的 [39:2] 比特，因为 C906 PMP 表项粒度最低支持 4KB，因此 PMPADDR[8:0] 不会用于地址鉴权逻辑。




图 6.3: PMP 地址寄存器

第七章 内存子系统

C906 采用哈佛结构的一级高速缓存，包含独立的指令高速缓存和数据高速缓存。

7.1 指令高速缓存子系统

L1 指令高速缓存的主要特征如下：

- 指令高速缓存大小硬件可配置，支持 8KB/16KB/32KB/64KB；
- 2 路组相联，缓存行大小为 64B；
- 虚拟地址索引，物理地址标记（VIPT）；
- 读取宽度为 32 比特，回写宽度为 128 比特；
- 采用先进先出的替换策略；
- 支持对整个指令高速缓存的无效操作，支持对单条缓存行的无效操作；
- 支持指令预取功能。

7.1.1 指令预取

L1 指令高速缓存支持指令预取功能，通过配置隐式操作寄存器 MHINT.IPLD 实现。在当前缓存行访问缺失时，开启下一条连续缓存行的预取，并将预取结果缓存到指令高速缓存中。

指令预取额外要求预取的缓存行与当前访问缓存行位为同一个页面，否则指令预取功能关闭，从而保证取指地址的安全。此外，读敏感的外设地址空间也禁止被分配到指令区空间。

7.1.2 分支历史表

C906 采用分支历史表对条件分支的跳转方向进行预测。分支历史表容量为 8Kb/16Kb 硬件可配，使用 GSHARE 预测器作为预测机制，每周期支持一条分支结果预测。

分支历史表进行预测的条件分支指令包括：

- BEQ、BNE、BLT、BLTU、BGE、BGEU、C.BEQZ、C.BNEZ。

7.1.3 分支跳转目标预测器

C906 使用分支跳转目标预测器对分支指令的跳转目标地址进行预测。分支跳转目标预测器对分支指令历史目标地址进行记录，如果当前分支指令命中分支跳转目标预测器，则将记录目标地址作为当前分支指令预测目标地址。

分支跳转目标预测器主要特征包括：

- 支持 16 个表项，全相联结构；
- 使用当前分支指令部分 PC 进行索引；
- 分支历史表命中即可发起跳转，无额外跳转损失。

分支跳转目标预测器进行预测的分支指令包括：

- BEQ、BNE、BLT、BLTU、BGE、BGEU、C.BEQZ、C.BNEZ；
- JAL、C.J。

7.1.4 返回地址预测器

返回地址预测器用于函数调用结束时，返回地址的快速准确预测。当取指单元译码得到有效的函数调用指令时，将函数返回地址压栈存入返回地址预测器；当取指单元译码得到有效的函数返回指令时，则从返回地址预测器弹栈，获取函数返回目标地址。

返回地址预测器最多支持 4 层函数调用嵌套，超出嵌套次数会导致目标地址预测错误。

函数调用指令包括：JAL、JALR、C.JALR。

函数返回指令包括：JALR、C.JR、C.JALR。

指令功能的具体划分可以如表 7.1。

表 7.1: 指令功能具体划分

rd	rs1	rs1=rd	RAS action
!link	!link	-	none
!link	link	-	pop
link	!link	-	push
link	link	0	push and pop
link	link	1	push

7.2 数据高速缓存子系统

L1 数据高速缓存的主要特征如下：

- 数据高速缓存大小硬件可配置，支持 8KB/16KB/32KB/64KB；

- 4 路组相联，缓存行大小为 64B；
- 虚拟地址索引，物理地址标记 (VIPT)；
- 每次读访问的最大宽度为 64 比特，支持字节/半字/字/双字访问；
- 每次写访问的最大宽度为 128 比特，支持任意字节组合的访问；
- 写策略支持 write_back 以及 write_allocate/write_nonallocate 的模式组合配置；
- 采用先进先出的替换策略；
- 支持对整个数据高速缓存的无效和清除操作，支持对单条缓存行的无效和清除操作；
- 支持数据预取功能；

7.2.1 数据预取

为了减少 DDR 等大内存的存储访问延时，C906 支持数据预取功能。LSU 单元通过检测数据高速缓存的缺失，匹配出固定的访问模式，然后硬件自动预取缓存行并回填 L1 数据高速缓存。C906 实现了连续预取和间隔预取 (stride≤16 个缓存行) 这 2 种不同的预取方式。此外，在间隔预取模式下实现了正向预取和反向预取 (即 stride 为负数)，从而支持各种可能的访问模式。

在处理器执行数据高速缓存无效和清除操作时，停止数据预取功能。用户通过设置隐式寄存器 MHINT.DPLD 使能数据预取功能，并通过设置 MHINT.DPLD_DIS 决定一次预取的缓存行数量。

支持数据预取的指令如下：

- LB、LBU、LH、LHU、LW、LWU、LD；
- FLH、FLW、FLD；
- LRB、LRH、LRW、LRD、LRBU、LRHU、LRWU、LURB、LURH、LURW、LURD、LURBU、LURHU、LURWU、LBI、LHI、LWI、LDI、LBUI、LHUI、LWUI、LDD、LWD、LWUD；

7.2.2 自适应的写分配机制

C906 提供自适应的写分配机制，当处理器检测到连续的内存写入操作时，页面的写分配属性会自动关闭。用户可通过设置隐式寄存器 HINT.AMRL1 决定连续存储多少条缓存行后关闭 L1 数据高缓的写分配策略。

当执行数据高缓的无效或者清除操作时，处理器的自适应写分配机制会被关闭，在高速缓存操作完成后，重新检测内存连续写入行为。

支持自适应写分配的指令如下：

- SB、SH、SW、SD；
- FSH、FSW、FSD；
- SRB、SRH、SRW、SRD、SURB、SURH、SURW、SURD、SBI、SHI、SWI、SDI、SDD、SWD；

7.2.3 独占式访问

C906 支持独占式的内存访问指令 LR 和 SC。用户可以使用这两条指令构成原子锁等同步原语实现同一个核不同进程之间的同步。通过 LR 指令标记需要独占访问的地址，SC 指令判断被标记的地址是否被其他进程抢占。C906 设置了一个位于 L1 数据高缓的局部监测器。该监测器由一个状态机和一个地址缓存器组成，其中，状态机包含两个状态：IDLE 和 EXCLUSIVE。

LR 指令在执行过程中设置局部监测器的状态机为 EXCLUSIVE 态并将访问的地址和 Size 保存到缓存器中；SC 指令在执行过程中读取局部监测器的状态、地址和 Size，如果状态为 EXCLUSIVE 并且地址和 Size 完全匹配，那么执行该写操作，返回写成功，并清除状态机回到 IDLE 态；否则如果状态或者地址/Size 有一项不满足条件，或者数据高速缓存未使能时，不执行该写操作，返回写失败，并清除状态机回到 IDLE 态。此外，在进程切换时需要清除局部监测器。

7.3 L1 高速缓存操作

在处理器复位后，指令和数据高速缓存会自动进行无效化操作，且默认关闭指令和数据高速缓存。C906 扩展了高速缓存操作相关的控制寄存器和指令，支持高速缓存的开关、清脏表项、无效化和读操作。

7.3.1 L1 高速缓存扩展寄存器

C906 L1 高速缓存相关扩展寄存器，按功能主要分为：

- 高速缓存使能和模式配置：机器模式硬件配置寄存器 (mhcr) 可以实现对指令和数据高速缓存的开关以及写分配和写回模式的配置。超级用户模式硬件配置寄存器 (shcr) 是 mhcr 的映射，为只读寄存器。
- 脏表项清除和无效化操作：机器模式高速缓存操作寄存器 (mcor) 可以对指令和数据高速缓存进行脏表项和无效化操作。
- 高速缓存读操作：机器模式高速缓存访问指令寄存器 (mcins)、高速缓存访问索引寄存器 (mcindex) 和高速缓存访问数据寄存器 0/1 (mcdata0/1)，通过这三个寄存器可以实现对指令和数据高速缓存的读操作。

具体控制寄存器说明可以参考机器模式处理器控制和状态扩展寄存器组。

7.3.2 L1 高速缓存扩展指令

C906 扩展了高速缓存相关操作的指令，包括：按地址进行无效化、无效化全部、按地址清脏表项、清全部脏表项、按地址清脏表项并无效化和清全部脏表项并无效化，具体如表 7.2 所示。

表 7.2: L1Cache 扩展指令

DCACHE.CALL	DCACHE 清全部脏表项指令
DCACHE.CVA	DCACHE 指定虚拟地址清脏表项指令
DCACHE.CPA	DCACHE 指定物理地址清脏表项指令
DCACHE.CSW	DCACHE 指定 way/set 清脏表项指令
DCACHE.IALL	DCACHE 无效全部表项指令
DCACHE.IVA	DCACHE 指定虚拟地址无效表项指令
DCACHE.IPA	DCACHE 指定物理地址无效表项指令
DCACHE.ISW	DCACHE 指定 way/set 无效表项指令
DCACHE.CIALL	DCACHE 清全部脏表项并无效指令
DCACHE.CIVA	DCACHE 指定虚拟地址清脏表项并无效指令
DCACHE.CIPA	DCACHE 指定物理地址清脏表项并无效指令
DCACHE.CISW	DCACHE 指定 way/set 清脏表项并无效指令
ICACHE.IALL	ICACHE 无效全部表项指令
ICACHE.IALLS	ICACHE 广播无效全部表项指令
ICACHE.IVA	ICACHE 指定虚拟地址无效表项指令
ICACHE.IPA	ICACHE 指定物理地址无效表项指令

第八章 总线接口协议

本章描述了 C906 处理器的接口总线协议。C906 的总线支持在处理器和其他外围设备之间同步传输数据，包括数据存取、地址控制和总线控制。

8.1 主设备接口

C906 的主设备接口支持 AMBA 4.0 AXI 协议（请参考 AMBA 规格说明—AMBA AXI and ACE Protocol Specification）

8.1.1 特点

主设备接口负责 C906 和 AXI 系统总线之间的地址控制和数据传输，其基本特点包括：

- 支持 AMBA 4.0 AXI 总线协议；
- 支持 128 位总线宽度；
- 支持系统动态变频；
- 所有的总线输入和输出信号都经过寄存器打拍，以获得较好的时序。

8.1.2 协议内容

8.1.2.1 支持传输类型

主设备接口支持的传输特性如下：

- BURST 支持 INCR1, INCR4, WRAP4 传输，其它突发类型均不支持；
- BURST 支持传输长度为 1 或者 4，其他传输长度均不支持；
- 支持独占式访问；
- SIZE 支持四字、双字、字、半字和字节传输，其它传输大小不支持；
- 支持读和写操作。
- 读通道 outstanding 能力为 10，写通道 outstanding 能力为 16。

8.1.2.2 支持响应类型

主设备接口接收从设备的响应类型为：

- OKAY
- EXOKAY
- SLVERR
- DECERR

8.1.3 不同总线响应下的行为

总线上出现不同总线响应时 CPU 的行为如 表 8.1 。

表 8.1: 总线异常处理

RRESP/BRESP	结果
OKAY	普通传输访问成功，或 exclusive 传输访问失败；读传输 exclusive 访问失败代表总线不支持 exclusive 传输，产生访问错误异常，写传输 exclusive 访问失败仅代表抢锁失败，不会返回异常。
EXOKAY	exclusive 访问成功。
SLVERR/DECERR	访问出错，读传输产生访问错误异常，写传输忽略此错误。

第九章 处理器核局部中断 CLINT

C906 实现了处理器核局部中断控制器（以下简称 CLINT），是一个内存地址映射的模块，用于处理软件中断和计时器中断。

9.1 寄存器地址映射

CLINT 占据 64KB 内存空间，其高 13 位地址由 SoC 集成 C906 时硬件指定，低 27 位地址映射如表 9.1 所示。所有寄存器仅支持字对齐的访问。

表 9.1: CLINT 寄存器存储器映射地址

地址	名称	属性	初始值	描述
0x4000000	MSIP0	读/写	0x00000000	机器模式软件中断配置寄存器 高位绑 0，bit[0] 有效
Reserved	-	-	-	-
0x4004000	MTIMECMPLO	读/写	0xFFFFFFFF	机器模式系统计时器 比较值寄存器 (低 32 位)
0x4004004	MTIMECMPHO	读/写	0xFFFFFFFF	机器模式系统计时器 比较值寄存器 (高 32 位)
Reserved	-	-	-	-
0x400C000	SSIP0	读/写	0x00000000	超级用户模式软件中断配置寄存器 高位绑 0，bit[0] 有效
Reserved	-	-	-	-
0x400D000	STIMECMPLO	读/写	0xFFFFFFFF	超级用户模式系统计时器 比较值寄存器 (低 32 位)
0x400D004	STIMECMPHO	读/写	0xFFFFFFFF	超级用户模式系统计时器 比较值寄存器 (高 32 位)
Reserved	-	-	-	-

9.2 软件中断

CLINT 可用于设置软件中断。软件中断通过配置地址映射的软件中断配置寄存器进行控制。其中机器模式软件中断由机器模式软件中断配置寄存器 (MSIPR) 控制，超级用户模式软件中断由超级用户模式软件中断配置寄存器 (SSIPR) 控制。

用户可通过将 MSIPR/SSIPR 寄存器的值置 1 的方式，产生软件中断；可通过将 MSIPR/SSIPR 寄存器的值清 0 的方式，清除软件中断。其中 CLINT 超级用户模式软件中断请求，仅在 MXSTATUS 寄存器 CLINTEE 域的值 1 时有效。

机器模式下拥有访问/修改所有软件中断相关寄存器的权限；超级用户模式下仅具有访问/修改 SSIPR 的权限；用户模式没有权限。

两组寄存器的结构相同，其寄存器位分布和位定义如 图 9.1 所示。




图 9.1: 机器模式软件中断配置寄存器 (MSIPR)

- **MSIP：机器模式软件中断等待位**

该位表示机器模式软件中断的中断状态：

- 当 MSIP 位置 1，当前有有效的机器模式软件中断请求；
- 当 MSIP 位置 0，当前没有有效的机器模式软件中断请求。




图 9.2: 超级用户模式软件中断配置寄存器 (SSIPR)

- **SSIP：超级用户模式软件中断等待位**

该位表示超级用户模式软件中断的中断状态：

- 当 SSIP 位置 1，当前有有效的超级用户软件中断请求；
- 当 SSIP 位置 0，当前没有有效的超级用户软件中断请求。

9.3 计时器中断

按照 RISC-V 定义，在系统中需要实现一个 64 位系统计时器 MTIME，该实时计时器要求工作在常开的时钟域下。因为 CPU 在低功耗模式下可由 SoC 决定是否关闭工作时钟，因此该计时器的计数寄存器需要实现在 SoC 常开的时钟域下，并可在 SoC 对 MTIME 寄存器分配地址空间，通过加载或者存储指令对其进行读写操作，该寄存器可复位清零。另外，该计数寄存器的当前值需要传递给 CPU 内部，CPU 可通过 CSR 指令读取 TIME 这一 MTIME 的镜像 CSR 获取其值，CPU 不可通过 CSR 指令改写 MTIME 寄存器的值。

该系统计时器定义有一组 64 位的机器模式计时器比较值寄存器 (*MTIMECMPH*, *MTIMECMPL*) 和一组 64 位的超级用户模式计时器比较值寄存器 (*STIMECMPH*, *STIMECMPL*)。这些寄存器均可以通过地址字对齐访问的方式分别访问或修改。这两组寄存器实现在 C906 内部的 CLINT 模块内, 地址映射如表 9.1 所示。

通过比较系统计时器的当前值(MTIME)与比较值寄存器 {M/STIMECMPH[31:0],M/STIMECMPL[31:0]} 的值来确定是否产生计时器中断。当系统计时器的值小于等于 {M/STIMECMPH[31:0],M/STIMECMPL[31:0]} 的值时不产生中断；当系统计时器的值大于 {M/STIMECMPH[31:0],M/STIMECMPL[31:0]} 的值时 CLINT 产生对应的计时器中断。软件可通过改写 M/STIMECMP 的值来清除对应的计时器中断。其中超级用户模式计时器中断请求，仅在 MXSTATUS 寄存器 CLINTEE 域的值为 1 时有效。

机器模式下拥有访问/修改所有计时器中断相关寄存器的权限；超级用户模式下仅具有访问修改扩展的超级用户模式计时器比较值寄存器的权限；普通用户模式没有权限。

每组寄存器结构相同，其寄存器位分布和位定义如图 9.3 所示。

	63	32	31	0
	MTIMECMPH		MTIMECMPL	
Reset	0xffffffff		0xffffffff	

图 9.3: 机器模式计时器中断比较值寄存器 (高/低)

- **MTIMECMPH/MTIMECMPL:** 机器模式计时器中断比较值寄存器高位/低位

该寄存器存储了计时器比较值。

- MTIMECMPH: 计时器比较值高 32 位;
- MTIMECMPL: 计时器比较值低 32 位。

	63	32	31	0
	STIMECMPH		STIMECMPL	
Reset	0xffffffff		0xffffffff	

图 9.4: 超级用户模式计时器中断比较值寄存器 (高/低)

- **STIMECMPH/STIMECML:** 超级用户模式计时器中断比较值寄存器高位/低位

该寄存器存储了计时器比较值，为玄铁扩展定义的寄存器。

- STIMECMPH: 计时器比较值高 32 位;

- STIMECMPL: 计时器比较值低 32 位。

第十章 中断控制器 PLIC

平台级中断控制器（以下简称 PLIC），仅用于对外部中断源进行采样，优先级仲裁和分发。

C906 实现的 PLIC 单元基本功能如下：

- 中断可配置为机器模式中断和超级用户模式中断；
- 最多 1023 个中断源采样，支持电平中断，脉冲中断；
- 32 个级别的中断优先级；
- 每个中断模式（机器/超级用户）的中断使能独立维护；
- 每个中断模式（机器/超级用户）的中断阈值独立维护；
- PLIC 寄存器访问权限可配置。

10.1 中断处理机制

10.1.1 中断仲裁

在 PLIC 中只有符合条件的中断源才会参与对某个中断目标模式的仲裁。满足的条件如下：

- 中断源处于等待状态（IP =1）；
- 中断优先级大于 0（优先级为 0 的中断为无效中断）；
- 对于该中断目标模式的使能位（PLIC_H0_MIE_n/SIE_n 寄存器）打开。

注释：中断目标模式是指该中断为超级用户模式中断或者机器模式中断，不同中断目标模式的响应情况参照 表 10.1 。

当 PLIC 中某个中断目标模式有多个中断处于 Pending 状态时，PLIC 仲裁出该中断目标模式下优先级最高（优先级寄存器值越大，优先级越高）的中断。C906 的 PLIC 实现中机器模式中断优先级始终高于超级用户模式中断，即处理器核心会优先响应 PLIC 仲裁出的机器模式有效中断。当模式相同的情况下，优先级配置寄存器的值越大，优先级越高，优先级为 0 的中断无效；如多个中断拥有相同的优先级并等待处理，则 ID 较小的优先被处理。

PLIC 会将仲裁结果以中断 ID 的形式更新入对应中断目标的中断响应/完成寄存器。

表 10.1 是依据 PLIC 仲裁出的中断目标模式和处理器当前工作模式等列出的中断响应条件及中断响应处理的模式。“更新寄存器”列所列出的“MCAUSE 等”表明处理器会切换到机器模式响应该中断,“SCAUSE 等”表明处理器会切换到超级用户模式下响应该中断。“Mie/Sie 寄存器”列对应为 MSTATUS 寄存器中的 MIE 和 SIE 寄存器的值是否为 1。“Delegation 寄存器”则对应 MIDELEG 寄存器中对应中断的位域。

表 10.1: 不同 PLIC 中断目标模式与处理器工作模式下中断的响应处理

处理器模式	中断模式	Mie/Sie 寄存器	Delegation 寄存器	响应中断	更新寄存器
M 态	M 态	Mie=1	不可配	响应	MCAUSE 等
	S 态	Mie=1	0	响应	MCAUSE 等
	S 态	Don' t care	1	不响应	不更新
S 态	M 态	Don' t care	不可配	响应	MCAUSE 等
	S 态	Don' t care	0	响应	MCAUSE 等
		Sie=1	1	响应	SCAUSE 等
U 态	M 态	Don' t care	不可配	响应	MCAUSE 等
	S 态	Don' t care	0	响应	MCAUSE 等
		Don' t care	1	响应	SCAUSE 等

10.1.2 中断请求与响应

当 PLIC 对特定中断目标存在有效中断请求,且优先级大于该中断目标的中断阈值时,会向该中断目标发起中断请求。

当该中断目标收到中断请求,且可响应该中断请求时,需要向 PLIC 发送中断响应消息。

中断响应机制如下:

- 中断目标向其对应的中断响应/完成寄存器发起一个读操作。该读操作将返回一个 ID,表示当前 PLIC 仲裁出的中断 ID。中断目标根据所获得的 ID 进行下一步处理。如果获得的中断 ID 为 0,表示没有有效中断请求,中断目标结束中断处理。
- 当 PLIC 收到中断目标发起的读操作,且返回相应 ID 后,会将该 ID 对应的中断源 IP 位清 0,且在中断处理完成之前屏蔽该中断源的后续采样。

10.1.3 中断完成

中断完成机制为:中断目标在完成中断处理后需要向 PLIC 发送中断完成消息,这个过程如下:

- 中断目标向中断响应/完成寄存器发起写操作,写操作的值为本次完成的中断 ID。如果中断类型为电平中断,需要在此之前清除外设中断源的有效中断信息。
- PLIC 收到该中断完成请求后,更新中断响应/完成寄存器,解除 ID 对应的中断源采样屏蔽,结束整个中断处理过程。

10.2 PLIC 寄存器地址映射

C906 为 PLIC 中断控制器保留分配了 64MB 的内存空间。其高 13 位地址由 SoC 集成使用 C906 时配置决定，低 27 位地址映射如表 10.2 所示。所有寄存器仅支持地址字对齐的访问。(PLIC 的寄存器要通过字访问指令 (Load word 指令) 访问，访问结果放在 64 位 GPR 的低 32 位。)

表 10.2: PLIC 寄存器地址空间映射

地址	名称	类型	初始值	描述
0x0000004	PLIC_PRIO1	R/W	0x0	1-10 23 号中断的优先级配置寄存器
0x0000008	PLIC_PRIO2	R/W	0x0	
0x000000C	PLIC_PRIO3	R/W	0x0	
...	
0x0000FFC	PLIC_PRIO1023	R/W	0x0	
0x0001000	PLIC_IP0	R/W	0x0	1-31 号中断的中断等待寄存器
0x0001004	PLIC_IP1	R/W	0x0	32-63 号中断的中断等待寄存器
...
0x000107C	PLIC_IP31	R/W	0x0	992- 1023 号中断的中断等待寄存器
Reserved	-	-	-	-
0x0002000	PLIC_H0_MIE0	R/W	0x0	1-31 号中断的机器模式中断使能寄存器
0x0002004	PLIC_H0_MIE1	R/W	0x0	32-63 号中断的机器模式中断使能寄存器
...
0x000207C	PLIC_H0_MIE31	R/W	0x0	992-1023 号中断的机器模式中断使能寄存器
0x0002080	PLIC_H0_SIE0	R/W	0x0	1-31 号中断的超级用户模式中断使能寄存器
0x0002084	PLIC_H0_SIE1	R/W	0x0	32-63 号中断的超级用户模式中断使能寄存器
...
0x00020FC	PLIC_H0_SIE31	R/W	0x0	992 -1023 号中断的超级用户模式中断使能寄存器
Reserved	-	-	-	-
0x01FFFFC	PLIC_PER	R/W	0x0	PLIC 权限控制寄存器
0x0200000	PLIC_H0_MTH	R/W	0x0	机器模式中断阈值寄存器
0x0200004	PLIC_H0_MCLAIMR/W	0x0		机器模式中断响应/完成寄存器
Reserved	-	-	-	-
0x0201000	PLIC_H0_STH	R/W	0x0	超级用户模式中断阈值寄存器
0x0201004	PLIC_H0_SCLAIMR/W	0x0		超级用户模式中断响应/完成寄存器
Reserved	-	-	-	-

10.3 中断优先级配置寄存器 (PLIC_PRIO)

每一个中断源均可通过修改地址映射的 32 位寄存器配置其优先级。寄存器当前值即为该中断源优先级。寄存器读写权限参考权限控制寄存器 (PLIC_CTRL) 描述。寄存器位分布和位定义如 图 10.1 所示。




图 10.1: 中断优先级配置寄存器 (PLIC_PRIO)

PRI0：中断优先级

优先级配置寄存器低 5 位可写，支持 32 个不同级别的优先级。其中优先级设置为 0 表示该中断无效。

机器模式中中断优先级无条件高于超级用户模式中断。当中断目标模式相同时，优先级 1 为最低优先级，优先级 31 为最高。当多个优先级相同的中断等待仲裁时，进一步比较中断源 ID，ID 较小的有高优先级。

10.4 中断等待寄存器 (PLIC_IP)

每一个中断源的等待状态都可以通过读取中断等待寄存器中的信息获取。对于中断 ID 为 N 的中断，其中断信息存储于 PLIC_IP x (x=N/32) 寄存器中的 IP y 上 (y = N mod 32)。其中 PLIC_IP0 寄存器的第 0 位固定绑 0。寄存器读写权限参考权限控制寄存器 (PLIC_CTRL) 描述。寄存器位分布和位定义如 图 10.2 所示。




图 10.2: X 号中断等待寄存器 (PLIC_IPx)

IP——中断等待状态：

该位表示对应中断源的中断等待状态。

- 当 IP 位为 1 时，表示当前该外部中断源存在等待响应的中断。该位可通过内存存储指令 (SW 指令) 置 1。在对应中断源采样逻辑采样到有效电平或脉冲中断后也会将该位置 1。
- 当 IP 位为 0 时，表示当前该外部中断源没有等待响应的中断。该位可通过内存存储指令 (SW 指令) 清 0。当中断被响应后，PLIC 会将对应中断的 IP 位清除。

10.5 中断使能寄存器 (PLIC_IE)

每个中断目标对每个中断源均有一个中断使能位（机器模式中断使能和超级用户模式中断使能），可用于使能对应中断。其中机器模式中断使能寄存器用于使能机器模式中断，超级用户模式中断使能寄存器用于使能超级用户模式中断。

对于中断 ID 为 N 的中断，其中断使能信息存储于 PLIC_IE x (x=N/32) 寄存器中的 IE y 上 (y = N mod 32)。其中 ID0 对应的 IE 位固定绑 0。寄存器读写权限参考权限控制寄存器 (PLIC_CTRL) 描述。寄存器位分布和位定义如 图 10.3 所示。




图 10.3: x 号中断使能寄存器 (PLIC_IEx)

IE 中断使能：

- 该位表示对应中断源的中断使能状态。
- 当 IE 位为 1 时，表示中断对该目标使能。
 - 当 IE 位为 0 时，表示中断对该目标屏蔽。

10.6 PLIC 权限控制寄存器 (PLIC_CTRL)

PLIC 权限控制寄存器用于控制超级用户模式对 PLIC 部分寄存器的访问权限。




图 10.4: PLIC 权限控制寄存器 (PLIC_CTRL)

S_PER——访问权限控制位：

在 S_PER 为 0 时，仅机器模式拥有访问 PLIC 所有寄存器的权限。超级用户模式没有 PLIC_CTRL, PLIC_PRIO, PLIC_IP 和 PLIC_IE 寄存器的访问权限，仅能访问超级用户模式中断阈值寄存器和超级用户模式中断响应/完成寄存器。普通用户模式没有任何 PLIC 寄存器的访问权限。

在 S_PER 为 1 时，机器模式拥有访问 PLIC 所有寄存器的权限。超级用户模式拥有除 PLIC_CTRL 以外的所有 PLIC 寄存器访问权限。普通用户模式没有任何 PLIC 寄存器的访问权限。

10.7 中断阈值寄存器 (PLIC_TH)

每一个中断模式均有一个对应的中断阈值寄存器。仅有优先级大于中断阈值的有效中断才会向核内发起中断请求。寄存器读写权限参考 PLIC_CTRL 描述。寄存器位分布和位定义如 图 10.5 所示。

	31	5	4	0
	-			PRIOTHRESHOLD
Reset	0			0

图 10.5: 中断阈值寄存器 (PLIC_TH)

PRIOTHRESHOLD——优先级阈值：
指示当前中断模式的中断阈值。阈值配置为 0，表示允许所有中断。

10.8 中断响应/完成寄存器 (PLIC_CLAIM)

每一个中断模式均有一个对应的中断响应/完成寄存器。该寄存器在 PLIC 完成仲裁时更新，更新值为 PLIC 本次仲裁结果的中断 ID。寄存器读写权限参考 PLIC_CTRL 描述。寄存器位分布和位定义如 图 10.6 所示。

	31	10	9	0
	-			CLAIM ID
Reset	0			0

图 10.6: 中断响应/完成寄存器 (PLIC_CLAIM)

CLAIM_ID——中断请求 ID：
对该寄存器的读操作：返回寄存器当前存储的 ID 值。该读操作表示对应 ID 的中断已开始处理。PLIC 开始中断响应处理参见 [中断请求与响应](#)。
对该寄存器的写操作：表示对应 ID 的中断已完成处理，该写操作不会更新中断响应响应/完成寄存器。PLIC 开始中断完成处理[中断完成](#)。

第十一章 调试

11.1 概述

调试接口是软件与处理器交互的通道。用户可以通过调试接口获取 CPU 的寄存器以及存储器内容等信息，包括其他的片上设备信息。此外，程序下载等操作也可以通过调试接口完成。

C906 采用标准 5 线 JTAG 调试接口，兼容 RISC-V debug V0.13.2 协议标准。

调试接口的主要特性如下：

- 支持同步调试和异步调试，保证在极端恶劣情况下使处理器进入调试模式；
- 支持软断点；
- 可以设置多个硬断点；
- 检查和设置 CPU 寄存器的值；
- 检查和改变内存值；
- 可进行指令单步执行或多步执行；
- 快速下载程序；
- 可在普通用户模式下进入调试模式；
- 支持 CPU 全速运行时通过调试端口直接访问内存。

C906 的调试工作是调试软件，调试代理服务程序，调试器和调试接口一起配合完成的，调试接口在整个 CPU 调试环境中的位置如 图 11.1 所示。其中，调试软件和调试代理服务程序通过网络互联，调试代理服务程序与调试器通过 USB 连接，调试器与 CPU 的调试接口以 JTAG 接口通信。

11.2 DM 寄存器

下表所示为 C906 DM 模块实现的寄存器列表，除了标准定义寄存器外，C906 还在 DMI Address 编码域上扩展实现了部分 DM 寄存器。




图 11.1: 调试接口在整个 CPU 调试环境中的位置

表 11.1: DM 寄存器映射及描述

地址	寄存器名称	描述
0x4	DATA0	抽象 DATA0
0x5	DATA1	抽象 DATA1
0x10	DMCONTROL	DM 控制寄存器
0x11	DMSTATUS	DM 状态寄存器
0x15	HAWINDOW	Hart 阵列窗口
0x16	ABSTRACTCS	抽象控制和状态寄存器
0x17	COMMAND	抽象命令寄存器
0x18	ABSTRACTAUTO	抽象命令自动执行寄存器
0x1D	NEXTDM	下一个 DM 基址寄存器
0x20-0x2F	PROGBUF0-1F	可编程 Buffer0-15
0x32	DMCS2	DM 控制和状态寄存器 2
0x38	SBCS	SBA 控制和状态寄存器
0x39	SBADDRESS0	SBA 地址 31:0
0x3C	SBDATA0	SBA 数据 31:0
0x40	HALTSUM0	HALT 总览寄存器 0
玄铁扩展寄存器		
0x1F	ITR	指令传输寄存器
0x70	CUSTOMCS	客制控制和状态寄存器
0x71	CUSTOMCMD	客制命令寄存器
0x72-0x79	CUSTOMBUF0-7	客制 Buffer0-7
0x7F	COMPID	组件 ID 寄存器

指令传输寄存器 ITR 相较于 Program Buffer，向 ITR (Instruction Transfer Register) 写入的指令会被直接送到 LSU 执行，省去取址等操作，更具鲁棒性。

扩展控制和状态寄存器 CUSTOMCS 用于描述玄铁 C906 扩展的抽象命令实现和扩展。寄存器描述如下：

表 11.2: DM CUSTOMCS 寄存器描述

位域	寄存器名称	描述
31:29	custcmderr	在使用 CUSTOMCMD 执行命令时的错误状态：0：没有错误 1：命令不支持
28:25	cusbufcnt	实现的 Buffer 的数
24:28	-	-
17	cuscmdbusy	使用 CUSTOMCMD 执行命令的状态：0：没有执行命令 1：正在执行命令
16	-	-
15:0	coredbginfo	用于表示 C906 支持的核内调试资源情况。

扩展命令寄存器 CUSTOMCMD 该寄存器用于执行扩展命令的寄存器，如果输入的命令不支持，则 CUSTOMCS.custcmderr 置为 1。

表 11.3: DM CUSTOMCMD 寄存器描述

位域	寄存器名称	描述
31:24	type	指明 CUSTOM 的命令类型，支持的有：0：向当前选中的核发起异步调试请求；1：寄存器内部移动；2：PC 采样。命令执行后，CPU 执行的最近一次跳转指令的下一条 PC 的值被拷贝到 DATA 寄存器；其他：保留。
23: 0	-	-

扩展组件 ID 寄存器 COMPID 该寄存器用于指明当前 DM 模块实现的内容和实现版本信息。

11.3 资源配置

为了方便用户选择，C906 提供了三种调试资源配置组合供用户选择：

- 最小配置 1) 1 个 Program Buffer 且实现隐式的 EBREAK；2) 1 个硬断点；
- 典型配置 1) 2 个 Program Buffer 且实现隐式的 EBREAK；2) 3 个硬断点；3) 8 个表项的 PCFIFO 用于记录过往 PC 跳转流；
- 最大配置 1) 2 个 Program Buffer 且实现隐式的 EBREAK；2) 8 个硬断点且可以组成触发链；3) 16 个表项的 PCFIFO 用于记录 PC 跳转流；4) 配置单独的调试 AXI 总线接口，用于独立访问内存空间。

除上述描述外，每一种配置组合都支持软断点，抽象命令寄存器，异步进调试，复位后进调试，指令单步等调试资源和方法。

第十二章 性能监测单元

C906 性能监测单元 (HPM) 遵从 RISC-V 标准，用于统计程序运行中的软件信息和部分硬件信息，供软件开发人员进行程序优化。

性能监测单元统计的软硬件信息分为以下几类：

- 处理器运行时钟周期数和时间；
- 指令信息统计；
- 处理器关键部件信息统计。

12.1 性能监测控制寄存器

HPM 控制寄存器主要为：机器模式计数器访问授权寄存器 (MCOUNTEREN)、超级用户模式计数器访问授权寄存器 (SCOUNTEREN)、机器模式计数禁止寄存器 (MCOUNTINHIBIT)、超级用户模式计数禁止寄存器 (SCOUNTINHIBIT)、机器模式计数器写使能授权寄存器 (MCOUNTERWEN)、机器模式性能监测控制寄存器 (MHPMCR)、超级用户模式性能监测控制寄存器 (SHPMCR) 以及触发寄存器等。

12.1.1 机器模式计数器访问授权寄存器 (MCOUNTEREN)

机器模式计数器访问授权寄存器 (MCOUNTEREN)，用于授权超级用户模式是否可以访问机器模式计数器的镜像寄存器。




图 12.1: 机器模式计数器访问授权寄存器 (MCOUNTEREN)

机器模式计数器访问授权寄存器说明如 表 12.1 所示。

表 12.1: 机器模式计数器访问授权寄存器说明

位	读写	名称	介绍
31: 18	读写	NA	保留
17: 3	读写	HPM _n	SHPMCOUNTER _n 寄存器 S-mode 访问位: 0: S-mode 访问 SHPMCOUNTER _n 将触发非法指令异常; 1: S-mode 能正常访问 SHPMCOUNTER _n 。
2	读写	IR	SINSTRET 寄存器 S-mode 访问位: 0: S-mode 访问 SINSTRET 寄存器将触发非法指令异常; 1: S-mode 能正常访问 SINSTRET 寄存器。
1	读写	TM	TIME 寄存器 S-mode 访问位: 0: S-mode 访问 TIME 寄存器将触发非法指令异常; 1: S-mode 能正常读取 TIME 寄存器。
0	读写	CY	SCYCLE 寄存器 S-mode 访问位: 0: S-mode 访问 SCYCLE 寄存器将触发非法指令异常; 1: S-mode 能正常访问 SCYCLE 寄存器。

12.1.2 超级用户模式计数器访问授权寄存器 (SCOUNTEREN)

超级用户模式计数器访问授权寄存器 (SCOUNTEREN)，用于授权用户模式是否可以访问机器模式计数器的镜像寄存器。




图 12.2: 超级用户模式计数器访问授权寄存器 (SCOUNTEREN)

超级用户模式计数器访问授权寄存器说明如 表 12.2 所示。

表 12.2: 超级用户模式计数器访问授权寄存器说明

位	读写	名称	介绍
31: 18	读写	NA	保留
17: 3	读写	HPM _{<i>n</i>}	HPMCOUNTER _{<i>n</i>} 寄存器 U-mode 访问位： 0: U-mode 访问 HPMCOUNTER _{<i>n</i>} 将触发非法指令异常； 1: U-mode 能正常访问 HPMCOUNTER _{<i>n</i>} 。
2	读写	IR	INSTRET 寄存器 U-mode 访问位： 0: U-mode 访问 INSTRET 寄存器将触发非法指令异常； 1: U-mode 能正常访问 INSTRET 寄存器。
1	读写	TM	TIME 寄存器 U-mode 访问位： 0: U-mode 访问 TIME 寄存器将触发非法指令异常； 1: U-mode 能正常访问 TIME 寄存器。
0	读写	CY	CYCLE 寄存器 U-mode 访问位： 0: U-mode 访问 CYCLE 寄存器将触发非法指令异常； 1: U-mode 能正常访问 CYCLE 寄存器。

12.1.3 机器模式计数禁止寄存器 (MCOUNTINHIBIT)

机器模式禁止计数寄存器 (MCOUNTINHIBIT)，可以禁止机器模式计数器计数。在不需要性能分析的场景下，关闭计数器，可以降低处理器功耗。




图 12.3: 机器模式计数禁止寄存器 (MCOUNTINHIBIT)

机器模式禁止计数寄存器说明如 表 12.3 所示。按照 RISC-V 标准，MTIME 是系统中实现的计时器，因此 C906 无权禁止它的计时，所以 MCOUNTINHIT[1] 按照标准未实现。

表 12.3: 机器模式计数禁止授权寄存器寄存器说明

位	读写	名称	介绍
31: 3	读写	MHPM n	MHPMCOUNTER n 寄存器禁止计数位: 0: 正常计数; 1: 禁止计数。
2	读写	MIR	MINSTRET 寄存器禁止计数位: 0: 正常计数; 1: 禁止计数。
1	-	-	-
0	读写	MCY	MCYCLE 寄存器禁止计数位: 0: 正常计数; 1: 禁止计数。

12.1.4 超级用户模式计数禁止寄存器 (SCOUNTINHIBIT)

超级用户模式计数禁止寄存器 (SCOUNTINHIBIT)，可以禁止超级用户模式下计数器计数。在不需要性能分析的场景下，关闭计数器，可以降低处理器功耗。该寄存器为 C906 扩展实现的寄存器。




图 12.4: 超级用户模式计数禁止寄存器 (SCOUNTINHIBIT)

超级用户模式计数禁止寄存器说明如 表 12.4 所示。

表 12.4: 超级用户模式计数禁止寄存器寄存器说明

位	读写	名称	介绍
31: 3	读写	SHPM n	SHPMCOUNTER n 寄存器禁止计数位: 0: 正常计数; 1: 禁止计数。
2	读写	SIR	SINSTRET 寄存器禁止计数位: 0: 正常计数; 1: 禁止计数。
1	-	-	-
0	读写	SCY	SCYCLE 寄存器禁止计数位: 0: 正常计数; 1: 禁止计数。

12.1.5 机器模式计数器写使能授权寄存器 (MCOUNTERWEN)

机器模式计数器写使能授权寄存器 (MCOUNTERWEN)，用于授权超级用户模式是否可以写机器模式镜像事件计数器。该寄存器为 C906 机器模式扩展实现寄存器。




图 12.5: 机器模式计数器扩展写使能寄存器 (MCOUNTERWEN)

当 MCOUNTERWEN.bit[n] 为 1 时，允许超级用户模式下写对应 SHPMCOUNTER_n、SINSTRET、SCYCLE，对这些寄存器的写操作会直接改写 MHPMCOUNTER_n、MINSTRET、MCYCLE；

当 MCOUNTERWEN.bit[n] 为 0 时, 不允许超级用户模式下写对应的 SHPMCOUNTER_n、SINSTRET、SCYCLE, 否则会触发非法指令异常。

12.1.6 机器模式性能监测控制寄存器 (MHPMCR)

机器模式性能监测控制寄存器 (MHPMCR) 用于设置性能监测模式以及触发使能等, 该寄存器为 C906 机器模式扩展寄存器。




图 12.6: 机器模式性能监测控制寄存器 (MHPMCR)

表 12.5: 机器模式性能监测控制寄存器说明

位	读写	名称	介绍
63	读写	TS	事件触发状态位，指示性能监测事件是否已经触发，该位不建议软件改写。 1' b0: 未处于触发状态； 1' b1: 任一性能监测事件已触发。
62	读写	SCE	超级用户模式控制使能位。 1' b0: 处理器在超级用户模式访问 SHPMCRR/触发寄存器将会导致非法指令异常； 1' b1: 处理器在超级用户模式可以正常访问访问 SHPMCRR/触发寄存器。
61:14	-	-	保留。
13	读写	PMDM	机器模式下计数控制位，该位是 MXSTATUS 寄存器中对应位的映射。 1' b0: 处理器在机器模式下可以正常计数； 1' b1: 处理器在机器模式下禁止计数。
11	读写	PMDS	超级用户模式下计数控制位，该位是 MXSTATUS 寄存器中对应位的映射。 1' b0: 处理器在超级用户模式下可以正常计数； 1' b1: 处理器在超级用户模式下禁止计数。
10	读写	PMDS	用户模式下计数控制位，该位是 MXSTATUS 寄存器中对应位的映射。 1' b0: 处理器在用户模式下可以正常计数； 1' b1: 处理器在用户模式下禁止计数。
9:2	-	-	保留。
1:0	读写	TME	触发模式使能位。 2' b00: 无触发模式，性能监测使能后即可开始计数； 2' b01: Trigger/Stop 触发模式。在该模式下当程序地址与起始触发寄存器值相等则计数开启，当程序地址与终止触发寄存器值相等则结束计数。 2' b10: Start/End 触发模式。在该模式下当程序地址处于起始触发和终止触发寄存器值范围内时事件计数器正常计数，否则不计数。 2' b11: 保留。

12.1.7 超级用户模式性能监测控制寄存器 (SHPMCRR)

超级用户模式性能监测控制寄存器 (SHPMCRR) 用于设置超级用户模式下性能监测模式以及触发使能等。该寄存器为 C906 超级用户模式扩展寄存器。

	63	62						32
	TS							-
Reset	0							0

	31					14	13	12	11	10	9	2	1	0
							PMDM	-	PMDS	PMDU	-	TME		
Reset	0						0	0	0	0	0	0		

图 12.7: 超级用户模式性能监测控制寄存器 (SHPMCR)

表 12.6: 超级用户模式性能监测控制寄存器说明

位	读写	名称	介绍
63	读写	TS	事件触发状态位，指示性能监测事件是否已经触发，该位不建议软件改写。 1' b0: 未处于触发状态； 1' b1: 任一性能监测事件已触发。
61:14	-	-	保留。
13	只读	PMDM	机器模式下计数控制位，该位是 SXSTATUS 寄存器中对应位的映射。 1' b0: 处理器在机器模式下可以正常计数； 1' b1: 处理器在机器模式下禁止计数。
11	读写	PMDS	超级用户模式下计数控制位，该位是 SXSTATUS 寄存器中对应位的映射。 1' b0: 处理器在超级用户模式下可以正常计数； 1' b1: 处理器在超级用户模式下禁止计数。
10	读写	PMDS	用户模式下计数控制位，该位是 SXSTATUS 寄存器中对应位的映射。 1' b0: 处理器在用户模式下可以正常计数； 1' b1: 处理器在用户模式下禁止计数。
9:2	-	-	保留。
1:0	读写	TME	触发模式使能位。 2' b00: 无触发模式，性能监测使能后即可开始计数； 2' b01: Trigger/Stop 触发模式。在该模式下当程序地址与起始触发寄存器值相等则计数开启，当程序地址与终止触发寄存器值相等则结束计数。 2' b10: Start/End 触发模式。在该模式下当程序地址处于起始触发和终止触发寄存器值范围内时事件计数器正常计数，否则不计数。 2' b11: 保留。

12.1.8 触发寄存器 (HPMSP)

触发寄存器用于设置事件触发的起始地址和终止地址。为了方便超级用户模式下对触发寄存器的设置，每个起始和终止触发寄存器均扩展两个寄存器索引。这些寄存器均为 C906 扩展寄存器，如下所示：

表 12.7: 触发寄存器列表

名称	索引	读写	名称	介绍
MHPMSP	0x7F1	MRW	机器模式起始触发寄存器	设置起始触发程序地址
MHPMEP	0x7F2	MRW	机器模式起始触发寄存器	设置结束触发程序地址
SHPMSP	0x5CA	SRW	超级用户模式起始触发寄存器	设置起始触发程序地址
SHPMEP	0x5CB	SRW	超级用户模式起始触发寄存器	设置结束触发程序地址

起始/结束触发程序地址用于框定事件触发的起止范围。当 CPU 在机器模式下设置该组寄存器时，起始和结束触发程序地址为物理地址，当 CPU 在超级用户模式下设置该组寄存器时，起始和结束触发程序地址为虚拟地址。MHPMSP 和 SHPMSP 硬件实体为同一个寄存器，MHPMEP 和 SHPMEP 硬件实体为同一个寄存器，CPU 在机器模式下配置 MHPMSP/MHPMEP 和在超级用户模式下配置 SHPMSP/SHPMEP 会有覆盖的效果。

12.2 性能监测事件选择寄存器

性能监测事件选择器 (MHPMEVENT3-17), 用于选择计数事件并和事件计数器寄存器一一对应。在性能监测事件选择器 HPMEVENTn 写入事件索引 m 并配置相关控制寄存器后，可通过读取 HPMCOUNTERn 寄存器获取对应计数值。




图 12.8: 机器模式性能监测事件选择寄存器 (MHPMEVENT)

机器模式性能监测事件选择寄存器说明如 表 12.8 所示。

表 12.8: 机器模式性能监测事件选择寄存器说明

位	读写	名称	介绍
63:0	读写	事件索引号	性能监测事件索引： 0：没有事件； 0x1~0x2A：硬件实现的性能监测事件，具体见 表 12.9 ；

表 12.9 为事件索引以及事件说明。

表 12.9: 计数器事件对应列表

索引	事件	备注
0x1	L1 ICache Access Counter	
0x2	L1 ICache Miss Counter	
0x3	I-uTLB Miss Counter	
0x4	D-uTLB Miss Counter	
0x5	jTLB Miss Counter	
0x6	Conditional Branch Mispredict Counter	
0x7	Conditional Branch Instruction Counter	
0x8-0xA	暂未定义实现	
0xB	Store Instruction Counter	
0xC	L1 DCache Read Access Counter	
0xD	L1 DCache Read Miss Counter	
0xE	L1 DCache Write Access Counter	
0xF	L1 DCache Write Miss Counter	
0x10-0x1C	暂未定义实现	
0x1D	ALU Instruction Counter	
0x1E	LOAD & Store Instruction Counter	
0x1F	Vector Instruction Counter	
0x20	CSR Access Instruction Counter	
0x21	Sync Instruction Counter	AMO/LR/SC 指令
0x22	Load & Store Unaligned Access Instruction Counter	
0x23	Interrupt Number Counter	响应过的中断次数
0x24	Interrupt Off Cycle Counter	当 CPU 处于 M 态且 MIE 为 0, PLIC 终裁出中断未响应时间, 当 CPU 处于 S 态且 Delegation 以及 SIE 为 0, PLIC 终裁出中断未响应时间。
0x25	Environment Call Instruction Counter	
0x26	Long Jump Instruction Counter	跳转距离超过 8MB 指令数
0x27	Frontend Stalled Cycle Counter	取指单元 Stall 周期数
0x28	Backtend Stalled Cycle Counter	译码及后级流水线单元 Stall 周期数
0x29	Sync Stalled Cycle Counter	FENCE/FENCE.i/SYNC /SFENCE 等
0x2A	Float Point Instruction Counter	仅包括浮点运算类指令

12.3 事件计数器

事件计数器有三组，分别为：机器模式事件计数器、用户模式事件计数器和 C906 扩展的超级用户模式事件计数器。具体如 表 12.10 所示。

表 12.10: 机器模式事件计数器列表

名称	索引	读写	初始值	介绍
MCYCLE	0xB00	MRW	0x0	cycle counter
MINSTRET	0xB02	MRW	0x0	instructions-retired counter
MHPMCOUNTER3	0xB03	MRW	0x0	performance-monitoring counter3
MHPMCOUNTER4	0xB04	MRW	0x0	performance-monitoring counter4
...
MHPMCOUNTER31	0xB1F	MRW	0x0	performance-monitoring counter31

用户模式事件计数器列表如 表 12.11 所示。

表 12.11: 用户模式事件计数器列表

名称	索引	读写	初始值	介绍
CYCLE	0xC00	URO	0x0	cycle counter
TIME	0xC01	URO	0x0	timer
INSTRET	0xC02	URO	0x0	instructions-retired counter
HPMCOUNTER3	0xC03	URO	0x0	performance-monitoring counter3
HPMCOUNTER4	0xC04	URO	0x0	performance-monitoring counter4
...
HPMCOUNTER31	0xC1F	URO	0x0	performance-monitoring counter31

超级用户模式事件计数器列表如 表 12.12 所示。

表 12.12: 超级用户模式事件计数器列表

名称	索引	读写	初始值	介绍
SCYCLE	0x5E0	SRW	0x0	cycle counter
SINSTRET	0x5E2	SRW	0x0	instructions-retired counter
SHPMCOUNTER3	0x5E3	SRW	0x0	performance-monitoring counter3
SHPMCOUNTER4	0x5E4	SRW	0x0	performance-monitoring counter4
...
SHPMCOUNTER31	0x5FF	SRW	0x0	performance-monitoring counter31

其中，用户模式的 CYCLE、INSTRET 和 HPMCOUNTER_n 是对应机器模式事件计数器的只读映射，TIMER 计数器是 MTIME 寄存器的只读映射；超级用户模式的 SCYCLE、SINSTRET 和 SHPMCOUNTER_n 是对应机器模式事件计数器的映射。

12.4 性能检测单元事件溢出中断

C906 扩展实现了性能监测单元机器模式事件计数器上溢出标注寄存器 (MCOUNTEROF) 和机器模式事件计数器溢出中断使能寄存器 (MCOUNTERINTEN)。该寄存器机器模式可读写，非机器模式访问将触发非法指令异常。




图 12.9: 性能监测单元机器模式事件计数器溢出标注寄存器




图 12.10: 性能监测单元机器模式事件计数器溢出中断始能寄存器

机器模式事件上溢寄存器 (MCOUNTEROF) 中各个比特与事件计数器一一对应，分别用于表示各事件计数是否发生了上溢出；机器模式事件中断使能寄存器 (MCOUNTERINTEN) 中各个比特与事件计数器一一对应，分别用于控制对应事件计数器发生上溢出情况下是否会发起中断请求。

由性能监测单元发起的溢出中断统一中断向量号为 17。中断模式为超级用户模式中断，可以被 Delegate 到超级用户模式响应，详见[异常处理](#)。

第十三章 程序示例

本附录主要介绍多种程序示例，包含：MMU 设置示例、PMP 设置示例、高速缓存设置示例、PLIC 设置示例、HPM 设置示例和 CPU 下电软件流程等。

13.1 MMU 设置示例

```
/******  
  
* Function: An example of set C906 MMU.  
* Memory space: Virtual address <-> physical address.  
*  
* Pagesize 4K: vpn: {vpn2,vpn1,vpn0} <-> ppn: {ppn2,ppn1,ppn0}  
* Pagesize 2M: vpn: {vpn2,vpn1}<-> ppn:{ppn2,ppn1}  
* Pagesize 1G: vpn: {vpn2} <-> ppn: {ppn2}  
*  
*****/  
  
/*C906 will invalid all MMU TLB Entry automatically when reset*/  
/*you can use sfence.vma to invalid all MMU TLB Entry if necessarily*/  
sfence.vma x0, x0  
  
/* Pagesize 4K: vpn: {vpn2, vpn1, vpn0} <-> ppn: {ppn2, ppn1, ppn0}*/  
/*first-level page addr base: PPN (defined in satp)*/  
/*second-level page addr base: BASE2 (self define)*/  
/*third-level page addr base: BASE3 (self define)*/  
/*1. get first-level page addr base: PPN and vpn*/  
/* get PPN*/  
csrr x3, satp  
li x4, 0xffffffff  
and x3, x3, x4
```

(下页继续)

(续上页)

```

/*2. cfig first-level page*/
/*first-level page addr: {PPN, vpn2, 3' b0}, first-level page pte:{ 44' b BASE2, 10' b1}
→ */
/*get first-level page addr*/
slli x3, x3, 12
/*get vpn2*/
li x4, VPN
li x5, 0x7fc0000
and x4, x4, x5
srli x4, x4, 15
and x5, x3, x4
/*store pte at first-level page addr*/
li x6, {44' b BASE2, 10' b1}
sd x6, 0(x5)

/*3. cfig second-level page*/
/*second-level page addr: {BASE2, vpn1, 3' b0}, second-level page pte:{ 44' b BASE3, 10'
b1} \*/
/*get second-level page addr*/
/\* VPN1*/
li x4, VPN
li x5, 0x3fe00
and x4, x4, x5
srli x4, x4, 9
/*BASE2*/
li x5, BASE2
srli x5, x5, 12
and x5, x5, x4
/*store pte at second-level page addr*/
li x6, {44' b BASE3, 10' b1}
sd x6, 0(x5)

/*4. cfig third-level page*/
/*third-level page addr: {BASE3, vpn0, 3' b0}, third-level page pte:{
theadflag, ppn2, ppn1, ppn0, 9' b flags, 1' b1} */
/*get second-level page addr*/
/* VPN0*/
li x4, VPN
li x5, 0x1ff
and x4, x4, x5
srli x4, x4, 3

```

(下页继续)

(续上页)

```

/*BASE3*/
li x5, BASE3
srli x5, x5, 12
and x5, x5, x4
/*store pte at second-level page addr*/
li x6, {theadflag, ppn2, ppn1, ppn0, 9' b flags, 1' b1}
sd x6, 0(x5)

/* Pagesize 2M: vpn: {vpn2, vpn1} <-> ppn: {ppn2, ppn1}*/
/*first-level page addr base: PPN (defined in satp)*/
/*second-level page addr base: BASE2 (self define)*/

/*1. get first-level page addr base: PPN and vpn*/
/* get PPN*/
csrr x3, satp
li x4, 0xffffffff
and x3, x3, x4

/*2. cfig first-level page*/
/*first-level page addr: {PPN, vpn2, 3' b0}, first-level page pte:{ 44' b
BASE2, 10' b1}*/
/*get first-level page addr*/
slli x3, x3, 12
/*get vpn2*/
li x4, VPN
li x5, 0x7fc0000
and x4, x4, x5
srli x4, x4, 15
and x5, x3, x4
/*store pte at first-level page addr*/
li x6, {44' b BASE2, 10' b1}
sd x6, 0(x5)

/*3. cfig second-level page*/
/*second-level page addr: {BASE2, vpn1, 3' b0}, second-level page pte:{
theadflag, ppn2, ppn1, 9' b0, 9' b flags, 1' b1} */
/*get second-level page addr*/
/* VPN1*/
li x4, VPN

```

(下页继续)

(续上页)

```

li x5, 0x3fe00
and x4, x4, x5
srli x4, x4, 9
/*BASE2*/
li x5, BASE2
srli x5, x5, 12
and x5, x5, x4
/*store pte at second-level page addr*/
li x6, { theadflag, ppn2, ppn1, 9' b0, 9' b flags, 1' b1}
sd x6, 0(x5)

/* Pagesize 1G: vpn: {vpn2} <-> ppn: {ppn2}*/
/*first-level page addr base: PPN (defined in satp)*/
/*1. get first-level page addr base: PPN and vpn*/
/* get PPN*/
csrr x3, satp
li x4, 0xfffffffffff
and x3, x3, x4

/*2. cfig first-level page*/
/*first-level page addr: {PPN, vpn2, 3' b0}, first-level page pte:{
theadflag, ppn2, 9' b0, 9' b0, 9' b flags, 1' b1}*/
/*get first-level page addr*/
slli x3, x3, 12
/*get vpn2*/
li x4, VPN
li x5, 0x7fc0000
and x4, x4, x5
srli x4, x4, 15
and x5, x3, x4
/*store pte at first-level page addr*/
li x6, { theadflag, ppn2, 9' b0, 9' b0, 9' b flags, 1' b1}
sd x6, 0(x5)

```

13.2 PMP 设置示例

```

/*****
* Function: An example of set C906 PMP.

```

(下页继续)

(续上页)

```

* 0x0 ~ 0xf0000000, TOR 模式, RWX
* 0xf0000000 ~ 0xf8000000, NAPOT 模式, RW
* 0xffff73000 ~ 0xffff74000, NAPOT 模式, RW
* 0xffffc0000 ~ 0xffffc2000, NAPOT 模式, RW
* 以上 4 片区域配置了不同的执行权限。另外, 为了防止 CPU 在不同模式下投机执行到不支持的地址区域, 尤其是在默认拥有全部执行权限的机器模式下, 需要对 PMP 进行相关配置。具体来说, 就是配置完需要执行权限的地址区域后, 将剩余地址区域配置成无任何权限, 如下例所示。
*****/

# pmpaddr0, 0x0 ~ 0xf0000000, TOR 模式, 读写可执行权限
li x3, (0xf0000000 >> 2)
csrw pmpaddr0, x3
# pmpaddr1, 0xf0000000 ~ 0xf8000000, NAPOT 模式, 读写权限
li x3, ( 0xf0000000 >> 2 | (0xf8000000-1) >> 3))
csrw pmpaddr1, x3
# pmpaddr2, 0xffff73000 ~ 0xffff74000, NAPOT 模式, 读写权限
li x3, ( 0xffff73000 >> 2 | (0x1000-1) >> 3))
csrw pmpaddr2, x3
# pmpaddr3, 0xffffc0000 ~ 0xffffc2000, NAPOT 模式, 读写权限
li x3, ( 0xffffc0000 >> 2 | (0x2000-1) >> 3))
csrw pmpaddr3, x3
# pmpaddr4, 0xf0000000 ~ 0x100000000, NAPOT 模式, 无任何权限
li x3, ( 0xf0000000 >> 2 | (0x100000000-1) >> 3))
csrw pmpaddr4, x3
# pmpaddr5, 0x100000000 ~ 0xffffffff, TOR 模式, 无任何权限
li x3, (0xffffffff >> 2)
csrw pmpaddr5, x3
# PMPCFG0, 配置各表项执行权限/模式/lock 位,
lock 为 1 时, 该表项在机器模式下才有效
li x3, 0x88989b9b9b8f
csrw pmpcfg0, x3
# pmpaddr5, 0x100000000 ~ 0xffffffff, TOR 模式, 0x100000000 <= addr <
0xffffffff 时都会命中 pmpaddr5, 但是 0xffffffff000 ~
0xffffffff 地址区间无法命中 pmpaddr5 (C906 中 PMP 的最小粒度为 4K), 如果需要屏蔽 1T 空间的
最后一个 4K 空间, 需要再配置一个 NAPOT 模式的表项。

```

13.3 高速缓存设置示例

13.3.1 高速缓存的开启示例

```

/*C906 will invalid all I-cache automatically when reset*/
/*you can invalid I-cache by yourself if necessarily*/
/*invalid I-cache*/
li x3, 0x33
csrc mcor, x3
li x3, 0x11
csrs mcor, x3
// it can also use icache instruciton to replace the invalid sequence if theadisae is
↳enabled.
//icache.iall
//sync.is
/*enable I-cache*/
li x3, 0x1
csrs mhcr, x3
/*C906 will invalid all D-cache automatically when reset*/
/*you can invalid D-cache by yourself if necessarily*/
/*invalid D-cache*/
li x3, 0x33
csrc mcor, x3
li x3, 0x12
csrs mcor, x3
// it can also use dcache instruciton to replace the invalid sequence if theadisae is
↳enabled.
// dcache.iall
// sync.is
/*enable D-cache*/
li x3, 0x2
csrs mhcr, x3
/*C906 will invalid all D-cache automatically when reset*/
/*you can invalid D-cache by yourself if necessarily*/

```

13.3.2 指令高速缓存与数据高速缓存的同步示例

CPU0

```

sd x3,0(x4) // a new instruction defined in x3
           // is stored to program memory address defined in x4.
dcache.cval1 r0 // clean the new instrcution.

```

(下页继续)

(续上页)

```

sync.s          // ensure completion of clean operation.
icache.iva r0    // invalid icache according to shareable configuraiton.
sync.s/fence.i   // ensure completion in all CPUs.
sd x5,0(x6)      // set flag to signal operation completion.
sync.is
jr x4 // jmp to new code

```

13.3.3 TLB 与数据高速缓存的同步示例

CPU0

```

sd x4,0(x3) // update a new translation table entry
sync.is/fence.i // ensure completion of update operation.
sfence.vma x5,x0 // invalid the TLB by va
sync.is/fence.i // ensure completion of TLB invalidation and
                // synchronises context

```

13.4 PLIC 设置示例

```

//Init id 1 machine mode int for hart 0
/*1.set hart threshold if needed*/
li x3, (plic_base_addr + 0x200000) // h0 mthreshold addr
li x4, 0xa //threshold value
sw x4,0x0(x3) // set hart0 threshold as 0xa

/*2.set priority for int id 1*/
li x3, (plic_base_addr + 0x0) // int id 1 prio addr
li x4, 0x1f // prio value
sw x4,0x4(x3) // init id1 priority as 0x1f

/*3.enable m-mode int id1 to hart*/
li x3, (plic_base_addr + 0x2000) // h0 mie0 addr
li x4, 0x2
sw x4,0x0(x3) // enable int id1 to hart0

/*4.set ip or wait external int*/
/*following code set ip*/
li x3, (plic_base_addr + 0x1000) // h0 mthreshold addr

```

(下页继续)

(续上页)

```
li x4, 0x2 // id 1 pending
sw x4, 0x0(x3) // set int id1 pending

/*5.core enters interrupt handler, read PLIC_CLAIM and get ID*/

/*6.core takes interrupt*/

/*7.core needs to clear external interrupt source if LEVEL(not PULSE)
configured, then core writes ID to PLIC_CLAIM and exits interrupt*/
```

13.5 HPM 设置示例

```
/*1.inhibit counters counting*/
li x3, 0xffffffff
csrw mcountinhibit, x3

/*2.C906 will initial all HPM counters when reset*/
/*you can initial HPM counters manually if necessarily*/
csrw mcycle, x0
csrw minstret, x0
csrw mhpmpcounter3, x0
.....
csrw mhpmpcounter31, x0

/*3.configure mhpmevent*/
li x3, 0x1
csrw mhpmevent3, x3 // mhpmpcounter3 count event: L1 ICache Access Counter
li x3, 0x2
csrw mhpmevent4, x3 // mhpmpcounter4 count event: L1 ICache Miss Counter
.....

/*4. configure mcounteren and scounteren*/
li x3, 0xffffffff
csrw mcounteren, x3 // enable super mode to read hpmcounter
li x3, 0xffffffff
csrw scounteren, x3 // enable user mode to read hpmcounter
```

(下页继续)

(续上页)

```
/*5. enable counters to count when you want*/  
csrw mcountinhibit, x0
```

13.6 CPU 下电软件流程设置示例

```
/*1.clear MIE(or SIE)*/  
/*ensure you are in M/S mode and the external debug request is forbidden*/  
li x3, 0x20aaa  
csrs mie, x3  
  
/*2.clear mie in MSTATUS(or sie in STATUS)*/  
li x3, 0x8  
csrci mstatus, x3  
  
/*3.close data prefetch*/  
li x3, 0x4  
csrci mhint, x3  
  
/*4. clear DCACHE and close it*/  
dcache.call  
  
li x3, 0x2  
csrci mhcr, x3  
  
/*5. execute wfi*/  
wfi
```

第十四章 附录 A 标准指令术语

C906 实现了 RV64IMAFDC 指令集包，以下各章节按照不同指令集对每条指令做具体描述。

14.1 附录 A-1 I 指令术语

以下是对 C906 实现的 RISC-V I 指令集的具体描述，指令按英文字母顺序排列。

本节指令位宽默认为 32 位，但是系统在特定情况下会将某些指令汇编成 16 位的压缩指令，关于压缩指令具体描述请见附录 A-6 C 指令术语。

14.1.1 ADD——有符号加法指令

语法：

add rd, rs1, rs2

操作：

$rd \leftarrow rs1 + rs2$


执行权限：

M mode/S mode/U mode

异常：

无

指令格式：



14.1.2 ADDI——有符号立即数加法指令

语法：

addi rd, rs1, imm12

操作:

$rd \leftarrow rs1 + sign_extend(imm12)$

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1	000	rd	0010011		

14.1.3 ADDIW——低 32 位有符号立即数加法指令

语法:

`addiw rd, rs1, imm12`

操作:

$tmp[31:0] \leftarrow rs1[31:0] + sign_extend(imm12)[31:0]$

$rd \leftarrow sign_extend(tmp[31:0])$

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1	000	rd	0011011		

14.1.4 ADDW——低 32 位有符号加法指令

语法:

`addw rd, rs1, rs2`

操作:

$tmp[31:0] \leftarrow rs1[31:0] + rs2[31:0]$

$rd \leftarrow sign_extend(tmp[31:0])$

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000000				rs2		rs1		000	rd		0111011

14.1.5 AND——按位与指令

语法:

and rd, rs1, rs2

操作:

rd ← rs1 & rs2

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000000				rs2		rs1		111	rd		0110011

14.1.6 ANDI——立即数按位与指令

语法:

andi rd, rs1, imm12

操作:

rd ← rs1 & sign_extend(imm12)


执行权限:

M mode/S mode/U mode

异常:

无

指令格式:



14.1.7 AUIPC——PC 高位立即数加法指令

语法：

```
auipc rd, imm20
```

操作：

```
rd ← current pc + sign_extend(imm20<<12)
```


执行权限：

```
M mode/S mode/U mode
```

异常：

```
无
```

指令格式：



14.1.8 BEQ——相等分支指令

语法：

```
beq rs1, rs2, label
```

操作：

```
if (rs1 == rs2)
    next pc = current pc + sign_extend(imm12<<1)
else
    next pc = current pc + 4
```

执行权限：

```
M mode/S mode/U mode
```


异常：

```
无
```

说明：

```
汇编器根据 label 算出 imm12
指令跳转范围为±4KB 地址空间
```

指令格式:



14.1.9 BGE——有符号大于等于分支指令

语法:

bge rs1, rs2, label

操作:

if (rs1 >= rs2)
 next pc = current pc + sign_extend(imm12 <<1)
else
 next pc = current pc + 4

执行权限:

M mode/S mode/U mode


异常:

无

说明:

汇编器根据 label 算出 imm12
指令跳转范围为±4KB 地址空间

指令格式:



14.1.10 BGEU——无符号大于等于分支指令

语法:

bgeu rs1, rs2, label

操作:

```
if (rs1 >= rs2)
    next pc = current pc + sign_extend(imm12<<1)
else
    next pc = current pc + 4
```

执行权限:

M mode/S mode/U mode


异常:

无

说明:

汇编器根据 label 算出 imm12
指令跳转范围为±4KB 地址空间

指令格式:



14.1.11 BLT——有符号小于分支指令

语法:

blt rs1, rs2, label

操作:

```
if (rs1 < rs2)
    next pc = current pc + sign_extend(imm12<<1)
else
    next pc = current pc + 4
```

执行权限:

M mode/S mode/U mode


异常:

无

说明:

汇编器根据 label 算出 imm12
指令跳转范围为±4KB 地址空间

指令格式:



14.1.12 BLTU——无符号小于分支指令

语法:

bltu rs1, rs2, label

操作:

if (rs1 < rs2)
 next pc = current pc + sign_extend(imm12<<1)
else
 next pc = current pc + 4

执行权限:

M mode/S mode/U mode


异常:

无

说明:

汇编器根据 label 算出 imm12
指令跳转范围为±4KB 地址空间

指令格式:



14.1.13 BNE——不等分支指令

语法:

bne rs1, rs2, label

操作:

if (rs1 != rs2)
 next pc = current pc + sign_extend(imm12<<1)
else
 next pc = current pc + 4

执行权限:

M mode/S mode/U mode


异常:

无

说明:

汇编器根据 label 算出 imm12
指令跳转范围为±4KB 地址空间

指令格式:



14.1.14 CSRRC——控制寄存器清零传送指令

语法:

csrrc rd, csr, rs1

操作:

rd ← csr
csr ← csr & (~rs1)

执行权限:

M mode/S mode/U mode

异常:


非法指令异常

说明:

各权限下允许访问的控制寄存器不同，具体请参考控制寄存器章节。

当 $rs1=x0$ 时，该指令不产生写操作，不会产生写行为引发的异常。

指令格式：



14.1.15 CSRRCI——控制寄存器立即数清零传送指令

语法：

csrrci rd, csr, imm5

操作：

$rd \leftarrow csr$
 $csr \leftarrow csr \& \sim zero_extend(imm5)$

执行权限：

M mode/S mode/U mode


异常：

非法指令异常

说明：

各权限下允许访问的控制寄存器不同，具体请参考控制寄存器章节。

指令格式：



14.1.16 CSRRS——控制寄存器置位传送指令

语法：

csrrs rd, csr, rs1

操作：

$rd \leftarrow csr$
 $csr \leftarrow csr \mid rs1$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

说明：

各权限下允许访问的控制寄存器不同，具体请参考控制寄存器章节。

当 $rs1=x0$ 时，该指令不产生写操作，不会产生写行为引发的异常。

指令格式：

31	20	19	15	14	12	11	7	6	0	
csr			rs1		010		rd		1110011	

14.1.17 CSRRSI——控制寄存器立即数置位传送指令

语法：

`csrrsi rd, csr, imm5`

操作：

$rd \leftarrow csr$

$csr \leftarrow csr \mid \text{zero_extend}(imm5)$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

说明：

各权限下允许访问的控制寄存器不同，具体请参考控制寄存器章节。

指令格式：

31	20	19	15	14	12	11	7	6	0	
csr			imm5		110		rd		1110011	

14.1.18 CSRRW——控制寄存器读写传送指令

语法：

`csrrw rd, csr, rs1`

操作：

$rd \leftarrow csr$

$csr \leftarrow rs1$

执行权限：

M mode/S mode/U mode

异常:

非法指令异常

说明:

各权限下允许访问的控制寄存器不同，具体请参考控制寄存器章节。

指令格式:

31	20	19	15	14	12	11	7	6	0
csr				rs1		001	rd		1110011

14.1.19 CSRRWI——控制寄存器立即数读写传送指令

语法:

csrrwi rd, csr, imm5

操作:

rd ← csr

csr[4:0] ← imm5

csr[63:5] ← csr[63:5]

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

说明:

各权限下允许访问的控制寄存器不同，具体请参考控制寄存器章节。

指令格式:

31	20	19	15	14	12	11	7	6	0
csr				imm5		101	rd		1110011

14.1.20 EBREAK——断点指令

语法:

ebreak

操作:

产生断点异常或者进入调试模式

执行权限:

M mode/S mode/U mode

异常:

断点异常

指令格式:

31	20	19	15	14	12	11	7	6	0		
000000000001				00000		000		00000		1110011	

14.1.21 ECALL——环境异常指令

语法:

ecall

操作:

产生环境异常

执行权限:

M mode/S mode/U mode

异常:

用户模式环境调用异常、超级用户模式环境调用异常、机器模式环境调用异常

指令格式:

31	20	19	15	14	12	11	7	6	0		
000000000000				00000		000		00000		1110011	

14.1.22 FENCE——存储同步指令

语法:

fence iorw, iorw

操作:

保证该指令前序所有读写存储器或外设指令比该指令后序所有读写存储器或外设指令更早被观察到。

执行权限:

M mode/S mode/U mode

异常:

无

说明:

pi=1, so=1, 指令语法为 fence i,o, 以此类推

指令格式:

31	28	27	26	25	24	23	22	21	20	19	15	14	12	11	7	6	0
0000	pi	po	pr	pw	si	so	sr	sw	00000		000		00000				0001111

14.1.23 FENCE.I——指令流同步指令

语法:

fence.i

操作:

清空 icache, 保证该指令前序所有数据访存结果能够被指令后的取指操作访问到。

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	28	27	24	23	20	19	15	14	12	11	7	6	0
0000		0000		0000		00000		001		00000			0001111

14.1.24 JAL——直接跳转子程序指令

语法:

jal rd, label

操作:

next pc ← current pc + sign_extend(imm20<<1)

rd ← current pc + 4

执行权限:

M mode/S mode/U mode


异常:

无

说明:

汇编器根据 label 算出 imm20
指令跳转范围为±1MB 地址空间

指令格式：



14.1.25 JALR——寄存器跳转子程序指令

语法：

jalr rd, rs1, imm12

操作：

next pc ← (rs1 + sign_extend(imm12)) & 64’ hfffffffffffffe
rd ← current pc + 4

执行权限：

M mode/S mode/U mode


异常：

无

说明：

机器模式或者 MMU 关闭时，指令跳转范围为全部 1TB 地址空间
非机器模式且 MMU 打开时，指令跳转范围为全部 512GB 地址空间

指令格式：



14.1.26 LB——有符号扩展字节加载指令

语法：

lb rd, imm12(rs1)

操作：

address←rs1+sign_extend(imm12)
rd ← sign_extend(mem[address])

执行权限：

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

指令格式:

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1		000	rd		0000011

14.1.27 LBU——无符号扩展字节加载指令

语法:

lbu rd, imm12(rs1)

操作:

address←rs1+sign_extend(imm12)
rd ← zero_extend(mem[address])

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

指令格式:

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1		100	rd		0000011

14.1.28 LD——双字加载指令

语法:

ld rd, imm12(rs1)

操作:

address←rs1+sign_extend(imm12)
rd ← mem[(address+7):address]

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

指令格式：

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1	011	rd		0000011	

14.1.29 LH——有符号扩展半字加载指令

语法：

lh rd, imm12(rs1)

操作：

address←rs1+sign_extend(imm12)
rd ← sign_extend(mem[(address+1):address])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

指令格式：

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1	001	rd		0000011	

14.1.30 LHU——无符号扩展半字加载指令

语法：

lhu rd, imm12(rs1)

操作：

address←rs1+sign_extend(imm12)
rd ← zero_extend(mem[(address+1):address])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

指令格式：

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1	101	rd		0000011	

14.1.31 LUI——高位立即数装载指令


语法：
lui rd, imm20

操作：
 $rd \leftarrow \text{sign_extend}(\text{imm20} \ll 12)$

执行权限：
M mode/S mode/U mode

异常：
无

指令格式：



14.1.32 LW——有符号扩展字加载指令


语法：
lw rd, imm12(rs1)

操作：
 $\text{address} \leftarrow \text{rs1} + \text{sign_extend}(\text{imm12})$
 $rd \leftarrow \text{sign_extend}(\text{mem}[(\text{address} + 3) : \text{address}])$

执行权限：
M mode/S mode/U mode

异常：
加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

指令格式：



14.1.33 LWU——无符号扩展字加载指令

语法：
lwu rd, imm12(rs1)

操作:

```
address←rs1+sign_extend(imm12)

rd ← zero_extend(mem[(address+3):address])
```

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

指令格式:

31	20	19	15	14	12	11	7	6	0		
imm12[11:0]				rs1		110		rd		0000011	

14.1.34 MRET——机器模式异常返回指令

语法:

```
mret
```

操作:

```
next pc← mepc

mstatus.mie ←mstatus.mpie

mstatus.mpie ←1
```

执行权限:

M mode

异常:

非法指令异常

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0		
0011000				00010		00000		000		00000		1110011	

14.1.35 OR——按位或指令

语法:

```
or rd, rs1, rs2
```

操作:

```
rd ← rs1 | rs2
```

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000000		rs2		rs1		110		rd		0110011	

14.1.36 ORI——立即数按位或指令

语法:

ori rd, rs1, imm12

操作:

rd ← rs1 | sign_extend(imm12)

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	20	19	15	14	12	11	7	6	0	
imm12[11:0]			rs1		110		rd		0010011	

14.1.37 SB——字节存储指令

语法:

sb rs2, imm12(rs1)

操作:

address←rs1+sign_extend(imm12)

mem[:address] ← rs2[7:0]

执行权限:

M mode/S mode/U mode

异常:

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
imm12[11:5]				rs2		rs1		000	imm12[4:0]		0100011

14.1.38 SD——双字存储指令

语法:

```
sd rs2, imm12(rs1)
```

操作:

```
address←rs1+sign_extend(imm12)
mem[(address+7):address] ← rs2
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常
```

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
imm12[11:5]				rs2		rs1		011	imm12[4:0]		0100011

14.1.39 SFENCE.VMA——虚拟内存同步指令

语法:

```
sfence.vma rs1,rs2
```

操作:

```
用于虚拟内存的无效和同步操作
```

执行权限:

```
M mode/S mode
```

异常:

```
非法指令异常
```

说明:

```
mstatus.tvm=1, 在超级用户模式下执行该指令引起非法指令异常。
rs1: 虚拟地址, rs2: asid
• rs1=x0, rs2=x0 时, 无效 TLB 中所有的表项。
```

- rs1!=x0, rs2=x0 时, 无效 TLB 中所有命中 rs1 虚拟地址的表项。
- rs1=x0, rs2!=x0 时, 无效 TB 中所有命中 rs2 进程号的表项。
- rs1!=x0, rs2!=x0 时, 无效 TLB 中所有命中 rs1 虚拟地址和 rs2 进程号的表项。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0001001				rs2		rs1		000	00000		1110011

14.1.40 SH——半字存储指令

语法:

```
sh rs2, imm12(rs1)
```

操作:

```
address←rs1+sign_extend(imm12)
mem[(address+1):address] ← rs2[15:0]
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常
```

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
imm12[11:5]				rs2		rs1		001	imm12[4:0]		0100011

14.1.41 SLL——逻辑左移指令

语法:

```
sll rd, rs1, rs2
```

操作:

$rd \leftarrow rs1 \ll rs2[5:0]$

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000000				rs2				rs1			
								001			
								rd			
								0110011			

14.1.42 SLLI——立即数逻辑左移指令

语法:

slli rd, rs1, shamt6

操作:

$rd \leftarrow rs1 \ll shamt6$

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	26	25	20	19	15	14	12	11	7	6	0
000000				shamt6				rs1			
								001			
								rd			
								0010011			

14.1.43 SLLIW——低 32 位立即数逻辑左移指令

语法:

slliw rd, rs1, shamt5

操作:

$tmp[31:0] \leftarrow (rs1[31:0] \ll shamt5)[31:0]$

$rd \leftarrow sign_extend(tmp[31:0])$

执行权限:

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000		shamt5		rs1		001		rd		0011011	

14.1.44 SLLW——低 32 位逻辑左移指令

语法：

sllw rd, rs1, rs2

操作：

$tmp[31:0] \leftarrow (rs1[31:0] \ll rs2[4:0])[31:0]$

$rd \leftarrow sign_extend(tmp[31:0])$

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000		rs2		rs1		001		rd		0111011	

14.1.45 SLT——有符号比较小于置位指令

语法：

slt rd, rs1, rs2

操作：

if ($rs1 < rs2$)

rd ← 1

else

rd ← 0

执行权限：

M mode/S mode/U mode

异常：

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000000				rs2	rs1		010	rd		0110011	

14.1.46 SLTI——有符号立即数比较小于置位指令

语法:

slti rd, rs1, imm12

操作:

if (rs1 <sign_extend(imm12))

rd←1

else

rd←0

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1	010	rd		0010011	

14.1.47 SLTIU——无符号立即数比较小于置位指令

语法:

sltiu rd, rs1, imm12

操作:

if (rs1 <zero_extend(imm12))

rd←1

else

rd←0

执行权限:

M mode/S mode/U mode

异常：

无

指令格式：

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1		011	rd		0010011

14.1.48 SLTU——无符号比较小于置位指令

语法：

sltu rd, rs1, rs2

操作：

if (rs1 < rs2)

rd←1

else

rd←0

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000				rs2		rs1		011	rd		0110011

14.1.49 SRA——算数右移指令

语法：

sra rd, rs1, rs2

操作：

rd←rs1 >>> rs2[5:0]

执行权限：

M mode/S mode/U mode

异常：

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0100000				rs2		rs1		101	rd		0110011

14.1.50 SRAI——立即数算数右移指令

语法:

srai rd, rs1, shamt6

操作:

rd← rs1 >>>shamt6

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	26	25	20	19	15	14	12	11	7	6	0
010000				shamt6		rs1		101	rd		0010011

14.1.51 SRAIW——低 32 位立即数算数右移指令

语法:

sraiw rd, rs1, shamt5

操作:

tmp[31:0]←(rs1[31:0] >>> shamt5)[31:0]

rd← sign_extend(tmp[31:0])

执行权限:

M mode/S mode/U mode

异常:

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0100000				shamt5		rs1		101	rd		0011011

14.1.52 SRAW——低 32 位算数右移指令

语法：

```
sraw rd, rs1, rs2
```

操作：

```
tmp←(rs1[31:0] >>> rs2[4:0])[31:0]
rd←sign_extend(tmp)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
无
```

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0100000		rs2		rs1		101		rd		0111011	

14.1.53 SRET——超级用户模式异常返回指令

语法：

```
sret
```

操作：

```
next pc← sepc
sstatus.sie ←sstatus.spie
sstatus.spie ←1
```

执行权限：

```
S mode
```

异常：

```
非法指令异常
```

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0001000		00010		00000		000		00000		1110011	

14.1.54 SRL——逻辑右移指令

语法：

```
srl rd, rs1, rs2
```

操作：

```
rd ← rs1 >> rs2[5:0]
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
无
```

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000	rs2	rs1	101	rd	0110011						

14.1.55 SRLI——立即数逻辑右移指令

语法：

```
srli rd, rs1, shamt6
```

操作：

```
rd ← rs1 >> shamt6
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
无
```

指令格式：

31	26	25	20	19	15	14	12	11	7	6	0
000000	shamt6	rs1	101	rd	0010011						

14.1.56 SRLIW——低 32 位立即数逻辑右移指令

语法：

```
srliw rd, rs1, shamt5
```

操作：

```
tmp[31:0]←(rs1[31:0] >> shamt5)[31:0]
rd← sign_extend(tmp[31:0])
```

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000				shamt5		rs1		101	rd		0011011

14.1.57 SRLW——低 32 位逻辑右移指令

语法：

```
srlw rd, rs1, rs2
```

操作：

```
tmp←(rs1[31:0] >> rs2[4:0])[31:0]
rd←sign_extend(tmp)
```

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000				rs2		rs1		101	rd		0111011

14.1.58 SUB——有符号减法指令

语法：

```
sub rd, rs1, rs2
```

操作：

```
rd ← rs1 - rs2
```

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0100000				rs2		rs1		000	rd		0110011

14.1.59 SUBW——低 32 位有符号减法指令

语法：

subw rd, rs1, rs2

操作：

tmp[31:0] ← rs1[31:0] - rs2[31:0]

rd ← sign_extend(tmp[31:0])

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0100000				rs2		rs1		000	rd		0111011

14.1.60 SW——字存储指令

语法：

sw rs2, imm12(rs1)

操作：

address←rs1+sign_extend(imm12)

mem[(address+3):address] ← rs2[31:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
imm12[11:5]				rs2		rs1		010	imm12[4:0]		0100011

14.1.61 WFI——进入低功耗模式指令

语法：

wfi

操作：

处理器进入低功耗模式，此时 CPU 时钟关闭，大部分外设时钟也关闭

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0001000				00101		00000		000	00000		1110011

14.1.62 XOR——按位异或指令

语法：

xor rd, rs1, rs2

操作：

$rd \leftarrow rs1 \wedge rs2$

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000				rs2		rs1		100	rd		0110011

14.1.63 XORI——立即数按位异或指令

语法：
xori rd, rs1, imm12

操作：
 $rd \leftarrow rs1 \ \& \ sign_extend(imm12)$

执行权限：
M mode/S mode/U mode

异常：
无

指令格式：

31	20	19	15	14	12	11	7	6	0
imm12[11:0]				rs1	100	rd		0010011	

14.2 附录 A-2 M 指令术语

以下是对 C906 实现的 RISC-V M 指令集的具体描述，本节指令位宽为 32 位，指令按英文字母顺序排列，

14.2.1 DIV——有符号除法指令

语法：
div rd, rs1, rs2


操作：
 $rd \leftarrow rs1 \ / \ rs2$

执行权限：
M mode/S mode/U mode

异常：
无

说明：
除数是 0 时，除法结果为 0xffffffffffff
产生 overflow 时，除法结果为 0x8000000000000000

指令格式：



14.2.2 DIVU——无符号除法指令

语法：

```
divu rd, rs1, rs2
```

操作：

```
rd ← rs1 / rs2
```

执行权限：

```
M mode/S mode/U mode
```


异常：

```
无
```

说明：

```
除数是 0 时，除法结果为 0xffffffffffff
```

指令格式：



14.2.3 DIVUW——低 32 位无符号除法指令

语法：

```
divuw rd, rs1, rs2
```

操作：

```
tmp[31:0] ← (rs1[31:0] / rs2[31:0])[31:0]  
rd ← sign_extend(tmp[31:0])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
无
```

说明：

```
除数是 0 时，除法结果为 0xffffffffffff
```

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001		rs2		rs1		101		rd		0111011	

14.2.4 DIVW——低 32 位有符号除法指令

语法：

divw rd, rs1, rs2

操作：

$tmp[31:0] \leftarrow (rs1[31:0] / rs2[31:0])[31:0]$

$rd \leftarrow sign_extend(tmp[31:0])$

执行权限：

M mode/S mode/U mode

异常：

无

说明：

除数是 0 时，除法结果为 0xffffffffffff

产生 overflow 时，除法结果为 0xffffffff80000000

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001		rs2		rs1		100		rd		0111011	

14.2.5 MUL——有符号乘法指令

语法：

mul rd, rs1, rs2

操作：

$rd \leftarrow (rs1 * rs2)[63:0]$


执行权限：

M mode/S mode/U mode

异常：

无

指令格式：



14.2.6 MULH——有符号乘法取高位指令

语法：

```
mulh rd, rs1, rs2
```

操作：

```
rd ← (rs1 * rs2)[127:64]
```


执行权限：

```
M mode/S mode/U mode
```

异常：

```
无
```

指令格式：



14.2.7 MULHSU——有符号无符号乘法取高位指令

语法：

```
mulusu rd, rs1, rs2
```

操作：

```
rd ← (rs1 * rs2)[127:64]
```

执行权限：

```
M mode/S mode/U mode
```


异常：

```
无
```

说明：

```
rs1 有符号数, rs2 无符号数
```

指令格式：



14.2.8 MULHU——无符号乘法取高位指令

语法：
mulhu rd, rs1, rs2

操作：
 $rd \leftarrow (rs1 * rs2)[127:64]$

执行权限：
M mode/S mode/U mode

异常：
无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001		rs2		rs1		011		rd		0110011	

14.2.9 MULW——低 32 位有符号乘法指令

语法：
mulw rd, rs1, rs2

操作：
 $tmp \leftarrow (rs1[31:0] * rs2[31:0])[31:0]$
 $rd \leftarrow sign_extend(tmp[31:0])$

执行权限：
M mode/S mode/U mode

异常：
无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001		rs2		rs1		000		rd		0111011	

14.2.10 REM——有符号取余指令

语法：
rem rd, rs1, rs2

操作:

$rd \leftarrow rs1 \% rs2$

执行权限:

M mode/S mode/U mode

异常:

无

说明:

除数是 0 时, 求余结果为被除数

产生 overflow 时, 余数结果为 0x0

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000001				rs2		rs1		110	rd		0110011

14.2.11 REMU——无符号取余指令

语法:

remu rd, rs1, rs2

操作:

$rd \leftarrow rs1 \% rs2$

执行权限:

M mode/S mode/U mode

异常:

无

说明:

除数是 0 时, 求余结果为被除数

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000001				rs2		rs1		111	rd		0110011

14.2.12 REMUW——低 32 位无符号取余指令

语法:

remw rd, rs1, rs2

操作:

```
tmp ← (rs1[31:0] % rs2[31:0])[31:0]
rd ← sign_extend(tmp)
```

执行权限:

M mode/S mode/U mode


异常:

无

说明:

除数是 0 时, 求余结果是对被除数 [31] 位符号位扩展后的结果

指令格式:



14.2.13 REMW——低 32 位有符号取余指令

语法:

```
remw rd, rs1, rs2
```

操作:

```
tmp[31:0] ← (rs1[31:0] % rs2[31:0])[31:0]
rd ← sign_extend(tmp[31:0])
```

执行权限:

M mode/S mode/U mode

异常:


无

说明:

除数是 0 时, 求余结果是对被除数 [31] 位符号位扩展后的结果

产生 overflow 时, 余数结果为 0x0

指令格式:



14.3 附录 A-3 A 指令术语

以下是对 C906 实现的 RISC-V A 指令的具体描述，本节指令位宽为 32 位，指令按英文字母顺序排列。

14.3.1 AMOADD.D——原子加法指令

语法：

```
amoadd.d.aqrl rd, rs2, (rs1)
```

操作：

```
rd ← mem[rs1+7: rs1]
mem[rs1+7:rs1] ← mem[rs1+7:rs1] + rs2
```

执行权限：

```
M mode/S mode/U mode
```

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

- aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：
- aq=0,rl=0: 对应的汇编指令 amoadd.d rd, rs2, (rs1)。
 - aq=0,rl=1: 对应的汇编指令 amoadd.d.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
 - aq=1,rl=0: 对应的汇编指令 amoadd.d.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
 - aq=1,rl=1: 对应的汇编指令 amoadd.d.aqrl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00000			aq	rl	rs2			rs1			rd		0101111

14.3.2 AMOADD.W——低 32 位原子加法指令

语法：

```
amoadd.w.aqrl rd, rs2, (rs1)
```

操作:

```
rd ← sign_extend( mem[rs1+3: rs1] )  
mem[rs1+3:rs1]← mem[rs1+3:rs1] + rs2[31:0]
```

执行权限:

```
M mode/S mode/U mode
```

异常:

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位:

无

说明:

- aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序:
- aq=0,rl=0: 对应的汇编指令 amoadd.w rd, rs2, (rs1)。
 - aq=0,rl=1: 对应的汇编指令 amoadd.w.rl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
 - aq=1,rl=0: 对应的汇编指令 amoadd.w.aq rd, rs2, (rs1), 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
 - aq=1,rl=1: 对应的汇编指令 amoadd.w.aqrl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令之前被观察到, 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00000				aq	rl	rs2		rs1		010	rd		0101111

14.3.3 AMOAND.D——原子按位与指令

语法:

```
amoand.d.aqrl rd, rs2, (rs1)
```

操作:

```
rd ← mem[rs1+7: rs1]  
mem[rs1+7:rs1] ← mem[rs1+7:rs1] & rs2
```

执行权限: M mode/S mode/U mode

异常:

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amoand.d rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amoand.d.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amoand.d.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amoand.d.aqrl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01100				aqrl	rs2				rs1		011	rd	0101111

14.3.4 AMOAND.W——低 32 位原子按位与指令

语法：

amoand.w.aqrl rd, rs2, (rs1)

操作：

rd ← sign_extend(mem[rs1+3: rs1])
mem[rs1+3:rs1] ← mem[rs1+3:rs1] & rs2[31:0]

执行权限：

M mode/S mode/U mode

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amoand.w rd, rs2, (rs1)。

- aq=0,rl=1: 对应的汇编指令 amoand.w.rl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amoand.w.aq rd, rs2, (rs1), 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amoand.w.aqrl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令之前被观察到, 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01100	aq	rl		rs2		rs1		010		rd		0101111	

14.3.5 AMOMAX.D——原子有符号取最大值指令

语法:

```
amomax.d.aqrl rd, rs2, (rs1)
```

操作:

```
rd ← mem[rs1+7: rs1]
mem[rs1+7:rs1] ← max(mem[rs1+7:rs1], rs2)
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常
```

影响标志位:

```
无
```

说明:

```
aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序:
```

- aq=0,rl=0: 对应的汇编指令 amomax.d rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amomax.d.rl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amomax.d.aq rd, rs2, (rs1), 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amomax.d.aqrl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令之前被观察到, 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
10100				aqrl		rs2		rs1		011		rd		0101111	

14.3.6 AMOMAX.W——低 32 位原子有符号取最大值指令

语法：

```
amomax.w.aqrl rd, rs2, (rs1)
```

操作：

```
rd ← sign_extend( mem[rs1+3: rs1] )  
mem[rs1+3:rs1]← max(mem[rs1+3:rs1], rs2[31:0])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常
```

影响标志位：

```
无
```

说明：

- aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：
- aq=0,rl=0: 对应的汇编指令 amomax.w rd, rs2, (rs1)。
 - aq=0,rl=1: 对应的汇编指令 amomax.w.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
 - aq=1,rl=0: 对应的汇编指令 amomax.w.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
 - aq=1,rl=1: 对应的汇编指令 amomax.w.aqrl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
10100				aq	rl	rs2		rs1		010	rd		0101111	

14.3.7 AMOMAXU.D——原子无符号取最大值指令

语法：

amomaxu.d.aqrl rd, rs2, (rs1)

操作:

rd ← mem[rs1+7: rs1]
mem[rs1+7:rs1] ← maxu(mem[rs1+7:rs1], rs2)

执行权限:

M mode/S mode/U mode

异常:

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位:

无

说明:

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序:

- aq=0,rl=0: 对应的汇编指令 amomaxu.d rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amomaxu.d.rl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amomaxu.d.aq rd, rs2, (rs1), 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amomaxu.d.aqrl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令之前被观察到, 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
11100				aqrl	rs2			rs1		011	rd		0101111

14.3.8 AMOMAXU.W——低 32 位原子无符号取最大值指令

语法:

amomaxu.w.aqrl rd, rs2, (rs1)

操作:

rd ← sign_extend(mem[rs1+3: rs1])
mem[rs1+3:rs1] ← maxu(mem[rs1+3:rs1], rs2[31:0])

执行权限:

M mode/S mode/U mode

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amomaxu.w rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amomaxu.w.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amomaxu.w.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amomaxu.w.aqrl rd, rs2, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
11100				aq rl	rs2			rs1			010	rd	0101111

14.3.9 AMOMIN.D——原子有符号取最小值指令

语法：

amomin.d.aqrl rd, rs2, (rs1)

操作：

rd ← mem[rs1+7: rs1]
mem[rs1+7:rs1] ← minu(mem[rs1+7:rs1],rs2)

执行权限：

M mode/S mode/U mode

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amomin.d rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amomin.d.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amomin.d.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amomin.d.aqrl rd, rs2, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10000				aqrl	rs2			rs1		011	rd		0101111

14.3.10 AMOMIN.W——低 32 位原子有符号取最小值指令

语法：

```
amomin.w.aqrl rd, rs2, (rs1)
```

操作：

```
rd ← sign_extend(mem[rs1+3: rs1])
mem[rs1+3:rs1] ← minu(mem[rs1+3:rs1], rs2[31:0])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常
```

影响标志位：

```
无
```

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amomin.w rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amomin.w.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amomin.w.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

- aq=1,rl=1: 对应的汇编指令 amomin.w.aqrl rd, rs2, (rs1), 指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到, 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10000				aq	rl	rs2		rs1		010	rd		0101111

14.3.11 AMOMINU.D——原子无符号取最小值指令

语法:

```
amominu.d.aqrl rd, rs2, (rs1)
```

操作:

```
rd ← mem[rs1+7: rs1]
mem[rs1+7:rs1] ← minu(mem[rs1+7:rs1], rs2)
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常
```

影响标志位:

```
无
```

说明:

```
aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序:
```

- aq=0,rl=0: 对应的汇编指令 amominu.d rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amominu.d.rl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amominu.d.aq rd, rs2, (rs1), 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amominu.d.aqrl rd, rs2, (rs1), 指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到, 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
11000				aq	rl	rs2		rs1		011	rd		0101111

14.3.12 AMOMINU.W——低 32 位原子无符号取最小值指令

语法：

```
amominu.w.aqrl rd, rs2, (rs1)
```

操作：

```
rd ← sign_extend(mem[rs1+3: rs1])  
mem[rs1+3:rs1] ← minu(mem[rs1+3:rs1], rs2[31:0])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amominu.w rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amominu.w.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amominu.w.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amominu.w.aqrl rd, rs2, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
11000				aq rl		rs2		rs1		010		rd		0101111	

14.3.13 AMOOR.D——原子按位或指令

语法：

```
amoor.d.aqrl rd, rs2, (rs1)
```

操作：

```
rd ← mem[rs1+7: rs1]
mem[rs1+7:rs1] ← mem[rs1+7:rs1] | rs2
```

执行权限：

M mode/S mode/U mode

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：


无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amoor.d rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amoor.d.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amoor.d.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amoor.d.aqrl rd, rs2, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：



14.3.14 AMOOR.W——低 32 位原子按位或指令

语法：

```
amoor.w.aqrl rd, rs2, (rs1)
```

操作：

```
rd ← sign_extend(mem[rs1+3: rs1])
mem[rs1+3:rs1] ← mem[rs1+3:rs1] | rs2[31:0]
```

执行权限：

M mode/S mode/U mode

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amoor.w rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amoor.w.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amoor.w.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amoor.w.aqrl rd, rs2, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01000	aq	rl		rs2		rs1		010		rd		0101111	

14.3.15 AMOSWAP.D——原子交换指令

语法：

amoswap.d.aqrl rd, rs2, (rs1)

操作：

rd ← mem[rs1+7: rs1]

mem[rs1+7:rs1] ←rs2

执行权限：

M mode/S mode/U mode

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位： 无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amoswap.d rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amoswap.d.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。

- aq=1,rl=0: 对应的汇编指令 amoswap.d.aq rd, rs2, (rs1), 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amoswap.d.aqrl rd, rs2, (rs1), 指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到, 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00001	aq	rl		rs2		rs1		011		rd		0101111	

14.3.16 AMOSWAP.W——低 32 位原子交换指令

语法:

```
amoswap.w.aqrl rd, rs2, (rs1)
```

操作:

```
rd ← sign_extend( mem[rs1+3: rs1] )
mem[rs1+3:rs1] ←rs2[31:0]
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常
```

影响标志位: 无

说明:

```
aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序:
```

- aq=0,rl=0: 对应的汇编指令 amoswap.w rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amoswap.w.rl rd, rs2, (rs1), 该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amoswap.w.aq rd, rs2, (rs1), 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amoswap.w.aqrl rd, rs2, (rs1), 指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到, 该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00001	aq	rl		rs2		rs1		010		rd		0101111	

14.3.17 AMOXOR.D——原子按位异或指令

语法：

```
amoxor.d.aqrl rd, rs2, (rs1)
```

操作：

```
rd ← mem[rs1+7: rs1]
mem[rs1+7:rs1] ← mem[rs1+7:rs1] ^ rs2
```

执行权限：

```
M mode/S mode/U mode
```

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amoxor.d rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amoxor.d.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amoxor.d.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amoxor.d.aqrl rd, rs2, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00100	aq	rl		rs2		rs1		011		rd		0101111	

14.3.18 AMOXOR.W——低 32 位原子按位异或指令

语法：

```
amoxor.w.aqrl rd, rs2, (rs1)
```

操作：

```
rd ← sign_extend(mem[rs1+3: rs1])  
mem[rs1+3:rs1] ← mem[rs1+3:rs1] ^ rs2[31:0]
```

执行权限：

M mode/S mode/U mode

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 amoxor.w rd, rs2, (rs1)。
- aq=0,rl=1: 对应的汇编指令 amoxor.w.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 amoxor.w.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 amoxor.w.aqrl rd, rs2, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00100				aq rl	rs2				rs1		010	rd	0101111

14.3.19 LR.D——双字加载保留指令

语法：

```
lr.d.aqrl rd, (rs1)
```

操作：

```
rd ← mem[rs1+7: rs1]  
mem[rs1+7:rs1] is reserved
```

执行权限：

M mode/S mode/U mode

异常：

原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位：

无

说明：

aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 lr.d rd, (rs1)。
- aq=0,rl=1: 对应的汇编指令 lr.d.rl rd, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 lr.d.aq rd, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1: 对应的汇编指令 lr.d.aqrl rd, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0			
00010				aqrl		00000			rs1		011		rd		0101111	

14.3.20 LR.W——字加载保留指令

语法：

lr.w.aqrl rd, (rs1)

操作：

rd ←sign_extend(mem[rs1+3: rs1])

mem[rs1+3:rs1] is reserved

执行权限：

M mode/S mode/U mode

异常： 原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常

影响标志位： 无

说明： aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：

- aq=0,rl=0: 对应的汇编指令 lr.w rd, (rs1)。
- aq=0,rl=1: 对应的汇编指令 lr.w.rl rd, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0: 对应的汇编指令 lr.w.aq rd, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

- aq=1,rl=1：对应的汇编指令 `lr.w.aqrl rd, (rs1)`，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00010	aq	rl	00000	rs1	010	rd	0101111						

14.3.21 SC.D——双字条件存储指令

语法：

```
sc.d.aqrl rd, rs2, (rs1)
```

操作：

```
If(mem[rs1+7:rs1] is reserved)
    mem[rs1+7: rs1] ← rs2
    rd ← 0
else
    rd ← 1
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常
```

影响标志位：


```
无
```

说明：

```
aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：
```

- aq=0,rl=0：对应的汇编指令 `sc.d rd, rs2, (rs1)`。
- aq=0,rl=1：对应的汇编指令 `sc.d.rl rd, rs2, (rs1)`，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
- aq=1,rl=0：对应的汇编指令 `sc.d.aq rd, rs2, (rs1)`，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
- aq=1,rl=1：对应的汇编指令 `sc.d.aqrl rd, rs2, (rs1)`，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：



14.3.22 SC.W——字条件存储指令

语法：

```
sc.w.aqrl rd, rs2, (rs1)
```

操作：

```
if(mem[rs1+3:rs1] is reserved)
    mem[rs1+3:rs1] ← rs2[31:0]

    rd ← 0
else
    rd ← 1
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
原子指令非对齐访问异常、原子指令访问错误异常、原子指令页面错误异常
```


影响标志位：

```
无
```

说明：

- aq 位和 rl 位决定该指令前序和后序访问存储器指令的执行顺序：
- aq=0,rl=0: 对应的汇编指令 sc.w rd, rs2, (rs1)。
 - aq=0,rl=1: 对应的汇编指令 sc.w.rl rd, rs2, (rs1)，该指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到。
 - aq=1,rl=0: 对应的汇编指令 sc.w.aq rd, rs2, (rs1)，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。
 - aq=1,rl=1: 对应的汇编指令 sc.w.aqrl rd, rs2, (rs1)，指令前序所有访问存储的指令的结果必须在该指令执行之前被观察到，该指令后序所有访问存储的指令必须等该指令执行完成后才开始执行。

指令格式：



14.4 附录 A-4 F 指令术语

以下是对 C906 实现的 RISC-V F 指令集的具体描述，本节指令位宽为 32 位，指令按英文字母顺序排列，

对于单精度浮点指令，如果源寄存器的高 32 位不全为 1，则该单精度数据当作 qNaN 处理。

当 `mstatus.fs==2' b00` 时，执行本节所有指令会产生非法指令异常，当 `mstatus.fs != 2' b00` 时，执行本节任意指令后 `mstatus.fs` 置位为 `2' b11`。

14.4.1 FADD.S——单精度浮点加法指令

语法：

`fadd.s fd, fs1, fs2, rm`

操作：

$frd \leftarrow fs1 + fs2$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：


浮点状态位 NV/OF/NX

说明：

`rm` 决定舍入模式：

- 3' b000: 就近向偶数舍入，对应的汇编指令 `fadd.s fd, fs1,fs2,rne`。
- 3' b001: 向零舍入，对应的汇编指令 `fadd.s fd, fs1,fs2,rtz`。
- 3' b010: 向负无穷舍入，对应的汇编指令 `fadd.s fd, fs1,fs2,rdn`。
- 3' b011: 向正无穷舍入，对应的汇编指令 `fadd.s fd, fs1,fs2,rup`。
- 3' b100: 就近向大值舍入，对应的汇编指令 `fadd.s fd, fs1,fs2,rmm`。
- 3' b101: 暂未使用，不会出现该编码。
- 3' b110: 暂未使用，不会出现该编码。
- 3' b111: 动态舍入，根据浮点控制寄存器 `fcsr` 中的 `rm` 位来决定舍入模式，对应的汇编指令 `fadd.s fd, fs1,fs2`。

指令格式：



14.4.2 FCLASS.S——单精度浮点分类指令

语法：

```
fclass.s rd, fs1
```

操作：

```
if ( fs1 = -inf)
    rd ← 64' h1
if ( fs1 = -norm)
    rd ← 64' h2
if ( fs1 = -subnorm)
    rd ← 64' h4
if ( fs1 = -zero)
    rd ← 64' h8
if ( fs1 = +zero)
    rd ← 64' h10
if ( fs1 = +subnorm)
    rd ← 64' h20
if ( fs1 = +norm)
    rd ← 64' h40
if ( fs1 = +Inf)
    rd ← 64' h80
if ( fs1 = sNaN)
    rd ← 64' h100
if ( fs1 = qNaN)
    rd ← 64' h200
```

执行权限：

```
M mode/S mode/U mode
```

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1110000				00000		fs1		001	rd		1010011

14.4.3 FCVT.L.S——单精度浮点转换成有符号长整型指令

语法：

fcvt.l.s rd, fs1, rm

操作：

rd ← single_convert_to_signed_long(fs1)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：


浮点状态位 NV/NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.l.s rd,fs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.l.s rd,fs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.l.s rd,fs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.l.s rd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.l.s rd,fs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.l.s rd, fs1。

指令格式：



14.4.4 FCVT.LU.S——单精度浮点转换成无符号长整型指令

语法：

fcvt.lu.s rd, fs1, rm

操作：

$rd \leftarrow \text{single_convert_to_unsigned_long}(fs1)$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常


影响标志位：

浮点状态位 NV/NX

说明：

rm 决定舍入模式：

- 3' b000: 就近向偶数舍入，对应的汇编指令 fcvt.lu.s rd,fs1,rne。
- 3' b001: 向零舍入，对应的汇编指令 fcvt.lu.s rd,fs1,rtz。
- 3' b010: 向负无穷舍入，对应的汇编指令 fcvt.lu.s rd,fs1,rdn。
- 3' b011: 向正无穷舍入，对应的汇编指令 fcvt.lu.s rd,fs1,rup。
- 3' b100: 就近向大值舍入，对应的汇编指令 fcvt.lu.s rd,fs1,rmm。
- 3' b101: 暂未使用，不会出现该编码。
- 3' b110: 暂未使用，不会出现该编码。
- 3' b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.lu.s rd, fs1。



14.4.5 FCVT.S.L——有符号长整型转换成单精度浮点数指令

语法：

```
fcvt.s.l fd, rs1, rm
```

操作：

```
fd ← signed_long_convert_to_single(fs1)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

非法指令异常

影响标志位：

浮点状态位 NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.s.l fd,rs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.s.l fd,rs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.s.l fd,fs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.s.l fd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.s.l fd,fs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.s.l fd, fs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0	
1101000				00010		rs1		rm		fd		1010011

14.4.6 FCVT.S.LU——无符号长整型转换成单精度浮点数指令

语法：

```
fcvt.s.lu fd, fs1, rm
```

操作：

```
fd ← unsigned_long_convert_to_single(fs1)
```

执行权限：

```
M mode/S mode/U mode
```

异常:

非法指令异常

影响标志位:

浮点状态位 NX

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fcvt.s.lu fd,fs1,rne。
- 3’ b001: 向零舍入, 对应的汇编指令 fcvt.s.lu fd, fs1,rtz。
- 3’ b010: 向负无穷舍入, 对应的汇编指令 fcvt.s.lu fd, fs1,rdn。
- 3’ b011: 向正无穷舍入, 对应的汇编指令 fcvt.s.lu fd, fs1,rup。
- 3’ b100: 就近向大值舍入, 对应的汇编指令 fcvt.s.lu fd, fs1,rm。
- 3’ b101: 暂未使用, 不会出现该编码。
- 3’ b110: 暂未使用, 不会出现该编码。
- 3’ b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.s.lu fd, fs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1101000				00011		rs1		rm	fd		1010011

14.4.7 FCVT.S.W——有符号整型转换成单精度浮点数指令

语法:

fcvt.s.w fd, rs1, rm

操作:

fd ← signed_int_convert_to_single(fs1)

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

浮点状态位 NX

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fcvt.s.w fd,rs1,rne。
- 3’ b001: 向零舍入, 对应的汇编指令 fcvt.s.w fd,rs1,rtz。
- 3’ b010: 向负无穷舍入, 对应的汇编指令 fcvt.s.w fd,rs1,rdn。
- 3’ b011: 向正无穷舍入, 对应的汇编指令 fcvt.s.w fd,rs1,rup。
- 3’ b100: 就近向大值舍入, 对应的汇编指令 fcvt.s.w fd,rs1,rmm。
- 3’ b101: 暂未使用, 不会出现该编码。
- 3’ b110: 暂未使用, 不会出现该编码。
- 3’ b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.s.w fd, rs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1101000		00000		rs1		rm		fd		1010011	

14.4.8 FCVT.S.WU——无符号整型转换成单精度浮点数指令

语法:

```
fcvt.s.wu fd, rs1, rm
```

操作:

```
fd ← unsigned_int_convert_to_single(fs1)
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
非法指令异常
```

影响标志位:

```
浮点状态位 NX
```

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fcvt.s.wu fd,rs1,rne。
- 3’ b001: 向零舍入, 对应的汇编指令 fcvt.s.wu fd,rs1,rtz。
- 3’ b010: 向负无穷舍入, 对应的汇编指令 fcvt.s.wu fd,rs1,rdn。
- 3’ b011: 向正无穷舍入, 对应的汇编指令 fcvt.s.wu fd,rs1,rup。

- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.s.wu fd,rs1,mmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.s.wu fd, rs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1101000		00001		rs1		rm		fd		1010011	

14.4.9 FCVT.W.S——单精度浮点转换成有符号整型指令

语法：

```
fcvt.w.s rd, fs1, rm
```

操作：

```
tmp[31:0] ← single_convert_to_signed_int(fs1)
rd←sign_extend(tmp[31:0])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
浮点状态位 NV/NX
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.w.s rd,fs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.w.s rd,fs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.w.s rd,fs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.w.s rd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.w.s rd,fs1,mmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。

- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.w.s rd, fs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1100000			00000		fs1		rm		rd		1010011

14.4.10 FCVT.WU.S——单精度浮点转换成无符号整型指令

语法：

```
fcvt.wu.s rd, fs1, rm
```

操作：

```
tmp ← single_convert_to_unsigned_int(fs1)
rd ← sign_extend(tmp)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：


```
浮点状态位 NV/NX
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.wu.s rd,fs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.wu.s rd,fs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.wu.s rd,fs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.wu.s rd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.wu.s rd,fs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.wu.s rd, fs1。

指令格式：



14.4.11 FDIV.S——单精度浮点除法指令

语法：

fdiv.s fd, fs1, fs2, rm

操作：

$fd \leftarrow fs1 / fs2$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常


影响标志位：

浮点状态位 NV/DZ/OF/UF/NX

说明：

rm 决定舍入模式：

- 3' b000: 就近向偶数舍入，对应的汇编指令 fdiv.s fs1,fs2,rne。
- 3' b001: 向零舍入，对应的汇编指令 fdiv.s fd fs1,fs2,rtz。
- 3' b010: 向负无穷舍入，对应的汇编指令 fdiv.s fd, fs1,fs2,rdn。
- 3' b011: 向正无穷舍入，对应的汇编指令 fdiv.s fd, fs1,fs2,rup。
- 3' b100: 就近向大值舍入，对应的汇编指令 fdiv.s fd, fs1,fs2,rmm。
- 3' b101: 暂未使用，不会出现该编码。
- 3' b110: 暂未使用，不会出现该编码。
- 3' b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fdiv.s fd, fs1,fs2。



14.4.12 FEQ.S——单精度浮点比较相等指令

语法：

feq.s rd, fs1, fs2

操作:

if(fs1 == fs2)
 rd ← 1
else
 rd ← 0

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

浮点状态位 NV

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1010000				fs2		fs1		010	rd		1010011

14.4.13 FLE.S——单精度浮点比较小于等于指令

语法:

fle.s rd, fs1, fs2

操作:

if(fs1 <= fs2)
 rd ← 1
else
 rd ← 0

执行权限:

M mode/S mode/U mode


异常:

非法指令异常

影响标志位:

浮点状态位 NV

指令格式：



14.4.14 FLT.S——单精度浮点比较小于指令

语法：

flt.s rd, fs1, fs2

操作：

if(fs1 < fs2)

rd ← 1

else

rd ← 0

执行权限：

M mode/S mode/U mode


异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：



14.4.15 FLW——单精度浮点加载指令

语法：

flw fd, imm12(rs1)

操作：

address←rs1+sign_extend(imm12)

fd[31:0] ← mem[(address+3):address]

fd[63:32] ← 32' hfffffff

执行权限：


M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

影响标志位：

无



14.4.16 FMADD.S——单精度浮点乘累加指令

语法：

fmadd.s fd, fs1, fs2, fs3, rm

操作：

$fd \leftarrow fs1 * fs2 + fs3$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fmadd.s fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fmadd.s fd,fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fmadd.s fd,fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fmadd.s fd,fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fmadd.s fd,fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fmadd.s fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
fs3				00	fs2				fs1		rm		fd	1000011	

14.4.17 FMAX.S——单精度浮点取最大值指令

语法：

fmax.s fd, fs1, fs2

操作：

if(fs1 >= fs2)

fd ← fs1

else

fd ← fs2

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010100		fs2		fs1		001		fd		1010011	

14.4.18 FMIN.S——单精度浮点取最小值指令

语法：

fmin.s fd, fs1, fs2

操作：

if(fs1 < fs2)

fd ← fs1

else

fd ← fs2

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0		
0010100				fs2		fs1		000		fd		1010011	

14.4.19 FMSUB.S——单精度浮点乘累减指令

语法：

fmsub.s fd, fs1, fs2, fs3, rm

操作：

$fd \leftarrow fs1 * fs2 - fs3$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fmsub.s fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fmsub.s fd,fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fmsub.s fd,fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fmsub.s fd,fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fmsub.s fd, fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fmsub.s fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fs3				00	fs2			fs1		rm	fd		1000111

14.4.20 FMUL.S——单精度浮点乘法指令

语法：

fmul.s fd, fs1, fs2, rm

操作：

$fd \leftarrow fs1 * fs2$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/NX

说明：

rm 决定舍入模式：

- 3' b000: 就近向偶数舍入，对应的汇编指令 fmul.s fd, fs1, fs2, rne。
- 3' b001: 向零舍入，对应的汇编指令 fmul.s fd, fs1, fs2, rtz。
- 3' b010: 向负无穷舍入，对应的汇编指令 fmul.s fd, fs1, fs2, rdn。
- 3' b011: 向正无穷舍入，对应的汇编指令 fmul.s fd, fs1, fs2, rup。
- 3' b100: 就近向大值舍入，对应的汇编指令 fmul.s fd, fs1,fs2, rmm。
- 3' b101: 暂未使用，不会出现该编码。
- 3' b110: 暂未使用，不会出现该编码。
- 3' b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fmul.s fs1,fs2。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0001000		fs2		fs1		rm		fd		1010011	

14.4.21 FMV.W.X——单精度浮点写传送指令

语法：

fmv.w.x fd, rs1

操作:

fd[31:0] ← rs[31:0]
fd[63:32] ← 32' hfffffff

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1111000	00000	rs1	000	fd	1010011						

14.4.22 FMV.X.W——单精度浮点寄存器读传送指令

语法:

fmv.x.w rd, fs1

操作:

tmp[31:0] ← fs1[31:0]
rd ← sign_extend(tmp[31:0])

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

无

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1110000	00000	fs1	000	rd	1010011						

14.4.23 FNMADD.S——单精度浮点乘累加取负指令

语法：

fnmadd.s fd, fs1, fs2, fs3, rm

操作：

$fd \leftarrow -(fs1 * fs2 + fs3)$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fnmadd.s fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fnmadd.s fd,fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fnmadd.s fd,fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fnmadd.s fd,fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fnmadd.s fd,fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fnmadd.s fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fs3				00	fs2			fs1		rm	fd	1001111	

14.4.24 FNMSUB.S——单精度浮点乘累减取负指令

语法：

fnmsub.s fd, fs1, fs2, fs3, rm

操作：

$$fd \leftarrow -(fs1 * fs2 - fs3)$$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fnmsub.s fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fnmsub.s fd,fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fnmsub.s fd,fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fnmsub.s fd,fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fnmsub.s fd,fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fnmsub.s fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
fs3				00	fs2				fs1				rm	fd	1001011

14.4.25 FSGNJ.S——单精度浮点符号注入指令

语法：

fsgnj.s fd, fs1, fs2

操作：

$$fd[30:0] \leftarrow fs1[30:0]$$
$$fd[31] \leftarrow fs2[31]$$
$$fd[63:32] \leftarrow 32' \text{ hfffffff}$$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010000				fs2		fs1		000	fd		1010011

14.4.26 FSGNJN.S——单精度浮点符号取反注入指令

语法：

fsgnjin.s fd, fs1, fs2

操作：

fd[30:0] ← fs1[30:0]
fd[31] ← ! fs2[31]
fd[63:32] ← 32' hfffffff

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010000				fs2		fs1		001	fd		1010011

14.4.27 FSGNJX.S——单精度浮点符号异或注入指令

语法：

fsgnjx.s fd, fs1, fs2

操作：

fd[30:0] ← fs1[30:0]
fd[31] ← fs1[31] ^ fs2[31]

fd[63:32] ← 32' hfffffff

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010000				fs2		fs1		010	fd		1010011

14.4.28 FSQRT.S——单精度浮点开方指令

语法：

fsqrt.s fd, fs1, rm

操作：

fd ← sqrt(fs1)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/NX

说明：

rm 决定舍入模式：

- 3' b000: 就近向偶数舍入，对应的汇编指令 fsqrt.s fd, fs1,rne
- 3' b001: 向零舍入，对应的汇编指令 fsqrt.s fd, fs1,rtz
- 3' b010: 向负无穷舍入，对应的汇编指令 fsqrt.s fd, fs1,rdn
- 3' b011: 向正无穷舍入，对应的汇编指令 fsqrt.s fd, fs1,rup
- 3' b100: 就近向大值舍入，对应的汇编指令 fsqrt.s fd, fs1,rmm
- 3' b101: 暂未使用，不会出现该编码。

- 3' b110: 暂未使用, 不会出现该编码。
- 3' b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fsqrt.s fd, fs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0101100				00000				fs1	rm	fd	1010011

14.4.29 FSUB.S——单精度浮点减法指令

语法:

```
fsub.s fd, fs1, fs2, rm
```

操作:

```
fd ← fs1 - fs2
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
非法指令异常
```

影响标志位:


```
浮点状态位 NV/OF/NX
```

说明:

```
rm 决定舍入模式:
```

- 3' b000: 就近向偶数舍入, 对应的汇编指令 fsub.fd, fs1,fs2,rne
- 3' b001: 向零舍入, 对应的汇编指令 fsub.s fd, fs1,fs2,rtz
- 3' b010: 向负无穷舍入, 对应的汇编指令 fsub.s fd, fs1,fs2,rdn
- 3' b011: 向正无穷舍入, 对应的汇编指令 fsub.s fd, fs1,fs2,rup
- 3' b100: 就近向大值舍入, 对应的汇编指令 fsub.s fd, fs1,fs2,rmm
- 3' b101: 暂未使用, 不会出现该编码。
- 3' b110: 暂未使用, 不会出现该编码。
- 3' b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fsub.s fd, fs1,fs2。

指令格式:



14.4.30 FSW——单精度浮点存储指令

语法：

fsw fs2, imm12(rs1)

操作：

address←rs1+sign_extend(imm12)

mem[(address+31):address] ← fs2[31:0]


执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：



14.5 附录 A-5 D 指令术语

以下是对 C906 实现的 RISC-V D 指令集的具体描述，本节指令位宽为 32 位，指令按英文字母顺序排列。

当 mstatus.fs==2’ b00 时，执行本节所有指令会产生非法指令异常，当 mstatus.fs != 2’ b00 时，执行本节任意指令后 mstatus.fs 置位为 2’ b11。

14.5.1 FADD.D——双精度浮点加法指令

语法：

fadd.d fd, fs1, fs2, rm

操作：

fd ← fs1 + fs2

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fadd.d fd, fs1,fs2,rne
- 3’ b001: 向零舍入，对应的汇编指令 fadd.d fd, fs1,fs2,rtz
- 3’ b010: 向负无穷舍入，对应的汇编指令 fadd.d fd, fs1,fs2,rdn
- 3’ b011: 向正无穷舍入，对应的汇编指令 fadd.d fd, fs1,fs2,rup
- 3’ b100: 就近向大值舍入，对应的汇编指令 fadd.d fd, fs1,fs2,rmm
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fadd.d fd, fs1,fs2。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001			fs2		fs1		rm		fd		1010011

14.5.2 FCLASS.D——双精度浮点分类指令

语法：

fclass.d rd, fs1

操作： if (fs1 = -Inf)

rd ← 64’ h1

if (fs1 = -norm)

rd ← 64’ h2

if (fs1 = -subnorm)

rd ← 64’ h4

if (fs1 = -zero)

fd ← 64’ h8

if (fs1 = +Zero)

rd ← 64’ h10

```
if ( fs1 = +subnorm)
    rd ← 64' h20
if ( fs1 = +norm)
    rd ← 64' h40
if ( fs1 = +Inf)
    rd ← 64' h80
if ( fs1 = sNaN)
    rd ← 64' h100
if ( fs1 = qNaN)
    rd ← 64' h200
```

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1110001				00000		fs1		001		rd	1010011

14.5.3 FCVT.D.L——有符号长整型转换成双精度浮点数指令

语法：

```
fcvt.d.l fd, rs1, rm
```

操作：

```
fd ← signed_long_convert_to_double(fs1)
```

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.d.l fd,rs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.d.l fd,rs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.d.l fd,rs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.d.l fd,rs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.d.l fd,rs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.d.l fd, rs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1101001		00010		rs1		rm		fd		1010011	

14.5.4 FCVT.D.LU——无符号长整型转换成双精度浮点数指令

语法：

fcvt.d.lu fd, rs1, rm

操作：

fd ← unsigned_long_convert_to_double(fs1)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.d.lu fd,rs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.d.lu fd,rs1,rtz。

- 3' b010: 向负无穷舍入, 对应的汇编指令 fcvt.d.lu fd,rs1,rdn。
- 3' b011: 向正无穷舍入, 对应的汇编指令 fcvt.d.lu fd,rs1,rup。
- 3' b100: 就近向大值舍入, 对应的汇编指令 fcvt.d.lu fd,rs1,rmm。
- 3' b101: 暂未使用, 不会出现该编码。
- 3' b110: 暂未使用, 不会出现该编码。
- 3' b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.d.lu fd, rs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1101001		00011		rs1		rm		fd		1010011	

14.5.5 FCVT.D.S——单精度浮点转换成双精度浮点指令

语法:

```
fcvt.d.s fd, fs1
```

操作:

```
fd ← single_convert_to_double(fs1)
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
非法指令异常
```

影响标志位:

```
浮点状态位 NV
```

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0100001		00000		fs1		000		fd		1010011	

14.5.6 FCVT.D.W——有符号整型转换成双精度浮点数指令

语法:

```
fcvt.d.w fd, rs1
```

操作:

```
fd ← signed_int_convert_to_double(fs1)
```


执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1101001		00000		rs1		000		fd		1010011	

14.5.7 FCVT.D.WU——无符号整型转换成双精度浮点数指令

语法：

fcvt.d.wu fd, rs1

操作：

fd ← unsigned_int_convert_to_double(fs1)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1101001		00001		rs1		000		fd		1010011	

14.5.8 FCVT.L.D——双精度浮点转换成有符号长整型指令

语法：

fcvt.l.d rd, fs1, rm

操作：

rd ← double_convert_to_signed_long(fs1)

执行权限：

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

浮点状态位 NV/NX

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fcvt.l.d rd,fs1,rne。
- 3’ b001: 向零舍入, 对应的汇编指令 fcvt.l.d rd,fs1,rtz。
- 3’ b010: 向负无穷舍入, 对应的汇编指令 fcvt.l.d rd,fs1,rdn。
- 3’ b011: 向正无穷舍入, 对应的汇编指令 fcvt.l.d rd,fs1,rup。
- 3’ b100: 就近向大值舍入, 对应的汇编指令 fcvt.l.d rd,fs1,rmm。
- 3’ b101: 暂未使用, 不会出现该编码。
- 3’ b110: 暂未使用, 不会出现该编码。
- 3’ b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.l.d rd, fs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1100001			00010		fs1		rm		rd		1010011

14.5.9 FCVT.LU.D——双精度浮点转换成无符号长整型指令

语法:

fcvt.lu.d rd, fs1, rm

操作:

rd ← double_convert_to_unsigned_long(fs1)

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

浮点状态位 NV/NX

说明:

rm 决定舍入模式:

- 3' b000: 就近向偶数舍入, 对应的汇编指令 fcvt.lu.d rd,fs1,rne。
- 3' b001: 向零舍入, 对应的汇编指令 fcvt.lu.d rd,fs1,rtz。
- 3' b010: 向负无穷舍入, 对应的汇编指令 fcvt.lu.d rd,fs1,rdn。
- 3' b011: 向正无穷舍入, 对应的汇编指令 fcvt.lu.d rd,fs1,rup。
- 3' b100: 就近向大值舍入, 对应的汇编指令 fcvt.lu.d rd,fs1,rmm。
- 3' b101: 暂未使用, 不会出现该编码。
- 3' b110: 暂未使用, 不会出现该编码。
- 3' b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.lu.d rd, fs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1100001			00011		fs1		rm		rd		1010011

14.5.10 FCVT.S.D——双精度浮点转换成单精度浮点指令

语法:

fcvt.s.d fd, fs1, rm

操作:

fd ← double_convert_to_single(fs1)

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

浮点状态位 NV/OF/UF/NX

说明:

rm 决定舍入模式:

- 3' b000: 就近向偶数舍入, 对应的汇编指令 fcvt.s.d fd,fs1,rne。
- 3' b001: 向零舍入, 对应的汇编指令 fcvt.s.d fd,fs1,rtz。
- 3' b010: 向负无穷舍入, 对应的汇编指令 fcvt.s.d fd,fs1,rdn。

- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.s.d fd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.s.d fd,fs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.s.d fd, fs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0100000		00001		fs1		rm		fd		1010011	

14.5.11 FCVT.W.D——双精度浮点转换成有符号整型指令

语法：

```
fcvt.w.d rd, fs1, rm
```

操作：

```
tmp ← double_convert_to_signed_int(fs1)
rd←sign_extend(tmp)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
浮点状态位 NV/NX
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.w.d rd,fs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.w.d rd,fs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.w.d rd,fs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.w.d rd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.w.d rd,fs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。

- 3’ b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.w.d rd, fs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1100001				00000		fs1		rm	rd		1010011

14.5.12 FCVT.WU.D——双精度浮点转换成无符号整型指令

语法:

```
fcvt.wu.d rd, fs1, rm
```

操作:

```
tmp ← double_convert_to_unsigned_int(fs1)
rd ← sign_extend(tmp)
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
非法指令异常
```

影响标志位:


```
浮点状态位 NV/NX
```

说明:

```
rm 决定舍入模式:
```

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fcvt.wu.d rd,fs1,rne。
- 3’ b001: 向零舍入, 对应的汇编指令 fcvt.wu.d rd,fs1,rtz。
- 3’ b010: 向负无穷舍入, 对应的汇编指令 fcvt.wu.d rd,fs1,rdn。
- 3’ b011: 向正无穷舍入, 对应的汇编指令 fcvt.wu.d rd,fs1,rup。
- 3’ b100: 就近向大值舍入, 对应的汇编指令 fcvt.wu.d rd,fs1,rmm。
- 3’ b101: 暂未使用, 不会出现该编码。
- 3’ b110: 暂未使用, 不会出现该编码。
- 3’ b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.wu.d rd, fs1。

指令格式:



14.5.13 FDIV.D——双精度浮点除法指令

语法：

fdiv.d fd, fs1, fs2, rm

操作：

$fd \leftarrow fs1 / fs2$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：


浮点状态位 NV/DZ/OF/UF/NX

说明：

rm 决定舍入模式：

- 3' b000: 就近向偶数舍入，对应的汇编指令 fdiv.d fd, fs1,fs2,rne。
- 3' b001: 向零舍入，对应的汇编指令 fdiv.d fd, fs1,fs2,rtz。
- 3' b010: 向负无穷舍入，对应的汇编指令 fdiv.d fd, fs1,fs2,rnd。
- 3' b011: 向正无穷舍入，对应的汇编指令 fdiv.d fd, fs1,fs2,rup。
- 3' b100: 就近向大值舍入，对应的汇编指令 fdiv.d fd, fs1,fs2,rmm。
- 3' b101: 暂未使用，不会出现该编码。
- 3' b110: 暂未使用，不会出现该编码。
- 3' b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fdiv.d fd, fs1,fs2。

指令格式：



14.5.14 FEQ.D——双精度浮点比较相等指令

语法：

feq.d rd, fs1, fs2

操作:

if(fs1 == fs2)
 rd ← 1
else
 rd ← 0

执行权限:

M mode/S mode/U mode


异常:

非法指令异常

影响标志位:

浮点状态位 NV

指令格式:



14.5.15 FLD——双精度浮点加载指令

语法:

fld fd, imm12(rs1)

操作:

address←rs1+sign_extend(imm12)
fd[63:0] ← mem[(address+7):address]

执行权限:

M mode/S mode/U mode


异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

影响标志位:

无

指令格式:



14.5.16 FLE.D——双精度浮点比较小于等于指令

语法：

fle.d rd, fs1, fs2

操作：

if(fs1 <= fs2)
 rd ← 1
else
 rd ← 0

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1010001				fs2		fs1		000	rd		1010011

14.5.17 FLT.D——双精度浮点比较小于指令

语法：

flt.d rd, fs1, fs2

操作：

if(fs1 < fs2)
 rd ← 1
else
 rd ← 0

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1010001				fs2		fs1		001	rd		1010011

14.5.18 FMADD.D——双精度浮点乘累加指令

语法：

fmadd.d fd, fs1, fs2, fs3, rm

操作：

fd ← fs1*fs2 + fs3

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fmadd.d fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fmadd.d fd,fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fmadd.d fd,fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fmadd.d fd,fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fmadd.d fd,fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fmadd.d fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fs3			01	fs2		fs1		rm		fd		1000011	

14.5.19 FMAX.D——双精度浮点取最大值指令

语法：

fmax.d fd, fs1, fs2

操作：

if(fs1 >= fs2)
 fd ← fs1
else
 fd ← fs2

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010101		fs2		fs1		001		fd		1010011	

14.5.20 FMIN.D——双精度浮点取最小值指令

语法：

fmin.d fd, fs1, fs2

操作：

if(fs1 < fs2)
 fd ← fs1
else
 fd ← fs2

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010101				fs2		fs1		000	fd		1010011

14.5.21 FMSUB.D——双精度浮点乘累减指令

语法：

fmsub.d fd, fs1, fs2, fs3, rm

操作：

fd ← fs1*fs2 - fs3

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fmsub.d fd, fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fmsub.d fd, fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fmsub.d fd, fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fmsub.d fd, fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fmsub.d fd, fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fmsub.d fd, fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fs3				01	fs2		fs1		rm		fd		1000111

14.5.22 FMUL.D——双精度浮点乘法指令

语法：

```
fmul.d fd, fs1, fs2, rm
```

操作：

```
fd ← fs1 * fs2
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
浮点状态位 NV/OF/UF/NX
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fmul.d fd, fs1, fs2, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fmul.d fd, fs1, fs2, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fmul.d fd, fs1, fs2, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fmul.d fd, fs1, fs2, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fmul.d fd, fs1, fs2, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fmul. fd, fs1,fs2。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0001001				fs2		fs1		rm	fd		1010011

14.5.23 FMV.D.X——双精度浮点写传送指令

语法：

```
fmv.d.x fd, rs1
```

操作：

fd← rs1

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

说明：

整型寄存器搬运到浮点寄存器

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1111001			00000			rs1		000		fd	1010011

14.5.24 FMV.X.D——双精度浮点读传送指令

语法：

fmv.x.d rd, fs1

操作：

rd← fs1

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

说明：

浮点寄存器搬运到整型寄存器

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1110001			00000			fs1		000		rd	1010011

14.5.25 FNMADD.D——双精度浮点乘累加取负指令

语法：

fnmadd.d fd, fs1, fs2, fs3, rm

操作：

$fd \leftarrow -(fs1 * fs2 + fs3)$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fnmadd.d fd, fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fnmadd.d fd, fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fnmadd.d fd, fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fnmadd.d fd, fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fnmadd.d fd, fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fnmadd.d fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
fs3				01	fs2				fs1		rm		fd	1001111	

14.5.26 FNMSUB.D——双精度浮点乘累减取负指令

语法：

fnmsub.d fd, fs1, fs2, fs3, rm

操作：

$$fd \leftarrow -(fs1 * fs2 - fs3)$$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fnmsub.d fd, fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fnmsub.d fd, fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fnmsub.d fd, fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fnmsub.d fd, fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fnmsub.d fd, fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fnmsub.d fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0				
fs3				01	fs2				fs1				rm	fd	1001011		

14.5.27 FSD——双精度浮点存储指令

语法：

$$fsd\ fs2,\ imm12(rs1)$$

操作：

$$address \leftarrow rs1 + sign_extend(imm12)$$
$$mem[(address+63):address] \leftarrow fs2[63:0]$$

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
imm12[11:5]				fs2		rs1		011	imm12[4:0]		0100111

14.5.28 FSGNJ.D——双精度浮点符号注入指令

语法：

fsgnj.d fd, fs1, fs2

操作：

fd[62:0] ← fs1[62:0]

fd[63] ← fs2[63]

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010001				fs2		fs1		000	fd		1010011

14.5.29 FSGNJN.D——双精度浮点符号取反注入指令

语法：

fsgnjn.d fd, fs1, fs2

操作：

fd[62:0] ← fs1[62:0]

fd[63] ← !fs2[63]

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010001				fs2		fs1		001	fd		1010011

14.5.30 FSGNJX.D——双精度浮点符号异或注入指令

语法：

fsgnjx.d fd, fs1, fs2

操作：

fd[62:0] ← fs1[62:0]
fd[63] ← fs1[63] ^ fs2[63]

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010001				fs2		fs1		010	fd		1010011

14.5.31 FSQRT.D——双精度浮点开方指令

语法：

fsqrt.d fd, fs1, rm

操作：

fd ← sqrt(fs1)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位:

浮点状态位 NV/NX

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fsqrt.d fd, fs1, rne。
- 3’ b001: 向零舍入, 对应的汇编指令 fsqrt.d fd, fs1, rtz。
- 3’ b010: 向负无穷舍入, 对应的汇编指令 fsqrt.d fd, fs1, rdn。
- 3’ b011: 向正无穷舍入, 对应的汇编指令 fsqrt.d fd, fs1, rup。
- 3’ b100: 就近向大值舍入, 对应的汇编指令 fsqrt.d fd, fs1, rmm。
- 3’ b101: 暂未使用, 不会出现该编码。
- 3’ b110: 暂未使用, 不会出现该编码。
- 3’ b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fsqrt.d fd, fs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0101101				00000		fs1		rm	fd		1010011

14.5.32 FSUB.D——双精度浮点减法指令

语法:

fsub.d fd, fs1, fs2, rm

操作:

fd ← fs1 - fs2

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

浮点状态位 NV/OF/NX

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fsub.fd, fs1, fs2, rne。

- 3' b001: 向零舍入, 对应的汇编指令 fsub.d fd, fs1, fs2, rtz。
- 3' b010: 向负无穷舍入, 对应的汇编指令 fsub.d fd, fs1, fs2, rdn。
- 3' b011: 向正无穷舍入, 对应的汇编指令 fsub.d fd, fs1, fs2, rup。
- 3' b100: 就近向大值舍入, 对应的汇编指令 fsub.d fd, fs1, fs2, rmm。
- 3' b101: 暂未使用, 不会出现该编码。
- 3' b110: 暂未使用, 不会出现该编码。
- 3' b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fsub.dfd, fs1, fs2。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000101			fs2		fs1		rm		fd		1010011

14.6 附录 A-6 C 指令术语

以下是对 C906 实现的 RISC-V C 指令的具体描述, 每条指令位宽为 16 位, 指令按英文字母顺序排列。

14.6.1 C.ADD——有符号加法指令

语法:

```
c.add rd, rs2
```

操作:

```
rd ← rs1 + rs2
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
无
```

说明:

```
rs1 = rd != 0
```

```
rs2 != 0
```

指令格式:

15	13	12	11	7	6	2	1	0
100		1	rs1/rd		rs2		10	

14.6.2 C.ADDI——有符号立即数加法指令

语法:

```
c.addi rd, nzimm6
```

操作:

```
rd ← rs1 + sign_extend(nzimm6)
```

执行权限:

```
M mode/S mode/U mode
```

异常:


无

说明:

```
rs1 = rd != 0
```

```
nzimm6!=0
```

指令格式:



14.6.3 C.ADDIW——低 32 位有符号立即数加法指令

语法:

```
c.addiw rd, imm6
```

操作:

```
tmp[31:0] ← rs1[31:0] + sign_extend(imm6)
```

```
rd ←sign_extend(tmp[31:0])
```

执行权限:

```
M mode/S mode/U mode
```


异常:

无

说明:

```
rs1 = rd != 0
```

指令格式:



14.6.4 C.ADDI4SPN——4 倍立即数和堆栈指针相加指令

语法：

```
c.addi4spn rd, sp, nzuimm8<<2
```

操作：

```
rd ← sp + zero_extend(nzuimm8<<2)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

无


说明：

```
nzuimm8 != 0
```

rd 编码代表寄存器如下：

- 000 x8
- 001 x9
- 010 x10
- 011 x11
- 100 x12
- 101 x13
- 110 x14
- 111 x15

指令格式：



14.6.5 C.ADDI16SP——加 16 倍立即数到堆栈指针指令

语法：

```
c.addi16sp sp, nzuimm6<<4
```

操作:

```
sp ← sp + sign_extend(nzuimm6<<4)
```


执行权限:

```
M mode/S mode/U mode
```

异常:

无

指令格式:



14.6.6 C.ADDW——低 32 位有符号加法指令

语法:

```
c.addw rd, rs2
```

操作:

```
tmp[31:0] ← rs1[31:0] + rs2[31:0]  
rd ← sign_extend(tmp[31:0])
```

执行权限:

```
M mode/S mode/U mode
```

异常:

无

说明:

```
rs1 = rd
```

rd/rs1, rs2 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12

- 101: x13
- 110: x14
- 111: x15

指令格式:

15	13	12	11	10	9	7	6	5	4	2	1	0
100	1	11	rs1/rd	01	rs2	01						

14.6.7 C.AND——按位与指令

语法:

c.and rd, rs2

操作:

rd ← rs1 & rs2

执行权限:

M mode/S mode/U mode

异常:

无

说明:

rs1 = rd

rd/rs1, rs2 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式:

15	13	12	11	10	9	7	6	5	4	2	1	0
100	0	11	rs1/rd	11	rs2	01						

14.6.8 C.ANDI——立即数按位与指令

语法:

```
c.andi rd, imm6
```

操作:

```
rd ← rs1 & sign_extend(imm6)
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
无
```


说明:

```
rs1 = rd
```

rd/rs1 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式:



14.6.9 C.BEQZ——等于零分支指令

语法:

```
c.beqz rs1, label
```

操作:

```
if (rs1 == 0)
```



```
next pc = current pc + sign_ext(imm8<<1);  
  
else  
  
next pc = current pc + 2;
```

执行权限:

M mode/S mode/U mode

异常:

无

说明:


rs1 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

汇编器根据 label 算出 imm8

指令跳转范围为±256B 地址空间

指令格式:



14.6.10 C.BNEZ——不等于零分支指令

语法:

```
c.bnez rs1, label
```

操作:

```
if (rs1 != 0)  
  
next pc = current pc + sign_ext(imm8<<1);
```

```
else
    next pc = current pc + 2;
```

执行权限:

M mode/S mode/U mode

异常:

无

说明:


rs1 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

汇编器根据 label 算出 imm12

指令跳转范围为±256B 地址空间

指令格式:



14.6.11 C.EBREAK——断点指令

语法:

c.ebreak

操作:

产生断点异常或者进入调试模式

执行权限:

M mode/S mode/U mode

异常：

断点异常

指令格式：

15	13	12	11	7	6	2	1	0
100	1	00000	00000	10				

14.6.12 C.FLD——浮点双字加载指令

语法：

c.fld fd, uimm5<<3(rs1)

操作：

address ← rs1+ zero_extend(uimm5<<3)

fd ← mem[address+7:address]

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

说明：

rs1 编码代表寄存器如下：


- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

fd 编码代表寄存器如下：

- 000: f8
- 001: f9
- 010: f10

- 011: f11
- 100: f12
- 101: f13
- 110: f14
- 111: f15

指令格式:



14.6.13 C.FLDSP——浮点双字堆栈加载指令

语法:

```
c.fldsp fd, uimm6<<3(sp)
```

操作:

```
address ← sp+ zero_extend(uimm6<<3)
fd ← mem[address+7:address]
```


执行权限:

```
M mode/S mode/U mode
```

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

指令格式:



14.6.14 C.FSD——浮点双字存储指令

语法:

```
c.fsd fs2, uimm5<<3(rs1)
```

操作:

```
address ← rs1+ zero_extend(uimm5<<3)
mem[address+7:address] ← fs2
```

执行权限:

M mode/S mode/U mode

异常:

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常

说明:


fs1 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

rs2 编码代表寄存器如下:

- 000: f8
- 001: f9
- 010: f10
- 011: f11
- 100: f12
- 101: f13
- 110: f14
- 111: f15

指令格式:



14.6.15 C.FSDSP——浮点双字堆栈存储指令

语法：

```
c.fsdsp fs2, uimm6<<3(sp)
```

操作：

```
address ← sp+ zero_extend(uimm6<<3)
mem[address+7:address] ← fs2
```

执行权限：

```
M mode/S mode/U mode
```

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常

指令格式：

15	13	12	7	6	2	1	0
101	uimm6[2:0 5:3]				fs2		10

14.6.16 C.J——无条件跳转指令

语法：

```
c.j label
```

操作：

```
next pc ← current pc + sign_extend(imm<<1);
```

执行权限：

```
M mode/S mode/U mode
```

异常：

无

说明：

汇编器根据 label 算出 imm11
指令跳转范围为±2KB 地址空间

指令格式：

15	13	12	2	1	0
101	imm11[10 3 8:7 9 5 6 2:0 4]				01

14.6.17 C.JALR——寄存器跳转子程序指令

语法：

c.jalr rs1

操作：

next pc \leftarrow rs1;
x1 \leftarrow current pc + 2;

执行权限：

M mode/S mode/U mode

异常：

无

说明：

rs1 \neq 0。
MMU 打开时，跳转范围是全部 512GB 地址空间。
MMU 关闭时，跳转范围是全部 1TB 地址空间。

指令格式：

15	13	12	11	7	6	2	1	0
100	1	rs1				00000	10	

14.6.18 C.JR——寄存器跳转指令

语法：

c.jr rs1

操作：

next pc = rs1;

执行权限：

M mode/S mode/U mode

异常：

无

说明：

rs1 \neq 0。
MMU 打开时，跳转范围是全部 512GB 地址空间。

MMU 关闭时，跳转范围是全部 1TB 地址空间。

指令格式：

15	13	12	11	7	6	2	1	0
100	0	rs1				00000	10	

14.6.19 C.LD——双字加载指令

语法：

c.ld rd, uimm5<<3(rs1)

操作：

address ← rs1+ zero_extend(uimm5<<3)
rd ← mem[address+7:address]

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

说明：

rs1/rd 编码代表寄存器如下：

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式：

15	13	12	10	9	7	6	5	4	2	1	0
011					rs1				rd		00
		uimm5[2:0]					uimm5[4:3]				

14.6.20 C.LDSP——双字堆栈加载指令

语法:

```
c.ldsp rd, uimm6<<3(sp)
```

操作:

```
address ← sp+ zero_extend(uimm6<<3)
rd ← mem[address+7:address]
```

执行权限:

```
M mode/S mode/U mode
```


异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

说明:

```
rd != 0
```

指令格式:



14.6.21 C.LI——立即数传送指令

语法:

```
c.li rd, imm6
```

操作:

```
rd ← sign_extend(imm6)
```

执行权限:

```
M mode/S mode/U mode
```


异常:

无

说明:

```
rd != 0。
```

指令格式:



14.6.22 C.LUI——高位立即数传送指令

语法：

c.lui rd, nzimm6

操作：

rd ←sign_extend(nzimm6<<12)

执行权限：

M mode/S mode/U mode

异常：


无

说明：

rd != 0。

Nzimm6 != 0。

指令格式：



14.6.23 C.LW——字加载指令

语法：

c.lw rd, uimm5<<2(rs1)

操作：

address ← rs1+ zero_extend(uimm5<<2)

tmp[31:0] ←mem[address+3:address]

rd ←sign_extend(tmp[31:0])

执行权限：

M mode/S mode/U mode

异常：


加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

说明：

rs1/rd 编码代表寄存器如下：

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式：



14.6.24 C.LWSP——字堆栈加载指令

语法：

c.lwsp rd, uimm6<<2(sp)

操作：

address ← sp+ zero_extend(uimm6<<2)
tmp[31:0] ← mem[address+3:address]
rd ← sign_extend(tmp[31:0])

执行权限：

M mode/S mode/U mode


异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常

说明：

rd != 0

指令格式：



14.6.25 C.MV——数据传送指令

语法：

c.mv rd, rs2

操作：

rd ← rs2;

执行权限：

M mode/S mode/U mode


异常：

无

说明：

rs2 != 0, rd !=0。

指令格式：



14.6.26 C.NOP——空指令

语法：

c.nop

操作：

无操作

执行权限：

M mode/S mode/U mode

异常：

无

指令格式：

15	13	12	11	7	6	2	1	0
000	0	00000	00000	01				

14.6.27 C.OR——按位或指令

语法：
c.or rd, rs2

操作：
 $rd \leftarrow rs1 \mid rs2$

执行权限：
M mode/S mode/U mode

异常：
无

说明：
rs1 = rd

rd/rs1 编码代表寄存器如下：

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式：

15	13	12	11	10	9	7	6	5	4	2	1	0
100	0	11	rs1/rd	10	rs2	01						

14.6.28 C.SD——双字存储指令

语法：
c.sd rs2, uimm5<<3(rs1)

操作:

$address \leftarrow rs1 + zero_extend(uimm5 \ll 3)$

$mem[address+7:address] \leftarrow rs2$

执行权限:

M mode/S mode/U mode

异常:


存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常

说明:

rs1/rd 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式:



14.6.29 C.SDSP——双字堆栈存储指令

语法:

c.fsdsp rs2, uimm6<<3(sp)

操作:

$address \leftarrow sp + zero_extend(uimm6 \ll 3)$

$mem[address+7:address] \leftarrow rs2$

执行权限:

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常

指令格式：

15	13	12	7	6	2	1	0
111	uimm6[2:0 5:3]			rs2	10		

14.6.30 C.SLLI——立即数逻辑左移指令

语法：

c.slli rd, nzuimm6

操作：

rd ←rs1 << nzuimm6

执行权限：

M mode/S mode/U mode

异常：

无

说明：

rs1==rd

rd/rs1 != 0, nzuimm6 != 0

指令格式：

15	13	12	11	7	6	2	1	0
000		rs1/rd			nzuimm6[4:0]		10	

└─nzuimm6[5]

14.6.31 C.SRAI——立即数算数右移指令

语法：

c.srli rd, nzuimm6

操作：

rd ←rs1 >>>nzuimm6

执行权限：

M mode/S mode/U mode

异常:

无

说明:


nzuimm6 != 0

rs1 == rd

rs1/rd 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式:



14.6.32 C.SRLI——立即数逻辑右移指令

语法:

c.srli rd, nzuimm6

操作:

rd ←rs1 >> nzuimm6

执行权限:

M mode/S mode/U mode

异常:

无

说明:



```
nzuimm6 != 0

rs1 == rd
```

rs1/rd 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式:



14.6.33 C.SW——字存储指令

语法:

```
c.sw rs2, uimm5<<2(rs1)
```

操作:

```
address ← rs1+ zero_extend(uimm5<<2)

mem[address+3:address] ←rs2
```

执行权限:

```
M mode/S mode/U mode
```

异常:


存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常

说明:

- rs1/rs2 编码代表寄存器如下:
- 000: x8
 - 001: x9

- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式:



14.6.34 C.SWSP——字堆栈存储指令

语法:

```
c.swsp rs2, uimm6<<2(sp)
```

操作:

```
address ← sp+ zero_extend(uimm6<<2)
mem[address+3:address] ← rs2
```


执行权限:

```
M mode/S mode/U mode
```

异常:

```
存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常
```

指令格式:



14.6.35 C.SUB——有符号减法指令

语法:

```
c.sub rd, rs2
```

操作:

```
rd ← rs1 - rs2
```

执行权限：

M mode/S mode/U mode

异常：

无

说明：

rs1 == rd

rs1/rd 编码代表寄存器如下：

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式：

15	13	12	11	10	9	7	6	5	4	2	1	0
100	0	11	rs1/rd				00	rs2			01	

14.6.36 C.SUBW——低 32 位有符号减法指令

语法：

c.subw rd, rs2

操作：

tmp[31:0] ← rs1[31:0] - rs2[31:0]
rd ← sign_extend(tmp)

执行权限：

M mode/S mode/U mode

异常：

无

说明：

rs1 == rd

rs1/rd 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11
- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式

15	13	12	11	10	9	7	6	5	4	2	1	0
100	1	11	rs1/rd	00	rs2	01						

14.6.37 C.XOR——按位异或指令

语法:

c.xor rd, rs2

操作:

rd ← rs1 ^ rs2

执行权限:

M mode/S mode/U mode

异常:

无

说明:

rs1 == rd

rs1/rd 编码代表寄存器如下:

- 000: x8
- 001: x9
- 010: x10
- 011: x11

- 100: x12
- 101: x13
- 110: x14
- 111: x15

指令格式:

15	13	12	11	10	9	7	6	5	4	2	1	0
100	0	11	rs1/rd	01	rs2	01						

14.7 附录 A-8 伪指令列表

RISC-V 实现了一系列的伪指令，在此列出仅供参考，按英文字母顺序排列。

伪指令	基础指令	含义
beqz rs, offset	beq rs, x0, offset	寄存器为零分支跳转
bnez rs, offset	bne rs, x0, offset	寄存器不为零分支跳转
blez rs, offset	bge x0,rs,offset	寄存器小于等于零跳转
bgez rs, offset	bge rs, x0, offset	寄存器大于等于零跳转
bltz rs, offset	blt rs, x0, offset	寄存器小于零跳转
bgtz rs, offset	blt x0, rs, offset	寄存器大于零跳转
bgt rs, rt, offset	blt rt, rs, offset	比较大于分支跳转
ble rs, rt, offset	bge rt, rs, offset	比较小于等于分支跳转
bgtu rs, rt, offset	bltu rt, rs, offset	无符号比较大于分支跳转
bleu rs, rt, offset	bgeu rt, rs, offset	无符号比较小于等于分支跳转
call offset	auipc x6, offset[31:12] jalr x1, x6, offset[11:0]	跳转 4KB-4GB 空间的函数
csrrc csr, rs	csrrc x0, csr, rs	清除控制寄存器中对应比特
csrrci csr, imm	csrrci x0, csr, imm	清除控制寄存器低 6 位中对应比特
csrrs csr, rs	csrrs x0, csr, rs	置位控制寄存器中对应比特
csrr rd, csr csrrs rd, csr, x0 读 控制寄存器中对应比特		
csrrsi csr, imm csrrsi x0, csr, imm 置位控制寄 存器低 6 位中对应比特		
csrrw csr, rs	csrrw x0, csr, rs	写控制寄存器中对应比特
csrrwi csr, imm	csrrwi x0, csr, imm	写控制寄存器低 6 位中对应比特
fabs.d rd , rs	fsgnjx.d rd, rs,rs	双精度浮点数取绝对值
fabs.s rd , rs	fsgnjx.s rd, rs,rs	单精度浮点数取绝对值

下页继续

表 14.1 – 续上页

伪指令	基础指令	含义
fence	fence iorw, iorw	存储和外设同步指令
fl{w d} rd, symbol, rt	auipc rt, symbol[31:12] fl{w d} rd, symbol[11:0](rt)	4GB 地址空间浮点加载指令
fmv.d rd, rs	fsgnj.d rd, rs,rs	双精度浮点复制指令
fmv.s rd, rs	fsgnj.s rd, rs,rs	单精度浮点复制指令
fneg.d rd, rs	fsgnjn.d rd, rs,rs	双精度浮点取负指令
fneg.s rd, rs	fsgnjn.s rd, rs,rs	单精度浮点取负指令
frcsr rd	csrrs x0, fcsr, x0	浮点控制寄存器读取指令
frflags rd	csrrs rd, fflags,x0	浮点异常位读取指令
frfm rd	csrrs rd, frm,x0	浮点舍入位读取指令
fscsr rs	csrrw x0, fcsr,rs	写浮点控制寄存器指令
fscsr rd, rs	csrrs rd, fcsr, rs	浮点控制寄存器读写指令
fsflags rs	csrrw x0, fcsr,rs	写浮点异常位指令
fsflags rd, rs	csrrs rd, fcsr, rs	浮点异常位读写指令
fsflagsi imm	csrrwi x0, fflags,imm	立即数写浮点异常位指令
fsflagsi rd, imm	csrrwi rd, fflags, imm	浮点异常位立即数读写指令
fsrm rs	csrrw x0, frm,rs	写浮点舍入位指令
fsrm rd, rs	csrrs rd, frm, rs	浮点舍入位读写指令
fsrmi imm	csrrwi x0, frm,imm	立即数写浮点舍入位指令
fsrmi rd, imm	csrrwi rd, frm, imm	浮点舍入位立即数读写指令
fs{w d} rd, symbol, rt	auipc rt, symbol[31:12] fs{w d} rd, symbol[11:0](rt)	4GB 地址空间浮点存储指令
j offset	jal x0, offset	直接跳转指令
jal offset	jal x1, offset	子程序跳转和链接指令
jalr rs	jalr x1, rs, 0	子程序跳转寄存器和链接寄存器指令
jr rs	jalr x0, rs, 0	跳转寄存器指令
la rd, symbol	auipc rd, symbol[31:12] addi rd, rd, symbol[11:0]	指令地址加载指令
li rd, immediate	根据立即数大小拆分为多条指令	立即数加载指令
l{b h w d} rd, symbol, rt	auipc rt, symbol[31:12] l{b h w d} rd, symbol[11:0](rt)	4GB 地址空间加载指令
mv rd, rs	addi rd, rs, 0	数据传送指令
neg rd, rs	sub rd, x0, rs	寄存器取负指令
negw rd, rs	subw rd, x0, rs	寄存器低 32 位取负指令
nop	addi x0,x0,0	空指令
not rd, rs	xori rd, rs, -1	寄存器取反指令
rdcycle[h] rd	csrrs rd, cycle[h], x0	周期数读取指令

下页继续

表 14.1 – 续上页

伪指令	基础指令	含义
rdinstret[h] rd	csrrs rd, instret[h], x0	指令数读取指令
rdtime[h] rd	csrrs rd, time[h], x0	真实时钟读取指令
ret	jalr x0, x1, 0	子程序返回指令
s{b h w d} rd, symbol, rt	auipc rt, symbol[31:12] s{b h w d} rd, symbol[11:0](rt)	4GB 地址空间存储指令
seqz rd, rs	sltiu rd, rs, 1	寄存器为 0 置 1 指令
sext.w rd, rs	addiw rd, rs, 0	符号位扩展指令
sgtz rd, rs	slt rd, rs, x0, rs	寄存器大于 0 置 1 指令
sltz rd, rs	slt rd, rs, rs, x0	寄存器小于 0 置 1 指令
snez rd, rs	sltu rd, rs, x0, rs	寄存器不为 0 置 1 指令
tail offset	auipc x6, offset[31:12] jalr x0, x6, offset[11:0]	寄存器不链接跳转子程序指令

第十五章 附录 B 玄铁扩展指令术语

除了标准中定义的 GCV 指令集外，C906 实现了自定义的指令集，包括 Cache 指令子集，算术运算指令子集，位操作指令子集，存储指令子集以及浮点半精度指令子集。

其中，Cache 指令子集、同步指令子集、算术运算指令子集、位操作指令子集以及存储指令子集需要在 `mxstatus.theadisaee == 1` 时方可正常执行，否则产生非法指令异常；浮点半精度指令子集需要在 `mstatus.fs != 2'b00` 时方可正常执行，否则产生非法指令异常。

以下按照不同指令子集扩展对每条指令做具体描述。

15.1 附录 B-1 Cache 指令术语

Cache 指令子集实现了对 cache 的操作，每条指令位宽为 32 位。

以下指令按英文字母顺序排列。

15.1.1 DCACHE.CALL——DCACHE 清全部脏表项指令

语法：

`dcache.call`

操作：

clear 所有 L1 dcache 表项，将所有 dirty 表项写回到下一级存储。

执行权限：

M mode/S mode

异常：

非法指令异常

说明：

`mxstatus.theadisaee=0`，执行该指令产生非法指令异常。

`mxstatus.theadisaee=1`，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000			00001		00000		000		00000		0001011

15.1.2 DCACHE.CVA——DCACHE 指定虚拟地址清脏表项指令

语法：

```
dcache.cva rs1
```

操作：

将 rs1 中虚拟地址所对应的 dcache 表项写回到下一级存储，操作所有核 L1CACHE。

执行权限：

```
M mode/S mode/U mode
```

异常：

非法指令异常/加载指令页面错误异常

说明：

- mxstatus.theadisae=0，执行该指令产生非法指令异常。
- mxstatus.theadisae=1，mxstatus.ucme =1，U mode 下可以执行该指令。
- mxstatus.theadisae=1，mxstatus.ucme =0，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001			00100		rs1		000		00000		0001011

15.1.3 DCACHE.CPA——DCACHE 指定物理地址清脏表项指令

语法：

```
dcache.cpa rs1
```

操作：

将 rs1 中物理地址所对应的 dcache 表项写回到下一级存储，操作所有核 L1CACHE。

执行权限：

```
M mode/S mode
```

异常：

非法指令异常

说明：

mxstatus.theadisae=0，执行该指令产生非法指令异常。

mxstatus.theadisae=1，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001		01000		rs1		000		00000		0001011	

15.1.4 DCACHE.CSW——DCACHE 指定 way/set 清脏表项并无效指令

语法：

dcache.csw rs1

操作：

按照 rs1 中指定的 way/set 将 L1 dache dirty 表项写回到下一级存储。

执行权限：

M mode/S mode

异常：

非法指令异常

说明：

C906 dache 为四路组相联，rs1[31:30] 为 way 编码，rs1[w:6] 为 set 编码。当 dcache 为 32K 时，w 为 13，dcache 为 64K 时，w 为 14。

- mxstatus.theadisae=0，执行该指令产生非法指令异常。
- mxstatus.theadisae=1，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0		
0000001				00001		rs1		000		00000		0001011	

15.1.5 DCACHE.IALL——DCACHE 无效全部表项指令

语法：

dcache.iall

操作：

无效所有 L1 dcache 表项。

执行权限：

M mode/S mode

异常：

非法指令异常

说明：

- mxstatus.theadisaee=0，执行该指令产生非法指令异常。
- mxstatus.theadisaee=1，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000			00010		00000		000		00000		0001011

15.1.6 DCACHE.IVA ——DCACHE 指定虚拟地址无效表项指令

语法：

dcache.iva rs1

操作：

将 rs1 中虚拟地址所对应的 dcache 表项无效。

执行权限：

M mode/S mode

异常：

非法指令异常/加载指令页面错误异常

说明：

mxstatus.theadisaee=0，执行该指令产生非法指令异常。

mxstatus.theadisaee=1，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001			00110		rs1		000		00000		0001011

15.1.7 DCACHE.IPA ——DCACHE 指定物理地址无效表项指令

语法：

dcache.ipa rs1

操作：

将 rs1 中物理地址所对应的 dcache 表项无效。

执行权限：

M mode/S mode

异常:

非法指令异常

说明:

- mxstatus.theadisae=0，执行该指令产生非法指令异常。
- mxstatus.theadisae=1，U mode 下执行该指令产生非法指令异常。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0		
0000001				01010		rs1		000		00000		0001011	

15.1.8 DCACHE.ISW ——DCACHE 指定 set/way 无效表项指令

语法:

dcache.isw rs1

操作:

无效指定 SET 和 WAY 的 dcache 表项。

执行权限:

M mode/S mode

异常:

非法指令异常

说明:

C906 dcache 为两路组相联，rs1[31:30] 为 way 编码，rs1[w:6] 为 set 编码。当 dcache 为 32K 时,w 为 13，dcache 为 64K 时，w 为 14。

- mxstatus.theadisae=0，执行该指令产生非法指令异常。
- mxstatus.theadisae=1，U mode 下执行该指令产生非法指令异常。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0		
0000001				00010		rs1		000		00000		0001011	

15.1.9 DCACHE.CIALL——DCACHE 清全部脏表项并无效指令

语法:

dcache.ciall

操作：

将所有 L1 dcache dirty 表项写回到下一级存储后，无效所有表项。

执行权限：

M mode/S mode

异常：

非法指令异常

说明：

mxstatus.theadisae=0，执行该指令产生非法指令异常。

mxstatus.theadisae=1，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000	00011	00000	000	00000	0001011						

15.1.10 DCACHE.CIVA ——DCACHE 指定虚拟地址清脏表项并无效指令

语法：

dcache.civa rs1

操作：

将 rs1 指定虚拟地址所属的 dcache 表项写回到下级存储，并无效该表项。

执行权限：

M mode/S mode/U mode

异常：

非法指令异常/加载指令页面错误异常

说明：

mxstatus.theadisae=0，执行该指令产生非法指令异常。

mxstatus.theadisae=1，mxstatus.ucme =1，U mode 下可以执行该指令。

mxstatus.theadisae=1，mxstatus.ucme =0，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001				00111		rs1		000	00000		0001011

15.1.11 DCACHE.CIPA ——DCACHE 指定物理地址清脏表项并无效指令

语法：

dcache.cipa rs1

操作：

将 rs1 中物理地址所属的 dcache 表项写回下级存储并无效该表项。

执行权限：

M mode/S mode

异常：

非法指令异常

说明：

mxstatus.theadisaee=0，执行该指令产生非法指令异常。

mxstatus.theadisaee=1，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001				01011		rs1		000	00000		0001011

15.1.12 DCACHE.CISW——DCACHE 指定 way/set 清脏表项并无效指令

语法：

dcache.cisw rs1

操作：

按照 rs1 中指定的 way/set 将 L1 dache dirty 表项写回到下一级存储并无效该表项。

执行权限：

M mode/S mode

异常：

非法指令异常

说明：

C906dache 为四路组相联, rs1[31:30] 为 way 编码, rs1[w:6] 为 set 编码。当 dcache 为 32K 时, w 为 13, dcache 为 64K 时, w 为 14。

- mxstatus.theadisaee=0, 执行该指令产生非法指令异常。
- mxstatus.theadisaee=1, U mode 下执行该指令产生非法指令异常。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000001		00011		rs1		000		00000		0001011	

15.1.13 ICACHE.IALL——ICACHE 无效全部表项指令

语法:

icache.iall

操作:

无效所有 icache 表项。

执行权限:

M mode/S mode

异常:

非法指令异常

说明:

- mxstatus.theadisaee=0, 执行该指令产生非法指令异常。
- mxstatus.theadisaee=1, U mode 下执行该指令产生非法指令异常。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0000000		10000		00000		000		00000		0001011	

15.1.14 ICACHE.IALLS——ICACHE 广播无效全部表项指令

语法:

icache.ialls

操作:

无效所有 icache 表项, 并广播其他核去无效各自所有 icache 表项, 操作所有核。

执行权限:

M mode/S mode

异常：

非法指令异常

说明：

mxstatus.theadisae=0，执行该指令产生非法指令异常。

mxstatus.theadisae=1，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000			10001		00000		000		00000		0001011

15.1.15 ICACHE.IVA——ICACHE 指定虚拟地址无效表项指令

语法：

icache.iva rs1

操作：

将 rs1 中虚拟地址所对应的 icache 表项无效。

执行权限：

M mode/S mode/U mode

异常：

非法指令异常/加载指令页面错误异常

说明：

mxstatus.theadisae=0，执行该指令产生非法指令异常。

mxstatus.theadisae=1，mxstatus.ucme=1，U mode 下可以执行该指令。

mxstatus.theadisae=1，mxstatus.ucme=0，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001			10000		rs1		000		00000		0001011

15.1.16 ICACHE.IPA——ICACHE 指定物理地址无效表项指令

语法：

icache.ipa rs1

操作：

将 rs1 中物理地址所对应的 icache 表项无效，操作所有核。

执行权限：

M mode/S mode

异常：

非法指令异常

说明：

mxstatus.theadisae=0，执行该指令产生非法指令异常。

mxstatus.theadisae=1，U mode 下执行该指令产生非法指令异常。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000001		11000		rs1		000		00000		0001011	

15.2 附录 B-2 同步指令术语

同步指令扩展每条指令位宽为 32 位。

以下指令按英文字母顺序排列。

15.2.1 SYNC——同步指令

语法：

sync

操作：

该指令保证 sync 前序所有指令比该指令早退休，sync 后序所有指令比该指令晚退休。

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000		11000		00000		000		00000		0001011	

15.2.2 SYNC.I——同步并清空指令

语法：

sync.i

操作：

该该指令保证 sync.i 前序所有指令比该指令早退休，sync.i 后序所有指令比该指令晚退休。该指令退休时清空流水线。

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000000			11010		00000		000		00000		0001011

15.3 附录 B-3 算术运算指令术语

算术运算指令子集实现了对算术指令的扩展，每条指令位宽为 32 位。

以下指令按英文字母顺序排列。

15.3.1 ADDSL——寄存器移位相加指令

语法：

addsl rd rs1, rs2, imm2

操作：

rd ← rs1+ rs2<<imm2

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00000	imm2	rs2	rs1	001	rd	0001011							

15.3.2 MULA——乘累加指令

语法:

mula rd, rs1, rs2

操作:

rd ← rd + (rs1 * rs2)[63:0]

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00100	00	rs2	rs1	001	rd	0001011							

15.3.3 MULAH——低 16 位乘累加指令

语法:

mulah rd, rs1, rs2

操作:

tmp[31:0] ← rd[31:0] + (rs1[15:0] * rs[15:0])

rd ← sign_extend(tmp[31:0])

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00101	00	rs2	rs1	001	rd	0001011							

15.3.4 MULAW——低 32 位乘累加指令

语法：

```
mulaw rd, rs1, rs2
```

操作：

```
tmp[31:0] ← rd[31:0] + (rs1[31:0] * rs[31:0])[31:0]
rd ← sign_extend(tmp[31:0])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00100	10	rs2	rs1	001	rd	0001011							

15.3.5 MULS——乘累减指令

语法：

```
muls rd, rs1, rs2
```

操作：

```
rd ← rd - (rs1 * rs2)[63:0]
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00100	01	rs2	rs1	001	rd	0001011							

15.3.6 MULSH——低 16 位乘累减指令

语法：

```
mulsh rd, rs1, rs2
```

操作:

```
tmp[31:0] ← rd[31:0]- (rs1[15:0] * rs[15:0])  
rd ← sign_extend(tmp[31:0])
```

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0				
00101				01	rs2				rs1				001	rd	0001011		

15.3.7 MULSW——低 32 位乘累减指令

语法:

```
mulaw rd, rs1, rs2
```

操作:

```
tmp[31:0] ← rd[31:0]- (rs1[31:0] * rs[31:0])  
rd ← sign_extend(tmp[31:0])
```

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
00100				11	rs2			rs1			001	rd	0001011	

15.3.8 MVEQZ——寄存器为 0 传送指令

语法:

```
mveqz rd, rs1, rs2
```

操作: if (rs2 == 0)

```
rd ← rs1  
else
```

rd ← rd

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01000	00			rs2		rs1	001			rd		0001011	

15.3.9 MVNEZ——寄存器非 0 传送指令

语法：

mvnez rd, rs1, rs2

操作：

if (rs2 != 0)

rd ← rs1

else

rd ← rd

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01000	01			rs2		rs1	001			rd		0001011	

15.3.10 SRRI——循环右移指令

语法：

srri rd, rs1, imm6

操作：

rd ← rs1 >>>> imm6

rs1 原值右移，左侧移入右侧移出位

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	26	25	20	19	15	14	12	11	7	6	0
000100			imm6			rs1		001	rd		0001011

15.3.11 SRRIW——低 32 位循环右移指令

语法：

srriw rd, rs1, imm5

操作：

rd ← sign_extend(rs1[31:0] >>>> imm5)

rs1[31:0] 原值右移，左侧移入右侧移出位

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0001010			imm5			rs1		001	rd		0001011

15.4 附录 B-3 位操作指令术语

位操作指令子集实现了对位运算指令的扩展，每条指令位宽为 32 位。

以下指令按英文字母顺序排列。

15.4.1 EXT——寄存器连续位提取符号位扩展指令

语法：

ext rd, rs1, imm1,imm2

操作：

$rd \leftarrow \text{sign_extend}(rs1[imm1:imm2])$

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

说明:

若 $imm1 < imm2$, 该指令行为不可预测

指令格式:

31	26	25	20	19	15	14	12	11	7	6	0
imm1			imm2			rs1		010	rd		0001011

15.4.2 EXTU——寄存器连续位提取零扩展指令

语法:

`extu rd, rs1, imm1,imm2`

操作:

$rd \leftarrow \text{zero_extend}(rs1[imm1:imm2])$

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

说明:

若 $imm1 < imm2$, 该指令行为不可预测

指令格式:

31	26	25	20	19	15	14	12	11	7	6	0
imm1			imm2			rs1		011	rd		0001011

15.4.3 FF0——快速找 0 指令

语法:

`ff0 rd, rs1`

操作:

从 rs1 最高位开始查找第一个为 0 的位，结果写回 rd。如果 rs1 的最高位为 0，则结果为 0，如果 rs1 中没有 0，结果为 64

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10000				10	00000			rs1	001	rd	0001011		

15.4.4 FF1——快速找 1 指令

语法：

ff1 rd, rs1

操作：

从 rs1 最高位开始查找第一个为 1 的位，将该位的索引写回 rd。如果 rs1 的最高位为 1，则结果为 0，如果 rs1 中没有 1，结果为 64

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
10000				11	00000				rs1		001	rd		0001011	

15.4.5 REV——字节倒序指令

语法：

rev rd, rs1

操作：

rd[63:56] ←rs1[7:0]
rd[55:48] ←rs1[15:8]
rd[47:40] ←rs1[23:16]

```
rd[39:32] ←rs1[31:24]
rd[31:24] ←rs1[39:32]
rd[23:16] ←rs1[47:40]
rd[15:8] ←rs1[55:48]
rd[7:0] ←rs1[63:56]
```

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10000	01	00000	rs1	001	rd	0001011							

15.4.6 REVW——低 32 位字节倒序指令

语法：

```
revw rd, rs1
```

操作：

```
tmp[31:24] ←rs1[7:0]
tmp [23:16] ←rs1[15:8]
tmp [15:8] ←rs1[23:16]
tmp [7:0] ←rs1[31:24]
rd ←sign_extend(tmp[31:0])
```

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10010	00	00000	rs1	001	rd	0001011							

15.4.7 TST——比特为 0 测试指令

语法：

```
tst rd, rs1, imm6
```

操作：

```
if(rs1[imm6] == 1)
    rd←1
else
    rd←0
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

指令格式：

31	26	25	20	19	15	14	12	11	7	6	0
100010	imm6			rs1	001	rd		0001011			

15.4.8 TSTNBZ——字节为 0 测试指令

语法：

```
tstnbz rd, rs1
```

操作：

```
rd[63:56] ← (rs1[63:56] == 0) ? 8' hff : 8' h0
rd[55:48] ← (rs1[55:48] == 0) ? 8' hff : 8' h0
rd[47:40] ← (rs1[47:40] == 0) ? 8' hff : 8' h0
rd[39:32] ← (rs1[39:32] == 0) ? 8' hff : 8' h0
rd[31:24] ← (rs1[31:24] == 0) ? 8' hff : 8' h0
rd[23:16] ← (rs1[23:16] == 0) ? 8' hff : 8' h0
rd[15:8]  ← (rs1[15:8]  == 0) ? 8' hff : 8' h0
rd[7:0]   ← (rs1[7:0]   == 0) ? 8' hff : 8' h0
```

执行权限：

```
M mode/S mode/U mode
```

异常：

非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10000				00	00000			rs1	001	rd	0001011		

15.5 附录 B-4 存储指令术语

存储指令子集实现了对存储指令的扩展，每条指令位宽为 32 位。

以下指令按英文字母顺序排列。

15.5.1 FLRD——浮点寄存器移位双字加载指令

语法：

fldr rd, rs1, rs2, imm2

操作：

rd ← mem[(rs1+rs2<<imm2)+7: (rs1+rs2<<imm2)]

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常，非法指令异常

说明：

mxstatus.theadisae=1’ b0 或 mstatus.fs =2’ b00 时，该指令产生非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
01100				imm2		rs2		rs1		110		rd		0001011	

15.5.2 FLRW——浮点寄存器移位字加载指令

语法：

flrw rd, rs1, rs2, imm2

操作：

rd ← one_extend(mem[(rs1+rs2<<imm2)+3: (rs1+rs2<<imm2)])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常，非法指令异常

说明：

mxstatus.theadisaee=1’ b0 或 mstatus.fs =2’ b00 时，该指令产生非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0					
01000				imm2	rs2				rs1				110	rd	0001011			

15.5.3 FLURD——浮点寄存器低 32 位移位双字加载指令

语法：

flurd rd, rs1, rs2, imm2

操作：

rd ←mem[(rs1+rs2[31:0]<<imm2)+7: (rs1+rs2[31:0]<<imm2)]

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常，非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

mxstatus.theadisaee=1’ b0 或 mstatus.fs = 2’ b00 时，该指令产生非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
01110				imm2	rs2			rs1		110	rd		0001011	

15.5.4 FLURW——浮点寄存器低 32 位移位字加载指令

语法：

flurw rd, rs1, rs2, imm2

操作：

rd ←one_extend(mem[(rs1+rs2[31:0]<<imm2)+3: (rs1+rs2[31:0]<<imm2)])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

mxstatus.theadisae=1’ b0 或 mstatus.fs = 2’ b00 时，该指令产生非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01010				imm2	rs2				rs1		110	rd	0001011

15.5.5 FSRD——浮点寄存器移位双字存储指令

语法：

fsrd rd, rs1, rs2, imm2

操作：

mem[(rs1+rs2<<imm2)+7: (rs1+rs2<<imm2)] ←rd[63:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

说明：

mxstatus.theadisae=1’ b0 或 mstatus.fs =2’ b00 时，该指令产生非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01100				imm2	rs2				rs1		111	rd	0001011

15.5.6 FSRW——浮点寄存器移位字存储指令

语法：

fsrw rd, rs1, rs2, imm2

操作：

mem[(rs1+rs2<<imm2)+3: (rs1+rs2<<imm2)] ←rd[31:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

说明：

mxstatus.theadisae=1’ b0 或 mstatus.fs =2’ b00 时，该指令产生非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01000	imm2	rs2	rs1	111	rd	0001011							

15.5.7 FSURD——浮点寄存器低 32 位移位双字存储指令

语法：

fsurd rd, rs1, rs2, imm2

操作：

mem[(rs1+rs2[31:0]<<imm2)+7: (rs1+rs2[31:0]<<imm2)] ←rd[63:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

mxstatus.theadisae=1’ b0 或 mstatus.fs = 2’ b00 时，该指令产生非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01110	imm2	rs2	rs1	111	rd	0001011							

15.5.8 FSURW——浮点寄存器低 32 位移位字存储指令

语法：

fsurw rd, rs1, rs2, imm2

操作：

mem[(rs1+rs2[31:0]<<imm2)+3: (rs1+rs2[31:0]<<imm2)] ←rd[31:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

mxstatus.theadisaee=1’ b0 或 mstatus.fs = 2’ b00 时，该指令产生非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01010				imm2	rs2				rs1		111	rd	0001011

15.5.9 LBIA——符号位扩展字节加载基地址自增指令

语法：

lbia rd, (rs1), imm5,imm2

操作：

rd ←sign_extend(mem[rs1])
rs1←rs1 + sign_extend(imm5 << imm2)

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00011				imm2	imm5				rs1		100	rd	0001011

15.5.10 LBIB——基地址自增符号位扩展字节加载指令

语法：

lbib rd, (rs1), imm5,imm2

操作：

```
rs1←rs1 + sign_extend(imm5 << imm2)

rd ←sign_extend(mem[rs1+7:rs1])
```

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00001	imm2			imm5			rs1		100	rd		0001011	

15.5.11 LBUIA——零扩展字节加载基地址自增指令

语法：

```
lbuia rd, (rs1), imm5,imm2
```

操作：

```
rd ←zero_extend(mem[rs1])

rs1←rs1 + sign_extend(imm5 << imm2)
```

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10011	imm2			imm5			rs1		100	rd		0001011	

15.5.12 LBUIB——基地址自增零扩展字节加载指令

语法：

```
lbuib rd, (rs1), imm5,imm2
```

操作：

```
rs1←rs1 + sign_extend(imm5 << imm2)
rd ←zero_extend(mem[rs1])
```

执行权限：

```
M mode/S mode/U mode
```


异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：



15.5.13 LDD——双寄存器加载指令

语法：

```
ldd rd1,rd2, (rs1),imm2, 4
```

操作：

```
address←rs1 + zero_extend(imm2<<4)
rd1←mem[address+7:address]
rd2←mem[address+15:address+8]
```

执行权限：

```
M mode/S mode/U mode
```

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rd1,rd2 ,rs1 互相不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
11111				imm2		rd2		rs1		100		rd1		0001011	

15.5.14 LDIA——符号位扩展双字加载基地址自增指令

语法：

ldia rd, (rs1), imm5,imm2

操作：

rd ←sign_extend(mem[rs1+7:rs1])
rs1←rs1 + sign_extend(imm5 << imm2)

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0			
01111				imm2		imm5			rs1		100		rd		0001011	

15.5.15 LDIB——基地址自增符号位扩展双字加载指令

语法：

ldib rd, (rs1), imm5,imm2

操作：

rs1←rs1 + sign_extend(imm5 << imm2)
rd ←sign_extend(mem[rs1+7:rs1])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01101				imm2	imm5			rs1	100	rd	0001011		

15.5.16 LHIA——符号位扩展半字加载基地址自增指令

语法:

lhia rd, (rs1), imm5,imm2

操作:

rd ←sign_extend(mem[rs1+1:rs1])
rs1←rs1 + sign_extend(imm5 << imm2)

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明:

rd 和 rs1 不可相等

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0			
00111				imm2		imm5			rs1		100		rd		0001011	

15.5.17 LHIB——基地址自增符号位扩展半字加载指令

语法:

lhib rd, (rs1), imm5,imm2

操作:

rs1←rs1 + sign_extend(imm5 << imm2)
rd ←sign_extend(mem[rs1+1:rs1])

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明:

rd 和 rs1 不可相等

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
00101				imm2	imm5				rs1		100	rd		0001011	

15.5.18 LHUIA——零扩展半字加载基地址自增指令

语法:

lhuia rd, (rs1), imm5,imm2

操作:

rd ←zero_extend(mem[rs1+1:rs1])
rs1←rs1 + sign_extend(imm5 << imm2)

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明:

rd 和 rs1 不可相等

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
10111				imm2	imm5				rs1		100	rd	0001011	

15.5.19 LHUIB——基地址自增零扩展半字加载指令

语法:

lhuib rd, (rs1), imm5,imm2

操作:

rs1←rs1 + sign_extend(imm5 << imm2)
rd ←zero_extend(mem[rs1+1:rs1])

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
10101				imm2	imm5			rs1		100		rd	0001011	

15.5.20 LRB——寄存器移位符号位扩展字节加载指令

语法：

lrb rd, rs1, rs2, imm2

操作：

rd ←sign_extend(mem[(rs1+rs2<<imm2)])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
00000				imm2	rs2		rs1		100		rd		0001011	

15.5.21 LRBU——寄存器移位零扩展扩展字节加载指令

语法：

lrbu rd, rs1, rs2, imm2

操作：

rd ←zero_extend(mem[(rs1+rs2<<imm2)])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0					
10000				imm2	rs2				rs1				100	rd	0001011			

15.5.22 LRD——寄存器移位双字加载指令

语法：

```
lrd rd, rs1, rs2, imm2
```

操作：

```
rd ← mem[(rs1+rs2<<imm2)+7: (rs1+rs2<<imm2)]
```

执行权限：

```
M mode/S mode/U mode
```

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
01100				imm2	rs2			rs1		100	rd		0001011	

15.5.23 LRH——寄存器移位符号位扩展半字加载指令

语法：

```
lrh rd, rs1, rs2, imm2
```

操作：

```
rd ← sign_extend(mem[(rs1+rs2<<imm2)+1: (rs1+rs2<<imm2)])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0					
00100				imm2	rs2				rs1				100	rd	0001011			

15.5.24 LRHU——寄存器移位零扩展扩展半字加载指令

语法:

lrhu rd, rs1, rs2, imm2

操作:

$$rd \leftarrow \text{zero_extend}(\text{mem}[(rs1+rs2<<imm2)+1: (rs1+rs2<<imm2)])$$

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
10100				imm2		rs2		rs1		100		rd		0001011	

15.5.25 LRW——寄存器移位符号位扩展字加载指令

语法:

lrw rd, rs1, rs2, imm2

操作:

$$rd \leftarrow \text{sign_extend}(\text{mem}[(rs1+rs2<<imm2)+3: (rs1+rs2<<imm2)])$$

执行权限:

M mode/S mode/U mode

异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
01000				imm2		rs2		rs1		100		rd		0001011	

15.5.26 LRWU——寄存器移位零扩展扩展字加载指令

语法:

lrwu rd, rs1, rs2, imm2

操作:

$rd \leftarrow zero_extend(mem[(rs1+rs2<<imm2)+3: (rs1+rs2<<imm2)])$

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
11000				imm2	rs2			rs1		100	rd		0001011

15.5.27 LURB——寄存器低 32 位移位符号位扩展字节加载指令

语法：

lurb rd, rs1, rs2, imm2

操作：

$rd \leftarrow sign_extend(mem[(rs1+rs2[31:0]<<imm2)])$

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
00010				imm2	rs2			rs1		100		rd	0001011	

15.5.28 LURBU——寄存器低 32 位移位零扩展字节加载指令

语法：

lurbu rd, rs1, rs2, imm2

操作：

$rd \leftarrow zero_extend(mem[(rs1+rs2[31:0]<<imm2)])$

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10010	imm2	rs2	rs1	100	rd	0001011							

15.5.29 LURD——寄存器低 32 位移位双字加载指令

语法：

lurd rd, rs1, rs2, imm2

操作：

$rd \leftarrow mem[(rs1+rs2[31:0]<<imm2)+7: (rs1+rs2[31:0]<<imm2)]$

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01110	imm2	rs2	rs1	100	rd	0001011							

15.5.30 LURH——寄存器低 32 位移位符号位扩展半字加载指令

语法：

lurh rd, rs1, rs2, imm2

操作：

$rd \leftarrow sign_extend(mem[(rs1+rs2[31:0]<<imm2)+1: (rs1+rs2[31:0]<<imm2)])$

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00110		imm2		rs2		rs1		100		rd		0001011	

15.5.31 LURHU——寄存器低 32 位移位零扩展半字加载指令

语法：

lurhu rd, rs1, rs2, imm2

操作：

rd ← zero_extend(mem[(rs1+rs2[31:0]<<imm2)+1:
(rs1+rs2[31:0]<<imm2)])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
10110		imm2		rs2		rs1		100		rd		0001011	

15.5.32 LURW——寄存器低 32 位移位符号位扩展字加载指令

语法：

lurw rd, rs1, rs2, imm2

操作：

rd ← sign_extend(mem[(rs1+rs2[31:0]<<imm2)+3:
(rs1+rs2[31:0]<<imm2)])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数，高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
01010				imm2		rs2		rs1		100		rd		0001011	

15.5.33 LURWU——寄存器低 32 位移位零扩展字加载指令

语法：

lwd rd1, rd2, (rs1),imm2

操作：

address←rs1+zero_extend(imm2<<3)
rd1 ←sign_extend(mem[address+3: address])
rd2 ←sign_extend(mem[address+7: address+4])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rd1,rd2 ,rs1 互相不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
11010				imm2	rs2			rs1		100	rd		0001011	

15.5.34 LWD——符号位扩展双寄存器字加载指令

语法：

lwd rd, imm7(rs1)

操作：

```
address←rs1+sign_extend(imm7)

rd ←sign_extend(mem[address+31: address])

rd+1 ←sign_extend(mem[address+63: address+32])
```

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
11100				imm2	rd2		rs1		100		rd1		0001011	

15.5.35 LWIA——符号位扩展字加载基地址自增指令

语法：

```
lwia rd, (rs1), imm5,imm2
```

操作：

```
rd ←sign_extend(mem[rs1+3:rs1])

rs1←rs1 + sign_extend(imm5 << imm2)
```

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0				
01011				imm2		imm5			rs1		100		rd		0001011		

15.5.36 LWIB——基地址自增符号位扩展字加载指令

语法：

```
lwib rd, (rs1), imm5,imm2
```

操作：

```
rs1←rs1 + sign_extend(imm5 << imm2)

rd ←sign_extend(mem[rs1+3:rs1])
```

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
01001				imm2	imm5			rs1		100		rd	0001011	

15.5.37 LWUD——零扩展双寄存器字加载指令

语法：

```
lwud rd1,rd2, (rs1),imm2
```

操作：

```
address←rs1+zero_extend(imm2<<3)

rd1 ←zero_extend(mem[address+3: address])

rd2 ←zero_extend(mem[address+7: address+4])
```

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

说明：

rd1,rd2 ,rs1 互相不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
11110				imm2	rd2			rs1	100	rd1		0001011	

15.5.38 LWUIA——零扩展字加载基地址自增指令

语法：

lwuia rd, (rs1), imm5,imm2

操作：

rd ←zero__extend(mem[rs1+3:rs1])
rs1←rs1 + sign__extend(imm5 << imm2)

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
11011				imm2	imm5			rs1	100	rd		0001011	

15.5.39 LWUIB——基地址自增零扩展字加载指令

语法：

lwuib rd, (rs1), imm5,imm2

操作：

rs1←rs1 + sign__extend(imm5 << imm2)
rd ←zero__extend(mem[rs1+3:rs1])

执行权限：

M mode/S mode/U mode

异常：

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常。

说明：

rd 和 rs1 不可相等

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0			
11001				imm2		imm5			rs1		100		rd		0001011	

15.5.40 SBIA——字节存储基地址自增指令

语法：

```
sbia rs2, (rs1), imm5,imm2
```

操作：

```
mem[rs1]←rs2[7:0]
rs1←rs1 + sign_extend(imm5 << imm2)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0			
00011				imm2		imm5			rs1		101		rs2		0001011	

15.5.41 SBIB——基地址自增字节存储指令

语法：

```
sbib rs2, (rs1), imm5,imm2
```

操作：

```
rs1←rs1 + sign_extend(imm5 << imm2)
mem[rs1] ←rs2[7:0]
```

执行权限：

```
M mode/S mode/U mode
```

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
00001				imm2		imm5		rs1		101		rs2		0001011	

15.5.42 SDD——双寄存器存储指令

语法：

```
sdd rd1,rd2, (rs1),imm2, 4
```

操作：

```
address←rs1 + zero_extend(imm2<<4)
mem[address+7:address] ←rd1
mem[address+15:address+8]←rd2
```

执行权限：

```
M mode/S mode/U mode
```

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
11111	imm2	rd2	rs1	101	rd1	0001011							

15.5.43 SDIA——双字存储基地址自增指令

语法：

```
sdia rs2, (rs1), imm5,imm2
```

操作：

```
mem[rs1+7:rs1]←rs2[63:0]
rs1←rs1 + sign_extend(imm5 << imm2)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01111	imm2	imm5	rs1	101	rs2	0001011							

15.5.44 SDIB——基地址自增双字存储指令

语法：

```
sdib rs2, (rs1), imm5,imm2
```

操作：

```
rs1←rs1 + sign_extend(imm5 << imm2)
mem[rs1+7:rs1] ←rs2[63:0]
```

执行权限：

```
M mode/S mode/U mode
```

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01101	imm2	imm5	rs1	101	rs2	0001011							

15.5.45 SHIA——半字存储基地址自增指令

语法：

```
shia rs2, (rs1), imm5,imm2
```

操作：

```
mem[rs1+1:rs1]←rs2[15:0]
rs1←rs1 + sign_extend(imm5 << imm2)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00111	imm2	imm5	rs1	101	rs2	0001011							

15.5.46 SHIB——基地址自增半字存储指令

语法：

```
shib rs2, (rs1), imm5,imm2
```

操作:

```
rs1←rs1 + sign_extend(imm5 << imm2)
mem[rs1+1:rs1] ←rs2[15:0]
```

执行权限:

```
M mode/S mode/U mode
```

异常:

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00101	imm2	imm5	rs1	101	rs2	0001011							

15.5.47 SRB——寄存器移位字节存储指令

语法:

```
srb rd, rs1, rs2, imm2
```

操作:

```
mem[(rs1+rs2<<imm2)] ←rd[7:0]
```

执行权限:

```
M mode/S mode/U mode
```

异常:

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式:

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00000	imm2	imm5	rs1	101	rd	0001011							

15.5.48 SRD——寄存器移位双字存储指令

语法:

```
srd rd, rs1, rs2, imm2
```

操作:

```
mem[(rs1+rs2<<imm2)+7: (rs1+rs2<<imm2)] ←rd[63:0]
```

执行权限:

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
01100				imm2	rs2			rs1		101	rd		0001011	

15.5.49 SRH——寄存器移位半字存储指令

语法：

srh rd, rs1, rs2, imm2

操作：

mem[(rs1+rs2<<imm2)+1: (rs1+rs2<<imm2)] ←rd[15:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
00100				imm2	rs2			rs1		101	rd		0001011	

15.5.50 SRW——寄存器移位字存储指令

语法：

srw rd, rs1, rs2, imm2

操作：

mem[(rs1+rs2<<imm2)+3: (rs1+rs2<<imm2)] ←rd[31:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
01000				imm2	rs2			rs1		101	rd		0001011	

15.5.51 SURB——寄存器低 32 位移位字节存储指令

语法：

surb rd, rs1, rs2, imm2

操作：

mem[(rs1+rs2[31:0]<<imm2)] ←rd[7:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数, 高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0					
00010				imm2	rs2				rs1				101	rd	0001011			

15.5.52 SURD——寄存器低 32 位移位双字存储指令

语法：

surd rd, rs1, rs2, imm2

操作：

mem[(rs1+rs2[31:0]<<imm2)+7: (rs1+rs2[31:0]<<imm2)] ←rd[63:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数, 高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01110	imm2	rs2	rs1	101	rd	0001011							

15.5.53 SURH——寄存器低 32 位移位半字存储指令

语法：

surh rd, rs1, rs2, imm2

操作：

$$\text{mem}[(\text{rs1}+\text{rs2}[31:0]<<\text{imm2})+1: (\text{rs1}+\text{rs2}[31:0]<<\text{imm2})] \leftarrow \text{rd}[15:0]$$

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数, 高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
00110	imm2	rs2	rs1	101	rd	0001011							

15.5.54 SURW——寄存器低 32 位移位字存储指令

语法：

surw rd, rs1, rs2, imm2

操作：

$$\text{mem}[(\text{rs1}+\text{rs2}[31:0]<<\text{imm2})+3: (\text{rs1}+\text{rs2}[31:0]<<\text{imm2})] \leftarrow \text{rd}[31:0]$$

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

说明：

rs2[31:0] 是无符号数, 高位 [63:32] 补 0 进行地址运算

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01010	imm2	rs2	rs1	101	rd	0001011							

15.5.55 SWIA——字存储基地址自增指令

语法：

swia rs2, (rs1), imm5,imm2

操作：

$\text{mem}[\text{rs1}+3:\text{rs1}] \leftarrow \text{rs2}[31:0]$

$\text{rs1} \leftarrow \text{rs1} + \text{sign_extend}(\text{imm5} \ll \text{imm2})$

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01011	imm2	imm5	rs1	101	rs2	0001011							

15.5.56 SWIB——基地址自增字存储指令

语法：

swib rs2, (rs1), imm5,imm2

操作：

$\text{rs1} \leftarrow \text{rs1} + \text{sign_extend}(\text{imm5} \ll \text{imm2})$

$\text{mem}[\text{rs1}+3:\text{rs1}] \leftarrow \text{rs2}[31:0]$

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
01001	imm2	imm5	rs1	101	rs2	0001011							

15.5.57 SWD——双寄存器低 32 位存储指令

语法：

swd rd1,rd2,(rs1),imm2

操作：

address←rs1+ zero_extend(imm2<<3)

mem[address+3:address] ←rd1[31:0]

mem[address+7:address+4]←rd2[31:0]

执行权限：

M mode/S mode/U mode

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
11100	imm2			rd2			rs1			101	rd1		0001011

15.6 附录 B-5 半精度浮点指令术语

半精度浮点指令子集实现了对半精度浮点的支持，每条指令位宽为 32 位，以下指令按英文字母顺序排列。

15.6.1 FADD.H——半精度浮点加法指令

语法：

fadd.h fd, fs1, fs2, rm

操作：

fd ← fs1 + fs2

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fadd.h fd, fs1,fs2,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fadd.h fd, fs1,fs2,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fadd.h fd, fs1,fs2,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fadd.h fd, fs1,fs2,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fadd.h fd, fs1,fs2,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fadd.h fd, fs1,fs2。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000010			fs2		fs1		rm		fd		1010011

15.6.2 FCLASS.H——半精度浮点分类指令

语法：

fclass.h rd, fs1

操作：

```
if ( fs1 = -inf)
    rd ← 64’ h1
if ( fs1 = -norm)
    rd ← 64’ h2
if ( fs1 = -subnorm)
    rd ← 64’ h4
if ( fs1 = -zero)
    rd ← 64’ h8
if ( fs1 = +zero)
    rd ← 64’ h10
if ( fs1 = +subnorm)
```

```
rd ← 64' h20
if ( fs1 = +norm)
    rd ← 64' h40
if ( fs1 = +inf)
    rd ← 64' h80
if ( fs1 = sNaN)
    rd ← 64' h100
if ( fs1 = qNaN)
    rd ← 64' h200
```

执行权限:

M mode/S mode/U mode


异常:

非法指令异常

影响标志位:

无

指令格式:



15.6.3 FCVT.D.H——半精度浮点转换成双精度浮点指令

语法:

```
fcvt.d.h fd, fs1
```

操作:

```
fd ← half_convert_to_double(fs1)
```

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0100001	00010	fs1	000	fd	1010011						

15.6.4 FCVT.H.D——双精度浮点转换成半精度浮点指令

语法：

```
fcvt.h.d fd, fs1, rm
```

操作：

```
fd ← double_convert_to_half(fs1)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
浮点状态位 NV/OF/UF/NX
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.h.d fd,fs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.h.d fd,fs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.h.d fd,fs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.h.d fd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.h.d fd,fs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.h.d fd, fs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0100010	00001	fs1	rm	fd	1010011						

15.6.5 FCVT.H.L——有符号长整型转换成半精度浮点数指令

语法：

fcvt.h.l fd, rs1, rm

操作：

fd ← signed_long_convert_to_half(rs1)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NX/OF

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.h.l fd,rs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.h.l fd,rs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.h.l fd,rs1,fdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.h.l fd,rs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.h.l fd,rs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.h.l fd, rs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0	
1101010			00010		rs1		rm		fd		1010011	

15.6.6 FCVT.H.LU——无符号长整型转换成半精度浮点数指令

语法：

fcvt.h.lu fd, rs1, rm

操作：

$fd \leftarrow \text{unsigned_long_convert_to_half}(rs1)$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NX/OF

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.h.lu fd,rs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.h.lu fd, rs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.h.lu fd, rs1,fdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.h.lu fd, rs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.h.lu fd, rs1,mmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.h.lu fd, rs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0	
1101010			00011		rs1		rm		fd		1010011	

15.6.7 FCVT.H.S——单精度浮点转换成半精度浮点指令

语法：

fcvt.h.s fd, fs1, rm

操作：

$fd \leftarrow \text{single_convert_to_half}(fs1)$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位:

浮点状态位 NV/OF/UF/NX

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fcvt.h.s fd,fs1,rne。
- 3’ b001: 向零舍入, 对应的汇编指令 fcvt.h.s fd,fs1,rtz。
- 3’ b010: 向负无穷舍入, 对应的汇编指令 fcvt.h.s fd,fs1,fdn。
- 3’ b011: 向正无穷舍入, 对应的汇编指令 fcvt.h.s fd,fs1,rup。
- 3’ b100: 就近向大值舍入, 对应的汇编指令 fcvt.h.s fd,fs1,rmm。
- 3’ b101: 暂未使用, 不会出现该编码。
- 3’ b110: 暂未使用, 不会出现该编码。
- 3’ b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.h.s fd, fs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
0100010			00000		fs1		rm		fd		1010011

15.6.8 FCVT.H.W——有符号整型转换成半精度浮点数指令

语法:

fcvt.h.w fd, rs1, rm

操作:

fd ← signed_int_convert_to_half(rs1)

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

浮点状态位 NX/OF

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fcvt.h.w fd,rs1,rne。

- 3’ b001: 向零舍入，对应的汇编指令 fcvt.h.w fd,rs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.h.w fd,rs1,fdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.h.w fd,rs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.h.w fd,rs1,mmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.h.w fd, rs1。

指令格式：

31	25 24	20 19	15 14	12 11	7 6	0
1101010	00000	rs1	rm	fd	1010011	

15.6.9 FCVT.H.WU——无符号整型转换成半精度浮点数指令

语法：

```
fcvt.h.wu fd, rs1, rm
```

操作：

```
fd ← unsigned_int_convert_to_half_fp(rs1)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
浮点状态位 NX/OF
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.h.wu fd,rs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.h.wu fd,rs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.h.wu fd,rs1,fdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.h.wu fd,rs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.h.wu fd,rs1,mmm。
- 3’ b101: 暂未使用，不会出现该编码。

- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.h.wu fd, rs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1101010			00001		rs1		rm		fd		1010011

15.6.10 FCVT.L.H——半精度浮点转换成有符号长整型指令

语法：

```
fcvt.l.h rd, fs1, rm
```

操作：

```
rd ← half_convert_to_signed_long(fs1)
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
浮点状态位 NV/NX
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.l.h rd,fs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.l.h rd,fs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.l.h rd,fs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.l.h rd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.l.h rd,fs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.l.h rd, fs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1100010		00010		fs1		rm		rd		1010011	

15.6.11 FCVT.LU.H——半精度浮点转换成无符号长整型指令

语法：

fcvt.lu.h rd, fs1, rm

操作：

rd ← half_convert_to_unsigned_long(fs1)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.lu.h rd,fs1,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fcvt.lu.h rd,fs1,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fcvt.lu.h rd,fs1,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fcvt.lu.h rd,fs1,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fcvt.lu.h rd,fs1,rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.lu.h rd, fs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0	
1100010			00011		fs1		rm		rd		1010011	

15.6.12 FCVT.S.H——半精度浮点转换成单精度浮点指令

语法：

```
fcvt.s.h fd, fs1
```

操作：

```
fd ← half_convert_to_single(fs1)
```

执行权限：

```
M mode/S mode/U mode
```


异常：

```
非法指令异常
```

影响标志位：

```
无
```

指令格式：



15.6.13 FCVT.W.H——半精度浮点转换成有符号整型指令

语法：

```
fcvt.w.h rd, fs1, rm
```

操作：

```
tmp[31:0] ← half_convert_to_signed_int(fs1)
rd ← sign_extend(tmp[31:0])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
浮点状态位 NV/NX
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fcvt.w.h rd,fs1,rne。

- 3' b001: 向零舍入, 对应的汇编指令 fcvt.w.h rd,fs1,rtz。
- 3' b010: 向负无穷舍入, 对应的汇编指令 fcvt.w.h rd,fs1,rdn。
- 3' b011: 向正无穷舍入, 对应的汇编指令 fcvt.w.h rd,fs1,rup。
- 3' b100: 就近向大值舍入, 对应的汇编指令 fcvt.w.h rd,fs1,rmm。
- 3' b101: 暂未使用, 不会出现该编码。
- 3' b110: 暂未使用, 不会出现该编码。
- 3' b111: 动态舍入, 根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式, 对应的汇编指令 fcvt.w.h rd, fs1。

指令格式:

31	25	24	20	19	15	14	12	11	7	6	0
1100010			00000		fs1		rm		rd		1010011

15.6.14 FCVT.WU.H——半精度浮点转换成无符号整型指令

语法:

```
fcvt.wu.h rd, fs1, rm
```

操作:

```
tmp[31:0] ← half_convert_to_unsigned_int(fs1)
rd←sign_extend(tmp[31:0])
```

执行权限:

```
M mode/S mode/U mode
```

异常:

```
非法指令异常
```

影响标志位:

```
浮点状态位 NV/NX
```

说明:

```
rm 决定舍入模式:
```

- 3' b000: 就近向偶数舍入, 对应的汇编指令 fcvt.wu.h rd,fs1,rne。
- 3' b001: 向零舍入, 对应的汇编指令 fcvt.wu.h rd,fs1,rtz。
- 3' b010: 向负无穷舍入, 对应的汇编指令 fcvt.wu.h rd,fs1,rdn。
- 3' b011: 向正无穷舍入, 对应的汇编指令 fcvt.wu.h rd,fs1,rup。
- 3' b100: 就近向大值舍入, 对应的汇编指令 fcvt.wu.h rd,fs1,rmm。

- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fcvt.wu.h rd, fs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1100010			00001		fs1		rm		rd		1010011

15.6.15 FDIV.H——半精度浮点除法指令

语法：

```
fdiv.h fd, fs1, fs2, rm
```

操作：

```
fd ← fs1 / fs2
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：


```
浮点状态位 NV/DZ/OF/UF/NX
```

说明：

```
rm 决定舍入模式：
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fdiv.h fs1,fs2,rne。
- 3’ b001: 向零舍入，对应的汇编指令 fdiv.h fd fs1,fs2,rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fdiv.h fd, fs1,fs2,rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fdiv.h fd, fs1,fs2,rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fdiv.h fd, fs1,fs2,mmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fdiv.h fd, fs1,fs2。

指令格式：



15.6.16 FEQ.H——半精度浮点比较相等指令

语法：

feq.h rd, fs1, fs2

操作：

if(fs1 == fs2)
 rd ← 1
else
 rd ← 0

执行权限：

M mode/S mode/U mode


异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：



15.6.17 FLE.H——半精度浮点比较小于等于指令

语法：

fle.h rd, fs1, fs2

操作：

if(fs1 <= fs2)
 rd ← 1
else
 rd ← 0

执行权限：

M mode/S mode/U mode


异常:

非法指令异常

影响标志位:

浮点状态位 NV

指令格式:



15.6.18 FLH——半精度浮点加载指令

语法:

flh fd, imm12(rs1)

操作:

address←rs1+sign_extend(imm12)
fd[15:0] ← mem[(address+1):address]
fd[63:16] ← 48’ hfffffffffff

执行权限:

M mode/S mode/U mode


异常:

加载指令非对齐访问异常、加载指令访问错误异常、加载指令页面错误异常、非法指令异常

影响标志位:

无

指令格式:



15.6.19 FLT.H——半精度浮点比较小于指令

语法:

flt.h rd, fs1, fs2

操作:

```
if(fs1 < fs2)
    rd ← 1
else
    rd ← 0
```

执行权限:

M mode/S mode/U mode


异常:

非法指令异常

影响标志位:

浮点状态位 NV

指令格式:



15.6.20 FMADD.H——半精度浮点乘累加指令

语法:

```
fmadd.h fd, fs1, fs2, fs3, rm
```

操作:

```
fd ← fs1*fs2 + fs3
```

执行权限:

M mode/S mode/U mode

异常:

非法指令异常

影响标志位:

浮点状态位 NV/OF/UF/IX

说明:

rm 决定舍入模式:

- 3’ b000: 就近向偶数舍入, 对应的汇编指令 fmadd.h fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入, 对应的汇编指令 fmadd.h fd,fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入, 对应的汇编指令 fmadd.h fd,fs1, fs2, fs3, rdn。

- 3’ b011: 向正无穷舍入，对应的汇编指令 `fmadd.h fd,fs1, fs2, fs3, rup`。
- 3’ b100: 就近向大值舍入，对应的汇编指令 `fmadd.h fd,fs1, fs2, fs3, rmm`。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 `fcsr` 中的 `rm` 位来决定舍入模式，对应的汇编指令 `fmadd.h fd,fs1, fs2, fs3`。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0		
fs3				10	fs2			fs1		rm		fd		1000011	

15.6.21 FMAX.H——半精度浮点取最大值指令

语法：

`fmax.h fd, fs1, fs2`

操作：

`if(fs1 >= fs2)`
`fd ← fs1`

`else`
`fd ← fs2`

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010110		fs2		fs1		001		fd		1010011	

15.6.22 FMIN.H——半精度浮点取最小值指令

语法：

`fmin.h fd, fs1, fs2`

操作：

```
if(fs1 < fs2)
    fd ← fs1
else
    fd ← fs2
```

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010110			fs2		fs1		000		fd		1010011

15.6.23 FMSUB.H——半精度浮点乘累减指令

语法：

```
fmsub.h fd, fs1, fs2, fs3, rm
```

操作：

```
fd ← fs1*fs2 - fs3
```

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fmsub.h fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fmsub.h fd,fs1, fs2, fs3, rtz。

- 3’ b010: 向负无穷舍入，对应的汇编指令 fmsub.h fd,fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fmsub.h fd,fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fmsub.h fd, fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fmsub.h fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fs3			10		fs2		fs1		rm		fd		1000111

15.6.24 FMUL.H——半精度浮点乘法指令

语法：

```
fmul.h fd, fs1, fs2, rm
```

操作：

```
fd ← fs1 * fs2
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
浮点状态位 NV/OF/UF/NX
```

说明：

```
rm 决定舍入模式:
```

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fmul.h fd, fs1, fs2, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fmul.h fd, fs1, fs2, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fmul.h fd, fs1, fs2, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fmul.h fd, fs1, fs2, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fmul.h fd, fs1,fs2 , rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。

- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fmul.h fs1,fs2。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0001010				fs2		fs1		rm	fd		1010011

15.6.25 FMV.H.X——半精度浮点写传送指令

语法：

```
fmv.h.x fd, rs1
```

操作：

```
fd[15:0] ← rs1[15:0]
fd[63:16] ← 48’ hfffffffffff
```

执行权限：

```
M mode/S mode/U mode
```

异常：

```
非法指令异常
```

影响标志位：

```
无
```

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1111010				00000		rs1		000	fd		1010011

15.6.26 FMV.X.H——半精度浮点寄存器读传送指令

语法：

```
fmv.x.h rd, fs1
```

操作：

```
tmp[15:0] ← fs1[15:0]
rd ← sign_extend(tmp[15:0])
```

执行权限：

```
M mode/S mode/U mode
```

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
1110010				00000				fs1			
				000				rd			
								1010011			

15.6.27 FNMADD.H——半精度浮点乘累加取负指令

语法：

fnmadd.h fd, fs1, fs2, fs3, rm

操作：

fd ← -(fs1*fs2 + fs3)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fnmadd.h fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fnmadd.h fd,fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fnmadd.h fd,fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fnmadd.h fd,fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fnmadd.h fd,fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fnmadd.h fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fs3				10	fs2				fs1		rm	fd	1001111

15.6.28 FNMSUB.H——半精度浮点乘累减取负指令

语法：

fnmsub.h fd, fs1, fs2, fs3, rm

操作：

$fd \leftarrow -(fs1 * fs2 - fs3)$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/UF/IX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fnmsub.h fd,fs1, fs2, fs3, rne。
- 3’ b001: 向零舍入，对应的汇编指令 fnmsub.h fd,fs1, fs2, fs3, rtz。
- 3’ b010: 向负无穷舍入，对应的汇编指令 fnmsub.h fd,fs1, fs2, fs3, rdn。
- 3’ b011: 向正无穷舍入，对应的汇编指令 fnmsub.h fd,fs1, fs2, fs3, rup。
- 3’ b100: 就近向大值舍入，对应的汇编指令 fnmsub.h fd,fs1, fs2, fs3, rmm。
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fnmsub.h fd,fs1, fs2, fs3。

指令格式：

31	27	26	25	24	20	19	15	14	12	11	7	6	0
fs3				10	fs2			fs1		rm	fd		1001011

15.6.29 FSGNJ.H——半精度浮点符号注入指令

语法：

fsgnj.h fd, fs1, fs2

操作：

fd[14:0] ← fs1[14:0]
fd[15] ← fs2[15]
fd[63:16] ← 48' hfffffffffff

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

无

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0010010		fs2		fs1		000		fd		1010011	

15.6.30 FSGNJN.H——半精度浮点符号取反注入指令

语法：

fsgnjn.h fd, fs1, fs2

操作：

fd[14:0] ← fs1[14:0]
fd[15] ← ! fs2[15]
fd[63:16] ← 48' hfffffffffff

执行权限：

M mode/S mode/U mode


异常：

非法指令异常

影响标志位：

无

指令格式：



15.6.31 FSGNJX.H——半精度浮点符号异或注入指令

语法：

```
fsgnjx.h fd, fs1, fs2
```

操作：

```
fd[14:0] ← fs1[14:0]
fd[15] ← fs1[15] ^ fs2[15]
fd[63:16] ← 48'h ffffffff
```

执行权限：

```
M mode/S mode/U mode
```


异常：

```
非法指令异常
```

影响标志位：

```
无
```

指令格式：



15.6.32 FSH——半精度浮点存储指令

语法：

```
fsh fs2, imm12(fs1)
```

操作：

```
address ← fs1 + sign_extend(imm12)
mem[(address+1):address] ← fs2[15:0]
```

执行权限：

```
M mode/S mode/U mode
```

异常：

存储指令非对齐访问异常、存储指令访问错误异常、存储指令页面错误异常、非法指令异常

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
imm12[11:5]				fs2		fs1		001	imm12[4:0]		0100111

15.6.33 FSQRT.H——半精度浮点开方指令

语法：

fsqrt.h fd, fs1, rm

操作：

fd ← sqrt(fs1)

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/NX

说明：

- rm 决定舍入模式:
- 3’ b000: 就近向偶数舍入，对应的汇编指令 fsqrt.h fd, fs1,rne
 - 3’ b001: 向零舍入，对应的汇编指令 fsqrt.h fd, fs1,rtz
 - 3’ b010: 向负无穷舍入，对应的汇编指令 fsqrt.h fd, fs1,rdn
 - 3’ b011: 向正无穷舍入，对应的汇编指令 fsqrt.h fd, fs1,rup
 - 3’ b100: 就近向大值舍入，对应的汇编指令 fsqrt.h fd, fs1,rmm
 - 3’ b101: 暂未使用，不会出现该编码。
 - 3’ b110: 暂未使用，不会出现该编码。
 - 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fsqrt.h fd, fs1。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0101110				00000		fs1		rm	fd		1010011

15.6.34 FSUB.H——半精度浮点减法指令

语法：

fsub.h fd, fs1, fs2, rm

操作：

$fd \leftarrow fs1 - fs2$

执行权限：

M mode/S mode/U mode

异常：

非法指令异常

影响标志位：

浮点状态位 NV/OF/NX

说明：

rm 决定舍入模式：

- 3’ b000: 就近向偶数舍入，对应的汇编指令 fsub.h fd, fs1,fs2,rne
- 3’ b001: 向零舍入，对应的汇编指令 fsub.h fd, fs1,fs2,rtz
- 3’ b010: 向负无穷舍入，对应的汇编指令 fsub.h fd, fs1,fs2,rdn
- 3’ b011: 向正无穷舍入，对应的汇编指令 fsub.h fd, fs1,fs2,rup
- 3’ b100: 就近向大值舍入，对应的汇编指令 fsub.h fd, fs1,fs2,rmm
- 3’ b101: 暂未使用，不会出现该编码。
- 3’ b110: 暂未使用，不会出现该编码。
- 3’ b111: 动态舍入，根据浮点控制寄存器 fcsr 中的 rm 位来决定舍入模式，对应的汇编指令 fsub.h fd, fs1,fs2。

指令格式：

31	25	24	20	19	15	14	12	11	7	6	0
0000110				fs2	fs1	rm	fd	1010011			

第十六章 附录 C 控制寄存器

本附录对机器模式控制寄存器、超级用户模式控制寄存器和用户模式控制寄存器进行详细说明。

16.1 附录 C-1 机器模式控制寄存器

机器模式控制寄存器按照功能分为：机器模式信息寄存器组、机器模式异常配置寄存器组、机器模式异常处理寄存器组、机器模式内存保护寄存器组、机器模式计数器寄存器组、机器模式计数器配置寄存器组、机器模式处理器控制和状态扩展寄存器组、机器模式 Cache 访问扩展寄存器组和机器模式处理器型号寄存器组。

16.1.1 机器模式信息寄存器组

16.1.1.1 机器模式供应商编号寄存器 (MVENDORID)

机器模式供应商编号寄存器 (MVENDORID) 存储了 JEDEC 分配给杭州中天微系统有限公司的供应商编号信息，该寄存器值固定为 64' h5B7。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式只读，即非机器模式访问和机器模式写操作访问都会导致非法指令异常。

16.1.1.2 机器模式架构编号寄存器 (MARCHID)

机器模式架构编号寄存器 (MARCHID) 存储了处理器核的架构编号，用于存放杭州中天微系统有限公司产品的内部编号，C906 目前未定义该寄存器，值固定为 64' h0。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式只读，即非机器模式访问和机器模式写操作访问都会导致非法指令异常。

16.1.1.3 机器模式硬件实现编号寄存器 (MIMPID)

机器模式硬件实现编号寄存器 (MIMPID) 存储了处理器核的硬件实现编号。C906 目前未定义该寄存器，值固定为 64' h0。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式只读，即非机器模式访问和机器模式写操作访问都会导致非法指令异常。

16.1.1.4 机器模式逻辑内核编号寄存器 (MHARTID)

机器模式逻辑内核编号寄存器 (MHARTID) 存储了处理器核的硬件逻辑内核编号，具体是 MARATID 的最低三位指示了多核处理器的核心编号。C906 中目前该寄存器值固定为 64'h0。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式只读，即非机器模式访问和机器模式写操作访问都会导致非法指令异常。

16.1.2 机器模式异常配置寄存器组

16.1.2.1 机器模式处理器状态寄存器 (MSTATUS)

机器模式处理器状态寄存器 (MSTATUS) 存储了处理器在机器模式下的状态和控制信息，包括全局中断有效位、异常保留中断有效位、异常保留特权模式位等。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.1: 机器模式处理器状态寄存器 (MSTATUS)

- SIE-全局超级用户模式中断使能位：**
- 当 SIE 为 0 时，超级用户中断无效；
 - 当 SIE 为 1 时，超级用户中断有效；
- 该位会被 reset 清零，处理器被降级到超级用户模式响应中断时被清零；在处理器退出中断服务程序时被置为 SPIE 的值。
- MIE-全局机器模式中断使能位：**

- 当 MIE 为 0 时，机器模式中断无效；
- 当 MIE 为 1 时，机器模式中断有效；

该位会被 reset 清零，处理器在机器模式响应中断时被清零；在处理器退出中断服务程序时被置为 MPIE 的值。

SPIE-超级用户模式保留中断使能位：

该位用于保存处理器在降级到超级用户模式响应中断前 SIE 位的值。

该位会被 reset 清零，在处理器退出中断服务程序时被置 1。

MPIE-机器模式保留中断使能位：

该位用于保存处理器在机器模式响应中断前 MIE 位的值。

该位会被 reset 清零，在处理器退出中断异常服务程序时被置 1。

SPP-超级用户模式保留特权状态位：

该位用于保存处理器在降级到超级用户模式进入异常服务程序前的特权状态。

- 当 SPP 为 2' b00 时，表示处理器进入异常服务程序前处于用户模式；
- 当 SPP 为 2' b01 时，表示处理器进入异常服务程序前处于超级用户模式；

该位会被 reset 置 2' b01。

MPP-机器模式保留特权状态位：

该位用于保存处理器在机器模式进入异常服务程序前的特权状态。

- 当 MPP 为 2' b00 时，表示处理器进入异常服务程序前处于用户模式；
- 当 MPP 为 2' b01 时，表示处理器进入异常服务程序前处于超级用户模式；
- 当 MPP 为 2' b11 时，表示处理器进入异常服务程序前处于机器模式；

该位会被 reset 置 2' b11。

FS-浮点单元状态位：

根据浮点状态位，可以判断上下文切换的时候，是否需要保存浮点相关寄存器。

- 当 FS 为 2' b00 时，浮点单元处于关闭状态，此时访问浮点相关寄存器会触发非法指令异常。
- 当 FS 为 2' b01 时，浮点单元处于初始化状态。
- 当 FS 为 2' b10 时，浮点单元处于 clean 态。
- 当 FS 为 2' b11 时，浮点单元处于 dirty 态，表明浮点寄存器和控制寄存器被修改过。

该位会被 reset 置为 2' b00。

XS-扩展单元状态位：

C906 没有扩展单元，固定为 0。

MPRV-修改特权模式：

- 当 MPRV=1 时，加载和存储请求执行时根据 MPP 中的特权态进行执行。
- 当 MPRV=0 时，加载和存储请求执行时根据当前处理器所处特权模式进行执行。

该位会被 reset 置为 1' b0。

SUM-允许超级用户模式下访问 U 态虚拟内存空间

- 当 SUM=1 时，超级用户模式下，加载、存储和取指令请求可以访问标记为用户态的虚拟内存空间。
- 当 SUM=0 时，超级用户模式下，加载、存储和取指令请求不可以访问标记为用户态的虚拟内存空间。

该位会被 reset 置为 1' b0。

MXR-允许加载请求访问标记为可执行的内存空间

- 当 MXR=1 时，允许加载请求访问标记为可执行和可读的虚拟内存空间。
- 当 MXR=0 时，允许加载请求只能访问标记为可读的虚拟内存空间。

该位会被 reset 置为 1' b0。

TVM-陷阱虚拟内存

- 当 TVM=1 时，超级用户模式读写 STAP 控制寄存器以及执行 SFENCE 指令，触发非法指令异常。
- 当 TVM=0 时，超级用户模式可以读写 STAP 控制寄存器以及执行 SFENCE 指令。

该位会被 reset 置为 1' b0。

TW-超时等待

当 TW=1 时，超级用户模式执行低功耗指令 WFI，触发非法指令异常。

当 TW=0 时，超级用户模式执行低功耗指令 WFI。

TSR-陷阱 SRET

- 当 TSR=1 时，超级用户模式执行 SRET 指令，产生非法指令异常。
- 当 TSR=0 时，允许超级用户模式执行 SRET 指令。

该位会被 reset 置为 1' b0。

VS-矢量单元状态位

根据矢量状态位，可以判断上下文切换的时候，是否需要保存矢量相关寄存器。

- 当 VS 为 2' b00 时，矢量单元处于关闭状态，此时访问矢量相关寄存器会触发非法指令异常。
- 当 VS 为 2' b01 时，矢量单元处于初始化状态。

- 当 VS 为 2' b10 时, 矢量单元处于 clean 态。
- 当 VS 为 2' b11 时, 矢量单元处于 dirty 态, 表明矢量寄存器和矢量控制寄存器被修改过。

VS 位恒为 0。

UXL-U 态寄存器位宽

只读, 固定值是 2, 表示在 U 态下, 寄存器的位宽是 64bit。

SXL-S 态寄存器位宽

只读, 固定值是 2, 表示在 S 态下, 寄存器的位宽是 64bit。

SD-浮点、矢量和扩展单元 dirty 状态总和位

- 当 SD=1 时, 表明浮点或矢量或扩展单元处在 dirty 状态。
- 当 SD=0 时, 表明浮点、矢量和扩展单元处都不处在 dirty 状态。

该位会被 reset 置为 1' b0。

16.1.2.2 机器模式处理器指令集架构寄存器 (MISA)

机器模式处理器指令集架构寄存器 (MISA) 存储了处理器所支持的指令集架构特性。

该寄存器的位长是 64 位, 寄存器的读写权限是机器模式可读写, 即非机器模式访问都会导致非法指令异常。

C906 支持的指令集架构为 RV64GC, 对应的 MISA 寄存器复位值为 64'h8000_0000_0094_112d。具体的赋值规则请参考 RISC-V 官方文档《riscv-privileged》。

C906 不支持动态配置 MISA 寄存器, 对该寄存器进行写操作不产生任何效果。

16.1.2.3 机器模式异常降级控制寄存器 (MEDELEG)

机器模式异常降级控制寄存器 (MEDELEG) 可以将超级用户和用户模式发生的异常降级到超级用户模式响应。MEDELEG 低 16 比特和表 3.9 异常和中断向量分配中异常向量号一一对应, 可以选择将异常降级到超级用户模式响应。

该寄存器的位长是 64 位, 复位值为 64'h0。寄存器的读写权限是机器模式可读写, 即非机器模式访问都会导致非法指令异常。

16.1.2.4 机器模式中断降级控制寄存器 (MIDELEG)

机器模式中断降级控制寄存器 (MIDELEG) 可以将超级用户模式中断降级到超级用户模式响应。

该寄存器的位长是 64 位, 寄存器的读写权限是机器模式可读写, 即非机器模式访问都会导致非法指令异常。




图 16.2: 机器模式中断降级控制寄存器 (MIDELEG)

SSIE DELEG-超级用户模式软件中断

- 当 SSIE_DELEG=1 时，表明超级用户模式软件中断可以在处理器被降级到超级用户模式下处理。
- 当 SSIE_DELEG=0 时，表明超级用户模式软件中断只能在处理器切换到机器模式下被处理。

该位会被 reset 置为 1' b0。

STIE_DELEG-超级用户模式计时器中断

- 当 STIE_DELEG=1 时，表明超级用户模式计时器中断可以在处理器被降级到超级用户模式下处理。
- 当 STIE_DELEG=0 时，表明超级用户模式计时器中断只能在处理器切换到机器模式下被处理。

该位会被 reset 置为 1' b0。

SEIE_DELEG-超级用户模式外部中断

- 当 SEIE_DELEG=1 时，表明超级用户模式外部中断可以在处理器被降级到超级用户模式下处理。
- 当 SEIE_DELEG=0 时，表明超级用户模式外部中断只能在处理器切换到机器模式下被处理。

该位会被 reset 置为 1' b0。

MOIE_DELEG-性能监测单元事件计数器溢出中断

- 当 MOIE_DELEG=1 时，表明性能监测单元事件计数器溢出中断可以在处理器被降级到超级用户模式下处理。
- 当 MOIE_DELEG=0 时，表明性能监测单元事件计数器溢出中断只能在处理器切换到机器模式下被处理。

该位会被 reset 置为 1' b0。

16.1.2.5 机器模式中断使能控制寄存器（MIE）

机器模式中断使能控制寄存器（MIE）用于控制不同中断类型的使能和屏蔽。该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.3: 机器模式中断使能控制寄存器（MIE）

- SSIE-超级用户模式软件中断使能位：**
- 当 SEIE 为 0 时，超级用户模式软件外部中断未始能。
 - 当 SEIE 为 1 时，超级用户模式软件外部中断被始能。
- 该位会被 reset 置为 1’ b0。
- MSIE-机器模式软件中断使能位：**
- 当 MSIE 为 0 时，机器模式软件中断未始能。
 - 当 MSIE 为 1 时，机器模式软件中断被始能。
- 该位会被 reset 置为 1’ b0。
- STIE-超级用户模式计时器中断使能位：**
- 当 STIE 为 0 时，超级用户模式计时器中断未始能。
 - 当 STIE 为 1 时，超级用户模式计时器中断被始能。
- 该位会被 reset 置为 1’ b0。
- MTIE-机器模式计时器中断使能位：**
- 当 MTIE 为 0 时，机器模式计时器中断未始能。
 - 当 MTIE 为 1 时，机器模式计时器中断被始能。
- 该位会被 reset 置为 1’ b0。
- SEIE-超级用户模式外部中断使能位：**
- 当 SEIE 为 0 时，超级用户模式外部中断未始能。

- 当 SEIE 为 1 时，超级用户模式外部中断被始能。

该位会被 reset 置为 1’ b0。

MEIE-机器模式外部中断使能位：

- 当 MEIE 为 0 时，机器模式外部中断未始能。
- 当 MEIE 为 1 时，机器模式外部中断被始能。

该位会被 reset 置为 1’ b0。

MOIE-性能监测单元机器模式事件计数器溢出中断使能位：

- 当 MOIE 为 0 时，机器模式计数器溢出中断未始能。
- 当 MOIE 为 1 时，机器模式计数器溢出中断被始能。

该位会被 reset 置为 1’ b0。

16.1.2.6 机器模式向量基址寄存器 (MTVEC)

机器模式向量基址寄存器 (MTVEC) 用于配置异常服务程序的入口地址。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.4: 机器模式向量基址寄存器 (MTVEC)

BASE-向量基址位：

向量基址位指示了异常服务程序入口地址的高 37 位，将此基址拼接 2’ b00 即可得到异常服务程序入口地址。

该位会被 reset 置为 62’ h0。

MODE-向量入口模式位：

- 当 MODE[1:0] 为 2’ b00 时，异常和中断都统一使用 BASE 地址作为异常入口地址。
- 当 MODE[1:0] 为 2’ b01 时，异常使用 BASE 地址作为入口地址，中断使用 BASE + 4*Exception Code。

该位会被 reset 置为 2’ b00。

16.1.2.7 机器模式计数器访问授权寄存器 (MCOUNTEREN)

机器模式计数器访问授权寄存器 (MCOUNTEREN)，用于授权超级用户模式是否可以访问用户模式计数器。

具体请参考[性能监测单元](#)。

16.1.3 机器模式异常处理寄存器组

16.1.3.1 机器模式异常临时数据备份寄存器 (MSCRATCH)

机机器模式异常临时数据备份寄存器 (MSCRATCH) 用于处理器在异常服务程序中备份临时数据。一般用来存储机器模式本地上下文空间的入口指针值。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。

16.1.3.2 机器模式异常保留程序计数器寄存器 (MEPC)

机器模式异常保留程序计数器 (MEPC) 用于存储程序从异常服务程序退出时要返回的程序计数器值 (即 PC 值)。C906 支持 RVC 指令集，MEPC 的值以 16 位宽对齐，最低位为零。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。

16.1.3.3 机器模式异常事件向量寄存器 (MCAUSE)

机器模式异常事件向量寄存器 (MCAUSE) 用于保存触发异常的异常事件向量号，用于在异常服务程序中处理对应事件。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.5: 机器模式异常事件向量寄存器 (MCAUSE)

Interrupt-中断标记位：

- 当 Interrupt 位为 0 时，表示触发异常的来源不是中断，Exception Code 按照异常解析。

- 当 Interrupt 位为 1 时，表示触发异常的来源是中断，Exception Code 按照中断解析。

该位会被 reset 置为 1’ b0。

Exception Code-异常向量号位：

在处理器响应异常或中断时，该域会被更新为对应异常号，具体请参考 表 3.9 异常和中断向量分配。

该位会被 reset 置为 5’ b0。

16.1.3.4 机器模式中断等待状态寄存器（MIP）

机器模式中断等待状态寄存器（MIP）用于保存处理器的中断等待状态。当处理器出现中断无法立即响应的情况时，MIP 寄存器中的对应位会被置位。

该寄存器的位长是 64 位，非机器模式访问都会导致非法指令异常。




图 16.6: 机器模式中断等待状态寄存器（MIP）

SSIP-超级用户模式软件中断等待位：

- 当 SSIP 为 0 时，处理器当前没有处于等待状态的超级用户模式软件中断。
- 当 SSIP 为 1 时，处理器当前有处于等待状态的超级用户模式软件中断。

该位会被 reset 置为 1’ b0，访问权限为机器模式可读写。

MSIP-机器模式软件中断等待位：

- 当 MSIP 为 0 时，处理器当前没有处于等待状态的机器模式软件中断。
- 当 MSIP 为 1 时，处理器当前有处于等待状态的机器模式软件中断。

该位会被 reset 置为 1’ b0，访问权限为机器模式只读。

STIP-超级用户模式计时器中断等待位：

- 当 STIP 为 0 时，处理器当前没有处于等待状态的超级用户模式计时器中断。

- 当 STIP 为 1 时，处理器当前有处于等待状态的超级用户模式计时器中断。

该位会被 reset 置为 1' b0，访问权限为机器模式可读写。

MTIP-机器模式计时器中断等待位：

- 当 MTIP 为 0 时，处理器当前没有处于等待状态的机器模式计时器中断。
- 当 MTIP 为 1 时，处理器当前有处于等待状态的机器模式计时器中断。

该位会被 reset 置为 1' b0，访问权限为机器模式只读。

SEIP-超级用户模式外部中断等待位：

- 当 SEIP 为 0 时，处理器当前没有处于等待状态的超级用户模式外部中断。
- 当 SEIP 为 1 时，处理器当前有处于等待状态的超级用户模式外部中断。

该位会被 reset 置为 1' b0，访问权限为机器模式可读写。

MEIP-外部中断等待位：

- 当 MEIP 为 0 时，处理器当前没有处于等待状态的机器模式外部中断。
- 当 MEIP 为 1 时，处理器当前有处于等待状态的机器模式外部中断。

该位会被 reset 置为 1' b0，访问权限为机器模式只读。

MOIP-机器模式事件计数器溢出中断等待位：

- 当 MOIP 为 0 时，处理器当前没有处于等待状态的机器模式计数器溢出中断。
- 当 MOIP 为 1 时，处理器当前有处于等待状态的机器模式计数器溢出中断。

该位会被 reset 置为 1' b0，访问权限为机器模式只读。

16.1.4 机器模式内存保护寄存器组

机器模式内存保护寄存器组是和内存保护单元设置相关的控制寄存器。

16.1.4.1 机器模式物理内存保护配置寄存器 (PMPCFG)

机器模式物理内存保护配置寄存器 (PMPCFG) 用于配置物理内存的访问权限、地址匹配模式。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。

具体信息请参考[物理内存保护设置寄存器 \(PMPCFG\)](#)。

16.1.4.2 机器模式物理内存地址寄存器 (PMPADDR)

机器模式物理内存地址寄存器 (PMPADDR) 用于配置物理内存的每个表项的地址区间。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。

具体信息请参考[物理内存保护地址寄存器 \(PMPADDR\)](#)。

16.1.5 机器模式计数器寄存器组

机器模式计数器寄存器组属于性能监测单元，用于统计程序运行中的软件信息和部分硬件信息，供软件开发人员进行程序优化。

16.1.5.1 机器模式周期计数器 (MCYCLE)

机器模式周期计数器 (MCYCLE) 用于存储处理器已经执行的时钟周期数，当处理器处于执行状态（即非低功耗状态）下，MCYCLE 寄存器就会在每个执行周期自增计数，调试模式下该计数器停止计数。

机器模式周期计数器为 64 位，周期计数器会被 reset 清零。

具体信息请参考[事件计数器](#)。

16.1.5.2 机器模式退休指令计数器 (MINSTRET)

机器模式退休指令计数器 (MINSTRET) 用于存储处理器已经退休的指令数，MINSTRET 寄存器会在每条指令退休时自增计数，调试模式下执行的指令不会触发该计数器计数。

退休指令计数器为 64 位，退休计数器会被 reset 清零。

具体信息请参考[事件计数器](#)。

16.1.5.3 机器模式事件计数器 (MHPMCOUNTERn)

机器模式事件计数器 (MHPMCOUNTERn) 用于对事件进行计数。

事件计数器为 64 位，事件计数器会被 reset 清零。

具体信息请参考[事件计数器](#)。

16.1.6 机器模式计数器配置寄存器组

机器模式计数器配置寄存器用于给机器模式事件计数器选择计数的事件。

16.1.6.1 机器模式事件选择器 (MHPMEVENTn)

机器模式计数器配置寄存器 (MHPMEVENTn) 用于给机器模式事件计数器选择计数事件，MHPMEVENT3-17 和 MHPMCOUNTER3-17 一一对应。在 C906 中，各事件计数器只能对固定事件进行计数，因此，MHPMEVENT3-17 只能写入指定数值。

事件选择器均为 64 位，事件选择器会被 reset 清零。

具体信息请参考[机器模式性能监测控制寄存器 \(MHPMCR\)](#)。

16.1.7 机器模式处理器控制和状态扩展寄存器组

C906 对处理器和状态扩展了部分寄存器，包含：机器模式扩展状态寄存器 (MXSTATUS)、机器模式硬件控制寄存器 (MHCR)、机器模式硬件操作寄存器 (MCOR)、机器模式隐式操作寄存器 (MHINT)、机器模式复位向量基址寄存器 (MRVBR)、机器模式计数器写使能授权寄存器 (MCOUNTERWEN)、机器模式事件计数器溢出中断使能寄存器 (MCOUNTERINTEN)、机器模式事件计数器上溢出标注寄存器 (MCOUNTEROF)。

16.1.7.1 机器模式扩展状态寄存器 (MXSTATUS)

机器模式扩展状态寄存器 (MXSTATUS) 存储了处理器当前所处特权模式和 C906 扩展功能开关位。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.7: 机器模式扩展状态寄存器 (MXSTATUS)

PMDU-用户模式性能监测计数使能位：

- 当 PMDU 为 0 时，用户模式下允许性能计数器计数。
- 当 PMDU 为 1 时，用户模式下禁止性能计数器计数。

该位会被 reset 置为 1’ b0。

PMDS-超级用户模式性能监测计数使能位：

- 当 PMDS 为 0 时，超级用户模式下允许性能计数器计数。
- 当 PMDS 为 1 时，超级用户模式下禁止性能计数器计数。

PMDM-机器模式性能监测计数使能位：

- 当 PMDM 为 0 时，机器模式下允许性能计数器计数。
- 当 PMDM 为 1 时，机器模式下禁止性能计数器计数。

该位会被 reset 置为 1' b0。

PMP4K-PMP 最小粒度控制位：

C906 当前只支持 PMP 最小粒度为 4K，不受该位影响。

该位会被 reset 置为 1' b0。

MM-非对齐访问使能位：

- 当 MM 为 0 时，不支持非对齐访问，非对齐访问将产生非对齐异常。
- 当 MM 为 1 时，支持非对齐访问，硬件处理非对齐访问。

该位会被 reset 置为 1' b1。

UCME-U 态执行扩展 cache 指令：

- 当 UCME 为 0 时，用户模式不能执行扩展的 cache 操作指令，产生非法指令异常。
- 当 UCME 为 1 时，用户模式可以执行扩展的 DCACHE.CIVA/DCACHE.CVA/ICACHE.IVA 指令。

该位会被 reset 置为 1' b0。

CLINTEE-CLINT 计时器/软件中断超级用户扩展使能位：

- 当 CLINTEE 为 0 时，CLINT 发起的超级用户软件中断和计时器中断不会被响应。
- 当 CLINTEE 为 1 时，CLINT 发起的超级用户软件中断和计时器中断可以被响应。

该位会被 reset 置为 1' b0。

MHRD-关闭硬件回填：

- 当 MHRD 为 0 时，TLB 缺失后，硬件会进行硬件回填。
- 当 MHRD 为 1 时，TLB 缺失后，硬件不会进行硬件回填。

该位会被 reset 置为 1' b0。

MAEE-扩展 MMU 地址属性：

- 当 MAEE 为 0 时，不扩展 MMU 地址属性。
- 当 MAEE 为 1 时，MMU 的 pte 中扩展地址属性位，用户可以配置页面的地址属性。

该位会被 reset 置为 1' b0。

THEADISAEE-使能扩展指令集：

- 当 THEADISAEE 为 0 时，执行 C906 扩展指令时将触发非法指令异常。

- 当 THEADISAE 为 1 时，可以正常执行 C906 扩展指令。

该位会被 reset 置为 1’ b0。

PM-处理器所处特权模式：

- 当 PM=2’ b00 时，表征当前处理器运行在用户模式。
- 当 PM=2’ b01 时，表征当前处理器运行在超级用户模式。
- 当 PM=2’ b11 时，表征当前处理器运行在机器模式。

该位会被 reset 置为 2’ b11。

16.1.7.2 机器模式硬件配置寄存器（MHCR）

机器模式硬件配置寄存器（MHCR）用于对处理器进行配置，包括性能和功能。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.8: 机器模式硬件配置寄存器（MHCR）

IE-Icache 使能位：

- 当 IE=0 时，Icache 关闭；
- 当 IE=1 时，Icache 打开。

该位会被 reset 置为 1’ b0。

DE-Dcache 使能位：

- 当 DE=0 时，Dcache 关闭；
- 当 DE=1 时，Dcache 打开。

该位会被 reset 置为 1’ b0。

WA-高速缓存写分配设置位：

- 当 WA=0 时，数据高速缓存为 write non-allocate 模式；

- 当 WA=1 时，数据高速缓存为 write allocate 模式。

该位会被 reset 置为 1' b0。

WB-高速缓存写回设置位：

- 当 WB=0 时，数据高速缓存为 write through 模式。
- 当 WB=1 时，数据高速缓存为 write back 模式。

C906 只支持 write back 模式，WB 固定为 1。

RS-地址返回栈设置位：

- 当 RS=0 时，返回栈关闭；
- 当 RS=1 时，返回栈开启。

该位会被 reset 置为 1' b0。

BPE-允许预测跳转设置位：

- 当 BPE=0 时，预测跳转关闭；
- 当 BPE=1 时，预测跳转开启。

该位会被 reset 置为 1' b0。

BTB-分支目标预测使能位：

- 当 BTB=0 时，分支目标预测关闭。
- 当 BTB=1 时，分支目标预测开启。

该位会被 reset 置为 1' b0。

WBR-写突发传输使能位：

- 当 WBR=0 时，不支持写突发传输。
- 当 WBR=1 时，支持写突发传输。

C906 中 WBR 固定为 1。

16.1.7.3 机器模式硬件操作寄存器 (MCOR)

机器模式硬件操作寄存器 (MCOR) 用于对高速缓存和分支预测部件进行相关操作。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。

CACHESEL-高速缓存选择位：

- 当 CACHE_SEL=2' b01 时，选中指令高速缓存；




图 16.9: 机器模式硬件操作寄存器 (MCOR)

- 当 CACHE_SEL=2’ b10 时，选中数据高速缓存；
- 当 CACHE_SEL=2’ b11 时，选中指令和数据高速缓存。

该位会被 reset 置为 2’ b00。

INV-高速缓存无效化设置位：

- 当 INV=0 时，高速缓存不在进行无效化操作；
- 当 INV=1 时，高速缓存正在进行无效化操作。

该位会被 reset 置为 1’ b0。

CLR-高速缓存脏表项清除设置位：

- 当 CLR=0 时，高速缓存被标记为脏的表项不会被写到片外；
- 当 CLR=1 时，高速缓存被标记为脏的表项会被写到片外。

该位会被 reset 置为 1’ b0。

BHT_INV-BHT 无效设置位：

- 当 BHT_INV=0 时，分支历史表内的数据不进行无效化；
- 当 BHT_INV=1 时，分支历史表内的数据进行无效化。

该位会被 reset 置为 1’ b0。

BTB_INV-BTB 无效设置位：

- 当 BTB_INV=0 时，分支目标缓冲器内的数据不进行无效化；
- 当 BTB_INV=1 时，分支目标缓冲器内的数据进行无效化。

该位会被 reset 置为 1’ b0。

以上所有无效化操作和清脏表项操作，在写的时候置高，在操作完成时，清 0。

16.1.7.4 机器模式隐式操作寄存器 (MHINT)

机器模式隐式操作寄存器 (MHINT) 用于高速缓存多种功能开关控制。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.10: 机器模式隐式操作寄存器 (MHINT)

- DPLD-DCACHE 预取使能位：**
- 当 DPLD 为 0 时，DCACHE 预取关闭；
 - 当 DPLD 为 1 时，DCACHE 预取开启。
- 该位会被 reset 置为 1’ b0。
- AMR-L1 DCache 写分配策略自动调整使能位：**
- 当 AMR 为 0 时，写分配策略由访问地址的页面属性 WA 决定；
 - 当 AMR 为 1 时，在出现连续 3 条缓存行的存储操作时后续连续地址的存储操作不再写入 L1 Cache；
 - 当 AMR 为 2 时，在出现连续 64 条缓存行的存储操作时后续连续地址的存储操作不再写入 L1 Cache；
 - 当 AMR 为 3 时，在出现连续 128 条缓存行的存储操作时后续连续地址的存储操作不再写入 L1 Cache。
- 该位会被 reset 置为 2’ b0。
- IPLD-ICACHE 预取使能位：**
- 当 IPLD 为 0 时，ICACHE 预取关闭；
 - 当 IPLD 为 1 时，ICACHE 预取开启。
- 该位会被 reset 置为 1’ b0。

IWPE-ICACHE 路预测使能位：

- 当 IWPE 为 0 时，ICACHE 路预测关闭；
- 当 IWPE 为 1 时，ICACHE 路预测开启。

该位会被 reset 置为 1’ b0。

D_DIS-DCACHE 预取缓存行数量：

- 当 DPLD 为 0 时，预取 2 条缓存行；
- 当 DPLD 为 1 时，预取 4 条缓存行；
- 当 DPLD 为 2 时，预取 8 条缓存行；
- 当 DPLD 为 3 时，预取 16 条缓存行。

该位会被 reset 置为 2’ b10。

16.1.7.5 机器模式复位向量基址寄存器 (MRVBR)

机器模式复位寄存器 (MRVBR) 用来保存复位异常向量的基址。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。

	63	40	39	0
	-			Reset vector base
Reset	0			0

图 16.11: 机器模式复位向量基址寄存器 (MRVBR)

Reset vector base-复位基址：

该寄存器的值由 SoC 系统集成时传入 C906 的复位启动地址，机器模式写无效。

16.1.7.6 机器模式计数器写使能授权寄存器 (MCOUNTERWEN)

机器模式计数器写使能授权寄存器 (MCOUNTERWEN)，用于授权超级用户模式是否可以写机器模式计数器的镜像寄存器 SHPMCOUNTERn 等。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。

- 当 MCOUNTERWEN.bit[n] 为 1 时，允许超级用户模式下写对应 SHPMCOUNTERn、SIN-STRET、SCYCLE 寄存器；




图 16.12: 超级用户态计数器写使能寄存器 (MCOUNTERWEN)

- 当 MCOUNTERWEN.bit[n] 为 0 时，不允许超级用户模式下写对应 SHPMCOUNTERn、SINSTERT、SCYCLE 寄存器，否则产生非法指令异常。

16.1.7.7 机器模式事件中断使能寄存器 (MCOUNTERINTEN)

机器模式事件中断使能寄存器 (MCOUNTERINTEN)，用于使能各事件计数上溢出时产生中断；

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。详情请见[机器模式计数器写使能授权寄存器 \(MCOUNTERWEN\)](#)。

16.1.7.8 机器模式事件计数器上溢出标注寄存器 (MCOUNTEROF)

机器模式事件计数器上溢出标注寄存器 (MCOUNTEROF)，用于表示各事件计数器是否发生了上溢出。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。详情请见[性能检测单元事件溢出中断](#)。

16.1.7.9 机器模式外设地址高位寄存器 (MAPBADDR)

该寄存器用于标识 PLIC 等核内挂载在 APB 总线上的寄存器基址的高 13 位，该地址由 SoC 集成使用 C906 时指定，该寄存器位长为 64 位，机器模式只读。




图 16.13: 机器模式外设地址高位寄存器 (MAPBADDR)

16.1.8 机器模式 Cache 访问扩展寄存器组

机器模式 Cache 访问扩展寄存器用于直接读取 L1 高速缓存中内容，便于对高速缓存进行调试。

16.1.8.1 机器模式 Cache 指令寄存器 (MCINS)

机器模式 Cache 指令寄存器 (MCINS) 用于向 L1 高速缓存发起读请求。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.14: 机器模式 Cache 指令寄存器 (MCINS)

- R-Cache 读访问：**
- 当 R 为 0 时，不发起 Cache 读请求；
 - 当 R 为 1 时，发起 Cache 读请求。
- 该位会被 reset 置为 1’ b0。

16.1.8.2 机器模式 Cache 访问索引寄存器 (MCINDEX)

机器模式 Cache 访问索引寄存器 (MCINDEX) 用于配置读请求访问的 Cache 位置信息。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.15: 机器模式 Cache 访问索引寄存器 (MCINDEX)

- RID-RAM 标志位：**
- 指示访问的 RAM 信息。
- 当 RID 为 0 时，表示访问的是 ICACHE TAG RAM。
 - 当 RID 为 1 时，表示访问的是 ICACHE DATA RAM。
 - 当 RID 为 2 时，表示访问的是 DCACHE TAG RAM。

- 当 RID 为 3 时，表示访问的是 DCACHE DATA RAM。

该位会被 reset 置为 4' b0。

WAY-Cache 路信息：

指示 RAM 访问的路位置信息。

该位会被 reset 置为 4' b0。

INDEX-Cache 索引：

指示 RAM 访问的索引位置信息。该域按照地址的格式写入：

对于 data array，每次读取 16 字节，index 的使用会忽略低 4 位。

对于 tag array，因 C906 cacheline 大小为 64 字节，index 的使用会忽略低 6 位。

该位会被 reset 置为 21' b0。

16.1.8.3 机器模式 Cache 数据寄存器 (MCDATA0/1)

机器模式 Cache 数据寄存器 (MCDATA0/1) 用于记录读取 L1 高速缓存的数据。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，即非机器模式访问都会导致非法指令异常。




图 16.16: 机器模式 Cache 访问数据寄存器 (MCDATA)


表 16.1: 机器模式 Cache 访问数据寄存器与 RAM 类型对应关系

RAM 类型	CDATA 内容
ICACHE TAG	CDATA0[39:12]: TAG CDATA0[0]: VALID
ICACHE DATA	CDATA1: DATA[127:64] CDATA0: DATA[63:0]
DCACHE TAG	CDATA0[39:12]: TAG CDATA0[2]: DIRTY CDATA0[0]: VALID
DCACHE DATA	CDATA1: DATA[127:64] CDATA0: DATA[63:0]

16.1.9 机器模式处理器型号寄存器组

16.1.9.1 机器模式处理器型号寄存器 (MCPUID)

机器模式处理器型号寄存器 (MCPUID) 存储了处理器型号信息，其复位值由产品本身决定并遵守玄铁产品定义规范，便于软件识别。通过连续读取 MCPUID 寄存器可以获取至多 7 个不同的返回值用于表示 C906 的产品信息，如图 ?? 所示。



玄铁 CPU 的调试代理程序 DebugServer 在连接包含玄铁 CPU 的芯片时会自动将上述信息进行解析并打印出来供用户识别。

16.2 附录 C-2 超级用户模式控制寄存器

超级用户模式控制寄存器按照功能分为：超级用户模式异常配置寄存器组、超级用户模式异常处理寄存器组、超级用户模式地址转换寄存器组、超级用户模式处理器控制和状态扩展寄存器组、超级用户模式 MMU 扩展寄存器组。

16.2.1 超级用户模式异常配置寄存器组

当异常和中断被降级到超级用户模式响应时，跟机器模式一样，需要通过超级用户模式异常配置寄存器组进行异常的配置。

16.2.1.1 超级用户模式处理器状态寄存器 (SSTATUS)

超级用户模式处理器状态寄存器 (SSTATUS) 存储了处理器在超级用户模式下的状态和控制信息，包括全局中断有效位、异常保留中断有效位、异常保留特权模式位等，是 MSTATUS 的部分映射。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式和超级用户模式可读写，用户模式访问会导致非法指令异常。




图 16.17: 超级用户模式处理器状态寄存器 (SSTATUS)

具体信息请参考机器模式处理器状态寄存器 (MSTATUS) 。

16.2.1.2 超级用户模式中断使能控制寄存器 (SIE)

超级用户模式中断使能控制寄存器 (SIE) 用于控制不同中断类型的使能和屏蔽，是 MIE 的部分映射。该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，超级用户模式可读，超级用户模式下的写权限由 MIDELEG 对应位决定，用户模式访问会导致非法指令异常。




图 16.18: 超级用户模式中断使能控制寄存器 (SIE)

具体信息请参考[机器模式中断使能控制寄存器 \(MIE\)](#)。

16.2.1.3 超级用户模式向量基址寄存器 (STVEC)

超级用户模式向量基址寄存器 (STVEC) 用于配置异常服务程序的入口地址，用于在异常和中断被降级到超级用户模式下处理时使用。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式和超级用户模式可读写，用户模式访问会导致非法指令异常。




图 16.19: 超级用户模式向量基址寄存器 (STVEC)

具体信息请参考[机器模式向量基址寄存器 \(MTVEC\)](#)。每个域的含义相同。

16.2.1.4 超级用户模式计数器访问授权寄存器 (SCOUNTEREN)

超级模式计数器访问授权寄存器 (SCOUNTEREN)，用于授权用户模式是否可以访问用户模式计数器。

具体信息，请参考[超级用户模式计数器访问授权寄存器 \(SCOUNTEREN\)](#)。

16.2.2 超级用户模式异常处理寄存器组

16.2.2.1 超级用户模式异常临时数据备份寄存器 (SSCRATCH)

超级用户模式异常临时数据备份寄存器 (SSCRATCH) 用于处理器在异常服务程序中备份临时数据。一般用来存储超级用户模式本地上下文空间的入口指针值。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式超级用户模式可读写，用户模式访问会导致非法指令异常。

16.2.2.2 超级用户模式异常保留程序计数器寄存器 (SEPC)

超级用户模式异常保留程序计数器 (SEPC) 用于存储程序从异常服务程序退出时的程序计数器值 (即 PC 值)。C906 支持 RVC 指令集，SEPC 的值以 16 位宽对齐，最低位为零。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式和超级用户模式可读写，用户模式访问会导致非法指令异常。

16.2.2.3 超级用户模式异常事件向量寄存器 (SCAUSE)

超级用户模式异常事件向量寄存器 (SCAUSE) 用于保存触发异常的异常事件向量号，用于在异常服务程序中处理对应事件。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式和超级用户模式可读写，用户模式访问都会导致非法指令异常。

16.2.2.4 超级用户模式中断等待状态寄存器 (SIP)

超级用户模式中断等待状态寄存器 (SIP) 用于保存处理器的中断等待状态。当处理器出现中断无法立即响应的情况时，SIP 寄存器中的对应位会被置位。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式可读写，超级用户模式可读，写权限由 MIDELEG 对应位决定，用户模式访问会导致非法指令异常。




图 16.20: 超级用户模式中断等待状态寄存器 (SIP)

16.2.2.5 超级用户模式异常事件原因寄存器 (STVAL)

超级用户模式异常事件原因寄存器 (STVAL) 用于保存触发异常的异常事件原因，用于在异常服务程序中处理对应事件。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式和超级用户模式可读写，用户模式访问会导致非法指令异常。

16.2.3 超级用户模式地址转换寄存器组

超级用户模式下，需要访问虚拟内存空间。超级用户模式地址转换寄存器 (SATP) 用于控制 MMU 单元的模式切换、硬件回填基地址和进程号。

16.2.3.1 超级用户模式地址转换寄存器 (SATP)

超级用户模式地址转换寄存器 (SATP) 用于控制 MMU 单元的模式切换、硬件回填基地址和进程号。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式和超级用户模式可读写，用户模式访问会导致非法指令异常。

具体信息请参考[MMU 地址转换寄存器 \(SATP\)](#)。

16.2.4 超级用户模式处理器控制和状态扩展寄存器组

16.2.4.1 超级用户模式扩展状态寄存器 (SXSTATUS)

超级用户模式扩展状态寄存器 (SXSTATUS) 是机器模式扩展状态寄存器 (MXSTATUS) 的映射。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式读写，超级用户模式可读，MM/PMDS/PMDU 位可写，用户模式访问会导致非法指令异常位可写，用户模式访问会导致非法指令异常。

具体信息请参考[机器模式扩展状态寄存器 \(MXSTATUS\)](#)。

16.2.4.2 超级用户模式硬件控制寄存器 (SHCR)

超级用户模式硬件控制寄存器 (SHCR) 是机器模式硬件控制寄存器 (MHCR) 的映射。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式读写，超级用户模式可读，用户模式访问会导致非法指令异常。

具体信息请参考[机器模式硬件配置寄存器 \(MHCR\)](#)。

16.2.4.3 超级用户模式事件溢出中断使能寄存器 (SCOUNTERINTEN)

超级用户模式事件计数器溢出中断使能寄存器 (SCOUNTERINTEN) 是机器模式事件计数器溢出中断使能寄存器 (MCOUNTERINTEN) 的映射。具体信息请参考[事件计数器](#)。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式读写，超级用户模式可读写，用户模式访问会导致非法指令异常。

当 MCOUNTERWEN.bit[n] 为 0 时，SCOUNTERINTEN.bit[n] 读为 0，写无效；当 MCOUNTERWEN.bit[n] 为 1 时，SCOUNTERINTEN.bit[n] 写有效。SCOUNTERINTEN.bit[n] 为 1 时，对应 SHPM-COUNTERn、SCYCLE、SINSTRET 计数上溢出中断被始能。

16.2.4.4 超级用户模式事件上溢出标注寄存器 (SCOUNTEROF)

超级用户模式事件计数器上溢出标注寄存器 (SCOUNTEROF) 是机器模式事件计数器上溢出标注寄存器 (MCOUNTEROF) 的映射，具体信息请参考[事件计数器](#)。

该寄存器的位长是 64 位，寄存器的读写权限是机器模式和超级用户模式可读写，用户模式访问会导致非法指令异常。

当 MCOUNTERWEN.bit[n] 为 1 时, SCOUNTEROF.bit[n] 表示对应 SHMPCOUNTER_n、SCYCLE、SINSTRET 计数器是否产生溢出中断。当 MCOUNTERWEN.bit[n] 为 0 时, 超级用户模式读 SCOUNTEROF.bit[n] 为 0, 写无效。

16.2.4.5 超级用户模式周期计数器 (SCYCLE)

超级用户模式周期计数器 (SCYCLE) 用于存储处理器已经执行的时钟周期数, 当处理器处于执行状态 (即非低功耗状态) 下, SCYCLE 寄存器就会在每个执行周期自增计数。

周期计数器为 64 位, 周期计数器会被 reset 清零。

具体信息请参考[事件计数器](#)。

16.2.4.6 超级用户模式退休指令计数器 (SINSTRET)

超级用户模式退休指令计数器 (SINSTRET) 用于存储处理器已经退休的指令数, SINSTRET 寄存器会在每条指令退休时自增计数。

退休指令计数器为 64 位, 退休指令计数器会被 reset 清零。

具体信息请参考[事件计数器](#)。

16.2.4.7 超级用户模式事件计数器 (SHMPCOUNTER_n)

超级用户模式事件计数器 (SHMPCOUNTER_n) 是机器模式事件计数器 (MHPMPCOUNTER_n) 的映射。

具体信息请参考[事件计数器](#)。

16.3 附录 C-3 用户模式控制寄存器

用户模式控制寄存器按照功能主要分为用户模式浮点控制寄存器组、用户模式事件计数器寄存器组、用户模式扩展浮点控制寄存器组。

16.3.1 用户模式浮点控制寄存器组

16.3.1.1 浮点异常累积状态寄存器 (FFLAGS)

浮点异常累积状态寄存器 (FFLAGS) 是浮点控制状态寄存器 (FCSR) 的异常累积域映射, 具体信息请参考[浮点控制状态寄存器 \(FCSR\)](#)。

16.3.1.2 浮点动态舍入模式寄存器 (FRM)

浮点动态舍入模式寄存器（FRM）是浮点控制状态寄存器（FCSR）的舍入模式域映射，具体信息请参考浮点控制状态寄存器（FCSR）。

16.3.1.3 浮点控制状态寄存器 (FCSR)

浮点控制状态寄存器 (FCSR) 用于记录浮点的异常累积和舍入模式控制。

该寄存器的位长是 64 位，该寄存器任何模式都可以读写。

	63											32		
		-												
Reset		0												
	31	8	7	5	4	0								
		-					Rounding Mode(frm)	Accrued Exceptions(fflags)						
								NV	DZ	OF	UF	NX		
Reset		0						0	0	0	0	0	0	

图 16.21: 浮点控制状态寄存器 (FCSR)

NX-非精确异常:

- 当 $NX=0$ 时，没有产生非精确异常；
- 当 $NX=1$ 时，产生过非精确异常。

该位会被 reset 置为 1' b0。

UF-下溢异常:

- 当 $UF=0$ 时，没有产生下溢异常；
- 当 $UF=1$ 时，产生下溢异常。

该位会被 reset 置为 1' b0。

OF-上溢异常:

- 当 $OF=0$ 时，没有产生上溢异常；
- 当 $OF=1$ 时，产生过上溢异常。

该位会被 reset 置为 1'b0。

DZ-除 0 异常:

- 当 $DZ=0$ 时, 没有产生除 0 异常;

- 当 DZ=1 时，产生过除 0 异常。

该位会被 reset 置为 1' b0。

NV-无效操作数异常：

- 当 NV=0 时，没有产生无效操作数异常；
- 当 NV=1 时，产生过无效操作数异常。

该位会被 reset 置为 1' b0。

RM-舍入模式：

- 当 RM=0 时，RNE 舍入模式，向最近偶数舍入；
- 当 RM=1 时，RTZ 舍入模式，向 0 舍入；
- 当 RM=2 时，RDN 舍入模式，向负无穷舍入；
- 当 RM=3 时，RUP 舍入模式，向正无穷舍入；
- 当 RM=4 时，RMM 舍入模式，向最近舍入。

该位会被 reset 置为 3' b0。

VXSAT-矢量溢出标志位：

VXSAT 最低位比特的映射。

该位会被 reset 置为 1' b0。

VXRM-矢量舍入模式位：

VXRM 最低两位比特的映射。

该位会被 reset 置为 2' b0。

16.3.2 用户模式事件计数器寄存器组

16.3.2.1 用户模式周期计数器 (CYCLE)

用户模式周期计数器 (CYCLE) 用于存储处理器已经执行的周期数，当处理器处于执行状态（即非低功耗状态）下，CYCLE 寄存器就会在每个执行周期自增计数。

周期计数器为 64 位，机器模式和超级用户模式可读写，用户模式只读。周期计数器会被 reset 清零。

具体信息请参考[事件计数器](#)。

16.3.2.2 用户模式时间计数器 (TIME)

用户模式时间计数器 (TIME) 是 MTIME 的只读映射，机器模式和超级用户模式可读写。

具体信息请参考[事件计数器](#)。

16.3.2.3 用户模式退休指令计数器 (INSTRET)

用户模式退休指令计数器 (MINSTRET) 用于存储处理器已经退休的指令数, INSTRET 寄存器会在每条指令退休时自增计数。

退休指令计数器为 64 位，机器模式和超级用户模式可读写，用户模式只读。退休指令计数器会被 reset 清零。

具体信息请参考[事件计数器](#)。

16.3.2.4 用户模式事件计数器 (HPMCOUNTERn)

用户模式事件计数器 (HPMCOUNTER_n) 是机器模式事件计数器 (MHPMCOUNTER_n) 的只读映射, 机器模式和超级用户模式可读写。

具体信息请参考事件计数器。

16.3.3 用户模式扩展浮点控制寄存器组

16.3.3.1 用户模式浮点扩展控制寄存器 (FXCR)

用户模式浮点扩展控制寄存器（FXCR）用于浮点扩展功能开关和浮点异常累积位。

	63																														32														
																															-														
Reset																															0														
	31					27					26		24			23		22															6		5	4	3	2	1	0					
	BF16	-										RM														-										FE		NV	DZ	OF	UF	NX			
																															DQNaN														
Reset	0	0										0		0		0										0										0		0	0	0	0	0	0		

图 16.22: 浮点扩展控制寄存器 (FXCR)

NX-非精确异常:

FCSR 对应位的映射。

UF-下溢异常:

FCSR 对应位的映射。

OF-上溢异常:

FCSR 对应位的映射。

DZ-除 0 异常:

FCSR 对应位的映射。

NV-无效操作数异常:

FCSR 对应位的映射。

FE-浮点异常累积位:

当有任何一个浮点异常发生时, 该位将被置为 1。

该位会被 reset 置为 1' b0。

DQNaN-输出 QNaN 模式位:

当 DQNaN 为 0 时, 计算输出的 QNaN 值为默认的固定值, RISC-V 规定的固定值, 即符号位为 0, 指数全 1, 尾数最高位为 1, 其余位为零。

当 DQNaN 为 1 时, 计算输出的 QNaN 值根 IEEE754 标准一致。

该位会被 reset 置为 1' b0。

RM-舍入模式:

FCSR 对应位的映射。

BF16-BF16 格式选择:

当该位配置为 1 时, 16 位的浮点数据格式将被当作 BF16 格式处理, 而不是半精度浮点数据格式。

当该位配置为 0 时, 16 位的浮点数据格式将被当作半精度浮点数据格式处理。

该位会被 reset 置为 1' b0。