






# 2020

# Microprocesador



Universidad Autónoma de Zacatecas
Unidad Académica de Ingeniería Eléctrica
Programa de Ingeniería Robótica y
Mecatrónica

Materia: Sistemas Digitales III

Docente: Dr. Remberto Sandoval Aréchiga

**Alumnos:** 

José Alfredo Hernández Dueñas Jesús Francisco Villaseñor Correa

Equipo "5"

"7-B"

30 de Noviembre del 2020

### Contenido

| Resu   | men                                    | Página 3           |
|--------|--|--------------------|
| Introd | ducción                                | Página 3           |
| 0      | Microprocesador                        | Página 3           |
| 0      | RISC                                   | Página 4           |
| 0      | Arquitectura tipo Harvard              | Página 5           |
| Requ   | erimientos                             |                    |
| 0      | Diagrama de caja negra                 | Página 6           |
| 0      | Set de instrucciones                   | Página 7           |
| Arqui  | tectura                                |                    |
| 0      | Microprocesador Equipo N               | Páginas 8,9        |
| 0      | Bloque control                         | Páginas 9,10,11,12 |
| 0      | Bloque alu                             | Páginas 12,13      |
| 0      | Bloque b_reg                           | Páginas 13, 14     |
| 0      | Bloque selector                        | Páginas 14,15      |
| 0      | Bloque ms_m                            | Página 16          |
| 0      | Bloque salidas                         | Páginas 17,18      |
| Pruek  | oas                                    |                    |
| 0      | Simulación ms_m                        | Página 18          |
| 0      | Simulación selector                    | Página 19          |
| 0      | Simulación alu                         | Página 20          |
| 0      | Simulación b_reg                       | Página 21          |
| 0      | Simulación salidas                     | Página 22          |
| 0      | Simulación jump                        | <u> </u>           |
| 0      | Simulación deco                        | <u> </u>           |
| 0      | Simulación control                     | _                  |
| 0      | Simulación microprocesador             | <u> </u>           |
| 0      | Micromemorias                          | Página 27          |
| Progr  | amas para la multiplicación y división |                    |
| 0      | Multiplicación                         | •                  |
| 0      | División                               | ,                  |
| Analis | sis de resultados                      | Página 32          |
| Conc   | lusión                                 | Página 32          |
| Refer  | encias                                 |                    |
| Apén   | dice                                   | Página 33          |
| Códig  | gos                                    | -                  |
| •      | Código bloque ms_m                     | Página 34          |
| 0      | Código bloque selector                 |                    |
| 0      | Código bloque alu                      |                    |
| 0      |  |                    |

|   | 0     | Código bloque salidas         | Páginas 38,39    |
|---|-------|-------------------------------|------------------|
|   | 0     | Código bloque jump            | Páginas 39,41,42 |
|   | 0     | Código bloque deco            | Páginas 41, 42   |
|   | 0     | Código bloque control         | Páginas 42,43    |
|   | 0     | Código bloque microprocesador | Páginas 44,45,46 |
|   | 0     | Código bloque memoria RAM     | Páginas 46,47    |
|   | 0     | Código bloque memoria ROM     | Páginas 47,48    |
|   | 0     | Código bloque micromemorias   | Páginas 48,49    |
| • | Códig | os Testbench                  |                  |
|   | 0     | Tb_ms_m                       | Páginas 49,50    |
|   | 0     | Tb_selector                   | Páginas 50,51    |
|   | 0     | Tb_alu                        | Páginas 51,52    |
|   | 0     | Tb_b_reg                      | Páginas 53,54    |
|   | 0     | Tb_salidas                    | Páginas 54,55    |
|   | 0     | Tb_jump                       | Páginas 55,56    |
|   | 0     | Tb_deco                       | Páginas 56,57    |
|   | 0     | Tb_control                    | Páginas 58,59    |
|   | 0     | Tb_microprocesador            | Páginas 59,60    |
|   | 0     | Tb micromemorias              | Página 61        |

#### Resumen

En el presente documento presentamos la realización de nuestro proyecto que tiene como objetivo diseñar un microprocesador, del tipo RISC utilizando una arquitectura Harvard, para posteriormente realizar operaciones aritméticas básicas como lo es la suma, la resta, la multiplicación.

Para estructurar el microcontrolador se divide el proyecto en varias secciones, comenzando por el análisis del diagrama de caja negra presentado y del set de instrucciones, para posteriormente determinar los elementos que se necesitan para diseñar los bloques internos que conformaran la caja blanca o estructura interna del microprocesador, estos bloques internos tendrán la capacidad de seleccionar los datos recibidos y operar de forma que guarde esos datos y entregue un resultado.

#### Introducción

El microprocesador surgió de la evolución de distintas tecnologías predecesoras, básicamente de la computación y de la tecnología de semiconductores. El inicio de esta última data de mitad de la década de 1950; estas tecnologías se fusionaron a principios de los años 1970, produciendo el primer microprocesador. Dichas tecnologías iniciaron su desarrollo a partir de la segunda guerra mundial; en este tiempo los científicos desarrollaron computadoras específicas para aplicaciones militares. En la posguerra, a mediados de la década de 1940, la computación digital emprendió un fuerte crecimiento también para propósitos científicos y civiles. La tecnología electrónica avanzó y los científicos hicieron grandes progresos en el diseño de componentes de estado sólido (semiconductores). En 1948 en los laboratorios Bell crearon el transistor.

#### Microprocesador

El microprocesador (o simplemente procesador) es el circuito integrado central más complejo de un sistema informático; a modo de ilustración, se le suele llamar por analogía el «cerebro» de un ordenador.1

Es el encargado de ejecutar los programas, desde el sistema operativo hasta las aplicaciones de usuario; solo ejecuta instrucciones programadas en lenguaje de bajo nivel, realizando operaciones aritméticas y lógicas simples, tales como sumar, restar, multiplicar, dividir, las lógicas binarias y accesos a memoria.

Puede contener una o más unidades centrales de procesamiento (CPU) constituidas, esencialmente, por registros, una unidad de control, una unidad aritmético lógica (ALU) y una unidad de cálculo en coma flotante (conocida antiguamente como «coprocesador matemático»).




Imagen 1. Intel 4004 (i4004)

#### **RISC**

En arquitectura computacional, RISC (del inglés Reduced Instruction Set Computer, en español Computador con conjunto de instrucciones reducido) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales:

- Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.
- Solo las instrucciones de carga y almacenamiento acceden a la memoria de datos.

Además, estos procesadores suelen disponer de muchos registros de propósito general.

RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su ejecución.

La idea fue inspirada por el hecho de que muchas de las características que eran incluidas en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Además, la velocidad del procesador en relación con la memoria de la computadora que accedía era cada vez más alta. Esto conllevó la aparición de numerosas técnicas para reducir el procesamiento dentro del CPU, así como de reducir el número total de accesos a memoria.

#### **Arquitectura tipo Harvard**

La arquitectura de Harvard es una arquitectura de computadora con pistas de almacenamiento y de señal físicamente separadas para las instrucciones y para los datos. El término proviene de la computadora Harvard Mark I basada en relés, que almacenaba las instrucciones sobre cintas perforadas (de 24 bits de ancho) y los datos en interruptores electromecánicos. Estas primeras máquinas tenían almacenamiento de datos totalmente contenido dentro la unidad central de proceso, y no proporcionaban acceso al almacenamiento de instrucciones como datos. Los programas necesitaban ser cargados por un operador; el procesador no podría arrancar por sí mismo.

En la actualidad la mayoría de los procesadores implementan dichas vías de señales separadas por motivos de rendimiento, pero en realidad implementan una arquitectura Harvard modificada, para que puedan soportar tareas tales como la carga de un programa desde una unidad de disco como datos para su posterior ejecución.




Imagen 2. Diagrama de bloques de una arquitectura Harvard

### Requerimientos

### Diagrama de caja negra

## Micro UAZ 8Bits 2020 v0.02




Imagen 3. Diagrama de caja negra del microprocesador

| Nombre de la señal      | Direccio <b>n</b> | Tamaño | Descripcion   |
|-------------------------|-------------------|--------|---|
| Instruction             | Entrada           | 8      | Señal de entrada que contiene la instrucción                                  |
| DataIn_Bus              | Entrada           | 8      | Entrada de datos que viene directamente desde afuera del microprocesador.     |
| Address_Instruction_Bus | Salida            | 8      | Es la señal que tiene<br>que realizar la<br>dirección que se va a<br>ejecutar |
| Address_Data_Bus        | Salida            | 8      | Dato de salida que indica la dirección de memoria                             |
| DataOut_Bus             | Salida            | 8      | Es el dato del registro Rx que contiene una dirección para modificar el PC    |

Tabla 1. Entradas y salidas del microprocesador

### Set de instrucciones

| Instruction | Arguments | Description   | Comments   |
|-------------|-----------|---|--|
| LOAD        | RX,#NUM   | Load #Num to register X                               | #Num is 3 bits [0,7]   |
| LOAD        | RX,[RY]   | Load data at address [RY] from memory                 | RY and RX are 3 bits[0,7]  |
| STORE       | #NUM      | Store #Num to [RX] address memory                     | #Num is 3 bits [0,7]   |
| STORE       | [RX],RY   | Stores data at Register RY in [RX]<br>memory address  | RY and RX are 3 bits [0,7]   |
| MOVE        | RX,RY     | Move data form register RY to RX                      | RY and RX are 3 bits [0,7]   |
| MATH        | RX,OP     | DO MATH OPERATION WITH RX,<br>AND STORES RESULT IN R0 | OP:<br>0: R0=R0+RX<br>1: R0=R0-RX<br>2: R0= R0< <rx<br>3: R0= R0&gt;&gt;RY<br/>4: R0=~RX<br/>5: R0=R0&amp;RX<br/>6: R0 = R0 RX<br/>7: R0=R0^RX</rx<br>         |
| JUMP        | [RX],COND | JUMP PC TO [RX] ADDRESS IF<br>COND IS TRUE            | COND: 0:NO CONDITION 1: NO CONDITION SAVE PC IN R7 2:Z FLAG IS TRUE 3:Z FLAG IS FALSE 4: C FLAG IS TRUE 5: C FLAG IS TRUE 6: N FLAG IS TRUE 7: N FLAG IS FALSE |
| NOP         |           | NO OPERATION  |  |

Tabla 2. Set de instrucciones con las que trabaja el microprocesador

### **Arquitectura**

#### Microprocesador Equipo N




Imagen 3. Diagrama de caja blanca del microprocesador

Interiormente el procesador está compuesto por 6 elementos:

- ms\_m
- control
- selector
- b\_reg
- alu
- salidas

#### ms\_m

Es el módulo el cual toma los 3 bits menos significativos de la entrada "instruction" para obtener un número dado por el valor del dato directo.

#### Control

El bloque de control es el encargado de direccionar y decodificar las señales recibidas por parte del módulo ms\_m que previamente canalizo los bits de la señal de entrada "Instruction", para posteriormente enviar el dato correcto seleccionado a cada módulo para que ejecute respectivamente su tarea asignada.

#### Selector

Modulo encargado de seleccionar el dato que pasara al banco de registros

#### b\_reg

El banco de registros almacena datos de 8 bits para utilizarlos después permitiendo escribir y leer en ellos.

#### Alu

Es el módulo el cual realiza las operaciones lógicas con las entradas de los registros teniendo como salida el resultado de las operaciones y la activación de las banderas si el resultado es 0, hay un acarreo o es negativo

#### salidas

Este módulo ayuda a controlar las salidas de escritura, lectura dirección del bus y dirección de memoria del bus de salida

#### **Bloque control**




Imagen 4. Diagrama de caja negra de bloque control

### Tabla del bloque control

| Nombre de la señal | Dirección | Tamaño | Descripción   |
|--------------------|-----------|--------|---|
| ms_m               | Entrada   | 9      | Es la señal de entrada que contiene la instrucción codificada   |
| DataOut_Bus        | Entrada   | 8      | Es el dato del registro Rx que contiene<br>una dirección para modificar el PC                             |
| band               | Entrada   | 3      | Es la bandera que va a generar la<br>señal a la ALU dependiendo del<br>resultado                          |
| c_sel              | Salida    | 3      | Es el dato binario que dependiendo<br>de su valor seleccionara el dato que<br>pasara al banco de registro |
| b_sel              | Salida    | 6      | Es el dato binario que selecciona los registros con los que se van a trabajar                             |

| LE_sel | Salida | 1 | Es el dato binario que determina si se<br>leerá o se escribirá en el registro  |
|--------|--------|---|--|
| fun    | Salida | 3 | representa la selección de las<br>operaciones a realizar las cuales son<br>OP: 0=Suma, 1=Resta,<br>2=Corrimiento a la izquierda,<br>3=Corrimiento a la derecha,<br>4=Negación bit a bit, 5=AND bit a bit,<br>6=OR bit a bit, 7=XOR bit a bit |
| Adress | Salida | 8 | Es la señal que tiene que realizar la dirección que se va a ejecutar   |
| outbus | Salida | 2 | Es la señal para seleccionar que<br>operación hace el banco de registros<br>para el bus de salida  |

Tabla 3. Entradas y salidas del bloque de control

|       | ms_m         | b_sel         | c_sel   | LE_sel   | fun | outbus | Addres_instruction_Bus |
|-------|--------------|---------------|---------|----------|-----|--------|------------------------|
| LOAD  | 001, Rx, NUM | 000, RX       | 010     | 1        | 000 | 00     | PC+1                   |
| LOAD  | 010,Rx,NUM   | Ry,Ry         | 001     | 1        | 000 | 01     | PC+1                   |
| STORE | 011,Rx,NUM   | 000,Rx        | 000     | 0        | 000 | 10     | PC+1                   |
| STORE | 100,Rx,Ry    | Ry,Rx         | 000     | 0        | 000 | 11     | PC+1                   |
| MOVE  | 101,Rx,Ry    | Ry,Rx         | 100     | 1        | 000 | 00     | PC+1                   |
| MATH  | 110,Rx,OP    | Result,Rx     | 000     | 1        | OP  | 00     | PC+1                   |
| JUMP  | 1111,Rx,COND | if COND =1    | if      | if       | 000 | 00     | COND = 0               |
|       |              | b_sel<=000,R7 | COND    | COND=1   |     |        | -> i_Rx                |
|       |              | else if COND  | =1      | LE_sel<= |     |        | COND = 1 ->            |
|       |              | =0            | c_sel<= | 1        |     |        | a) PC+1                |
|       |              | b_sel<=       | 011     | else     |     |        | b) i_Rx                |
|       |              | 000,Rx        | else    | LE_sel<= |     |        | COND = 2 ->            |
|       |              | else          | c_sel<= | 0        |     |        | if Z=1 -> i_Rx         |
|       |              | b_sel<=000,Rx | 000     |          |     |        | else -> PC+1           |
|       |              |               |         |          |     |        | COND = 3 ->            |
|       |              |               |         |          |     |        | if Z=0 -> i_Rx         |
|       |              |               |         |          |     |        | else -> PC+1           |
|       |              |               |         |          |     |        | COND = 4 ->            |
|       |              |               |         |          |     |        | if C=1 -> i_Rx         |
|       |              |               |         |          |     |        | else -> PC+1           |
|       |              |               |         |          |     |        | COND = 5 ->            |
|       |              |               |         |          |     |        | if C=0 -> i_Rx         |
|       |              |               |         |          |     |        | else -> PC+1           |
|       |              |               |         |          |     |        | COND = 6 ->            |
|       |              |               |         |          |     |        | if N=1 -> i_Rx         |
|       |              |               |         |          |     |        | else -> PC+1           |
|       |              |               |         |          |     |        | COND = 7 ->            |
|       |              |               |         |          |     |        | if N=0 -> i_Rx         |
|       |              |               |         |          |     |        | else -> PC+1           |
| 0     | 0            | 0             | 0       | 0        | 000 | 00     | PC+1                   |

Tabla 4.

El bloque de control es el encargado de direccionar y decodificar las señales recibidas por parte del módulo ms\_m que previamente canalizo los bits de la señal de entrada "Instruction", para posteriormente enviar el dato correcto seleccionado a cada módulo para que ejecute respectivamente su tarea asignada.




Imagen 5. Diagrama de caja blanca de bloque control

|       | ms_m         | b_sel | c_sel                          | LE_sel         | fun | outbus  | cond   |
|-------|--------------|-------|--------------------------------|----------------|-----|---------|--------|
| LOAD  | 000, Rx, NUM | 0     | 000, Rx                        | 1              | 00  | 010     | 0001   |
| LOAD  | 001, Rx, Ry  | 0     | Ry, Rx                         | 1              | 01  | 001     | 0001   |
| STORE | 010, Rx, NUM | 0     | 000, Rx                        | 0              | 10  | 000     | 0001   |
| STORE | 011, Rx, Ry  | 0     | Ry, Rx                         | 0              | 11  | 000     | 0001   |
| MOVE  | 100, Rx, Ry  | 0     | Ry, Rx                         | 1              | 00  | 100     | 0001   |
| MATH  | 101, Rx, OP  |       | RO, Rx                         | 1              | 00  | 000     | 0001   |
| JUMP  | 110, Rx,     | 0     | If $COND = 1 \rightarrow Rx$ , | If COND = 1 -> | 00  | If COND | {1'b1, |
|       | COND         |       | Ry                             | 1              |     | = 1 ->  | COND}  |
|       |              |       | else ->Rx, 000                 | else -> 0      |     | 001     |        |
|       |              |       |                                |                |     | else -> |        |
|       |              |       |                                |                |     | 000     |        |
| NOP   | 111          | 0     | 0                              | 0              | 00  | 000     | 0001   |

Tabla 5.

| COND | cond | Address_instruction_Bus               |
|------|------|---------------------------------------|
| 000  | 1000 | DataOut_Bus                           |
| 001  | 1001 | DataOut_Bus                           |
| 010  | 1010 | If Z=1 -> DataOut_Bus<br>else -> PC+1 |
| 011  | 1011 | If Z=0 -> DataOut_Bus<br>else -> PC+1 |
| 100  | 1100 | If C=1 -> DataOut_Bus<br>else -> PC+1 |
| 101  | 1101 | If C=0 -> DataOut_Bus                 |

|                     |      | else -> PC+1                          |
|---------------------|------|---------------------------------------|
| 110                 | 1110 | If N=1 -> DataOut_Bus<br>else -> PC+1 |
| 111                 | 1111 | If N=0 -> DataOut_Bus else -> PC+1    |
| No jump instruction | 0001 | PC+1                                  |

Tabla 6.

| Entrada          | Salida       |
|------------------|--------------|
| ms_m [8:6] = 101 | Rband = band |
| others           | Rband= Rband |

Tabla 7.

### Bloque alu




Imagen 6. Diagrama de caja negra de bloque alu

### Tabla del bloque alu

| Nombre de la señal | Dirección | Tamaño | Descripción   |  |
|--------------------|-----------|--------|---|--|
| Ry                 | Entrada   | 8      | Uno de los datos de 8<br>bits con el cual se<br>llevarán las<br>operaciones<br>seleccionadas                            |  |
| Rx                 | Entrada   | 8      | Uno de los dos datos<br>de 8 bits con el cual<br>se llevarán las<br>operaciones<br>seleccionadas                        |  |
| fun                | Entrada   | 3      | Representa la selección de las operaciones a realizar las cuales son OP: 0=Suma, 1=Resta, 2=Corrimiento a la izquierda, |  |

|        |        |   | 3=Corrimiento a la<br>derecha,<br>4=Negación bit a bit,<br>5=AND bit a bit,<br>6=OR bit a bit,<br>7=XOR bit a bit |
|--------|--------|---|---|
| Result | Salida | 8 | Dato de salida el cual representa el resultado de la operación llevada a cabo                                     |
| band   | Salida | 3 | Dato de salida que<br>representa las<br>banderas activadas<br>por la salida Result                                |

Tabla 8. Entradas y salidas del bloque alu

Es el módulo el cual realiza las operaciones lógicas con las entradas de los registros teniendo como salida el resultado de las operaciones y la activación de las banderas si el resultado es 0, hay un acarreo o es negativo

### Bloque b\_reg




Imagen 7. Diagrama de caja negra de bloque b\_reg

### Tabla del bloque b\_reg

| Nombre de la señal | Dirección | Tamaño | Descripción           |
|--------------------|-----------|--------|-----------------------|
| LE_sel             | Entrada   | 1      | Indica si va a leer o |
|                    |           |        | escribir en b_reg     |
| b_sel              | Entrada   | 6      | Decide en el registro |
|                    |           |        | que se usara          |
| selector           | Entrada   | 8      | Entrada del dato      |
|                    |           |        | seleccionado          |
| Ry                 | Salida    | 8      | Registro seleccionado |
|                    |           |        | para                  |
|                    |           |        | Address_Data_Bus      |
| Rx                 | Salida    | 8      | Registro seleccionado |
|                    |           |        | para los datos salida |
|                    |           |        | del outbús            |

Tabla 9. Entradas y salidas del bloque b\_reg

| LE_sel | Rx         | Ry         |
|--------|------------|------------|
| 0      | b_sel[2,0] | b_sel[5,3] |
| 1      | b_sel[2,0] | b_sel[5,3] |

Tabla 10.

El banco de registros almacena datos de 8 bits para utilizarlos después permitiendo escribir y leer en ellos.

### **Bloque selector**




Imagen 8. Diagrama de caja negra de bloque Selector

### Tabla del bloque Selector

| Nombre de la señal      | Dirección | Tamaño | Descripción   |
|-------------------------|-----------|--------|---|
| c_sel                   | Entrada   | 3      | Entrada del selector<br>que determinara que<br>dato entrara al<br>registro.                           |
| Ry                      | Entrada   | 8      | Entrada en la<br>cual tendremos el<br>registro Ry.  |
| Num                     | Entrada   | 3      | Entrada la cual<br>consiste en el valor<br>del dato directo<br>correspondiente a un<br>número.        |
| Datain_Bus              | Entrada   | 8      | Entrada de datos que viene directamente desde afuera del microprocesador.                             |
| Result                  | Entrada   | 8      | Es el resultado de la operación desarrollada por el módulo ALU, el cual se guardará en el registro 0. |
| Address_Instruction_Bus | Entrada   | 8      | Entrada del<br>selector de la cual<br>será guardada en el<br>registro para poder<br>tener un control. |
| Selector                | Salida    | 8      | Salida del selector la<br>cual se dirige hacia el<br>banco de registros<br>para ser guardada.         |

Tabla 11. Entradas y salidas del bloque Selector

| c_sel  | Selector                |
|--------|-------------------------|
| 000    | Result                  |
| 001    | Datain_Bus              |
| 010    | num                     |
| 011    | Address_Instruction_Bus |
| 100    | Ry                      |
| others | 0                       |

Tabla 12.

Modulo encargado de seleccionar el dato que pasara al banco de registros

### Bloque ms\_m

### Caja Negra De ms\_m




Imagen 9. Diagrama de caja negra de bloque ms\_m

| Nombre de la señal | Dirección | Tamaño | Descripción   |
|--------------------|-----------|--------|---|
| intruction         | Entrada   | 9      | Señal de entrada que contiene la instrucción  |
|                    |           |        |   |
| num                | Salida    | 3      | Señal de salida que envía<br>los 3 bits mas significativos de la<br>instrucción inicial |

Tabla 11. Entradas y salidas del bloque ms\_m

Modulo el cual toma los 3 bits menos significativos de la entrada "instruction" para obtener un número dado por el valor del dato directo.

### **Bloque salidas**




Imagen 10. Diagrama de caja negra de bloque salidas

### Tabla del bloque salidas

| Nombre de la señal | Dirección | Tamaño | Descripción  |
|--------------------|-----------|--------|--|
| Rx                 | Entrada   | 8      | Indica si va a leer o escribir en b_reg                    |
| Ry                 | Entrada   | 8      | Decide en cual dato entra el registro                      |
| num                | Entrada   | 8      | Entrada del dato<br>seleccionado para el<br>dato inmediato |
| outbus             | Entrada   | 2      | Entrada del dato<br>seleccionado para el<br>bus de salida  |
| Address_Data_Bus   | Salida    | 8      | Dato de salida que indica la dirección de memoria          |
| Data_Out_Bus       | Salida    | 8      | Dato de salida para cambiar de dirección                   |
| LE_sel             | Salida    | 1      | muestra lo que se lee<br>o escribió                        |

Tabla 12. Entradas y salidas del bloque salidas

| Instruction       | outbus | DataOut_Bus | Address_Data_Bus | LE_sel |
|-------------------|--------|-------------|------------------|--------|
| NOP               | 00     | 0           | 0                | 0      |
| LOAD              | 01     | 0           | Ry               | 0      |
| STORE #NUM en     | 10     | NUM         | Rx               | 1      |
| la dirección [Rx] |        |             |                  |        |
| STORE dato Ry     | 11     | Ry          | Rx               | 1      |
| en la dirección   |        |             |                  |        |
| [Rx]              |        |             |                  |        |

Tabla 13.

Este módulo ayuda a controlar las salidas de escritura, lectura dirección del bus y dirección de memoria del bus de salida

### **Pruebas**

ms\_m




Imagen 11. Simulación del bloque ms\_m

En la imagen 11 se puede ver como la salida son los tres bits menos significativos de la señal de entrada.

### Selector




Imagen 12. Simulación del bloque selector

En esta simulación se puede ver que dependiendo del valor de la entrada selector la salida van tomando el valor de las diferentes entradas justo como se describen en la tabla 11 correspondiente a este modulo

### Alu




Imagen 13. Simulación del bloque al

En la imagen trece se puede ver como al darle un valor a la entrada fun determinara una operación entre Rx y Ry dando el resultado en la salida result y activando la bandera correspondiente según sea el caso como se explica en la tabla 8 correspondiente a esta simulación

### b\_reg




Imagen 14. Simulación del bloque b\_reg

Para la simulación de la pagina once se puede ver el comportamiento de las salidas correspondientes a lo explicado en la tabla 9 la cual describe lo mostrado en esta simulación de la imagen 14.

### Salidas




Imagen 15. Simulación del bloque salidas

Para la simulación de la imagen 15 se muestra el comportamiento descrito en la tabla 11 correspondiente a esta simulación.

Jump




Imagen 16. Simulación del JUMP

Para la simulación de la imagen 16 muestra la función jump de la tabla 4 perteneciente al módulo de control

### Deco




Imagen 17. Simulación del decodificador

En la simulación de la imagen 17 se muestra la simulación de las funciones restantes de la tabla 4 perteneciente al módulo de control

### Control




Imagen 18. Simulación del bloque control

En la simulación de la tabla de la imagen 18 se muestra el comportamiento completo de las funciones explicadas en la tabla 4

### Microprocesador




Imagen 19. Simulación del microprocesador

En la simulación de la imagen 19 se muestra el funcionamiento completo del microprocesador las cuales las describe la tabla 1 y 2

### Micromemorias





Imagen 20. Simulación de las memorias

Para la simulación de la imagen 11 se muestra el funcionamiento del micro procesador con los datos proporcionado por las memorias implementadas

## Programas para la multiplicación y división Multiplicación



| 1  | Load R1, multiplicando | 000001011 |
|----|------------------------|-----------|
| 2  | Load R2, multiplicador | 000010001 |
| 3  | Load R3,1              | 000011001 |
| 4  | Load R4,7              | 000100111 |
| 5  | Load R5,R5             | 001101101 |
| 6  | Math R2,0              | 101010000 |
| 7  | jump R5,2              | 110101010 |
| 8  | Move R0,R6             | 100000110 |
| 9  | Math R1,0              | 101001000 |
| 10 | Move R6,R0             | 100110000 |
| 11 | Move R0,R2             | 100000010 |
| 12 | Math R3,1              | 101011001 |
| 13 | Move R2,R0             | 100010000 |
| 14 | Jump R4,3              | 110100010 |
| 15 | Move R0,R6             | 100000110 |
| 16 | No operation           | 111111111 |
|    | T.I.I. 4.4             |           |

Tabla 14.





Imagen 21 simulación del programa de multiplicación

En la imagen 21 se puede ver como al multiplicar 3\*1 el resultado es 3 como se puede notar en el registro R0 con un valor binario de 3.

### División



| 1  | Load R1, dividendo | 1110      |
|----|--------------------|-----------|
| 2  | Load R2, divisor   | 10010     |
| 3  | Load R3,1          | 11001     |
| 4  | Load R4,4          | 100100    |
| 5  | Move R0, R5        | 100000101 |
| 6  | Math R3, 0         | 101011000 |
| 7  | Math R5,R0         | 100101000 |
| 8  | Move R0, R1        | 100000001 |
| 9  | Math R2, 1         | 101010001 |
| 10 | Move R1,R0         | 100001000 |
| 11 | jump R4 ,7         | 110100111 |
| 12 | Move R0,R5         | 100000101 |
| 13 | Math R3, 1         | 101011001 |
| 14 | sin operación      | 111111111 |
| 14 | sin operación      | 111111111 |

Tabla 15.




Imagen 22. simulación del algoritmo de división

En la imagen 22 se pude ver como al dividir 6 entre 2 se muestra en el registro R0 el resultado el cual es 3.

#### Análisis de resultados

El sistema funcionó satisfactoriamente respecto a lo especificado y trabajado como se pude ver en las simulaciones proporcionadas y al analizando las tablas de verdad para cada modulo con las cuales se puede comprobar el funcionamiento para cada módulo del proyecto tanto como el proyecto en general.

#### Conclusión

Este proyecto conllevo un gran reto para las involucrados siendo la primera vez por lo menos de manera personal en la que se lleva un proyecto de este tipo el cual trajo grandes retos tantos de aprendizaje, pero sin embargo a cambio se adquirió una gran experiencia en el campo y sobre todo el conocimiento necesario para sobrellevar retos similares si más que decir ante este proyecto y la materia se agradece la ayuda y el tiempo proporcionado a lo largo del curso.

#### Referencias

- [1] M. Morris Mano, Diseño Digital 3ra Edición. California State University, Los Ángeles. Pearson Educación, 2003.
- [2] Thomas L. Floyd, Fundamentos de Sistemas Digitales 9na Edición. Madrid. Pearson Educación, 2006
- [3] Parra. (2019). Microprocesadores, RED TERCER MILENIO S.C., <a href="http://www.aliat.org.mx/BibliotecasDigitales/sistemas/Microprocesadores.pdf">http://www.aliat.org.mx/BibliotecasDigitales/sistemas/Microprocesadores.pdf</a>
- [4] Francisco Pineda. (2015). Reduced instruction set computing, <a href="https://es.wikipedia.org/wiki/Reduced instruction set computing">https://es.wikipedia.org/wiki/Reduced instruction set computing</a>
- [5] Techopedia. (2019). Harvard Architecture, https://www.techopedia.com/
- [6] List Differences (2019). Difference Between Von Neumann and Harvard Architecture?, <a href="https://www.listdifferences.com/">https://www.listdifferences.com/</a>

### **Apéndice**

Para este proyecto hubo un reto importante el cual requirió de un gran esfuerzo el cual si bien tubo su complejidad lo más complejo fue el hecho de trabajar en conjunto con varios equipos a la vez y a distancia con esto trayendo más de una vez algunas pequeñas discrepancias, de cómo llevar a cabo el proyecto, generalmente más a errores gramaticales como que algunos usaran mayúsculas y otros minúsculas algunos usaron guiones y otros no que aunque parezcan errores simples si no se corrigen a tiempo al momento de integrar los trabajos el trabajo de todos se puede volver algo tedioso el tener que corregirlos sobre todo al hacer las conexiones de este o al hacer la synthesis que generalmente es cuando tedas cuenta de ello, pero en fin como experiencia y aprendizaje este tipo de trabajos son excelentes justamente para tener la experiencia de trabajar con múltiples grupos de trabajos ,en lo personal realizamos nuestro mayor esfuerzo para este proyecto, aunque faltan cosas que mejorar y aprender más a la comunicación entre equipos que desde nuestro punto de vista fue lo que consideramos un estilo de trabajar nuevo y finalmente consideramos mejorar para futuros proyectos.

### **Códigos**

#### ms\_m

```
1
     `timescale 1ns / 1ps
     // Company:
     // Engineer:
5
     // José Alfredo Hernández Dueñas
6
     //Jesús Francisco Villaseñor Correa
     // Create Date: 25.10.2020 21:05:07
     // Design Name:
8
9
     // Module Name: ms m
10
     // Project Name:
     // Target Devices:
     // Tool Versions:
12
     // Description:
13
14
     //
15
     // Dependencies:
16
     //
17
     // Revision:
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
21
     22
23
24
     module ms m
25
     \#(parameter n = 8)
26
27
        input [n-1:0] Instruction,
28
        output reg [n-1:0] num
29
        );
        reg [n-1:0]NC;
31
     always@*
32
           begin
33
           NC = 8'b0;
34
           num \leftarrow {NC[7:3], Instruction[2:0]};
35
36
     endmodule
```

#### Selector

```
1
     `timescale 1ns / 1ps
     // Company:
4
     // Engineer:
5
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 25.10.2020 19:55:02
     // Design Name:
8
     // Module Name: selector
9
10
     // Project Name:
     // Target Devices:
11
     // Tool Versions:
12
13
     // Description:
14
     //
     // Dependencies:
15
16
     // Revision:
17
     // Revision 0.01 - File Created
18
19
     // Additional Comments:
20
21
     23
24
     module selector(
25
     input [2:0] c sel,
26
         input [7:0] Result,
27
          input [7:0] Datain Bus,
28
          input [7:0] num,
29
          input [7:0] Adress Instruction Bus,
           input [7:0] Ry,
31
         output reg [7:0] selector
32
         );
33
34
35
         always@*
36
37
           begin
38
           case (c sel)
39
            3'b000 :begin selector <= Result; end
40
            3'b001 :begin selector <= Datain Bus; end
            3'b010 :begin selector<=num;end
3'b011 :begin selector<=Adress_Instruction_Bus;end
41
43
            3'b100 :begin selector<=Ry;end
44
           default: begin selector<=0;end</pre>
45
           endcase
46
47
      end
48
     endmodule
```

#### Alu

```
1
     `timescale 1ns / 1ps
     // Company:
4
     // Engineer:
5
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 08.11.2020 16:31:36
     // Design Name:
8
     // Module Name: alu
9
10
     // Project Name:
11
     // Target Devices:
     // Tool Versions:
12
13
     // Description:
14
     //
     // Dependencies:
15
16
17
     // Revision:
     // Revision 0.01 - File Created
18
19
     // Additional Comments:
20
21
     23
24
     module alu(
25
         input [2:0] fun,
26
         input [7:0] Ry,
27
         input [7:0] Rx,
28
         output [7:0] Result,
29
         output [2:0] band
         );
31
         reg [8:0] resultado;
32
        always@*
33
        begin
34
        case (fun)
35
         3'b000: begin resultado<=Ry+Rx; end
36
         3'b001: begin resultado<=Ry-Rx; end
37
         3'b010: begin resultado<=Ry<<Rx; end
38
         3'b011: begin resultado<=Ry>>Rx; end
39
         3'b100: begin resultado<=~Rx; end
40
         3'b101: begin resultado<=Ry&Rx; end
         3'b110: begin resultado<=Ry|Rx; end
41
42
         3'b111: begin resultado<=Ry^Rx; end
43
44
        endcase
45
         end
46
         assign Result=resultado[7:0];
47
48
         assign band[0]=&(~resultado);
49
         assign band[1]=resultado[7];
50
         assign band[2]=resultado[8];
51
     endmodule
```

```
b reg
1
     `timescale 1ns / 1ps
     // Company:
4
     // Engineer:
5
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 27.10.2020 20:53:37
     // Design Name:
8
     // Module Name: b reg
9
     // Project Name:
10
11
     // Target Devices:
     // Tool Versions:
12
13
     // Description:
14
     //
     // Dependencies:
15
16
     // Revision:
17
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
20
21
     22
23
24
     module b reg(
25
      input Rst,
26
        input Clk,
27
        input [5:0]b sel,
28
        input LE sel,
29
        input [7:0] Selector,
        output [7:0] Rx,
31
        output [7:0] Ry
32
        );
33
34
        reg [7:0] b regs [7:0];
35
36
        always @(posedge Clk, posedge Rst) begin
37
            if (Rst)
38
               begin
39
                   b regs[0] \le 0;
40
                   b regs[1]<=0;
                   b regs[2]<=0;
41
                   b regs[3]<=0;
42
43
                   b regs[4]<=0;
44
                   b regs[5] \le 0;
                   b regs[6]<=0;
45
46
                   b regs[7]<=0;
```

b regs[b sel[2:0]]<=Selector;</pre>

47 48

49

50

5152

end

if (LE\_sel)

else

```
53
                   end
54
55
56
                  assign Rx=b regs[b sel[2:0]];
57
                  assign Ry=b regs[b sel[5:3]];
58
59
     endmodule
                            Salidas
     `timescale 1ns / 1ps
2
     // Company:
4
     // Engineer:
5
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
7
     // Create Date: 27.10.2020 23:07:22
     // Design Name:
8
9
     // Module Name: salidas
10
     // Project Name:
11
     // Target Devices:
12
     // Tool Versions:
13
     // Description:
14
     //
15
     // Dependencies:
16
     //
17
     // Revision:
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
     //
21
     22
23
24
     module salidas(
25
      input Rst,
26
        input Clk,
27
        input [7:0] Rx,
28
        input [7:0] Ry,
29
        input [7:0] num,
        input [1:0] outbus,
31
        output reg [7:0] DataOut Bus,
32
        output reg [7:0] Addres Data Bus,
33
        output reg LE
34
        );
35
36
        always @(posedge Clk, posedge Rst) begin
            if (Rst)
38
                begin
39
                   DataOut Bus<=0;</pre>
40
                   Addres Data Bus<=0;
41
                   LE<=0;
42
                end
43
            else
44
                case (outbus)
```

```
45
                   2'b00:
46
                       begin
47
                          DataOut Bus<=0;</pre>
48
                          Addres Data Bus<=0;
49
                          LE<=0;
50
                       end
51
                   2'b01:
52
                      begin
53
                          DataOut Bus<=0;</pre>
54
                          Addres Data Bus<=Ry;
55
                          LE<=0;
56
                       end
57
                   2'b10:
58
                      begin
                          DataOut Bus<=num;
59
                          Addres Data_Bus<=Rx;
60
61
                          LE<=1;
62
                       end
63
                   2'b11:
64
                       begin
65
                          DataOut Bus<=Ry;
66
                          Addres Data Bus<=Rx;
67
                          LE<=1;
68
                       end
69
                endcase
70
                end
71
72
     endmodule
                              Jump
1
     `timescale 1ns / 1ps
2
     3
     // Company:
4
     // Engineer:
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 10.11.2020 23:26:41
     // Design Name:
8
     // Module Name: jump
     // Project Name:
10
     // Target Devices:
11
     // Tool Versions:
12
     // Description:
13
14
     // Dependencies:
15
     //
16
17
     // Revision:
     // Revision 0.01 - File Created
18
19
     // Additional Comments:
20
     //
21
     23
```

```
24
      module jump (
25
         input Rst,
26
         input Clk,
27
         input [3:0] cond,
28
         input [7:0] DataOut Bus,
29
         input [2:0]band,
30
        output [7:0] Address Instruction Bus
31
32
33
           reg [7:0] PC;
34
           always @(posedge Clk, posedge Rst) begin
36
               if (Rst)
37
                    PC<=0;
38
               else
39
                    case (cond)
40
                        4'b0000:
41
                             PC<=PC;</pre>
42
                        4'b0001: // etapa de decodificacion de intruccion
43
                             PC<=PC+1'b1;</pre>
44
                        4'b1000:
45
                             PC<=DataOut Bus;
46
                        4'b1001:
47
                             PC<=DataOut Bus;
48
                        4'b1010:
49
                             if (band[0])
50
                                 PC<=DataOut Bus;
51
                             else
52
                                 PC<=PC+1'b1;
53
                        4'b1011:
54
                             if(~band[0])
55
                                  PC<=DataOut Bus;
56
                             else
57
                                      PC<=PC+1'b1;
58
                        4'b1100:
59
                             if (band[2])
60
                                 PC<=DataOut_Bus;</pre>
61
                             else
62
                                      PC<=PC+1'b1;
63
                        4'b1101:
64
                             if(~band[2])
65
                                 PC<=DataOut Bus;
66
                             else
67
                                      PC<=PC+1'b1;
                        4'b1110:
68
                             if(band[1])
69
                                 PC<=DataOut_Bus;</pre>
71
                             else
72
                                      PC<=PC+1'b1;
73
                        4'b1111:
74
                             if(~band[1])
75
                                  PC<=DataOut Bus;</pre>
76
                             else
77
                                      PC<=PC+1'b1;
78
                        default: PC<=PC+1'b1;</pre>
79
                    endcase
80
           end
```

```
81
         assign Address Instruction Bus=PC;
82
83
     endmodule
                               Deco
     `timescale 1ns / 1ps
     // Company:
4
     // Engineer:
5
     // José Alfredo Hernández Dueñas
6
     //Jesús Francisco Villaseñor Correa
7
     // Create Date: 10.11.2020 21:07:10
8
     // Design Name:
9
     // Module Name: deco
10
     // Project Name:
     // Target Devices:
12
     // Tool Versions:
13
     // Description:
14
     //
15
     // Dependencies:
16
     //
17
     // Revision:
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
20
21
     22
23
24
     module deco(
25
26
         input [8:0] ms m,
27
         output reg[2:0] fun,
28
         output reg[5:0] b sel,
29
         output reg[3:0] cond,
         output reg LE sel,
31
         output reg[1:0] outbus,
32
         output reg[2:0] c sel
33
         );
34
         always @ (ms m)
35
         begin
36
         case (ms m [8:6])
37
         3'b001: begin
         fun \le 0; b sel \le {3'b000}, ms m[5:3]; LE sel \le 1; outbus \le 2'b00;
c sel<=3'b010; cond<=4'b0001; end
39
         3'b010: begin
40
         fun \le 0; b sel \le \{ms m[2:0], ms m[5:3]\}; LE sel \le 1; outbus \le 2'b01;
c sel<=3'b001; cond<=4'b0001; end
41
         3'b011: begin
         fun \le 0; b sel \le \{3'b000, ms m[5:3]\}; LE sel \le 0; outbus \le 2'b10;
c sel<=3'b010; cond<=4'b0001; end</pre>
         3'b100: begin
```

```
fun \le 0; b sel \le \{ms m[2:0], ms m[5:3]\}; LE sel \le 0; outbus \le 2'b11;
c sel<=3'b100; cond<=4'b0001; end
45
         3'b101: begin
         fun \le 0; b sel \le \{ms m[2:0], ms m[5:3]\}; LE sel \le 1; outbus \le 2'b00;
c sel<=3'b100; cond<=4'b0001; end
47
         3'b110: begin
48
         fun<=ms m[2:0]; b sel<={3'b000, ms m[5:3]}; LE sel<=1;
outbus<=2'b00; c sel<=3'b000; cond<=4'b0001; end
49
         3'b111: begin
50
         if (ms m[2:0] == 3'b001)
51
         begin
         c sel<=3'b011;
52
         LE sel<=1; fun<=0; b sel<={3'b000, ms m[5:3]}; outbus<=2'b00;
cond<=\{1'b0, ms m[2:0]\};
54
         end
55
         else
56
         begin
57
         c sel<=3'd0;
         LE_sel <= 0; fun <= 0; b_sel <= {3'b000, ms_m[5:3]}; outbus <= 2'b00;
cond = \{1'b0, ms m[2:0]\};
59
         end
60
         end
61
         3'b000: begin
         fun<=0; b sel<=0; LE sel<=0; outbus<=2'b00; c sel<=3'b000;
cond<=4'b0001; end
63
         endcase
64
         end
65
     endmodule
                              Control
1
     `timescale 1ns / 1ps
2
     // Company:
3
     // Engineer:
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
7
     // Create Date: 30.11.2020 15:42:38
     // Design Name:
8
     // Module Name: control
10
     // Project Name:
     // Target Devices:
11
12
     // Tool Versions:
13
     // Description:
14
     // Dependencies:
15
     //
16
17
     // Revision:
18
     // Revision 0.01 - File Created
     // Additional Comments:
19
     //
21
     23
```

```
24
      module control (
25
26
27
28
          input [7:0] DataOut Bus,
29
          input [8:0] ms m,
30
          input [2:0] band,
31
          output LE sel,
32
          output [5:0] b sel,
33
          output [1:0] outbus,
          output [2:0] fun,
34
          output [7:0] Address_Instruction_Bus,
36
          output [2:0] c_sel,
37
          input Clk,
38
          input Rst
39
          );
40
          wire [3:0]cond; //Cable interno que une al Jump
41
42
          reg [2:0] band2; //Regidtro para las banderas
43
44
          deco deco(
45
               .ms m(ms_m),
46
               .cond(cond),
47
               .LE sel(LE sel),
48
               .b sel(b sel),
49
               .outbus (outbus),
50
               .fun(fun),
51
               .c sel(c sel)
52
          );
53
54
          jump jump (
55
               .band(band2),
56
               .DataOut Bus (DataOut Bus),
57
               .cond(cond),
58
               .Clk(Clk),
59
               .Rst(Rst),
60
               .Address Instruction Bus (Address Instruction Bus)
61
62
63
64
               always @(posedge Clk, posedge Rst) begin
65
                        if (Rst)
66
                            begin
67
                                band2<=0;
68
                            end
69
                       else
                            if (ms m[8:6] == 3'b101)
71
                                band2<=band;</pre>
72
                   end
73
      endmodule
```

### Microprocesador

```
1
    `timescale 1ns / 1ps
    // Company: Universidad Autónoma de Zacatecas
4
    // Engineer: Equipo N
5
    // José Alfredo Hernández Dueñas
    //Jesús Francisco Villaseñor Correa
    // Create Date:
    // Design Name:
8
    // Module Name:
9
10
    // Project Name:
    // Target Devices:
11
    // Tool Versions:
12
13
    // Description:
14
    //
15
    // Dependencies:
16
    //
    // Revision:
17
    // Revision 0.01 - File Created
18
19
    // Additional Comments:
20
21
    23
24
    module Microprocesador Equipo N(
25
       input [8:0] Instruction,
26
       input [7:0] Datain Bus,
27
       output [7:0] Address Instruction Bus,
28
       output [7:0] DataOut Bus,
29
       output [7:0] Addres Data Bus,
       output LE,
31
      input Clk,
32
       input Rst
33
       );
34
    35
    wire [7:0] W num;
36
    wire [2:0] W c sel;
37
    wire [5:0] W b sel;
38
    wire [1:0] W LE sel;
39
    wire [7:0] W selector;
40
    wire [7:0] W RX;
41
    wire [7:0] W RY;
42
    wire [2:0] W fun;
43
    wire [7:0] W Result;
44
    wire [2:0] W band;
45
    wire [2:0] W outbus;
46
47
    control
48
```

```
49
   controlador (
50
      .ms m(Instruction),
51
      .DataOut_Bus(W_RX),
52
      .band(W band),
53
      .Address Instruction Bus (Address Instruction Bus),
      .outbus (W outbus),
54
      .b sel(W \bar{b} sel),
55
56
      .LE sel(W LE sel),
57
      .c sel(W c sel),
58
      .Clk(Clk),
59
      .Rst(Rst),
      .fun( W fun)
61
      );
62
63
64
    65
   alu
      operaciones (
66
67
      .Rx(W RX),
68
      .Ry (W RY),
69
      .fun(W fun),
70
      .Result(W Result),
71
      .band(W band)
      );
73
   74
   ms m
75
   numero(
76
      .Instruction (Instruction),
77
78
      .num (W num)
79
   );
80
   81
   b reg
   registros (
82
      .b sel(W b sel),
83
      .LE sel(W LE sel),
84
      .Selector (W selector),
85
86
      .Rx(W RX),
87
      .Ry(W RY),
88
      .Clk(Clk),
89
      .Rst(Rst)
90
   );
91
   selector
92
93
   sel(
94
      .c sel(W c sel),
95
      .Result (W Result),
96
      .num(W num),
97
      .Datain Bus (Datain Bus),
```

```
98
        .Ry(W RY),
99
        .Adress_Instruction_Bus (Address_Instruction_Bus),
100
        .selector(W selector)
101
    );
102
    salidas
103
104
    controlsalidas (
105
        .outbus (W outbus),
106
        .Rx(W RX),
107
        .Ry(W_RY),
108
        .num(W num),
109
        .DataOut Bus (DataOut Bus),
        .Addres Data Bus (Addres Data Bus),
110
111
        .LE(LE),
112
        .Clk(Clk),
113
        .Rst(Rst)
                       Memoria Ram
1
    `timescale 1ns / 1ps
2
    // Company:
4
    // Engineer:
    // José Alfredo Hernández Dueñas
6
    //Jesús Francisco Villaseñor Correa
7
    // Create Date: 18.11.2020 09:50:29
8
    // Design Name:
    // Module Name: memoriaRam
    // Project Name:
10
    // Target Devices:
11
    // Tool Versions:
12
13
    // Description:
14
    //
15
    // Dependencies:
16
    //
17
    // Revision:
18
    // Revision 0.01 - File Created
    // Additional Comments:
19
20
21
    23
24
    module memoriaRam
25
    \#(parameter Ld=256, m=8) (
26
        input LE,
27
        input [m-1:0] address data,
28
        input [m-1:0] i data,
29
        output reg [m-1:0] o data
        );
31
32
         reg [(m-1):0]mem[0:(Ld-1)];
33
```

```
34
          initial
35
              begin
36
                  $readmemh("RAM.mem", mem);
37
              end
38
39
          always @(address data,i data,LE) begin
40
              if (LE)
41
                 begin
42
                     mem[address data]<=i data;</pre>
43
                     o data<=mem[address data];</pre>
44
                  end
45
              else
46
                  o data<=mem[address data];</pre>
47
          end
48
     endmodule
                          Memoria Rom
1
     `timescale 1ns / 1ps
2
     // Company:
3
     // Engineer:
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 18.11.2020 09:52:11
     // Design Name:
9
     // Module Name: memoriaROM
10
     // Project Name:
11
     // Target Devices:
     // Tool Versions:
13
     // Description:
14
15
     // Dependencies:
     //
16
17
     // Revision:
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
20
     //
21
     22
23
24
     module memoriaROM
25
     \# (parameter Ld=256, m=8, n=9) (
26
         input [m-1:0] address,
27
         output reg [n-1:0] d out
28
         );
29
         reg [(n-1):0]mem[0:(Ld-1)];
31
           initial
32
               begin
33
                   $readmemb("ROM.mem", mem);
34
               end
35
36
           always @(address) begin
```

#### Micromemorias

```
1
     `timescale 1ns / 1ps
2
     // Company:
4
     // Engineer:
5
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 18.11.2020 19:04:11
     // Design Name:
9
     // Module Name: Micropromemorias_Equipo_N
10
     // Project Name:
11
     // Target Devices:
12
     // Tool Versions:
13
     // Description:
14
     //
15
     // Dependencies:
16
     //
     // Revision:
17
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
20
21
     23
24
     module Micropromemorias Equipo N(
25
      input Clk,
26
        input Rst
27
        );
28
29
          wire [8:0] Instruction;
          wire [7:0] DataIn Bus;
31
          wire [7:0] Address Instruction Bus;
32
          wire [7:0] DataOut Bus;
33
          wire [7:0] Address Data Bus;
34
          wire LE;
36
         Microprocesador Equipo N Micro(
37
          .Clk(Clk),
38
          .Rst(Rst),
39
          .Instruction (Instruction),
          .DataIn Bus (DataIn Bus),
40
41
          .Address Instruction Bus (Address Instruction Bus),
          .DataOut Bus (DataOut Bus),
42
43
          .Address Data Bus (Address Data Bus),
44
          .LE(LE)
45
          );
46
```

```
47
            memoriaROM #(256,8,9) InstructionMem(
48
            .address(Address_Instruction_Bus),
49
            .d out(Instruction)
50
            );
51
52
            memoriaRam #(256,8,9) DataMem(
53
            .LE(LE),
54
            .i data(DataOut Bus),
55
            .address data (Address Data Bus),
56
            .o data(DataIn Bus)
57
            );
58
59
      endmodule
```

#### Test benchs

```
Tb ms m
```

```
`timescale 1ns / 1ps
    // Company:
4
    // Engineer:
5
    // José Alfredo Hernández Dueñas
    //Jesús Francisco Villaseñor Correa
    // Create Date: 25.10.2020 21:18:38
    // Design Name:
8
    // Module Name: tb_ms_m
9
    // Project Name:
10
    // Target Devices:
11
    // Tool Versions:
12
13
    // Description:
14
    //
15
    // Dependencies:
16
    //
17
    // Revision:
18
    // Revision 0.01 - File Created
19
    // Additional Comments:
20
    23
24
    module tb ms m();
25
    reg [7:0] Instruction;
26
        wire [7:0] num;
27
        wire [7:0] Instruction2;
28
       ms m uut (
29
       .Instruction (Instruction),
       .Instruction2(Instruction2),
31
       .num(num)
32
       );
33
       initial
```

```
34
         begin
35
36
          Instruction = 0;
37
38
39
          #2Instruction = 8'b00000001;
40
41
42
          #2Instruction = 8'b00001011;
43
44
45
          #2Instruction = 8'b11000001;
46
47
          #2Instruction = 8'b11000001;
48
49
50
51
          #2Instruction = 8'b11101011;
53
54
          #2Instruction = 8'b111111111;
55
         end
56
57
      endmodule
```

### Tb\_selector

```
1
    `timescale 1ns / 1ps
    // Company:
    // Engineer:
    // José Alfredo Hernández Dueñas
    //Jesús Francisco Villaseñor Correa
    // Create Date: 25.10.2020 20:09:40
    // Design Name:
9
    // Module Name: tb selector
    // Project Name:
10
    // Target Devices:
11
    // Tool Versions:
12
13
    // Description:
14
    //
    // Dependencies:
15
16
    //
    // Revision:
17
18
    // Revision 0.01 - File Created
19
    // Additional Comments:
20
21
    23
24
    module tb_selector();
```

```
25
      reg [2:0] c sel;
26
      reg [7:0] Result;
27
      reg [7:0] Datain_Bus;
28
      reg [7:0] num;
29
      reg [7:0] Adress Instruction Bus;
      reg [7:0] Ry;
31
      wire [7:0] selector
32
33
34
      selector uut(
      .c sel(c sel),
36
      .Result (Result),
37
      .Datain Bus (Datain Bus),
38
      .num (num),
39
      .Ry(Ry),
40
      .Adress Instruction Bus (Adress Instruction Bus),
41
      .selector(selector)
42
      );
43
      initial
44
      begin
45
      c sel = 3'd0;
46
      Result = 8'd0;
      Datain Bus = 8'd1;
47
      num = \frac{8}{8}'d2;
48
49
      Ry =8'd4;
50
      Adress Instruction Bus= 8'd3;
51
52
53
      #2
54
      c sel = 3'd1;
55
      #2
56
      c sel = 3'd2;
57
      #2
58
      c sel = 3'd3;
59
      #2
60
      c sel = 3'd4;
61
      end
      endmodule
62
```

## Tb\_alu

```
1
    timescale 1ns / 1ps
    // Company:
4
    // Engineer:
5
    // José Alfredo Hernández Dueñas
    //Jesús Francisco Villaseñor Correa
    // Create Date: 08.11.2020 17:02:18
    // Design Name:
    // Module Name: tb_alu
10
    // Project Name:
11
    // Target Devices:
```

```
12
     // Tool Versions:
13
     // Description:
14
     //
15
     // Dependencies:
16
     //
     // Revision:
17
     // Revision 0.01 - File Created
18
     // Additional Comments:
19
20
21
     23
     module tb alu;
24
25
     reg [2:0] fun;
26
         reg [7:0] Ry;
27
         reg [7:0] Rx;
28
         wire [7:0] Result;
29
         wire [2:0] band;
30
31
         alu uut(
32
         .fun(fun),
33
         .Ry(Ry),
34
         .Rx(Rx),
35
         .Result (Result),
36
         .band (band)
37
         );
38
39
         initial
40
         begin
41
         Ry=8'b11111111;
42
         Rx=8'b00000001;
43
         fun=0;
44
45
         #2 fun=3'b000;
46
         #2 fun=3'b001;
47
         #2 fun=3'b010;
         #2 fun=3'b011;
48
49
         #2 fun=3'b100;
50
         #2 fun=3'b101;
51
         #2 fun=3'b110;
52
         #2 fun=3'b111;
53
         end
54
     endmodule
```

## Tb\_b\_reg

```
`timescale 1ns / 1ps
2
     // Company:
3
4
     // Engineer:
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 27.10.2020 21:10:16
8
     // Design Name:
     // Module Name: tb b reg
     // Project Name:
11
     // Target Devices:
12
     // Tool Versions:
     // Description:
13
14
15
     // Dependencies:
16
     //
17
     // Revision:
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
20
     //
21
     22
23
24
     module tb b reg;
25
     reg Rst;
26
     reg Clk;
     reg[5:0]b_sel;
27
28
     reg LE sel;
29
     reg[7:0] Selector;
     wire [7:0] Rx;
31
     wire [7:0] Ry;
32
33
     b reg uut (
34
     .Rst(Rst),
35
     .Clk(Clk),
36
     .b sel(b sel),
37
     .LE sel(LE sel),
38
     .Selector (Selector),
39
     .Rx(Rx),
40
     .Ry(Ry)
41
     );
42
     initial
43
     begin
44
     Rst=1;
45
     Clk=0;
46
     b sel=0;
     \overline{LE} sel=0;
47
48
     Selector=0;
     #2 Rst=0; b sel=6'b000 000; LE sel=0; LE sel=8'b000000000;
49
50
     #2 b sel=6'b000000; LE sel=1; Selector=8'b00000001;
```

```
51
      #2 b sel=6'b000001; LE sel=1; Selector=8'b00000010;
52
      #2 b_sel=6'b000010; LE_sel=1; Selector=8'b00000011;
53
      #2 b_sel=6'b000011; LE_sel=1; Selector=8'b00000100;
      #2 b sel=6'b000100; LE sel=1; Selector=8'b00000101;
54
55
      #2 b sel=6'b000101; LE sel=1; Selector=8'b00000110;
56
      #2 b sel=6'b000110; LE sel=1; Selector=8'b00000111;
57
      #2 b sel=6'b000111; LE sel=1; Selector=8'b00001000;
58
59
      #2 b sel=6'b001000; LE sel=0;
60
      #2 b sel=6'b011010; LE sel=0;
      #2 b sel=6'b101100; LE sel=0;
61
      #2 b sel=6'b111110; LE sel=0;
62
63
64
      end
65
       always
66
              #1 Clk = !Clk;
67
      endmodule
```

### Tb salidas

```
`timescale 1ns / 1ps
    // Company:
4
    // Engineer:
5
    // José Alfredo Hernández Dueñas
    //Jesús Francisco Villaseñor Correa
    // Create Date: 27.10.2020 23:43:56
    // Design Name:
9
    // Module Name: tb salidas
10
    // Project Name:
11
    // Target Devices:
    // Tool Versions:
12
    // Description:
13
14
    //
15
    // Dependencies:
16
    //
17
    // Revision:
18
    // Revision 0.01 - File Created
19
    // Additional Comments:
20
21
    22
23
24
    module tb salidas;
25
     reg Rst;
26
        reg Clk;
27
        reg [7:0] Rx;
28
        reg [7:0] Ry;
29
        reg [7:0] num;
        reg [1:0] outbus;
31
        wire [7:0] DataOut Bus;
32
        wire [7:0] Addres Data Bus;
```

```
33
          wire LE;
34
35
           salidas uut(
36
           .Rst(Rst),
37
           .Clk(Clk),
38
           .Rx(Rx),
39
           .Ry(Ry),
40
           .num (num),
41
           .outbus (outbus),
42
           .DataOut Bus (DataOut Bus),
43
           .Addres Data Bus (Addres Data Bus),
44
           .LE(LE)
45
           );
46
           initial
47
48
               begin
49
               Rst=1;
50
51
               Clk=0;
52
               Rx=0;
53
               Ry=0;
54
               num=0;
55
               outbus=0;
56
57
               #2 Rst=0; Rx=8'd3; Ry=8'd4; num=8'd7;
58
               outbus=0;
59
               #2 outbus=2'b01;
               #2 outbus=2'b10;
60
61
               #2 outbus=2'b11;
62
               end
63
64
           always
               #1 Clk = !Clk;
66
      endmodule
```

## Tb\_jump

```
`timescale 1ns / 1ps
    // Company:
    // Engineer:
    // José Alfredo Hernández Dueñas
    //Jesús Francisco Villaseñor Correa
    // Create Date: 16.11.2020 15:35:33
8
    // Design Name:
9
    // Module Name: tb jump
10
    // Project Name:
    // Target Devices:
11
12
    // Tool Versions:
13
    // Description:
14
    //
15
    // Dependencies:
```

```
//
16
     // Revision:
17
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
20
21
     22
23
24
     module tb jump();
25
     reg Rst;
26
     reg Clk;
27
     reg [5:0] cond;
28
     reg [7:0] DataOut Bus;
29
     reg [2:0]band;
30
     wire [7:0] Addres Instruction Bus;
31
32
     jump uut(
33
     .Rst(Rst),
34
     .Clk(Clk),
35
     .cond(cond),
36
     .DataOut Bus (DataOut Bus),
37
     .band(band),
     .Addres_Instruction_Bus(Addres Instruction Bus)
38
39
40
     initial
41
42
     begin
43
     band=3'b001;
44
     DataOut Bus=8'b00000011;
45
     cond=4'b1010;
46
     Clk=0;
47
     Rst=1;
48
     Rst=0;
49
     #2 band=3'b100;
50
     cond=4'b1011;
51
     DataOut Bus=8'b00001011;
     #2 band=3'b010;
53
     cond=4'b1011;
54
     DataOut Bus=8'b00100011;
55
     end
     always
56
57
             #1 Clk = !Clk;
58
     endmodule
```

### Tb\_deco

```
// José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
7
     // Create Date: 10.11.2020 22:50:51
     // Design Name:
8
9
     // Module Name: tb deco
10
     // Project Name:
     // Target Devices:
11
     // Tool Versions:
12
13
     // Description:
14
     //
     // Dependencies:
15
16
     // Revision:
17
     // Revision 0.01 - File Created
18
     // Additional Comments:
19
20
21
     23
24
     module tb deco();
25
     reg [8:0] ms m;
26
         wire[2:0] fun;
27
         wire[5:0] b sel;
28
         wire[3:0] cond;
29
         wire LE sel;
         wire[1:0] outbus;
31
         wire[2:0] c sel;
32
33
         deco uut (
34
          .ms m(ms m),
35
          .fun(fun),
36
          .b sel(b sel),
37
          .cond(cond),
38
          .LE sel(LE sel),
39
          .outbus (outbus),
40
          .c sel(c sel)
41
         );
42
43
         initial
44
         begin
45
         ms m=0;
46
47
         #2ms m=9'b000 010 010;
48
         #2ms_m=9'b001_110_001;
49
         #2ms_m=9'b010_011_011;
50
         #2ms m=9'b011 010 110;
51
         #2ms m=9'b100 000 011;
52
         #2ms m=9'b101 010 000;
53
         #2ms m=9'b110 000 000;
54
         #2ms m=9'b111 100 100;
55
         end
     endmodule
56
```

## Tb\_control

```
`timescale 1ns / 1ps
2
     // Company:
3
4
     // Engineer:
     // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 10.11.2020 20:29:40
     // Design Name:
     // Module Name: tb control
10
     // Project Name:
     // Target Devices:
11
12
     // Tool Versions:
     // Description:
13
14
15
     // Dependencies:
16
     //
17
     // Revision:
18
     // Revision 0.01 - File Created
19
     // Additional Comments:
20
     //
21
     22
23
24
     module tb control();
25
     reg Rst;
26
        reg Clk;
27
        reg [8:0] ms_m;
28
        reg [7:0] DataOut_Bus;
29
        reg [2:0] band;
        wire [2:0] fun;
31
        wire [5:0] b sel;
32
        wire LE sel;
33
        wire [1:0] outbus;
34
        wire [2:0] c sel;
35
        wire [7:0] Address Instruction Bus
36
37
     control uut (
38
     .Rst(Rst),
39
     .Clk(Clk),
40
     .ms m (ms m),
41
     .DataOut Bus (DataOut Bus),
42
     .band(band),
43
     .fun(fun),
44
     .b sel(b sel),
45
     .LE sel(LE sel),
46
     .outbus (outbus),
47
     .c sel(c sel),
48
     .Address Instruction Bus (Address Instruction Bus)
49
     );
50
     initial
```

```
51
      begin
52
       Rst=1;
53
       #1 Rst=0;
54
       Clk=0;
55
       ms m=0;
56
       DataOut Bus=0;
57
       band=0;
58
       #2 band=1;
59
       \#2 band=2;
       #2 band=3;
60
       #1 Rst=0;
61
62
          ms m=9'b000 001 100;
       #1
63
       #2
           ms_m=9'b001_010_001;
64
       #2
           ms m=9'b010 011 010;
           ms m=9'b011 111 110;
65
66
       #2
          ms m=9'b100 001 010;
67
       #2
           ms m=9'b101 011 001;
68
       #2
           ms_m=9'b110_100_001;
69
       #2
           ms_m=9'b111_100_001;
           ms m=9'b111 100_000;
70
       #2
71
           ms m=9'b111 100 101;
72
       #2
           ms m=9'b111 100 111;
73
      end
74
      always
75
               #1 Clk = !Clk;
      endmodule
```

## Tb\_microprocesador

```
`timescale 1ns / 1ps
    // Company:
    // Engineer:
    // José Alfredo Hernández Dueñas
    //Jesús Francisco Villaseñor Correa
    // Create Date: 16.11.2020 18:23:36
    // Design Name:
8
9
    // Module Name: tb microUAZ8-2020v0 02
10
    // Project Name:
11
    // Target Devices:
    // Tool Versions:
12
    // Description:
13
14
    //
1.5
    // Dependencies:
16
    //
17
    // Revision:
18
    // Revision 0.01 - File Created
19
    // Additional Comments:
20
21
```

```
22
23
24
      module tb_microUAZ8_2020v0_02();
      reg [8:0] Instruction;
25
26
      reg [7:0] Datain Bus;
27
      wire [7:0] Address Instruction Bus;
28
      wire [7:0] DataOut Bus;
29
      wire [7:0] Addres Data Bus;
      wire LE;
31
      reg Clk;
32
      reg Rst;
33
34
      Microprocesador Equipo N uut (
35
      .Instruction (Instruction),
36
      .Datain Bus (Datain Bus),
37
      .Address Instruction Bus (Address Instruction Bus),
38
      .DataOut_Bus(DataOut_Bus),
39
      .LE(LE),
40
      .Clk(Clk),
41
      .Rst(Rst)
42
      );
43
44
      initial
45
          begin
46
           Instruction=0;
47
          Rst=1;
48
      Clk=0;
49
50
          Datain Bus=8'b0010110;
51
          #2 Instruction=9'b000 010 010;
          #2 Instruction=9'b001_110_001;
          #2 Instruction=9'b010_011_011;
54
          #2 Instruction=9'b011_010_110;
55
          #2 Instruction=9'b100 000 011;
56
          #2 Instruction=9'b101 010 000;
57
          #2 Instruction=9'b110 000 000;
58
          #2 Instruction=9'b111 100 100;
59
          end
60
          always
              #1 Clk = !Clk;
61
62
      endmodule
```

# Tb\_micromemorias

```
`timescale 1ns / 1ps
2
     // Company:
    // Engineer:
4
    // José Alfredo Hernández Dueñas
     //Jesús Francisco Villaseñor Correa
     // Create Date: 18.11.2020 19:43:18
     // Design Name:
     // Module Name: tb Micropromemorias Equipo N
10
    // Project Name:
11
     // Target Devices:
12
     // Tool Versions:
     // Description:
13
14
    // Dependencies:
15
16
    //
17
    // Revision:
    // Revision 0.01 - File Created
18
19
    // Additional Comments:
20
    //
21
     23
24
    module tb Micropromemorias Equipo N;
25
    reg Clk;
26
        reg Rst;
27
28
        Micropromemorias Equipo N uut (
29
           .Clk(Clk),
           .Rst(Rst)
31
           );
32
33
        initial
34
           begin
35
           Rst=1;
36
           Clk=0;
37
38
           #2 Rst=0;
39
40
           end
41
42
        always
43
           #1 Clk = !Clk;
44
     endmodule
```