

# UNIVERSIDAD AUTÓNOMA DE ZACATECAS

"Francisco García Salinas"



# UNIDAD ACADÉMICA DE INGENIERÍA ELÉCTRICA INGENIERÍA EN ROBÓTICA Y MECATRÓNICA

# SISTEMAS DIGITALES III Docente: Dr. Remberto Sandoval Aréchiga

Equipo 3: ROCKET De Ávila Reveles Jorge Manuel López Macías Geovanni Salazar Rodríguez César Rodolfo

Grupo: 7º "A"

Reporte de MicroUAZ

### **RESUMEN:**

Se elaboró un microcontrolador con una arquitectura tipo Harvard, el propósito del trabajo es implementarlo para hacer un algoritmo que realicé una multiplicación y una división.

### INTRODUCCIÓN

Todo sistema de cómputo tiene tres elementos básicos:

- Procesador: donde se procesan los datos.
- Memoria: lugar de almacenamiento de datos
- Dispositivos I/D : Con los cuales el procesador interactúa con el mundo real.

Los microprocesadores son el "cerebro" del computador: su centro lógico de operaciones aritméticas y lógicas, adonde van a ejecutarse todos los programas del sistema, tanto los propios del Sistema Operativo, como las aplicaciones ejecutadas por el usuario. Allí también se dan las lógicas binarias del sistema y los accesos a memoria. Es decir: el procesador es el motor informativo del computador.

Un microprocesador opera en base a una serie de instrucciones elementales que son pre programadas y almacenadas bajo la forma de código binario. Estas instrucciones van a organizarse a la memoria principal.

Se llama microprocesador o simplemente procesador al circuito integrado central de un sistema informática, en donde se llevan a cabo las operaciones lógicas y aritméticas (cálculos) para permitir la ejecución de los programas, desde el sistema operativo, hasta el software de aplicación.

### REQUERIMIENTOS

- Conocer el panorama general de los microprocesadores y microcontroladores digitales, especialmente de los dispositivos de 8 bits. Identificar la estructura de un circuito de proceso lógico, así como de sus bloques internos y externos, las señales que requiere para funcionar, etc.
- Un bloque independiente de memoria para instrucciones y otro para datos, uno con un bus de dirección de 9 bits, la otra con un bus de dirección de 8 bits con una señal de escritura o lectura.
- Una señal de reseteo.
- Una señal de reloj.

### ARQUITECTURA

### Diagrama de caja negra del Microcontrolador




Figura 1. Caja negra de Microcotrolador, presentado sus entradas y salidas

### Tabla de descripción

| Nombre        | Direccion | Num.<br>de bits | Descripcion                                     |
|---------------|-----------|-----------------|---|
| i_Clk         | Entrada   | 1               | Señal de referencia de tiempo de 100Mhz         |
| i_Reset       | Entrada   | 1               | Señal que restaura el micro a su estado inicial |
| o_Dataout_Bus | Salida    | 8               | Señal generada que contiene los datos que       |
|               |           |                 | queremos mostrar                                |

Tabla 1. Tabla que muestra las señales de entrada y salida de la caja negra del microcontrolador

### Diagrama de caja Blanca del Microcontrolador




Figura 2. Caja blanca de Microcoontrolador, presentando los módulos internos

### Tabla de descripción

| •           |  |
|-------------|--|
| Modulo      | Descripción  |
| MicroUAZ    | Es un circuito lógico que procesa operaciones lógicas y aritméticas.                                   |
| Data        | Es la memoria que almacena datos durante algún periodo de tiempo.                                      |
| Instruction | Es la memoria donde se almacenan las instrucciones del programa que debe ejecutar el microcontrolador. |

Tabla 2. Tabla que muestra la descripción de los módulos contenidos en caja blanca del microcontrolador

### Diagrama de caja negra de MicroUAZ




Figura 3. Caja negra de MicroUAZ, presentado sus entradas y salidas

# Tabla de descripción

| Instruction | Arguments | Description   | Comments  |
|-------------|-----------|---|---|
| LOAD        | RX,#NUM   | Load #Num to register X                               | #Num is 3 bits [0,7]  |
| LOAD        | RX,[RY]   | Load data at address [RY] from memory                 | RY and RX are 3 bits[0,7]   |
| STORE       | #NUM      | Store #Num to [RX] address memory                     | #Num is 3 bits [0,7]  |
| STORE       | [RX],RY   | Stores data at Register RY in [RX]<br>memory address  | RY and RX are 3 bits [0,7]  |
| MOVE        | RX,RY     | Move data form register RY to RX                      | RY and RX are 3 bits [0,7]  |
| MATH        | RX,OP     | DO MATH OPERATION WITH RX,<br>AND STORES RESULT IN R0 | OP: 0: R0=R0+RX 1: R0=R0-RX 2: R0= R0< <rx 3:="" r0="R0">&gt;RY 4: R0=~RX 5: R0=R0&amp;RX 6: R0 = R0 RX 7: R0=R0^RX</rx>  |
| JUMP        | [RX],COND | JUMP PC TO [RX] ADDRESS IF<br>COND IS TRUE            | COND: 0:NO CONDITION 1: NO CONDITION SAVE PC IN R7 2:Z FLAG IS TRUE 3:Z FLAG IS FALSE 4: C FLAG IS TRUE 5: C FLAG IS FALSE 6: N FLAG IS TRUE 7: N FLAG IS FALSE |
| NOP         |           | NO OPERATION  |   |

Tabla 3. Tabla que muestra las señales de entrada y salida de la caja negra de MicroUAZ

#### Equipo #3 ROCKET. Caja blanca de MicroUAZ




Figura 4. Caja negra de MicroUAZ, presentando sus módulos internos

### Tabla de descripción

| Modulo                   | Descripcion   |
|--------------------------|---|
| Modulo de control        | Se encarga de decodificar la entrada instruccion y de dividir las taresa a los diferentes modulos |
| Mux                      | Módulo que sirve como selector de entradas genera un valor que se asignara a registros            |
| ALU                      | Unidad aritemetica logica del procesador  |
| Registros                | Módulo encargado de guardar y asignar registros   |
| Administrador de Salidas | Módulo que administra las salidas   |

Tabla 4. Tabla que muestra la descripción de los módulos contenidos en caja blanca de MicroUAZ

### Caja negra de Módulo de control




Figura 5. Caja negra de módulo de control, presentado sus entradas y salidas

### Tabla de descripción

| Nombre                   | Dírección | Num. de<br>bits | Descripccion   |
|--------------------------|-----------|-----------------|--|
| i_Clk                    | Entrada   | 1               | Señal de referencia de tiempo de 100Mhz  |
| i_Reset                  | Entrada   | 1               | Señal que restaura el módulo a su estado inicial   |
| RX                       | Entrada   | 8               | Señal que contiene el valor del registro X   |
| Flags                    | Entrada   | 3               | Señal de 3 bits, cada uno de estos representa una bandera y cada una de estas puede estar en alto (1) o en bajo (0). Las banderas son generadas por el módulo ALU y son 3, ordenadas desde el bit menos significativo la más significativo son: Z (resultado igual a 0) ,C (resultado con acarreo), N (resultado negativo) |
| i_Instruction            | Entrada   | 9               | Señal de entrada recibida de memoria la cual será codificada.  |
| Sel_Mux                  | Salida    | 3               | Es una señal que sirve como selector en el módulo Mux  |
| Sel_RY                   | Salida    | 3               | Señal encargada de indicar cual de los 8 registros se carga en la salida RY  |
| Sel_RX                   | Salida    | 3               | Señal encargada de indicar cual de los 8 registros se carga en la salida RX  |
| Load_Store               | Salida    | 1               | Señal que condiciona si haremos un load o un store   |
| Sel_ALU                  | Salida    | 3               | Señal que sirve para condicionar que operación se hará.  |
| o_Addressinstruction_Bus | Salida    | 8               | Señal encargada de envíar la instrucción   |
| Sel_Salidas              | Salida    | 2               | Es una señal que sirve como selector en el módulo Administrador de salidas   |
| ReadWrite                | Salida    | 1               | Señal de 1 bit que indica si se hará una lectura o una escritura sobre el registro. Si Write=0 se trata de una lectura Si Write=1 se trata de una escritura  |

Tabla 5. Tabla que muestra las señales de entrada y salida de la caja negra de Módulo de Control

Modulo que recibe las señal de o\_instruction desde nuestra memoria y la decodificara haciendo así que de manera coordinada cada una de las acciones de los demás submodulos sean efectuadas.

| I_instruction<br>Instruccion,dato,dato<br>[8:6],[5:3],[2:0] | Sel_Mux | Sel_Ry | Sel_Rx | LoadStore | Sel_ALU | Sel_Salidas | ControlJump | o_AddresInstruction   |
|---|---------|--------|--------|-----------|---------|-------------|-------------|---|
| 001,RX,Num  | 100     | 000    | RX     | 1         | 000     | 00          | 000         | o_AddresInstruction+1   |
| 010,[RY],RX   | 000     | Ry     | Rx     | 1         | 000     | 01          | 000         | o_AddresInstruction+1   |
| 011,Rx,Num  | 100     | 000    | Rx     | 0         | 000     | 10          | 000         | o_AddresInstruction+1   |
| 100,[Rx],Ry   | 010     | Ry     | Rx     | 0         | 000     | 11          | 000         | o_AddresInstruction+1   |
| 101,Rx,Ry   | 010     | Ry     | Rx     | 1         | 000     | 00          | 000         | o_AddresInstruction+1   |
| 110,Rx,OP   | 010     | 001    | Rx     | 0         | OP      | 00          | 000         | o_AddresInstruction+1   |
| 111,Rx,COND   | 101     | 000    | 000    | 0         | 000     | 00          | COND        | COND=0[i_RX] o_AddresInstruction+1 COND=1(SaveR7) o_AddresInstruction+1 COND=2, if(Z=1) out=i_RX COND=3, if(Z=0) out=i_RX COND=4, if(C=1) out=i_RX COND=5, if(C=0) out=i_RX COND=6, if(N=1) out=i_RX COND=7, if(N=0) out=i_RX |
| NOPE  | 000     | 000    | 000    | 0         | 000     | 00          | 000         | o_AddresInstruction+1   |

Tabla 6. Tabla de verdad de Módulo de Control




Figura 6. Caja blanca de módulo de control, presentando los módulos internos

### Simulación de Decov2.v




Figura 7. Simulación de Decov2

Como vemos en la figura 7 de color morado mostramos los cambios de las instrucciones que llegan de la señal i\_Instruction el cual asigna diferentes valores a las señales (sel\_Mux, Control\_Jump, Sel\_Ry, Sel\_Rx, Load\_Store, Sel\_Alu, Sel\_Salidas), el cambio se ve reflejado por la instrucción recibida.

### Simulación de Jump




Figura 8. Simulación de Jump

Como se aprecia en la figura 8 tenemos una señal nombrada control jump de color rosa que se vera feectada por la señal de condición con el nombre flags.

### Caja negra de Mux




Figura 9. Caja negra del módulo Mux, presentado sus entradas y salidas

### Tabla de descripción

| Nombre      | Direccion | Num. de bits | Descripcion   |
|-------------|-----------|--------------|---|
| Num         | Entrada   | 3            | Señal recibida desde la memoria de instrucción                                |
| I_DataInBus | Entrada   | 8            | Entrada de datos de la memoria  |
| RX          | Entrada   | 8            | Señal que contiene el valor del registro X                                    |
| RY          | Entrada   | 8            | Señal que contiene el valor del registro Y                                    |
| Sel_Mux     | Entrada   | 3            | Es una señal que sirve como<br>selector en el módulo Mux .                    |
| SaveR7      | Entrada   | 9            | Señal que contiene el valor de la<br>entrada generada por la señal<br>Sel_Mux |
| Mux_a_Reg   | Salida    | 3            | Señal que contiene el valor de la<br>entrada generada por la señal<br>Sel_Mux |

Tabla 7. Descripción de señales del módulo Mux

### Descripcion funcional:

Modulo combinacional que sirve para seleccionar de varias entradas una única salida de datos. La señal Sel\_Mux funge como selector y dependiendo de su valor de 3 bits podemos obtener las siguientes opciones:

| Sel_Mux | Mux_a_Reg |
|---------|-----------|
| 000     | I_DataBus |
| 010     | RY        |
| 011     | RX        |
| 100     | Num       |
| 101     | SaveR7    |
| Default | 0         |

Tabla 8. Tabla de verdad del módulo Mux sensible a la señal Sel\_Mux

### Simulación de Mux




Figura 10. Simulación de Mux

Como se muestra en la Figura 10, tenemos una señal nombrada Sel\_Mux de color amarillo, esta señal se encarga de seleccionar cual de nuestras señales de entrada (i\_DataInBus, R0, RX, RY, Num y SaveR7) va a la salida nombrada Mux\_a\_Reg que está señalada de color azul.

### Caja negra de Registros




Figura 11. Caja negra del módulo Registros, presentado sus entradas y salidas

### Tabla de descripción

| Nombre          | Direccion | Num. de bits | Descripcion  |
|-----------------|-----------|--------------|--|
| i_Clk           | Entrada   | 1            | Señal de referencia de tiempo de 100Mhz  |
| i_Reset         | Entrada   | 1            | Señal que restaura el módulo a su estado inicial   |
| R0              | Entrada   | 8            | Señal que indica el resultado de la<br>operación realizada en la ALU   |
| Mux_a_Registros | Entrada   | 8            | Señal proveniente de Mux que contiene<br>informacion que será almacenada en<br>alguno de los registros   |
| Sel_RY          | Entrada   | 3            | Señal encargada de indicar cual de los 8 registros se carga en la salida RY  |
| Sel_RX          | Entrada   | 3            | Señal encargada de indicar cual de los 8 registros se carga en la salida RX  |
| Load_Store      | Entrada   | 1            | Señal de 1 bit que indica si se hará una<br>lectura o una escritura sobre el registro.<br>Si Load_Store=0 se trata de una lectura<br>Si Load Store=1 se trata de una escritura |
| Sel_Registros   | Entrada   | 3            | Señal que indica en cual de los 8 registros<br>(0-7) se va a almacenar el valor contenido<br>en la señal Mux_a_Registros   |
| RX              | Salida    | 8            | Señal que contiene el valor del registro X   |
| RY              | Salida    | 8            | Señal que contiene el valor del registro Y   |

Tabla 9. Descripción de señales del modulo Registros

### Descripción funcional

Se trata de un banco de registros encargado de almacenar registros para posteriormente enviarlos a la ALU, al Administrador de salidas o al Modulo de Control, dependiendo de la operación a utilizar. Tiene capacidad para almacenar 8 registros

| Reset | Load_Store | RX               | RY               | Registros                   |
|-------|------------|------------------|------------------|-----------------------------|
| 0     | 0          | Registro[Sel_RX] | Registro[Sel_RY] | Registros[0]=R0             |
| 0     | 1          | Registro[Sel_RX] | Registro[Sel_RY] | Registros[Sel_RX]=Mux_a_Reg |
| 1     | 0          | 0                | 0                | 0                           |

### Simulación de Registros



Figura 12. Simulación de Registros

Como se muestra en la Figura 12, mediante las señales Sel\_Rx y Sel\_Ry se selecciona que registro se asignara para cargar el valor que viene de la señal de entrada Mux\_a\_Reg, siempre y cuando load store este en alto, pero si la señal está en bajo asignara los valores a las señales de salida RX Y RY correspondientemente.

## Caja negra de ALU




Figura 11. Caja negra del módulo ALU, presentado sus entradas y salidas

### Tabla de descripción

| Nombre  | Direccion | Num. de bits | Descripcion  |
|---------|-----------|--------------|--|
| RY      | Entrada   | 8            | Señal que contiene el registro X   |
| RX      | Entrada   | 8            | Señal que contiene el registro Y   |
| Sel_ALU | Entrada   | 4            | Señal de 3 bits que indica que operación realizará la ALU.   |
| R0      | Salida    | 8            | Señal que contiene el resultado de alguna de las operaciones realizada   |
| Flags   | Salida    | 3            | Señal de 3 bits, cada uno de estos representa una bandera y cada una de estas puede estar en alto (1) o en bajo (0). Son 3, ordenadas desde el bit menos significativo la más significativo son: Z (resultado igual a 0),C (resultado con acarreo), N (resultado negativo) |

Descripción funcional. Tabla 11

Tabla 11. Descripción de señales del modulo ALU

Módulo encargado de hacer las operaciones aritmético-lógicas del microprocesador. Esta módulo puede realizar las siguientes operaciones: Suma, resta, corrimiento a la izquierda, corrimiento a la derecha, NOT, AND, OR y XOR, dependiendo del la señal Sel\_ALU como se indica a continuación:

| Sel_ALU | R0                       |
|---------|--------------------------|
| 000     | R0=RY+RX                 |
| 001     | R0=RY-RX                 |
| 010     | R0=RY< <rx< td=""></rx<> |
| 011     | R0=RY>>RX                |
| 100     | R0=~RX                   |
| 101     | R0=RY&RX                 |
| 110     | R0=RY RX                 |
| 111     | R0=RY^RX                 |
|         |                          |

Tabla 12. Tabla de verdad del módulo Mux sensible a la señal Sel\_ALU

### Simulación de ALU




Figura 14. Simulación de ALU

Como se muestra en la Figura 14, mediante la señal Sel\_ALU se seleccionará que operación se realizara con los valores de nuestras entradas RX y RY (la cual dependiendo del resultado de la operación este se asignara en R0) y se generara una señal nombrada Flags (de color rosa) la cual se encarga de indicarnos si hay o no hay un Cero (bit menos significativo), si hay o no hay Acarreo (segundo bit menos significativo), si hay o no hay valores Negativos (bit más significativo).

# Caja negra de Administrador de salidas




Figura 15. Caja negra del módulo ALU, presentado sus entradas y salidas

### Tabla de descripción

| Nombre        | Direccion | Num. de bits | Descripcion   |  |
|---------------|-----------|--------------|---|--|
| RX            | Entrada   | 8            | Señal de registro memoria generada para su posible uso                      |  |
| RY            | Entrada   | 3            | Señal de registro de memoria generara para su posible uso                   |  |
| Sel_Salidas   | Entrada   | 2            | Es una señal que sirve como selector del módulo                             |  |
| Num           | Entrada   | 3            | Señal que contiene el dato desde la memoria                                 |  |
| o_Dataout     | Salida    | 8            | Señal generada que muestra los datos que queremos<br>mostrar                |  |
| o_Addressdata | Salida    | 9            | Señal generada que va a la memoria nuestra ram                              |  |
| ReadWrite     | Salida    | 1            | Señal que se encarda de indicar si se va a leer o<br>escribir en la memoria |  |

Tabla 13. Descripción de señales del módulo Administrador de salidas

| Sel_Salidas | o_Dataout | o_Addressdata | ReadWrite |
|-------------|-----------|---------------|-----------|
| 00          | 0         | 0             | 0         |
| 01          | 0         | RY            | 0         |
| 10          | Num       | RX            | 1         |
| 11          | RY        | RX            | 1         |

Tabla 14. Tabla de verdad del módulo Administrador de salidas sensible a la señal Sel\_Salidas

### Simulación de Administrador de Salidas




Figura 15. Simulación de Administrador\_de\_Salidas

En la Figura 15 tenemos la señal de control Sel\_Salidas que se encarga de que señal o que señales saldrán por o\_Dataout y o\_Addressdata. Si Sel\_salidas en 2'b01 el valor de RY se asignara a o\_Addressdata si la señal es 2'b10 se asignara el valor de Num a o\_Dataout y escribirá en memoria, 2'b11 RY sea nuestro Addressdata y RX será nuestro o\_Dataout.

# Diagrama de flujo de la Multiplicación




Figura 16. Diagrama de flujo de la multiplicación que muestra las instrucciones para realizar dicha operación.

### Simulación de Multiplicación




Figura 17. Simulación de Microcontrolador realizando la multiplicación, donde se muestran el multiplicador y el multiplicando.

En la Figura 17 se muestra como ejemplo una multiplicación en el multiplicando correspondiente al valor del registro 1 con un valor de 7 y el multiplicador se le asignó el mismo número correspondiente al registro 2 ambos señalizados con un círculo de color rojo.




Figura 18. Simulación de Microcontrolador realizando la multiplicación, donde se muestra el producto de la multiplicación

En la Figura 18 se puede ver el resultado en el registro 4 y asignado a la señal o\_Dataout\_Bus

# Diagrama de flujo de la División




Figura 19. Diagrama de flujo de la división que muestra las instrucciones para realizar dicha operación.

### Simulación de División




Figura 20. Simulación de Microcontrolador realizando la división, donde se muestran el divisor y el dividendo.

En la Figura 20 imagen se muestra como ejemplo una división en el divisor correspondiente al valor del registro 1 con un valor de 3 y el dividendo se le asignó el número 6 correspondiente al registro 2 ambos señalizados con un círculo de color amarillo.




Figura 21. Simulación de Microcontrolador realizando la división, donde se muestra el cociente de la división

En la Figura 21 se puede ver el resultado en el registro 4 y asignado a la señal o\_Dataout\_Bus

### CONCLUSIONES

A lo largo del desarrollo de este proyecto se presentaron tanto problemas del tipo técnico como social, al querer solucionar aquellos contratiempos algunas personas dejaron el proyecto, pero eso no basto para poder finalizar lo que se nos pidió, al poner en prueba los conocimientos que obtuvimos de la materia en cuestión y de sus antecedentes, la metodología planteada fue fácil de interpretar por lo cual no hubo mayor problema el saber qué es lo que se nos pedía, y finalmente con las dudas aclaradas todo resulto en un proyecto funcional en la medida de lo que se pidió.

### **REFERENCIAS**

[1] RAMÍREZ, Edward V. "Introducción a los microprocesadores: equipo y sistemas." RWM Online, 1986

[2] L. Parra Reynada "Elementos básicos de un microprocesador" in Microprocesadores, Primera Edición, Estado de México, México, 2012 pp. 22. [Online] Available: http://www.aliat.org.mx/BibliotecasDigitales/sistemas/Microprocesadores.pdf

### Apéndice A: Códigos

### Código Decov2

```
23 🖨 module Decov2(
                input [8:0] i_Instruction,
25
                output reg [2:0] ControlJump,
27
                output reg [2:0] Sel_Mux,
28
                output reg [2:0] Sel_RY,
29
                output reg [2:0] Sel_RX,
30
               output reg Load_Store,
                output reg [3:0] Sel_ALU,
31
32
                output reg [1:0] Sel_Salidas
                                                                  80 🖨
                                                                                            3'b101:
33
34
                                                                  81 🖨
                                                                                            begin
35 🖨
                  always@(i_Instruction)
                                                                  82
                                                                                                      Sel_Mux=3'b010;
36 ⊕
                  begin
                                                                                                      Sel_RY=i_Instruction[5:3];
37 ⊖
                     case (i_Instruction[8:6])
                                                                                                      Sel_RX=i_Instruction[2:0];
                                                                  84
38 ⊖
                       3'b001:
                                                                  85
                                                                                                      Load Store=1'b1;
39 🖨
                       begin
                                                                                                      Sel ALU=4'blll1;
                                                                  86
40
                                Sel_Mux=3'b100;
                                                                                                      Sel_Salidas=2'b00;
41
                                Sel_RY=3'b000;
                                                                  88
                                                                                                      ControlJump=3'b000;
                                Sel_RX=i_Instruction[5:3];
                                                                  89 🖨
43
                                Load_Store=1'b1;
                                                                  90 🖨
                                                                                            3'b110:
44
                                Sel_ALU=4'bl111;
                                                                  91 🖨
                                                                                            begin
45
                                Sel_Salidas=2'b00;
                                                                  92
                                                                                                      Sel Mux=3'b010;
46
                                ControlJump=3'b000;
                                                                                                      Sel RY=3'b0000;
                                                                  93
47
                                                                                                      Sel_RX=i_Instruction[5:3];
                                                                  94
48 🗀
49 ⊖
                       3'b010:
                                                                  95
                                                                                                      Load Store=1'b0;
50 Ö
                       begin
                                                                  96
                                                                                                      Sel_ALU={1'b0,i_Instruction[2:0]};
                                 Sel_Mux=3'b000;
51
                                                                                                      Sel_Salidas=2'b00;
52
                                 Sel_RY=i_Instruction[5:3];
                                                                                                      ControlJump=3'b000;
53
                                 Sel_RX=i_Instruction[2:0];
                                                                  99
                                 Load_Store=1'b1;
                                                                  100 🖨
55
                                 Sel_ALU=4'blll1;
                                                                  101 🖯
                                                                                            3'b111:
56
                                 Sel_Salidas=2'b01;
                                                                 102 🖯
                                                                                            begin
57
                                ControlJump=3'b000;
                                                                  103
                                                                                                      Sel_Mux=3'b101;
58
                                                                                                      Sel_RY=3'b000;
                                                                 104
59 🖨
                                                                                                      Sel_RX=i_Instruction[5:3];
                       3'b011:
                                                                  105
60 Ė
                                                                 106
                                                                                                      Load_Store=1'b0;
61 E
                       begin
                                                                  107
                                                                                                      Sel_ALU=4'b1111;
                                 Sel Mux=3'bl00;
62
                                                                  108
                                                                                                      Sel_Salidas=2'b00;
63
                                 Sel_RY=3'b000;
                                 Sel_RX=i_Instruction[5:3];
                                                                                                      ControlJump=i_Instruction[2:0];
64
65
                                 Load Store=1'b0;
                                                                 110 🖨
66
                                 Sel_ALU=4'bl111;
                                                                 111 🖯
                                                                                            default:
67
                                 Sel_Salidas=2'bl0;
                                                                                            begin
68
                                 ControlJump=3'b000;
                                                                                                      Sel_Mux=0;
                                                                 113
                                                                 114
                                                                                                      Sel_RY=0;
70 Ö
                        3'b100:
                                                                 115
                                                                                                      Sel_RX=0;
71 👨
                                                                                                      Load_Store=0;
72
73
                                 Sel_Mux=3'b010:
                                                                 117
                                                                                                      Sel_ALU=4'bl111;
                                 Sel_RY=i_Instruction[2:0];
                                                                                                      Sel Salidas=0;
                                                                 118
74
                                 Sel_RX=i_Instruction[5:3];
                                                                                                      ControlJump=0;
                                                                 119
75
                                 Load Store=1'b0;
                                                                 120 🖨
76
                                 Sel_ALU=4'bl111;
                                                                                                      end
                                 Sel_Salidas=2'bl1;
                                                                 121 🖨
                                                                                         endcase
                                 ControlJump=3'b000;
                                                                 122 🖨
                                                                                     end
```

### Código Jump

```
22 🖨 module Jump(
23
                input i_Reset,
24
                input i_Clk,
25
                input [7:0] RX,
26
                input [2:0] Flags,
27
                input [2:0] ControlJump,
28
                output reg [8:0] o_Addressinstruction_Bus
29
       );
30
31
32 🖨
                  always@(posedge i_Clk, posedge i_Reset)
33 🗦
                  begin
34 ⊕
                  if (i_Reset)
35 ⊝
                     begin
36
                         o_Addressinstruction_Bus=0;
37 🗀
38
                     else
39 🖨
                         case(ControlJump)
40
                             3'b000: o_Addressinstruction_Bus=o_Addressinstruction_Bus+9'b000000001;
41 🖨
                             3'b001:
42 🗀
                                    o_Addressinstruction_Bus=RX;
43 🖨
                             3'b010:
44 🗇
                                 begin
45 😑
                                     if (Flags[0])
46
                                         o_Addressinstruction_Bus=o_Addressinstruction_Bus+9'b000000001;
47
                                     else
48 🖨
                                         o_Addressinstruction_Bus=RX;
49 🖨
                                 end
50 🗇
                             3'b011:
51 📛
                                 begin
52 ⊝
                                     if (~Flags[0])
53
                                        o_Addressinstruction_Bus=RX;
54
                                     else
55 🖨
                                         o_Addressinstruction_Bus=o_Addressinstruction_Bus+9'b000000001;
56 🖨
                                 end
57 🗇
                             3'b100:
58 🖨
                                 begin
59 🖯
                                     if (Flags[1])
60
                                        o_Addressinstruction_Bus=o_Addressinstruction_Bus+9'b000000001;
61
62 🖨
                                         o_Addressinstruction_Bus=RX;
63 🖨
                                 end
64 Ö
                             3'b101:
65 🖨
                                 begin
66 🖯
                                     if (~Flags[1])
67
                                         o_Addressinstruction_Bus=RX;
68
                                         o_Addressinstruction_Bus=o_Addressinstruction_Bus+9'b000000001;
70 🖨
                                 end
71
72 🖨
                             3'b110:
73 🖨
                                 begin
74 🗇
                                     if (Flags[21)
75
                                     o_Addressinstruction_Bus=o_Addressinstruction_Bus+9'b000000001;
76
77 🖨
                                     o_Addressinstruction_Bus=RX;
78
79 🗀
80 🖨
                             3'b111:
81 E
                                 begin
82 🖨
                                     if (~Flags[2])
83
                                     o_Addressinstruction_Bus=RX;
84
                                     else
85 🖨
                                     o_Addressinstruction_Bus=o_Addressinstruction_Bus+9'b000000001;
86
87
88 🗀
                                 end
89 🖨
                         endcase
90 🖨
                 end
91 🖨 endmodule
```

### Código Modulo\_de\_Control

```
22 - module Modulo_de_Control(
23
       input [7:0] RX,
24 !
       input [2:0] Flags ,
25
       input [8:0] i_Instruction,
26
       input i Clk,
27
       input i_Reset,
28
       output [2:0] Sel_Mux,
29 :
       output [2:0] Sel_RY,
      output [2:0] Sel_RX,
30
31 !
       output Load Store,
32
       output [2:0] Sel_Registros,
33 :
       output [3:0] Sel_ALU,
       output [8:0] o_Addressinstruction_Bus,
34 !
35
       output [1:0] Sel_Salidas
36 : );
37
38 :
    wire [2:0] ControlJump;
39
40 ; Jump Brinco (
41
     .ControlJump(ControlJump),
      .RX(RX),
43
      .Flags(Flags),
44
       .i_Clk(i_Clk),
45
      .i_Reset(i_Reset),
46
       .o_Addressinstruction_Bus(o_Addressinstruction_Bus)
47 ; );
48
49 ! Decov2 Decodificador(
50
     .i_Instruction(i_Instruction),
51
        .Sel Mux(Sel Mux),
52 :
       .Sel_RY(Sel_RY),
53
       .Sel RX(Sel RX),
       .Load_Store(Load_Store),
54 :
55
       .Sel ALU(Sel ALU),
56 :
        .Sel_Salidas(Sel_Salidas),
57
        .ControlJump (ControlJump)
58 );
59
60 endmodule
```

### Código Mux

```
22 module Mux(
       input [7:0] i_DataInBus,
24
       input [7:0] RY,
25
       input [7:0] RX,
26
       input [2:0] Num,
27
       input [8:0] SaveR7,
       input [2:0] Sel Mux,
28
29
      output reg [7:0] Mux_a_Reg
30
       );
31
34 □
          case (Sel_Mux)
35
           3'b000: Mux_a_Reg = i_DataInBus;
           3'b010: Mux a Reg = RY;
           3'b011: Mux a Reg = RX;
37
38
           3'b100: Mux_a_Reg = Num;
39
          3'bl01: Mux a Reg = SaveR7;
40 !
           default:Mux_a_Reg <= 0;
41 🗇
          endcase
42 🗀
       end
43 @ endmodule
```

### Código Registros

```
23 🖯 module Registros(
24
       input i Reset,
25 !
       input i_Clk,
26
       input [7:0] R0,
27
       input [2:0] Sel RX,
28
       input [2:0] Sel RY,
29
       input Load_Store, // 0->leer, 1->escribir
30 :
       input [7:0] Mux_a_Reg,
31
       output [7:0] RX,
32 :
       output [7:0] RY
33
       );
34
35 :
      reg [7:0] Registros [0:7];
36
       reg [7:0]ry;
37 :
       reg [7:0]rx;
38 🖯
       always @(posedge i_Clk, posedge i_Reset) begin
39 🖨
           if(i_Reset)
40 □
                begin
41
                   Registros[0]<=0;
42
                    Registros[1]<=0;
43
                    Registros[2]<=0;
44 !
                    Registros[3]<=0;
45
                    Registros[4]<=0;
46 !
                   Registros[5]<=0;
47
                    Registros[6]<=0;
48
                    Registros[7]<=0;
49 🗀
                end
50
           else
51 ⊡
               if (Load_Store)
                        Registros[Sel_RX[2:0]] <= Mux_a_Reg;
53 !
54 🗀
                        Registros[0]=R0;
55 🖒
       end
56
       assign RX=Registros[Sel_RX[2:0]];
        assign RY=Registros[Sel_RY[2:0]];
57
58 @ endmodule
```

### Código ALU

```
22 module ALU # (parameter N=8) (
                                                   69 Op_Not#(.N(N)) Op4(
23
         input [7:0] RY,
                                                   70
                                                             .A(RX),
         input [7:0] RX,
24
                                                   71 :
                                                             .Y(salidanot)
25
         input wire [3:0] Sel_ALU,
                                                   72
26
        output [7:0] RO,
                                                   73
27
          output [2:0] Flags
                                                   74
                                                        Op And ( . N(N) ) Op5(
28
     1:
                                                   75
                                                            .A(RX),
                                                   76
                                                             .B(RY),
29
                                                             .Y(salidaand)
                                                    77
30 :
     wire[N-1:0]salidasuma;
                                                   78
                                                        1:
31
     wire[N-1:0]salidaresta;
                                                   79
32 | wire[N-1:0]salidaDizguierda;
                                                         Op_Or#(.N(N)) Op6(
                                                   80
33
     wire[N-1:0]salidaDderecha;
                                                   81
                                                             .A(RX),
34
     wire[N-1:0]salidanot;
                                                   82
                                                             .B(RY),
35
     wire[N-1:0]salideand;
                                                   83
                                                            .Y(salidaor)
     wire[N-1:0]salidaor;
36
                                                   84 !
37
     wire[N-1:0]salidaxor;
                                                   85
                                                        Nada#(.N(N)) Opecece(
38
     wire[N-1:0]salidanada;
                                                   86
                                                            .A(RX),
39
     wire[3:0] Suma o Resta;
                                                   87
                                                             .Y(salidanada)
40
     wire c_out_suma;
                                                   88
                                                        1:
41
     wire c_out_resta;
                                                   89
                                                        Op_Xor#(.N(N)) Op7(
42
                                                   90
                                                            .A(RX),
                                                             .B(RY),
                                                   91
43
                                                   92
                                                             .Y(salidaxor)
44 :
     SumadorNbits #(.N(N)) Op0(
                                                   93
45
         .a(RX),
                                                   94
46
         .b(RY),
                                                   95
                                                        Mux_ALU #(.N(N)) MuxALU(
47
         .c in(1'b0),
                                                   96
                                                            .salidasuma(salidasuma),
48
         .sum(salidasuma),
                                                   97
                                                            .salidaresta (salidaresta),
49
          .c_out(c_out_suma)
                                                   98
                                                            .salidaDizquierda(salidaDizquierda),
50
     1:
                                                   99
                                                            .salidaDderecha(salidaDderecha),
51
                                                   100
                                                            .salidanot(salidanot),
52
     Op_Resta #(.N(N))Opl(
                                                   101
                                                            .salidaand(salidaand),
53
          .A(RY),
                                                   102
                                                            .salidaor (salidaor),
54
          .B(RX),
                                                   103
                                                             .salidaxor(salidaxor),
55
          .R(salidaresta)
                                                   104
                                                             .Operador (Sel_ALU) ,
                                                   105
                                                             .SalidaOp(RO),
56
     1:
                                                   106
                                                             .OperadorSalida(Suma_o_Resta),
57
                                                   107
                                                             .salidanada(salidanada)
58
     Desplazamiento_Izquierda#(.N(N)) Op2(
                                                   108
                                                        1:
59
          .A(RX),
                                                   109
60
          .Y(salidaDizquierda)
                                                   110
                                                        Flag_Indicator #(.N(N)) Banderas(
61 ;
                                                   111
                                                            .A(RY),
62
                                                   112
                                                            .B(RX),
63.
     Desplazamiento Derecha#(.N(N)) Op3(
                                                   113 ;
                                                            .SalidaOp(RO),
64
          .A(RY).
                                                   114
                                                             .c_out_suma(c_out_suma),
65
          .Y(salidaDderecha)
                                                   115
                                                             .Suma_o_Resta(Suma_o_Resta),
66
     1:
                                                   116
                                                             .Flags (Flags)
6.7
                                                   117
                                                        1:
                                                   118
68
                                                   119 @ endmodule
67
ER.
```

### Código Administrador\_de\_salidas

```
23 - module Administrador de salidas (
24
        input [2:0] RY,
25 :
         input [7:0] RX,
26
         input [2:0] Num,
27
         input [1:0] Sel_Salidas,
28
         output reg [7:0] o_Dataout,
29
         output reg [7:0] o_Addressdata,
30
         output reg ReadWrite
31 );
32
33 - always@*
34 🖯
        begin
35 ⊡
             case (Sel_Salidas)
36 🖨
                 2'b00:
37 ⊡
                     begin
38
                          o_Dataout <= 0;
39 :
                          o Addressdata <= 0;
40
                         ReadWrite <= 0;
41 🖨
                     end
42 🖯
                  2'b01:
43 🖨
                     begin
44 !
                          o_Dataout <= 0;
45
                          o Addressdata <= {5'b000000,RY};
46 :
                          ReadWrite <= 0;
47 🖨
                     end
48 🖯
                 2'b10:
49 🖨
                     begin
50 ;
                          o_Dataout <= {5'b00000, Num};
51
                          o Addressdata <= RX;
52
                         ReadWrite <= 1;
53 (-)
54 🖨
                 2'b11:
55 ;
56 🖨
                     begin
57
                         o Dataout <= RX;
58
                          o Addressdata <= RY;
59
                          ReadWrite <= 1;
60 🗀
                     end
61 🖨
                 default
62 E
                     begin
63
                          o_Dataout <= 0;
64
                          o Addressdata <= 0;
65
                          ReadWrite <= 0;
66 🖨
                     end
67 🗀
             endcase
68 🗀
         end
69
70 endmodule
```

### Código MicroUAZ

```
57 Modulo_de_Control Control(
23 - module MicroUAZ (
                                                           58
                                                                   .RX(RX).
24
      input [7:0] i_DataInbus,
                                                           59
                                                                   .Flags(Flags),
25
          input [8:0] i_Instruction,
                                                           60
                                                                  .i_Instruction(i_Instruction),
                                                           61
                                                                   .i_Clk(i_Clk),
26
         input i_Clk,
                                                                  .i_Reset(i_Reset),
27
         input i Reset,
                                                                   .Sel_Mux(Sel_Mux),
        output [8:0] o Addressinstruction Bus,
                                                                  .Sel_RY(Sel_RY),
                                                           65
                                                                   .Sel_RX(Sel_RX),
        output [7:0] o_Dataout_Bus,
                                                           66
                                                                  .Load_Store(Load_Store),
30
         output [7:0] o_Addressdata_Bus,
                                                           67
                                                                   .Sel ALU(Sel ALU),
31
          output ReadWrite
                                                           68
                                                                   .o_Addressinstruction_Bus(o_Addressinstruction_Bus),
                                                           69
                                                                   .Sel_Salidas(Sel_Salidas)
32
     );
                                                           70
                                                                );
33
                                                           71
                                                           72
                                                                Registros Banco_de_Registros(
     wire [2:0] Sel Mux;
                                                           73
                                                                  .R0(R0),
.Mux_a_Reg(Mux_a_Reg),
35
     wire [2:0] Sel RY;
                                                           74
36 wire [2:0] Sel_RX;
                                                                  .Sel_RY(Sel_RY),
                                                           75
                                                           76
                                                                   .Sel_RX(Sel_RX),
37 | wire Load Store;
                                                           77
                                                                  .Load_Store(Load_Store),
38 wire [2:0] w Sel Registros;
                                                           78
                                                                   .i_Clk(i_Clk),
39 ; wire [3:0] Sel ALU;
                                                           79
                                                                   .i_Reset(i_Reset),
                                                           80
40 wire [1:0] Sel Salidas;
                                                           81
                                                                   .RX(RX)
41
     wire [7:0] Mux_a_Reg;
                                                           82
                                                               );
                                                           83
42
     wire [7:0] R0;
                                                           84
                                                                ALU UnidadAL(
43
     wire [7:0] RY;
                                                           85
                                                                   .RY(RX),
44
     wire [7:0] RX;
                                                           86
                                                                   .RX(RY).
     wire [2:0] Flags;
                                                           87
                                                                   .Sel_ALU(Sel_ALU),
                                                           88
                                                                   .R0(R0),
46
                                                           89
                                                                   .Flags(Flags)
47
     Mux Multiplexor(
48
         .i_DataInBus(i_DataInbus),
                                                                Administrador_de_salidas Salidas(
49
          .RY(RY),
                                                           93
                                                                  .RY(Sel_RY),
50
         .RX(RX),
                                                                   .RX(RX),
                                                           94
                                                                  .Num(i_Instruction),
.Sel_Salidas(Sel_Salidas),
51
         .Num(i_Instruction),
52
         .SaveR7(o Addressinstruction Bus),
                                                           97
                                                                   .o_Dataout(o_Dataout_Bus),
          .Sel Mux(Sel Mux),
                                                                   .o_Addressdata(o_Addressdata_Bus),
                                                           98
                                                                   .ReadWrite(ReadWrite)
                                                           99
54
          .Mux_a_Reg(Mux_a_Reg)
                                                          100
                                                               );
55 | );
56
                                                          102 \widehat{\ } endmodule
```

### Código Data

```
22
     module Data(
23
         input [7:0] i_DataInbus,
24
         input [7:0] o Dataout,
25
         input ReadWrite,
26
        output reg [7:0] o_Addressdata_Bus
27
        );
28
        reg [7:0] mem [0:255];
29
30
        initial
31
            begin
32
                 $readmemb("Data.mem", mem);
33
34
        always@(i_DataInbus,o_Dataout,ReadWrite)
35
        begin
36
             if (ReadWrite)
37
                 begin
38
                     mem[i_DataInbus]<=o_Dataout;</pre>
39
                     o_Addressdata_Bus<=mem[i_DataInbus];
                 end
41
             else
42
                 o_Addressdata_Bus<=mem[i_DataInbus];
43
         end
44
   endmodule
```

### Código Instruction

```
module Instruction(
input [8:0] i_Instruction,
output reg [8:0] o_Addressinstruction_Bus
);
reg [8:0] mem [0:255];

initial

red [8:0] mem [0:255];

reg [8:0] mem [0:255];

always@(i_Instruction.mem",mem,0,255);
always@(i_Instruction)
 o_Addressinstruction_Bus <= mem[i_Instruction];

always@(i_endmodule)</pre>
```

### Código Microcontrolador

```
23 - module Microcontrolador(
24
       input i_Clk,
25 :
       input i Reset,
26
        output [7:0] o_Dataout_Bus
27
       );
28
       wire [7:0] i DataInbus;
       wire [8:0] i_Instruction;
30 :
       wire [8:0] o_Addressinstruction_Bus;
       wire [7:0] o Addressdata Bus;
31
32
       wire ReadWrite;
33
34 MicroUAZ Micro(
35
      .i DataInbus(i DataInbus),
36
      .i_Instruction(i_Instruction),
37
      .i Clk(i Clk),
38
       .i_Reset(i_Reset),
39
      .o_Addressinstruction_Bus(o_Addressinstruction_Bus),
      .o_Dataout_Bus(o_Dataout_Bus),
41
       .o_Addressdata_Bus(o_Addressdata_Bus),
42
       .ReadWrite(ReadWrite)
43
   );
44
45 Data Ram(
       .i_DataInbus(o_Addressdata_Bus),
47
       .o Dataout(o Dataout Bus),
48
         .o_Addressdata_Bus(i_DataInbus),
49
         .ReadWrite(ReadWrite)
50 );
51
52 | Instruction Rom(
53
         .i Instruction (o Addressinstruction Bus),
54
         .o_Addressinstruction_Bus(i_Instruction)
55
    );
56
57 endmodule
```

### Códigos de los TestBench

### Código Tb\_Deco

```
22
    module Tb Deco;
23
               reg [8:0] i_Instruction;
24
25
               wire [2:0] ControlJump;
                wire [2:0] Sel Mux;
26
27
                wire [2:0] Sel_RY;
28
                wire [2:0] Sel RX;
29
30
                wire Load_Store;
31
32
                wire [2:0] Sel ALU;
33
                wire [1:0] Sel Salidas;
34
35
        Decov2 uut(
36
             .i_Instruction(i_Instruction),
             .ControlJump (ControlJump),
             .Sel Mux(Sel Mux),
38
39
             .Sel RY(Sel RY),
40
             .Sel RX(Sel RX),
41
             .Load Store (Load Store),
42
             .Sel_ALU(Sel_ALU),
             .Sel Salidas(Sel Salidas)
44
        );
45
46 🖨
        initial
47 🖯
           begin
48
49
                 i_Instruction=0;
50
                 #2 i Instruction=9'b000101001;
51
52
                 #2 i_Instruction=9'b001111011;
53
                 #2 i Instruction=9'b010111011;
                 #2 i_Instruction=9'b011101001;
54
                 #2 i_Instruction=9'b100101111;
56
                 #2 i Instruction=9'b101101001;
57
                 #2 i Instruction=9'b1101111101;
58
                 #2 i_Instruction=9'b1111111101;
59
60 🖹
61 endmodule
```

### Código Tb\_Jump

```
#2
                                                                                  RX=6;
                                                                                  Flags=3'bll1;
                                                                58
                                                                59
                                                                                  ControlJump=3'b010;
                                                                60
22 | module Tb_Jump(
                                                                61
                                                                                   #2
23
                                                                                  RX=6;
                                                                62
24
                                                                63
                                                                                   Flags=3'b111;
25
         reg i_Clk;
                                                                64
                                                                                  ControlJump=3'b011;
26
         reg i_Reset;
27
         reg [7:0] RX;
28
         reg [2:0] Flags;
                                                                                  RX=6;
29
         reg [2:0] ControlJump;
                                                                                  Flags=3'bl11;
                                                                68
30
         wire [8:0] o_Addressinstruction_Bus;
                                                                69
                                                                                  ControlJump=3'b100;
31
         Jump uut (
32
33
            .i_Reset(i_Reset),
                                                                71
                                                                72
                                                                                  RX=6;
34
             .i_Clk(i_Clk),
35
            .RX(RX),
                                                                73
                                                                                  Flags=3'bl11;
36
            .Flags(Flags),
                                                                74
                                                                                  ControlJump=3'b101;
37
            .ControlJump(ControlJump),
                                                                75
38
             . \verb|o_Addressinstruction_Bus| (o_Addressinstruction_Bus|)
                                                                76
                                                                                   #2
39
                                                                77
                                                                                  RX=6;
40
                                                                78
                                                                                  Flags=3'bl11;
41
        initial
                                                                79
                                                                                  ControlJump=3'b110;
42
        begin
                                                                80
43
                                                                81
                                                                                  #2
44
                i_Reset=1;
                                                                82 ;
                                                                                  RX=6;
                 i_Clk=0;
45
                                                                83
                                                                                  Flags=3'bl11;
46
                RX=0;
                                                                84
                                                                                  ControlJump=3'b111;
47
                Flags=3'b000;
                ControlJump=3'b000;
                                                                85 :
48
49
                                                                86 🖨
                                                                              end
50
                                                                87 🖯
                                                                           always
                i_Reset=0;
51
                                                                88 🖨
                                                                                           #1 i_Clk = !i_Clk;
                RX=6;
                                                                89 🖨
                                                                          endmodule
53
                Flags=3'b111;
                ControlJump=3'b001;
54
```

## Código Tb\_Mux

```
22 - module Tb_Mux;
23 ; reg [7:0] I_DataInBus;
        reg [7:0] RY;
24
25
       reg [7:0] RX;
26
       reg [2:0] Num;
27
       reg [7:0]SaveR7;
28 ;
       reg [2:0] Sel_Mux;
29
        wire [7:0] Mux_a_Reg;
30 :
31
      Mux uut(
32
            .i_DataInBus(I_DataInBus),
33
            .RY(RY),
34
            .RX(RX),
35 ;
            .Num(Num),
            .SaveR7 (SaveR7),
36
37 !
            .Sel_Mux(Sel_Mux),
38
            .Mux_a_Reg(Mux_a_Reg)
39
       );
40 🖯
       initial
41 🖨
         begin
42
               I_DataInBus=0;
43
               RY=0;
44
               RX=0;
45 :
               Num=0;
46
               SaveR7=0;
47
               Sel_Mux=3'b000;
               #2 I DataInBus=8'b00001001; RY=8'b00000111;
49 i
               RX=8'b00000110; Num=8'b00000101; SaveR7=8'b00000100;
50
               #2 Sel_Mux=3'b000;
51
               #2 Sel Mux=3'b010;
52
               #2 Sel_Mux=3'b011;
53
               #2 Sel_Mux=3'b100;
54
                #2 Sel_Mux=3'bl01;
55 🗀
56 endmodule
```

### Código Tb\_Registros

```
22 - module Tb_Registros;
23
        reg [7:0] Mux_a_Reg;
24
        reg [2:0] Sel RX;
25 :
        reg [2:0] Sel_RY;
26
       reg [7:0] R0;
27
        reg Load_Store;
        reg i_Clk;
29 i
       reg i Reset;
30
       wire [7:0] RX;
31
       wire [7:0] RY;
32
       Registros uut(
        .Mux_a_Reg(Mux_a_Reg),
35
        .Sel_RX(Sel_RX),
36
        .Sel RY(Sel RY),
37 :
        .R0(R0),
38
        .Load_Store(Load_Store),
39 :
        .i_Clk(i_Clk),
        .i_Reset(i_Reset),
41 !
        .RX(RX),
42
         .RY(RY)
43
        );
44
45 🖨
       initial
46 ⊖
          begin
47
                 i Reset=1;
48 :
                 i_Clk=0;
49
                Sel RX=0;
50 !
                 Sel RY=0;
51
                Load Store=0;
52
                 R0=0;
53
                Mux a Reg=0;
54
                #2 i_Reset=0; Load_Store=0; Mux_a_Reg=8'b000000000;
55
                #2 Sel_RX=3'b000; Load_Store=1; Mux_a_Reg=8'b00000010;
56
                #2 Sel_RX=3'b001; Load_Store=1; Mux_a_Reg=8'b000000011;
57
                 #2 Sel_RX=3'b010; Load_Store=1; Mux_a_Reg=8'b000000100;
58
                 #2 Sel_RX=3'b011; Load_Store=1; Mux_a_Reg=8'b000000101;
59
                 #2 Sel_RX=3'bl00; Load_Store=1; Mux_a_Reg=8'b000000110;
60
                 #2 Sel_RX=3'bl01; Load_Store=1; Mux_a_Reg=8'b000000111;
                 #2 Sel_RX=3'bl10; Load_Store=1; Mux_a_Reg=8'b00001000;
61
                #2 Sel_RX=3'bll1; Load_Store=1; Mux_a_Reg=8'b00001001;
63
64
                 #2 Sel_RX=3'b011; Load_Store=0;
65
                 #2 Sel_RY=3'bll1; Load_Store=0;
66 🗀
            end
67 E
            always
68 🗀
                #1 i Clk = !i Clk;
69 ← endmodule
```

### Código Tb\_ALU

```
23 - module Tb ALU();
24 :
                                    49
25
       reg[7:0] RY;
                                                    #2
                                    50 ;
26
                                                    RY= 8'd4;
       reg[7:0] RX;
27
       reg[3:0] Sel_ALU;
                                    51
                                                    RX= 8'd5;
28
       wire[7:0] R0;
                                    52
                                                    Sel_ALU=4'b0001;
29
       wire[2:0] Flags;
                                    53
                                                   #2
30
                                    54
                                                   RY= 8'd255;
       ALU uut (
31 ;
                                    55
                                                   RX= 8'd1;
                                                   Sel_ALU=4'b00000;
32
           .RY(RY),
                                    56
33 :
           .RX(RX),
                                    57 :
          .Sel_ALU(Sel_ALU),
                                    58
                                                   #2
35
                                    59
                                                    RY= 8'd4;
           .R0(R0),
                                                    RX= 8'd3;
36
           .Flags(Flags)
                                    60
37
                                    61
                                                    Sel ALU=4'b0001;
       );
38 :
                                    62
                                                   #2
39 🖨
          initial
                                    63
                                                   RY= 8'd10;
40 □
                                                   RX= 8'd5;
          begin
                                                   Sel ALU=4'b0001;
41
              RY=0;
                                    65
                                    66
42
              RX=0;
                                                   #2
43
                                    67
                                                   RY= 8'd2;
             Sel_ALU=0;
44
                                    68
                                                  RX= 8'd1;
45
                                                  Sel ALU=4'b0000;
              #2
46
              RY= 8'd4;
                                    70
47
              RX= 8'd4;
                                    71 🗀
                                          end
48
              Sel ALU=4'b00001;
```

### Código Tb\_Administrador\_de\_Salidas

```
22
     module Tb_Administrador_de_Salidas();
23
        reg [2:0] RY;
24
        reg [7:0] RX;
25
        reg [2:0] Num;
26
        reg [1:0] Sel_Salidas;
27
       wire [7:0] o_Dataout;
28
       wire [7:0] o_Addressdata;
29
        wire ReadWrite;
30
       Administrador de salidas uut (
31
32
             .RY(RY),
33
             .RX(RX),
34
            .Num(Num),
35 .
            .Sel_Salidas(Sel_Salidas),
36
             .o_Dataout(o_Dataout),
37
             .o Addressdata(o Addressdata),
38
             .ReadWrite(ReadWrite)
39
       );
40
        initial
41
           begin
42
                RY=0;// Inicialización de las entradas
43
44 !
                RX=0;
45
                Num=0;
46
                Sel_Salidas=0;
47
                #2
49
                RY= 4'd4; //Se asigna valor a las entradas
50
                RX= 4'd5;
51
                Num= 4'd6;
52
                #2 Sel_Salidas = 0; // Se actualiza el selector cada 2 tiempos
54 !
                #2 Sel Salidas = 1;
                #2 Sel_Salidas = 2;
55
56
                #2 Sel_Salidas = 3;
57
58
                #2 Sel_Salidas = 0;
59 :
                #2 Sel_Salidas = 1;
                #2 Sel_Salidas = 2;
61
                #2 Sel_Salidas = 3;
                #2 Sel Salidas = 0;
62
63
64
                #2 Sel_Salidas = 1;
                 #2 Sel_Salidas = 2;
65
66
                 #2 Sel_Salidas = 3;
68
          end
```

### Código Tb\_Micro

```
module Tb_Micro;
23
24
     reg [7:0] i DataInbus;
       reg [8:0] i_Instruction;
        reg i_Clk;
26
27
        reg i_Reset;
        wire [8:0] o_Addressinstruction_Bus;
28
29
        wire [7:0] o_Dataout_Bus;
30 '
       wire [7:0] o_Addressdata_Bus;
        wire ReadWrite;
31
32
33
       MicroUAZ uut(
           .i DataInbus(i DataInbus),
35
            .i_Instruction(i_Instruction),
36
            .i_Clk(i_Clk),
37
            .i Reset(i Reset),
38
            .o_Addressinstruction_Bus(o_Addressinstruction_Bus),
39
            .o_Dataout_Bus(o_Dataout_Bus),
            .o_Addressdata_Bus(o_Addressdata_Bus),
41
            .ReadWrite(ReadWrite)
42
       );
43
44
       initial
45
          begin
               i DataInbus=0;
47
               i Instruction=0;
48
               i Reset=1;
49 :
                i_Clk=0;
                #2 i_Reset=0;i_DataInbus=8'b000000011; i_Instruction=9'b0000000000;
50
               #2 i_DataInbus=8'b100000011; i_Instruction=9'b001000111;
               #2 i_DataInbus=8'b010000011; i_Instruction=9'b010001001;
52
53
               #2 i_DataInbus=8'b00001111; i_Instruction=9'b011010010;
               #2 i_DataInbus=8'b000000010; i_Instruction=9'b100011011;
55
                #2 i_DataInbus=8'b00100001; i_Instruction=9'b1010000000;
56 !
                #2 i DataInbus=8'b00010011; i Instruction=9'b110011001;
                #2 i_DataInbus=8'b00010011; i_Instruction=9'b111010110;
58
                #2 i_DataInbus=8'b000000111; i_Instruction=9'b0000000000;
59
60 (-)
61 🖯 initial
62 🖯 begin
63
           i_Clk<=0;
           i_Reset<=1;
65
           #1 i_Reset<=0;
66 i
            #1 i_Clk<=1;
67 🖨
       end
68 🗇
       always@(*)
69 🖨
        begin
         #1 i_Clk <= ~i_Clk;
70
71 🖒
       end
72 @ endmodule
```

### Código Tb\_Microcontrolador

```
23 🖯 module Tb_Microcontrolador(
24
        );
25 :
        reg i_Clk;
26
        reg i_Reset;
       wire [7:0] o_Dataout_Bus;
27
28
29 Microcontrolador uut(
30 .i_Clk(i_Clk),
31 .i_Reset(i_Reset),
32 .o_Dataout_Bus(o_E
33 );
            .i_Reset(i_Reset),
             .o_Dataout_Bus(o_Dataout_Bus)
34
35 initial 36 begin
37 ⊡
                i_Clk<=0;
38
                i_Reset<=1;
39
                #1 i_Reset<=0;
40
                #1 i_Clk<=1;
41
           end
42 🖨
            always@(*)
43 🖨
            begin
44 🖯
             #1 i_Clk <= ~i_Clk; //clk invierte su valor</pre>
45
             end
46 🗀 endmodule
```

### Memorias de la multiplicación y la división

### Memoria de instrucciones de la Multiplicación

### Memoria de datos de la Multiplicación

### Memoria de instrucciones de la División

### Memoria de datos de la División