## UNIVERSIDAD AUTÓNOMA DE ZACATECAS

"Francisco García Salinas"

## UNIDAD ACADÉMICA DE INGENIERÍA ELÉCTRICA





# PROGRAMA ACADÉMICO: INGENIERÍA EN ROBÓTICA Y MECATRÓNICA

### SISTEMAS DIGITALES III

Docente: Dr. Remberto Sandoval Arechiga

Reporte Controlador de display 7 segmentos

Equipo 4, Robóticos:

Nelson Eduardo Coronado Gamez

Sergio Adad Bernal Adame

Clara Veronica Guerrero Correa

Hilda Berenice Espinosa Herrera

Guillermo Cruz Fernandez

7"B"

Fecha: 27/09/2020

#### Resumen.

El proyecto consiste en crear un driver para cuatro display de 7 segmentos en verilog para poder implementarlo en la tarjeta basys 3.

Driver: Es un controlador de dispositivo o manejador de dispositivo (en inglés: driver). Es un programa informático que permite al sistema operativo interactuar con un periférico, haciendo una abstracción del hardware y proporcionando una interfaz (posiblemente estandarizada) para utilizar el dispositivo. Es una pieza esencial del software, sin la cual el hardware sería inutilizable.

El driver es capaz de mostrar un dígito (hexadecimal) en cada display, el dígito lo ingresamos por medio de los switches de la basys, cada cuatro switches corresponden a uno de los cuatro display, así podremos representar cada una de las 16 combinaciones, además cuenta con un reset (botón).

El proyecto se creó en base a la metodología de diseño, primero se diseñó la arquitectura (caja negra, caja blanca, submódulos) del driver, posteriormente se realizó la descripción (en lenguaje verilog) en Vivado, se realizaron las simulaciones para observar el correcto funcionamiento de cada parte y finalmente se llevó a cabo la implementación en la basys.

# Índice.

Introducción

Requerimientos
Arquitectura
Implementación
Pruebas
Análisis de resultados
Conclusiones
Referencias
Apéndices
Código de implementación
Código de tests benches

## Introducción

Para poder observar los números en hexadecimal se usaron cuatro displays de 7 segmentos incluidos en la tarjeta basys 3 (plataforma de desarrollo).

El display de 7 segmentos es un dispositivo electrónico que se utiliza para representar visualmente números y algunos caracteres. Existen dos tipos de display de 7 segmentos, su principal diferencia es la conexión que debemos implementar para encenderlos, estos dos tipos se conocen como Ánodo común y Cátodo común.

En la basys 3 se usan los de tipo ánodo común (imagen 1), todos los ánodos de los ledes o segmentos (a-g) están unidos internamente a una patilla común que debe ser conectada a potencial positivo (1). El encendido de cada segmento individual se realiza aplicando potencial negativo (0) por la patilla correspondiente a través de una resistencia que limite el paso de la corriente.




Imagen 1. Display de 7 segmentos anodo comun.

para el controlador de display se necesitan 6 entradas y 2 salidas para poder mostrar los números en hexadecimal. a continuación se describen en la (Tabla 1).

Nombre de la señal	Dirección	Tamaño (Bits)	Descripción			
i_Datos_0	Entrada	4	Datos de entrada para el display 0. Se emplea un formato binario donde se representan los números del 0 al 15 (del 0x0 al 0xF).			
i_Datos_1			Datos de entrada para el display 1. Se emplea un formato binario donde se representan los números del 0 al 15 (del 0x0 al 0xF).			
i_Datos_2	Entrada	4	Datos de entrada para el display 2. Se emplea un formato binario donde se representan los números del 0 al 15 (del 0x0 al 0xF).			
i_Datos_3	Entrada	Datos de entrada para el display 3. Se emplea un 1 4 binario donde se representan los números del 0 al 15 0xF).				
i_Reloj Entrada 1		1	Señal de referencia temporal con una frecuencia de 100 MHz. De esta señal se deriva la frecuencia de selección de escritura er cada display (30Hz), en un total de 120Hz, para los 4 displays en conjunto.			
i_Reset	Entrada	1	Señal que establece en el sistema un estado inicial.			
o_Segmentos	Salida	7	Señal para controlar el encendido o apagado de los segmentos de cada display.			
o_Anodo_4_Bits	Salida	4	Señal para controlar el display a escribir los datos. Con una frecuencia de 120 HzDonde para seleccionar cada display el bit correspondiente se coloca en bajo.			

Tabla 1. Entradas y salidas de Controlador\_display\_7segmentos.

Uno de los objetivos generales de esta práctica es conocer la metodología de diseño de sistemas digitales.

Para tener éxito en la realización de este proyecto o en cualquier otro proyecto de descripción de hardware se tiene que seguir una metodología bastante sencilla, pero de suma importancia para evitar errores (sobre todo en las declaraciones de entradas, salidas y cables internos).

Primer paso: Diseñar la caja negra de nuestro proyecto (nombre del proyecto, entradas, salidas y tamaño en bits de cada una de ellas).

Es de gran utilidad realizar una tabla donde coloquemos los datos anteriores y además una descripción clara de cada elemento para facilitarnos la existencia a la hora de realizar los submódulos. Esto aplica para toda la arquitectura del proyecto (caja negra, caja blanca y submódulos).

Segundo paso: Diseñar la caja blanca, es decir, todo lo que llevará dentro la caja negra (bloques (entradas y salidas) y conexiones internas)

Al realizar un proyecto dividido en sub módulos, permite que la realización de este se vuelva más sencilla, ya que cada uno tiene una función específica, logrando en conjunto la función principal del proyecto.

## Requerimientos

Como este proyecto consiste en el control de displays en la tarjeta basys 3, es necesario tener dicha tarjeta; esta tarjeta tiene 4 displays con los cuales podemos trabajar, para controlar el display que estemos utilizando, es necesaria una salida de 4 bits, un bit por cada display, que controle en cual display estamos mostrando el dato. A su vez necesitamos una salida de 7 bits, la cual cada bit será un segmento de display, estos segmentos dependiendo de si se encuentran encendidos o apagados podremos mostrar desde el dígito 0 hasta el 15 en hexadecimal.

Así como se tiene 4 displays también se necesita la entrada de 4 datos, estos datos serán de 4 bits para así poder representar desde el dígito 0 hasta el 15; una señal de reset que me permita reiniciar a cero el proyecto, y una señal de reloj que controle el cambio en los displays.

Internamente se necesita de un submódulo que adecue la señal de reloj a la frecuencia que trabaja la basys (Preescalador), también se necesita un bloque que me permita la salida del dato que será mostrado en el display correspondiente. Un bloque que controle el encendido y apagado de los displays y por último un decodificador que me codifique el dato seleccionado a la salida de 7 segmentos para su correcta representación.

## Arquitectura

#### Controlador\_display\_7segmentos.

El controlador de display de 7 segmentos consiste en traducir datos de formato binario a código de 7 segmentos, selecciona el display en el cual se va a mostrar su dato correspondiente, esto quiere decir que el i\_Datos\_0 corresponde al display 0.

En la imagen 2 se puede observar todas las entradas y salidas necesarias de nuestro proyecto, estas señales son necesarias para obtener los resultados esperados (controlar el display y mostrar datos en él).



Imagen 2. Caja negra de Controlador\_display\_7segmentos.




Imagen 3. Caja blanca de Controlador\_display\_7segmentos.

Para el correcto funcionamiento del controlador es necesario utilizar los bloques (submódulos) que se muestran en la Imagen 3 ya que cada uno de ellos desarrolla una funcionalidad específica para que el controlador opere de la manera adecuada, también se observa las conexiones necesarias entre ellos.

En la siguiente tabla (Tabla 1)se describe las entradas y salidas de nuestro controlador, así como una explicación de su funcionamiento o para que se utiliza.

Nombre de la señal	Dirección	Tamaño (Bits)	Descripción			
i_Datos_0	Entrada	4	Datos de entrada para el display 0. Se emplea un formato binario donde se representan los números del 0 al 15 (del 0x0 al 0xF).			
i_Datos_1			Datos de entrada para el display 1. Se emplea un formato binario donde se representan los números del 0 al 15 (del 0x0 al 0xF).			
i_Datos_2	Entrada	4	Datos de entrada para el display 2. Se emplea un formato binario donde se representan los números del 0 al 15 (del 0x0 al 0xF).			
i_Datos_3	Entrada	Datos de entrada para el display 3. Se emplea un 1 4 binario donde se representan los números del 0 al 15 0xF).				
i_Reloj Entrada 1		1	Señal de referencia temporal con una frecuencia de 100 MHz. De esta señal se deriva la frecuencia de selección de escritura er cada display (30Hz), en un total de 120Hz, para los 4 displays en conjunto.			
i_Reset	Entrada	1	Señal que establece en el sistema un estado inicial.			
o_Segmentos	Salida	7	Señal para controlar el encendido o apagado de los segmentos de cada display.			
o_Anodo_4_Bits	Salida	4	Señal para controlar el display a escribir los datos. Con una frecuencia de 120 HzDonde para seleccionar cada display el bit correspondiente se coloca en bajo.			

Tabla 1. Entradas y salidas de Controlador\_display\_7segmentos.

a) Demux4\_a\_1: En la Imagen 4 se observa un multiplexor de 4 a 1, este bloque se encarga de seleccionar el dígito que se mostrará en el ánodo seleccionado en decodificador de anillo.




Imagen 4. Caja negra de Demux4\_a\_1.

En la Tabla 2 se encuentra una breve explicación de las entradas y salidas utilizadas en este bloque.

Nombre de la señal	Direction	Tamaño(bits)	Descripción
i_Datos_0	entrada	4	Datosde entrada del display 0. Se emplea en formato binario, donde se representantos números del 0 al 15(0x0 al 0xF)
i_Datos_1	entrada	4	Datosde entrada del display 1. Se emplea en formato binario, donde se representantos números del 0 al 15(0x0 al 0xF)
i_Datos_2	entrada	4	Datos de entrada del display 2. Se emplea en formato binario, donde se representantos números del 0 al 15(0x0 al 0xF)
i_Datos3	entrada	4	Datos de entrada del display 3. Se emplea en formato binario, donde se representantos números del 0 al 15(0x0 al 0xF)
i_Sel	entrada	2	Señal que se encarga de seleccionar cual de los 4 datos de entrada se mandara a la salida
o_Demux	salida	4	Entregara un dato de entre los 4 datos de entrada, que será seleccionado por la entrada de selector

Tabla 2. Entradas y salidas de Demux4\_a\_1.

b) Preescalador: En la imagen 5 se puede observar la caja negra del preescalador, este bloque convierte la señal de referencia tiempo Clk de 100MHz a 120 Hz, esto se logra cambiando el estado de la señal cada 41666 ciclos positivos y negativos. Y en la Tabla 3, se encuentran las entradas y salidas de este bloque, así como una breve explicación de éstas.



Imagen 5. Caja negra Preescalador.

Nombre de la señal	Dirección	Número de bits	Descripción
i_Clk	Entrada	1	Señal de referencia de tiempo de 100MHz
i_Reset	Entrada	1	Señal que reinicia el prescalador al estado inicial 0
o_Clk_120Hz	Salida	1	Señal de salida modificada a 120Hz

Tabla 3. Entradas y salidas de Preescalador.

c) DecoAnillo: La Imagen 6 nos muestra la caja negra de el Decodificador de anillo, su funcionalidad se basa en que cada haya un cambio en la señal i\_Clk, cambiará la salida o\_Anodos, esto quiere decir que que i\_Clk cambie va a cambiar el display en el que se va a mostrar el dato. De la misma señal i\_Clk se obtendrá una segunda salida que al igual que la de 0\_Anodos, cambiará su valor en cada cambio de i\_Clk. En la Tabla 4 se muestra las entradas y salidas de este bloque y una breve explicación de éstas.




Imagen 6. Caja negra de DecoAnillo.

Nombre de la señal	Direccion	Tamaño (bits)	Descripción
i_Reset	Entrada	1	Señal que reinicia el proceso a su estado 0
o_Anodos	Salida	4	Señal de salida que selecciona el display en el cual se va a mostrar nuestro dato. Con una frecuencia de 120 HzDonde para seleccionar cada display el bit correspondiente se coloca en bajo.
o_Sel	Salida	2	Señal de salida que será conectada a la entrada del multiplexor para poder selccionar un dato.
i_Clk	Entrada	1	Señal de referencia de tiempo de 100 MHz

Tabla 4. Entradas y salidas de DecoAnillo.

d) Deco\_Bin\_7seg: Este bloque que se muestra en la Imagen 7, recibe una entrada de bits que representa un número BCD y a la salida se obtiene la representación en 7 bits, cada uno de esos bits representa un segmento del display. La señal de salida o\_segementos será la encargada de representar en el display el formato hexadecimal de nuestro dato de entrada. En la Tabla 5, que se encuentra enseguida de la imagen 7, se encuentran las descripciones necesarias para este bloque.



Imagen 7. Caja negra de Deco\_Bin\_7seg.

Nombre de la señal	Dirección	Tamaño	Descripción	
i_deco	Entrada	4	La señal de entrada i_deco es un dato de entrada proveniente del Demux4_a_1.V, Se emplea en formato binario, donde se representan los numeros del 0 al 15 (0 a F)	
o_segmentos	Salida	7	La señal de salida es la encargada de representar los datos decodificados de formato hexadecimal. Se emplea en formato binario,donde se representan los numeros del 0 al 15(0 a F	
o_display	Salida	4	La señal de salida es la encargada de elegir el display segun el tamaño que se ocupe el digito para representarlo.	

Tabla 5. Entradas y salidas de Deco\_Bin\_7seg.

# Implementación.

En la Imagen 8 se puede observar la tarjeta basys 3 que se utilizó en este proyecto, los switches con los que se pueden ingresar los datos que se van a mostrar en los displays, y los botones que utilizamos.

Para el correcto funcionamiento de los switches y botones que utilizamos, es necesario utilizar el archivo de restricciones de la basys 3 y modificarlo de acuerdo a los elementos que nosotros vamos a utilizar en la basys.




Imagen 8. Implementación en la tarjeta basys.

## Pruebas

En las simulaciones de Controlador Diaplay\_7segmentos (Imagen 9 y 10) desde el tiempo cero hasta el tiempo dos los valores de los datos son cero, después cuando t=2 cambian los valores, y los segmentos de los segementos se encuentran encendidos o apagados según el valor que se va a representar.




Imagen 9. Simulación de Controlador\_display\_7segmentos en hexadecimal.




Imagen 10. Simulación de Controlador\_display\_7segementos en binario.

En la simulación de Demux4\_a\_1 (imagen 11), del tiempo 0 al 4 el valor de i\_Sel es 00, por lo tanto el dato seleccionado y que se va a mostrar en la salida será el i\_Dato1; de t=4 a t=6 i\_Sel=01 por lo tanto el dato mostrado en la salida es el valor de i\_Dato2; de t=6 a t=8 i\_Sel=10 por lo tanto el dato mostrado en la salida es el valor de i\_Dato3; de t=8 en adelante i\_Sel=11 por lo tanto el dato mostrado en la salida es el valor de i\_Dato4.




Imagen 11. Simulación de Demux4\_a\_1..

En el Preescalador (imagen 12) toma la frecuencia del reloj temporizador y la acondiciona antes de alimentar el temporizador, en la imagen se muestra como la señal clk es un pulso de reloj constante mientras que la de clk\_20hz es un pulso de señal de reloj que se pone en alto cada 20hz.Reset es utilizado para activar/ desactivar el reloj.




Imagen 12. Simulación de Preescalador.

En la simulación de DecoAnillo (imagen 13) se muestra como la señal de salida de los ánodos y el selector cambian con respecto a los pulsos del reloj y cuando el reset se activa el proceso vuelve al estado inicial.




Imagen 13. Simulación de DecoAnillo.

En la simulacion de Deco\_Bin\_7Seg (imagen 14) se recibe una señal en decimal la cual la convierte en número binario y la combinación de varias señales de entrada activa varias señales de salida.




Imagen 14. Simulación de Deco\_Bin\_7seg.

#### Análisis de resultados.

La imagen 15 muestra la cantidad de recursos que el controlador está usando y los disponibles, también muestra una gráfica donde se puede observar el porcentaje de recursos que se están utilizando, el mayor porcentaje es el de IO (entradas/salidas), aun así nos quedan bastantes recursos para hacer un proyecto mucho más grande o con más capacidades.




Imagen 15. Recursos y porcentajes de utilización del controlador en el FPGA Artix-7.

La imagen 16 muestra el reporte de utilización, como se puede observar se están utilizando un mínimo de registros y LUTs, respecto a las entradas y salidas (IO) se utilizan 29 de las 106 disponibles.




Imagen 16. Reporte de utilización del controlador en el FPGA Artix-7.

#### **Conclusiones**

Si una persona normal sin conocimientos sobre programación o descripción de hardware observa el funcionamiento del proyecto Controlador de Display le parecerá bastante sencillo, ya que lo único que hace es mostrar la secuencia de números hexadecimales (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F), sin embargo, este sencillo funcionamiento es más complejo de lo que parece, siempre se debe seguir la metodologia de diseño para facilitarnos su desarrollo e implementación.

Por otra parte, algunos detalles importantes que se deben tener en cuenta en este proyecto son:

Se debe decidir si los displays van a activarse por cátodo o ánodo común, ya que si usamos una configuración de encendido en los segmentos por cátodo y estamos usando ánodos nos causará un error en la visualización de los números en el display.

Error en la frecuencia. Según el datasheet de la tarjeta basys 3 opera a una frecuencia de 100MHz, si se trabaja con esta frecuencia el ojo humano no alcanza a percibir los números en el display, esto es porque varía tan rápido que el segmento no alcanza a encender por completo. Para corregir esto se usa un preescalador, su función será cambiar 100MHz a 120Hz, esto se logra cambiando el estado de la señal cada 41666 ciclos positivos y 41666 ciclos negativos

#### Referencias

- [1] Pertenece Samir Palnitkar (2003, February 21), "Verilog HDL: A Guide to Digital Design and Synthesis" Second Edition.
- [2] Pertenece Stephen Brown and Zvonko Vranesic (-), "Fundamentals of Digital Logic with Verilog Design" Third edition.
- [3] Pertenece JAMES E. PALMER DAVID E. PERLMAN (-), "INTRODUCCIÓN A LOS SISTEMAS DIGITALES".

# Apéndices.

## Apéndice A.

#### Tablas de verdad.

Las tablas de verdad, son tablas que nos muestran la relación entre las entradas de un sistema y sus salidas, nos muestran las posibles combinaciones de entrada para obtener determinada salida.

datos	i_Sel_bit2	i_Sel_bit1
i_Datos_0	0	0
i_Datos_1	1	0
i_Datos_2	0	1
i_Datos_3	1	1

Tabla 6. Tabla de verdad de Demux4\_a\_1.

## Apéndice B.

#### Tablas con información extra.

Tanto en la tabla 7 como en la 8, se muestra relación de pulsos de reloj con las salidas o\_Anodos y o\_Sel, según el número de pulso la salida tendrá un valor diferente, y al llegar al pulso tres la secuencia de salida vuelve a iniciar.

Pulso de reloj	o_Anodos
0	0001
1	0010
2	0100
3	1000

Tabla 7. Relación de pulsos con salida o\_Anodos.

Pulsos de reloj	o_Sel
0	00
1	01
2	10
3	11

Tabla 8. Relación de pulsos y salida o\_Sel.

En la Tabla 9 nos muestra la relación número- segmento de display, esto quiere decir que dependiendo el número que se quiera mostrar los segmentos se encuentran encendidos o apagados para poder mostrar el dato. A su vez en la Imagen se muestra el acomodo en el que se encuentran los segmentos del display.

		1 4 7 1 1 1		200	11/1/200		
HEX	Α	В	С	D	E	F	G
0	0	0	0	0	0	0	1
10	1	0	0	340	1	140	1
2	0	0	1	0	0	(4)	0
3	0	0	0	0	1	(4)	0
4	1	0	0	240	1	0	0
5	0	840	0	0	1	0	0
6	0	240	0	0	0	0	0
7	0	0	0	240	1	(4)	1
8	0	0	0	0	0	0	0
9	0	0	0	0	1	0	0
Α	0	0	0	240	0	0	1
В	1	240	0	0	0	0	0
С	0	240	1	٥	0	0	1
В	1	0	0	0	0	(4)	0
Е	0	840	1	٥	0	0	0
F	0	240	1	240	0	0	0

Tabla 9. Combinaciones de código hexadecimal.




Imagen 17. Diagrama de display 7 segmentos.

## Código de implementación

44.

);

a) Código Controlador\_display\_7segementos. 1. `timescale 1ns / 1ps 3. // Company: UAZ 4. // Engineer: Alfa 5. // 6. // Create Date: 07.09.2020 10:37:39 7. // Design Name:controlador display 7segmentos 8. // Module Name: controlador\_display\_7segmentos 9. // Project Name: controlador display 7segmentos 10.// Target Devices: Basys 3 11.// Tool Versions: 12.// Description: 13.// 14.// Dependencies: 15.// 16.// Revision: 17.// Revision 0.01 - File Created 18.// Additional Comments: 21. 22. 23.module Controlador\_display\_7segmentos( 24.input [3:0] i Datos 0, 25.input [3:0] i\_Datos\_1, 26.input [3:0] i\_Datos\_2, 27.input [3:0] i Datos 3, 28.input i Reloj, 29.input i Reset, 30.output [6:0] o Segmentos, 31.output [3:0] o Anodo 4 Bits 32.); 33.wire [1:0]Sel w; 34.wire [3:0]Demux\_w; 35.wire Preesc w; 36. 37. Demux4\_a\_1 mux( 38. .i Datos 0(i Datos 0), 39. .i\_Datos\_1(i\_Datos\_1), 40. .i Datos 2(i Datos 2), .i\_Datos\_3(i\_Datos\_3), 42. .i\_Sel(Sel\_w), 43. .o Demux (Demux w)

```
45.
46.
       DecoBin 7Seg dec BCD (
47.
       .i Deco(Demux w),
48.
       .o_Segmentos(o_Segmentos)
49.
       );
50.
51.
     DecoAnillo dec_anillo (
52.
       .i Clk(Preesc w),
53.
       .i_Reset(i_Reset),
       .o Anodos (o Anodo 4 Bits),
54.
55.
       .o Sel(Sel w)
       );
56.
57.
58.
       Preescalador preesc (
59.
       .i Clk(i Reloj),
       .i Reset(i Reset),
60.
61.
       .o Clk 120Hz (Preesc w)
62.
       );
63.
64.endmodule
b) Código Demux4_a_1.
1. `timescale 1ns / 1ps
3. // Company:
4. // Engineer:
5. //
6. // Create Date: 14.09.2020 09:31:11
7. // Design Name:
8. // Module Name: demux 4 a 1
9. // Project Name:
10.// Target Devices:
11.// Tool Versions:
12.// Description:
13.//
14.// Dependencies:
15.//
16.// Revision:
17.// Revision 0.01 - File Created
18.// Additional Comments:
21.
22.
23.module Demux4 a 1
24.#(parameter n=4)
```

```
25. (
26.input [n-1:0] i Datos 0,
27.input [n-1:0] i Datos 1,
28.input [n-1:0] i Datos 2,
29.input [n-1:0] i Datos 3,
30.input [1:0] i Sel, // entrada selectora del mux
31.output reg [n-1:0] o Demux // salida
32.);
33.always @*
34.begin
35.
        case (i Sel)
36.
             2'b00: begin o Demux <= i Datos 0; end
             2'b01: begin o Demux <= i Datos 1; end
37.
             2'b10: begin o Demux <= i Datos 2; end
38.
39.
             default : begin o Demux <= i Datos 3; end</pre>
40.
        endcase
41. end
42.endmodule
c) Preescalador.
1. `timescale 1ns / 1ps
3. // Company:
4. // Engineer:
5. //
6. // Create Date: 14.09.2020 09:34:00
7. // Design Name:
8. // Module Name: Prescalador
9. // Project Name:
10.// Target Devices:
11.// Tool Versions:
12.// Description:
13.//
14.// Dependencies:
15.//
16.// Revision:
17.// Revision 0.01 - File Created
18.// Additional Comments:
19.//
21.
23.module Preescalador #(parameter lim=5) ( // lim=416666) (
24.input i Clk,
25.input i Reset,
26.output reg o Clk 120Hz
```

```
27.);
28.reg [19:0] cuent; // registro para almacenar la cuenta interna del
  preescalador
29.
30.always @ ( posedge i Clk, negedge i Reset)
32.if (~i Reset)
33.begin
34.cuent <= 0;
35.0 Clk 120Hz <= 0;
37.else if (cuent < lim) //aumenta la cuenta en uno mintras no llegue al
  limite
38. begin
39.cuent <= cuent + 1'd1;
40.0 Clk 120Hz <= 0;
41.end
42.
43.else // manda un pulso a la salida cuando llega al limite y la cuenta
  regresa a cero
44.begin
45.cuent <= 0;
46.0 Clk 120Hz <= 1;
47.end
48.endmodule
d) DecoAnillo
1. `timescale 1ns / 1ps
3. // Company:
4. // Engineer:
5. //
6. // Create Date: 14.09.2020 09:36:26
7. // Design Name:
8. // Module Name: DecoAnillo
9. // Project Name:
10.// Target Devices:
11.// Tool Versions:
12.// Description:
13.//
14.// Dependencies:
15.//
16.// Revision:
17.// Revision 0.01 - File Created
18.// Additional Comments:
19.//
```

```
21.
22.
23.module DecoAnillo(
24.input i Reset,
25.input i Clk,
26.output [1:0] o Sel,
27.output [3:0] o Anodos //Declaramos el bus de salida an, para
  controlar los andos.
28.
    );
29.
30.wire [3:0]in; //Declaramos el bus auxiliar tipo wire de 4 bits in.
31.wire [15:0]x;
32.reg [1:0]Clk; //Declaramos el bus auxiliar tipo reg de 2 bits sel.
33.
34.//Contador de corrida libre de 2 bits.
35.always @(posedge i Clk or negedge i Reset)
                                           //Siempre que ocurra el
  flanco positivo de i Clk o i Reset.
    if(~i Reset)Clk<=0; //Si se activa Clk el siguiente valor de sel
36.
  sera 0.
37.
    else Clk<=Clk+1; //De lo contrario el siguiente valor de o Sel
  sera sel+1.
39.//Multiplexor Quadruple de 4 entradas 1 salidas.
40.assign in=x[Clk*4+:4]; //Si sel=2 entonces in=x[2*4+3+:4] o
  in=x[11:8].
                         //Por lo tanto se seleccionan las 4 entradas
41.
  correspondientes al display a encender.
42.
43
44.//Decodificador de 2 a 4. Selecciona el bit de salida
  correspondiente.
45.assign o Anodos=(Clk==0)?4'b0111: //Si sel es igual a 0 an sera
  iqual a 4'b0111
46. (Clk==1)?4'b1011: //Si sel es igual a 1 an sera igual a 4'b1011
47. (Clk==2)?4'b1101: //Si sel es igual a 2 an sera igual a 4'b1101
48.4'b1110; //Si sel es igual a 3 an sera igual a 4'b1110
49.assign o Sel=(Clk==0)?2'b00:
50. (Clk==1)?2'b01:
51. (Clk==2)?2'b10:
52. 2'b11;
53.
54. endmodule
```

```
e) Deco_Bin_7seg.
1. `timescale 1ns / 1ps
3. // Company:
4. // Engineer:
5. //
6. // Create Date: 14.09.2020 09:40:57
7. // Design Name:
8. // Module Name: Deco Bin 7Seq
9. // Project Name:
10.// Target Devices:
11.// Tool Versions:
12.// Description:
13.//
14.// Dependencies:
15.//
16.// Revision:
17.// Revision 0.01 - File Created
18.// Additional Comments:
19.//
21.
22.
23.module DecoBin 7Seg
24. (
25.input [3:0] i Deco,
26.output reg [6:0] o Segmentos
27.);
28.
29.always@*
30.
       begin
31.case(i Deco)
32.4'd0: begin o Segmentos <= 7'b00000001; end
33.4'd1: begin o Segmentos <= 7'b1001111; end
34.4'd2: begin o Segmentos <= 7'b0010010; end
35.4'd3: begin o Segmentos <= 7'b0000110; end
36.4'd4: begin o Segmentos <= 7'b1001100; end
37.4'd5: begin o Segmentos <= 7'b0100100; end
38.4'd6: begin o Segmentos <= 7'b0100000; end
39.4'd7: begin o Segmentos <= 7'b0001111; end
40.4'd8: begin o Segmentos <= 7'b00000000; end
41.4'd9: begin o Segmentos <= 7'b0000100; end
42.4'd10: begin o Segmentos <= 7'b0001001; end
43.4'd11: begin o Segmentos <= 7'b1100000; end
44.4'd12: begin o Segmentos <= 7'b0110001; end
```

```
45.4'd13: begin o_Segmentos <= 7'b1000010; end
46.4'd14: begin o_Segmentos <= 7'b0110000; end
47.default : begin o_Segmentos <= 7'b0111000; end
48.endcase
49.end
50.endmodule
```

#### f) Código de restricciones.

```
1 ## This file is a general .xdc for the Basys3 rev B board
2 ## To use it in a project:
3 ## - uncomment the lines corresponding to used pins
4 ## - rename the used ports (in each line, after get ports) according
to the top level signal names in the project
6 ## Clock signal
7 set_property PACKAGE_PIN W5 [get_ports i_Reloj]
8 set_property IOSTANDARD LVCMOS33 [get_ports i Reloil
9 create clock -add -name sys clk pin -period 10.00 -waveform {0.5}
[get ports i Reloi]
10
11 ## Switches
12 set_property PACKAGE_PIN V17 [get_ports {i_Datos_0[0]}]
13 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_0[0]}]
14 set property PACKAGE PIN V16 [get ports {i Datos 0[1]}]
15 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_0[1]}]
16 set_property PACKAGE_PIN W16 [get_ports {i_Datos_0[2]}]
17 set property IOSTANDARD LVCMOS33 [get ports {i Datos 0[2]}]
18 set property PACKAGE PIN W17 [get ports {i Datos 0[3]}]
19 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_0[3]}]
20 set_property PACKAGE_PIN W15 [get_ports {i_Datos_1[0]}]
21 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_1[0]}]
22 set property PACKAGE PIN V15 [get ports {i Datos 1[1]}]
23 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_1[1]}]
24 set property PACKAGE PIN W14 [get ports {i Datos 1[2]}]
25 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_1[2]}]
26 set property PACKAGE PIN W13 [get ports {i Datos 1[3]}]
27 set property IOSTANDARD LVCMOS33 [get ports {i Datos 1[3]}]
28 set_property PACKAGE_PIN V2 [get_ports {i_Datos_2[0]}]
29 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_2[0]}]
30 set_property PACKAGE_PIN T3 [get_ports {i_Datos_2[1]}]
31 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_2[1]}]
32 set property PACKAGE PIN T2 [get ports {i Datos 2[2]}]
33 set property IOSTANDARD LVCMOS33 [get ports {i Datos 2[2]}]
34 set property PACKAGE PIN R3 [get ports {i Datos 2[3]}]
35 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_2[3]}]
```

```
36 set_property PACKAGE_PIN W2 [get_ports {i_Datos_3[0]}]
37 set property IOSTANDARD LVCMOS33 [get ports {i Datos 3[0]}]
38 set property PACKAGE PIN U1 [get ports {i Datos 3[1]}]
39 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_3[1]}]
40 set property PACKAGE PIN T1 [get ports {i Datos 3[2]}]
41 set_property IOSTANDARD LVCMOS33 [get_ports {i_Datos_3[2]}]
42 set_property PACKAGE_PIN R2 [get_ports {i_Datos_3[3]}]
43 set property IOSTANDARD LVCMOS33 [get ports {i Datos 3[3]}]
44
45
46 ## LEDs
47 #set property PACKAGE PIN U16 [get ports {led[0]}]
48 #set property IOSTANDARD LVCMOS33 [get ports {led[0]}]
49 #set_property PACKAGE_PIN E19 [get_ports {led[1]}]
50 #set property IOSTANDARD LVCMOS33 [get ports {led[1]}]
42
51 #set property PACKAGE PIN U19 [get ports {led[2]}]
52 #set property IOSTANDARD LVCMOS33 [get ports {led[2]}]
53 #set_property PACKAGE_PIN V19 [get_ports {led[3]}]
54 #set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
55 #set_property PACKAGE_PIN W18 [get_ports {led[4]}]
56 #set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
57 #set property PACKAGE PIN U15 [get ports {led[5]}]
58 #set property IOSTANDARD LVCMOS33 [get ports {led[5]}]
59 #set property PACKAGE PIN U14 [get ports {led[6]}]
60 #set property IOSTANDARD LVCMOS33 [get ports {led[6]}]
61 #set property PACKAGE PIN V14 [get ports {led[7]}]
62 #set property IOSTANDARD LVCMOS33 [get ports {led[7]}]
63 #set property PACKAGE PIN V13 [get ports {led[8]}]
64 #set property IOSTANDARD LVCMOS33 [get_ports {led[8]}]
65 #set_property PACKAGE_PIN V3 [get_ports {led[9]}]
66 #set_property IOSTANDARD LVCMOS33 [get_ports {led[9]}]
67 #set property PACKAGE PIN W3 [get ports {led[10]}]
68 #set_property IOSTANDARD LVCMOS33 [get_ports {led[10]}]
69 #set property PACKAGE PIN U3 [get ports {led[11]}]
70 #set property IOSTANDARD LVCMOS33 [get_ports {led[11]}]
71 #set property PACKAGE PIN P3 [get ports {led[12]}]
72 #set property IOSTANDARD LVCMOS33 [get_ports {led[12]}]
73 #set property PACKAGE PIN N3 [get ports {led[13]}]
74 #set property IOSTANDARD LVCMOS33 [get ports {led[13]}]
75 #set_property PACKAGE_PIN P1 [get_ports {led[14]}]
76 #set property IOSTANDARD LVCMOS33 [get ports {led[14]}]
77 #set property PACKAGE PIN L1 [get ports {led[15]}]
78 #set_property IOSTANDARD LVCMOS33 [get_ports {led[15]}]
79
80
81 ##7 segment display
82 set property PACKAGE PIN W7 [get ports {o Segmentos[6]}]
83 set_property IOSTANDARD LVCMOS33 [get_ports {o_Segmentos[6]}]
84 set_property PACKAGE_PIN W6 [get_ports {o_Segmentos[5]}]
85 set property IOSTANDARD LVCMOS33 [get ports {o Segmentos[5]}]
```

```
86 set_property PACKAGE_PIN U8 [get_ports {o_Segmentos[4]}]
87 set property IOSTANDARD LVCMOS33 [get ports {o Segmentos[4]}]
88 set property PACKAGE PIN V8 [get ports (o Segmentos[3])]
89 set_property IOSTANDARD LVCMOS33 [get_ports {o_Segmentos[3]}]
90 set property PACKAGE PIN U5 [get ports (o Segmentos[2])]
91 set_property IOSTANDARD LVCMOS33 [get_ports {o_Segmentos[2]}]
92 set_property PACKAGE_PIN V5 [get_ports {o_Segmentos[1]}]
93 set property IOSTANDARD LVCMOS33 [get ports {o Segmentos[1]}]
94 set property PACKAGE PIN U7 [get ports {o Segmentos[0]}]
95 set_property IOSTANDARD LVCMOS33 [get_ports {o_Segmentos[0]}]
96
97 #set_property PACKAGE PIN V7 [get ports dp]
98 #set_property IOSTANDARD LVCMOS33 [get_ports dp]
99
100 set property PACKAGE PIN U2 [get ports {o Anodo 4 Bits[0]}]
101 set_property IOSTANDARD LVCMOS33 [get_ports {o_Anodo_4_Bits[0]}]
102 set_property PACKAGE_PIN U4 [get_ports {o_Anodo_4_Bits[1]}]
103 set property IOSTANDARD LVCMOS33 [get ports (o Anodo 4 Bits[1])]
104 set_property PACKAGE_PIN V4 [get_ports {o_Anodo_4_Bits[2]}]
105 set_property IOSTANDARD LVCMOS33 [get_ports {o_Anodo_4_Bits[2]}]
106 set_property PACKAGE_PIN W4 [get_ports {o_Anodo_4_Bits[3]}]
107 set property IOSTANDARD LVCMOS33 [get_ports {o_Anodo_4_Bits[3]}]
43
108
109
110 ##Buttons
111 set property PACKAGE PIN U18 [i Reset]
112 set_property IOSTANDARD LVCMOS33 [i Reset]
113 #set property PACKAGE PIN T18 [get ports btnU]
114 #set_property IOSTANDARD LVCMOS33 [get_ports btnU]
115 #set property PACKAGE PIN W19 [get ports btnL]
116 #set_property IOSTANDARD LVCMOS33 [get_ports btnL]
117 #set property PACKAGE PIN T17 [get ports btnR]
118 #set_property IOSTANDARD LVCMOS33 [get_ports btnR]
119 #set property PACKAGE PIN U17 [get ports btnD]
120 #set_property IOSTANDARD LVCMOS33 [get_ports btnD]
```

## Código de tests benches

a) Test bench Controlador\_display\_7segmentos

```
`timescale 1ns / 1ps
////////
   // Company: UAZ
   // Engineer: Alfa
   // Create Date: 07.09.2020 10:37:39
   // Design Name:Controlador display 7Segmentos tb
   // Module Name: Controlador display 7Segmentos tb
  // Project Name: Controlador display 7Segmentos tb
10 // Target Devices: Basys 3
11 // Tool Versions:
12 // Description:
13 //
14 // Dependencies:
15 //
16 // Revision:
17 // Revision 0.01 - File Created
18 // Additional Comments:
  //
22
23 module Controlador display 7Segmentos tb;
24
    reg [3:0] i_Datos_0;
25
    reg [3:0] i Datos 1;
26 reg [3:0] i Datos 2;
27
    reg [3:0] i Datos 3;
28
    reg i Reloj;
29
    reg i Reset;
30
    wire [6:0] o Segmentos;
31
     wire [3:0] o_Anodo_4_Bits;
32
33
     Controlador display 7segmentos uut (
34
    .i Datos 0(i Datos 0),
35
    .i Datos 1(i Datos 1),
36
     .i Datos 2(i Datos 2),
     .i Datos 3(i Datos 3),
37
38
     .i Reloj(i Reloj),
     .i Reset(i Reset),
39
40
     .o Segmentos (o Segmentos),
41
     .o Anodo 4 Bits (o Anodo 4 Bits)
42
     );
43
44 initial
45 begin
     i Reset= 1;
46
47
     i Reloj = 0;
48
     i Datos 0 = 4'd0;
49
      i Datos 1= 4'd0;
50
      i Datos 2= 4'd0;
      i Datos 3= 4'd0;
51
```

```
52
      #2
53
      i Datos 0 = 4'd1;
54
       i Datos 1= 4'd2;
55
       i Datos 2 = 4'd3;
56
       i Datos 3= 4'd4;
57
      i Reset = 0;
58
59 end
60 always
61
      #1 i Reloj = ~i Reloj;
62 endmodule
```

#### b) Test bench Demux4\_a\_1.

```
`timescale 1ns / 1ps
// Company:
   // Engineer:
   //
  // Create Date: 17.09.2020 19:35:32
   // Design Name:
  // Module Name: demux 4 a 1 TB
  // Project Name:
10 // Target Devices:
11 // Tool Versions:
12 // Description:
13 //
14 // Dependencies:
15 //
16 // Revision:
17 // Revision 0.01 - File Created
18 // Additional Comments:
19 //
22
23 module demux 4 a 1 TB;
24
25
    reg [3:0] i Datos 0;
26
     reg [3:0] i Datos 1;
27
     reg [3:0] i Datos 2;
28
     reg [3:0] i_Datos_3;
29
    reg [1:0] i Sel;
30
    wire [3:0] o Demux;
31
32
    Demux4 a 1 uut (
33
     .i Datos 0(i Datos 0),
     .i Datos 1(i Datos 1),
34
35
     .i_Datos_2(i_Datos_2),
36
     .i Datos 3(i Datos 3),
37
     .i Sel(i Sel),
38
     .o Demux(o Demux)
39
     );
40
41
```

```
42
43
      initial
44
      begin
45
            i Datos 0=0;// inicialización de las entradas
            i Datos 1=0;
46
47
            i Datos 2=0;
48
            i Datos 3=0;
49
            i Sel=0;
50
51
            #2
52
            i Datos 0= 4'd1; //Se asigna valor a las 4 entradas
53
            i Datos 1= 4'd2;
54
            i Datos 2= 4'd3;
55
            i Datos 3= 4'd4;
56
57
            #2 i Sel = 0; // Se actualiza el selector cada 2 tiempos
58
            #2 i Sel = 1;
            #2 i Sel = 2;
59
            #2 i Sel = 3;
60
61
62
      end
63 endmodule
```

#### c) Test Becnch Preescalador.

```
`timescale 1ns / 1ps
// Company:
4
  // Engineer:
  //
 // Create Date: 17.09.2020 19:39:52
  // Design Name:
  // Module Name: Preescalador Tb
9
  // Project Name:
10 // Target Devices:
11 // Tool Versions:
12 // Description:
13 //
14 // Dependencies:
15 //
16 // Revision:
  // Revision 0.01 - File Created
  // Additional Comments:
18
19
20
  21
22
23
  module Preescalador Tb;
24
    reg i Reset;
25
    reg i Clk;
26
   wire o Clk 120Hz;
27
     Preescalador uut (
28
         .i Reset(i Reset),
29
         .i Clk(i Clk),
30
         .o Clk 120Hz (o Clk 120Hz)
```

```
31
   );
    initial
32
33 begin
34
          i Reset<=0;</pre>
35
          i Clk<=0; //inicializa las entradas
36
37
          #20 i Reset<=0; // cuando se activa el reset empieza el
prescalador
38 end
39 always@(*)
40 begin
          #1 i Clk <= ~i Clk; //clk invierte su valor para que el reloj
este en constante cambio
     end
43
44 endmodule
  d) Test bench DecoAnillo.
  1. `timescale 1ns / 1ps
  3. // Company: Universidad Autonoma de Zacatecas
  4. // Engineer: Sergio Adad Bernal Adame
  5. //
  6. // Create Date: 09.09.2020 11:26:32
  7. // Design Name:
  8. // Module Name: tb DecoAnillo
  9. // Project Name:
  10.// Target Devices:
  11.// Tool Versions:
  12.// Description:
  13.//
  14.// Dependencies:
  15.//
  16.// Revision:
  17.// Revision 0.01 - File Created
  18.// Additional Comments:
  19.//
  21.
  22.
  23.module DecoAnillo TB;
  24.reg i Clk;
  25.reg i Reset;
  26.wire [1:0] o Sel;
  27.wire [3:0] o Anodos;
  28.
  29. DecoAnillo uut (
  30. .i Clk(i Clk),
```

```
31.
         .i Reset(i Reset),
32.
         .o Sel(o Sel),
33.
         .o Anodos (o Anodos)
34.
         );
35.initial
36.
        begin
37.
        i Clk=0;
38.
         i Reset=0;
39.
         #2 i Reset=1;
40.
         end
41.
      always
42.
      #1 i Clk=!i Clk;
43.initial
44.
         begin
45.
               #2 i Clk=4'b0111;
46.
               #2 i Clk=4'b1011;
47.
               #2 i Clk=4'b1101;
48.
               #2 i Clk=4'b1110;
49.
               #2 i Clk=2'b00;
50.
               #2 i Clk=2'b01;
51.
               #2 i Clk=2'b10;
52.
               #2 i Clk=2'b11;
53.
         end
54.endmodule
```

#### e) Test bench Deco\_Bin\_7seg.

```
12 // Module Name:deco bin 7seg
13 // Project Name:
14 //Controlador display 7segmentos
15 // Target Devices:
16 // Tool Versions:
17 // Description:
18 //Testbench
19 // Dependencies:
20 //
21 // Revision:
22 // Revision 0.01 - File Created
23 // Additional Comments:
24 //
///////
26
27
   module Deco Bin 7seg tb;
28
29
30
     reg [3:0] i Deco;
31
    wire [6:0] o Segmentos;
32
33
   DecoBin 7Seg uut(
          .i Deco(i Deco),
34
35
          .o Segmentos (o Segmentos)
36
     );
37
38
    initial
```

```
39
           begin
40
                i_Deco = 0;
41
               #2 i_Deco = 1;
42
               #2 i_Deco = 2;
43
               #2 i_Deco = 3;
44
45
               #2 i Deco = 4;
46
               #2 i Deco = 5;
               #2 i_Deco = 6;
47
               #2 i_Deco = 7;
48
               #2 i_Deco = 8;
49
50
               #2 i_Deco = 9;
51
               #2 i Deco = 10;
               #2 i_Deco = 11;
52
               #2 i Deco = 12;
53
               #2 i Deco = 13;
54
               #2 i_Deco = 14;
55
                #2 i_Deco = 15;
56
57
            end
      58 endmodule
```