

PCB 和 电磁兼容设计

江思敏 编著




机械工业出版社
CHINA MACHINE PRESS



上架指导：工业技术 / 电气工程 / 电子技术

ISBN 7-111-18564-1



9 787111 185642 >

- ISBN 7-111-18564-1/TN·536
- 封面设计 / 电脑制作：马精明

编辑热线：(010)88379768

地址：北京市百万庄大街22号 邮政编码：100037
联系电话：(010) 68326294 网址：<http://www.cmpbook.com>
E-mail:online@cmpbook.com

定价：28.00 元

PCB 和电磁兼容设计

江思敏 编著



机械工业出版社

本书系统地讲述了 PCB 和电磁兼容设计的理论和实际应用知识。内容包括电磁兼容的基本知识、PCB 设计过程中如何实现电路板的电磁兼容、传输线和终端技术、EMI 滤波器以及与电磁兼容相关的屏蔽技术等。

本书读者对象为从事 PCB 和电磁兼容设计的工程技术人员,同时也适合高校师生学习参考,是一本全面且实用的有关 PCB 和电磁兼容设计的学习教程。

图书在版编目 (CIP) 数据

PCB 和电磁兼容设计 / 江思敏编著.

—北京: 机械工业出版社, 2006.3

ISBN 7-111-18564-1

I. P... II. 江... III. ①印刷电路—计算机辅助设计②电磁兼容性—设计 IV. ①TN410.2②TN03

中国版本图书馆 CIP 数据核字 (2006) 第 013198 号

机械工业出版社 (北京市百万庄大街 22 号 邮政编码 100037)

策划编辑: 吉 玲 责任编辑: 吉 玲 (E-mail: jiling@mail.machineinfo.gov.cn)

责任印制: 洪汉军

北京原创阳光印业有限公司印刷

2006 年 3 月第 1 版第 1 次印刷

1000mm×1400mm B5 • 7.875 印张 • 305 千字

0001—4000 册

定价: 28.00 元

凡购本书, 如有缺页、倒页、脱页, 由本社发行部调换

本社购书热线电话 (010) 68326294

编辑热线: (010) 88379768

[Http://www.machineinfo.gov.cn/book/](http://www.machineinfo.gov.cn/book/)

封面无防伪标均为盗版

前 言

电磁兼容 (Electromagnetic Compatibility) 简称 EMC。电工和电子设备通常会产​​生电磁场, 并且易受外界的电磁场影响。电磁兼容 (EMC) 的目的是限制设备产生污染环境的电磁场, 或保护电路、设备不受外界电磁场的干扰。数字电子设备和计算机已经越来越深入我们的生活和经济领域, 计算机硬件的速度越来越快, 软件也越来越复杂。但是, 数字电子设备速度的增加也在电磁干扰 (EMI) 领域产生了更多的问题。总之, 当今电子产品的数量越来越多, 各种电子设备发射功率越来越大, 电子设备系统的灵敏度越来越高, 接收微弱信号能力越来越强; 同时电子产品的频带越来越宽, 尺寸越来越小, 相互影响也越来越大。因此电磁干扰不再局限于辐射, 还要考虑感应、耦合和传导等问题。

为了克服电磁干扰, 电路设计者应采取相应的措施。可以移走干扰源或者使保护电路不受外界干扰, 从而达到电磁兼容的目的。因此, 为了实现电子设备的电磁兼容目标, 印制电路板 (PCB) 的设计是一个非常重要的环节。PCB 是电子产品中电路元器件的支撑件, 它提供电路元器件之间的电气连接。随着电子技术的飞速发展, PCB 的密度越来越高, PCB 设计的好坏对抗干扰能力影响很大。因此, 在进行 PCB 设计时, 必须遵守 PCB 设计的一般原则, 并应符合抗干扰设计的要求。但是, 在电子系统设计中, 仅仅实现板级的电磁兼容是不够的。尽管电路是在 PCB 上工作, 它还是会对系统的其他部分产生辐射并产生噪声, 从而产生系统级的问题。另外, 系统级或设备级的电磁兼容必须满足某种辐射标准, 只有这样才不会影响其他设备的正常工作。在许多发达国家, 电子设备和仪器有严格的电磁兼容标准, 因此设计人员必须从板级开始就考虑如何抑制和减少电子干扰, 并提高 PCB 自身的抗干扰能力。

本书主要讲述电磁兼容的基本知识、PCB 设计过程中如何实现电路板的电磁兼容, 以及与电磁兼容相关的屏蔽技术等。全书共分 10 章, 第 1 章、第 2 章主要讲述电磁兼容与 PCB 关联的基础知识; 第 3 章主要讲述如何控制 EMI 源; 第 4 章讲述如何使用旁路和去耦电容减少 EMI 问题; 第 5 章讲述 EMI 滤波器的相关知识; 第 6 章主要讲述与 EMC 相关的 PCB 元器件的选择和设计知识; 第 7 章讲述传输线、终端和信号完整性的相关知识; 第 8 章讲述 PCB 布线时应注意的 EMC 问题和相关布线技巧; 第 9 章讲述静电放电保护在 EMC 设计中的重要作用和设计方法; 第 10 章讲述 EMC 的屏蔽技术。本书在编写过程中参考了许多 EMC 领域的资料, 在此对这些资料的作者深表感谢。

本书比较全面地讲述了 PCB 和 EMC 设计的理论和实际应用知识,对于从事电路设计和 EMC 设计的工程师来说是一本非常实用的参考书,也适合高等学校师生学习参考。

本书由江思敏博士主编,姚鹏翼参与部分章节的编写工作。由于水平有限,时间仓促,书中缺点和错误在所难免,敬请广大读者批评指正。

作者 Email: qingyuanbook@yahoo.com。

编 者

目 录

前言

第 1 章 EMC 概述	1
1.1 EMC 基本术语	2
1.2 电磁环境	3
1.3 电磁干扰的特性	4
1.4 电磁干扰的来源	5
1.5 PCB 和电磁兼容	7
1.5.1 PCB 设计和电磁兼容	7
1.5.2 PCB 元器件布局和电磁兼容	10
1.5.3 PCB 和天线	10
第 2 章 PCB 与 EMC 基础	12
2.1 被动组件的隐藏 RF 特性	12
2.2 PCB 如何产生 RF 辐射	13
2.3 磁通量最小化	16
2.4 PCB 的布线配置	18
2.4.1 微带线	18
2.4.2 带状线	18
2.5 印制电路板的叠层设计	20
2.5.1 多层板	20
2.5.2 六层板	22
2.5.3 四层板	23
2.5.4 单面和双面板	23
2.5.5 常用的叠层设计布局	27
2.6 共模和差模电流	28
2.6.1 差模电流	28
2.6.2 共模电流	29
2.7 20-H 规则	31
2.8 接地方法	32
2.8.1 单点接地	33
2.8.2 多点接地	33

2.9 接地和信号回路	35
2.10 长宽比——地连接之间的距离	36
2.11 PCB 的分割	38
2.12 传输速度和临界频率	40
2.12.1 信号的传输速度	40
2.12.2 临界频率	40
2.13 电感	41
2.13.1 电磁感应	42
2.13.2 互感	42
2.13.3 自身的部分电感	45
2.14 地弹	46
2.14.1 地弹产生的原因和影响	46
2.14.2 改善地弹的效果	48
2.15 印制电路板的镜像平面	48
2.15.1 镜像平面	48
2.15.2 镜像平面之间的槽	52
2.15.3 镜像平面的设计	54
第 3 章 控制 EMI 源	56
3.1 期望信号	56
3.2 期望信号的环路模式及其控制	62
3.2.1 环路模式	62
3.2.2 控制期望信号的辐射	62
3.2.3 共模的期望信号	63
3.2.4 具有中断的返回路径的共模期望信号	65
3.3 非期望信号	67
3.3.1 非期望信号概述	67
3.3.2 共模的非期望信号	67
3.3.3 共模的非期望信号辐射的控制	68
3.3.4 非期望信号的 I/O 串扰耦合	72
3.3.5 非期望信号的 I/O 串扰耦合的控制	73
第 4 章 旁路与去耦	76
4.1 谐振	77
4.1.1 串联谐振	78
4.1.2 并联谐振	78
4.1.3 并联 C , 串联 RL 谐振	79

4.2 电容器的物理特性	80
4.2.1 阻抗	80
4.2.2 电容器的类型	81
4.2.3 能量存储	81
4.2.4 谐振	82
4.2.5 不同介质电容器特性	85
4.3 并联电容器	88
4.4 电源和地平面	89
4.4.1 计算电源和地平面之间的电容值	90
4.4.2 埋入式电容器去耦	91
4.5 电容器值的计算和选择	93
4.5.1 电容器的选择和计算基础	93
4.5.2 信号走线的电容效应	95
4.5.3 大容量电容器	97
4.5.4 选择旁路和去耦电容器的值	98
4.6 电容器的安装	100
4.6.1 电源平面	100
4.6.2 去耦电容器的放置	100
第 5 章 EMC 滤波器	103
5.1 滤波器设计概念	103
5.2 滤波器的配置	105
5.2.1 二元件滤波器配置	105
5.2.2 二元件 EMC 滤波器的配置	107
5.2.3 三元件 EMC 滤波器的配置	109
5.2.4 单元件 EMC 滤波器的配置	111
5.3 非理想元件及其对滤波器的影响	111
5.3.1 电容器的影响	112
5.3.2 铁氧体磁珠	113
5.3.3 零欧姆电阻	114
5.4 共模滤波器	115
第 6 章 PCB 的元器件	117
6.1 基于 EMC 的数字元件和电路	117
6.1.1 选择元件	117
6.1.2 IC 插座	119
6.1.3 展频时脉	120

6.2 模拟器件的选择	120
6.2.1 选择模拟器件	120
6.2.2 防止解调信号的干扰	121
6.2.3 模拟电路的元器件选择和注意事项	122
6.3 开关模式设计	124
6.3.1 开关模式的选择	124
6.3.2 缓冲器的应用	124
6.3.3 散热器的布局	125
6.3.4 整流器	129
6.3.5 磁性元件	129
6.4 通信元件及电路规划	131
6.4.1 非金属介质的通信	131
6.4.2 金属介质的通信方式	131
6.4.3 光隔离器	135
6.4.4 外部 I/O 保护	136
6.5 二极管器件	137
6.6 电缆	138
6.6.1 非屏蔽电缆	140
6.6.2 屏蔽电缆	142
6.7 连接器	146
6.7.1 控制连接器的阻抗	146
6.7.2 非屏蔽连接器	147
6.7.3 PCB 之间的连接器	147
6.7.4 屏蔽连接器	147
6.8 元件封装	149
6.8.1 元件的引脚电容	149
6.8.2 元件的引脚电感	151
6.9 逻辑元件	153
第 7 章 传输线和终端	158
7.1 传输线	158
7.1.1 传输线的特性阻抗	158
7.1.2 影响传输线特性的因素	159
7.1.3 传输线的电抗组成	160
7.1.4 传输线反射	160
7.1.5 传输线线损	168

7.1.6 集总容性负载	169
7.1.7 分布式容性负载	172
7.2 微带线	175
7.2.1 微带线的特性阻抗和传输延迟	175
7.2.2 埋入式微带线	177
7.3 带状线	178
7.3.1 对称的带状线	178
7.3.2 不对称的带状线	179
7.3.3 带状线的布局	180
7.4 差分传输线	181
7.4.1 差分传输的阻抗计算	182
7.4.2 差分传输的主要应用	183
7.5 集肤效应	184
7.6 串扰	186
7.6.1 串扰的种类	186
7.6.2 串扰的方向	189
7.6.3 最小化串扰的方法	191
7.7 传输线终端	192
7.7.1 串联终端	192
7.7.2 并联终端	193
7.7.3 戴维南终端	194
7.7.4 AC 并联终端	195
7.7.5 二极管终端	196
第 8 章 PCB 走线	198
8.1 走线长度	198
8.2 走线长度的计算	199
8.3 走线层的影响	200
8.3.1 走线层	200
8.3.2 微带线和带状线的应用比较	201
8.4 过孔的使用	202
8.4.1 过孔的结构	202
8.4.2 过孔的电气属性	203
8.5 信号走线	204
8.5.1 单端走线	204
8.5.2 差分对走线	209

8.6	地保护走线	210
8.7	分流走线	212
8.8	走线的 3-W 法则	213
8.9	拐角走线	214
第 9 章	静电放电保护	216
9.1	ESD 概述	216
9.2	介质绝缘	217
9.3	屏蔽隔离	218
9.4	增加信号线阻抗	220
9.5	瞬态电压抑制	221
9.6	低通滤波器	222
9.7	共模滤波器	224
9.8	PCB 布局的相应措施	225
第 10 章	屏蔽技术	228
10.1	屏蔽技术介绍	228
10.2	屏蔽机箱内的谐振	229
10.3	屏蔽机箱设计	232
10.3.1	机箱的孔缝	232
10.3.2	截止波导管	233
10.3.3	机箱的导电垫衬	235
10.3.4	屏蔽金属织网	236
10.3.5	屏蔽效率	237
10.3.6	屏蔽机箱的安装	238
10.4	PCB 边界的屏蔽	238
参考文献		240

第 1 章 EMC 概述

电磁兼容 (Electromagnetic Compatibility) 的简称为 EMC。电工和电子设备通常会产生电磁场, 并且易受外界的电磁场影响。电磁兼容 (EMC) 的目的就是限制设备产生污染环境的电磁场, 或保护电路设备不受干扰。总之, EMC 应该保证设备的可靠操作。按照国际电工委员会 (IEC) 的定义 (IEC90), EMC 就是一个设备或系统在其电磁环境中能正常工作且不会对其工作环境中任何事物产生不可承受的电磁骚扰的能力。

数字电子设备和计算机已经越来越深入我们的生活和经济领域。计算机硬件的速度越来越快, 软件也越来越复杂, 但数字电子设备速度的增加也在电磁干扰 (EMI) 领域产生了更多的问题; 另外, 集成电路 (IC) 的亚微米技术要求为数字逻辑器件提供更低电源电压, 目前已经接近 1V。因此, 数字逻辑电路的噪声边界变得更小, IC 对外界的电子干扰变得更加敏感。

总之, 当今电子产品的数量越来越多, 各种电子设备发射功率越来越大, 电子设备系统的灵敏度越来越高, 并且接收微弱信号能力越来越强; 同时电子产品的频带越来越宽, 尺寸越来越小, 相互影响也越来越大。因此电磁干扰不再局限于辐射, 还要考虑感应、耦合和传导等引起的电磁干扰, 如电磁辐射照射对生物的危害, 静电、雷电等都属于电磁兼容性范畴。

为了克服电磁干扰, 电路设计者采取了相应的措施: 可以移走干扰源或者保护电路不受外界干扰, 从而达到电磁兼容的目的。所以, 为了实现电子设备的电磁兼容目标, 印制电路板 (PCB) 的设计是一个非常重要的环节。PCB 是电子产品中电路元件和器件的支撑件, 它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展, PCB 的密度越来越高; PCB 设计的好坏对抗干扰能力影响很大。因此, 在进行 PCB 设计时, 必须遵守 PCB 设计的一般原则, 并应符合抗干扰设计的要求。

但是, 在电子系统设计中, 仅仅实现板级的电磁兼容还是不够的。尽管电路是在 PCB 上工作, 它还是会对系统的其他部分产生辐射并产生噪声, 从而产生系统级的问题。系统级或设备级的电磁兼容性必须满足某种辐射标准, 只有这样才能不影响其他设备的正常工作。许多发达国家已经对电子设备和仪器有严格的电磁兼容标准, 设计人员必须从板级开始考虑如何抑制和减少电子干扰并提高 PCB 自身的抗干扰能力。

本书将主要介绍电磁兼容的基本知识, 讲述 PCB 设计过程中如何实现电路板

的电磁兼容性，以及与电磁兼容相关的屏蔽技术等。

1.1 EMC 基本术语

下面简单介绍本书中主要涉及到的电磁兼容的基本术语和定义。

密封 (Containment)：防止 RF 能量从一个机壳中发射出去，通常使用一个金属外壳（如法拉第笼），或者使用一个具有 RF 传导层的塑料外壳来隔离一个产品。相反地，也可以将密封称为防止 RF 能量进入一个机壳。

电磁兼容 (EMC)：一个设备或系统在其电磁环境中能正常工作且不会对其工作环境中任何事物产生不可承受的电磁骚扰的能力。

电磁骚扰 (Electromagnetic Disturbance)：任何可能引起设备、装置或系统性能降低或者有生命或者无生命物质产生损害作用的电磁现象。

电磁干扰 (Electromagnetic Interference, EMI)：电磁骚扰引起的设备、传输通道或系统性能的下降。它的主要要素有自然和人为的骚扰源、通过公共地线阻抗/内阻的耦合、沿电源线传导的电磁骚扰和辐射干扰等。电子系统受干扰路径为通过电源、通过信号线或控制电缆、场渗透、经过天线直接进入；并且有电缆耦合、从其他设备来的传导干扰、电子系统内部场耦合、其他设备的辐射干扰、电子系统外部耦合到内部场、宽带发射天线系统、外部环境场等等。

射频 (Radio Frequency, RF)：用于通信的能量，电磁辐射频率范围大约为 10kHz~100GHz，这种能量的传输对电子设备会产生电磁辐射的不利影响。RF 通过两种基本模式进行传输：

➤ **辐射传输**：RF 能量通过电磁波作为载体进行传输。RF 能量通常通过自由空间进行传输，电磁波形式由源发射到空间。

➤ **传导传输**：RF 能量通过扩散波为载体进行传输，通常通过一条导线或内部连接的电缆。线传导干扰 (LCI) 指的是 RF 能量在一条供电电缆或 AC 电源主输入电缆上，传导的信号不会以场来传播，但是可以以传导波进行扩散。

电磁屏蔽 (Immunity)：电磁屏蔽就是以金属隔离的原理来控制电磁干扰由一个区域向另一区域感应和辐射传播的方法。屏蔽一般分为两种类型：

➤ **静电屏蔽**：主要通过静电放电 (Electrostatic Discharge, ESD) 的方式来实现电磁屏蔽。主要用于防止和避免静电场和恒定磁场的影响。它具有两个基本要点，即完整的屏蔽体和良好的接地。

➤ **电磁屏蔽**：包括辐射屏蔽和传导屏蔽。辐射屏蔽是防止电磁能进入自由空间的屏蔽方式。传导屏蔽主要防止电磁能通过外部电缆，电源电缆，I/O 连接电缆和机架进入自由空间。电磁屏蔽主要用于防止交变电场、交变磁场以及交变电磁

场的影响，它不但要求有良好的接地，而且要求屏蔽体具有良好的导电连续性，对屏蔽体的导电性要求要比静电屏蔽高得多。

电磁敏感度 (Susceptibility)：电子设备承受外来的电磁波干扰的能力。

干扰抑制 (Suppression)：不使用金属外壳或底座而减少或消除 RF 能量的措施。干扰抑制既包括屏蔽也包括滤波。

1.2 电磁环境

如图 1-1 所示，一个简单的电磁干扰环境由以下几个基本部分组成：

- 电磁干扰源；
- 耦合路径；
- 接收器。




图 1-1 一个简单的电磁干扰环境

电磁干扰源：指产生电磁干扰的任何元件、器件、设备、系统或自然现象。干扰源的种类很多，有自然干扰源和人为干扰源。自然干扰源包括大气干扰、雷电干扰和宇宙干扰。人为干扰源包括功能性干扰及非功能性干扰。功能性干扰指系统中某一部分的正常工作所产生的有用能量对其他部分的干扰，而非功能性干扰指无用的电磁能量所产生的干扰，例如各种点火系统产生的干扰。在 PCB 设计中，电磁干扰源主要包括微处理器、微控制器、静电放电、传感器、瞬时功率元件，例如机电式继电器、开关电源等。在一个微控制器系统中，时钟电路通常为最大的宽带噪声发生器，而这个噪声被分散到整个频谱中，随着大量的高速半导体器件的应用，其边沿逻辑跳变的速度非常快，这种控制系统电路可产生高达几百兆赫兹的谐波干扰。

耦合路径：干扰的耦合路径分为两类，即传导耦合路径和辐射耦合路径。传

导耦合路径要求在干扰源与敏感设备之间有完整的电路连接,该电路可包括导线、供电电源、机架、接地平面、互感或电容等,只要一个返回通路将两个电路直接连接起来,就会发生传导耦合,此返回通路可以是另一根导线,也可以是公共接地回路、互感或电容。辐射耦合途径是干扰源的能量以电磁场的形式传播的,根据干扰源与敏感设备的距离可分为近场耦合模式和远场耦合模式,辐射耦合不仅存在于两天线之间,设备的机壳、机壳的孔洞、传输线及元器件之间都可能存在辐射耦合。

例如,两个电路共享一条提供电源电压的导线,并且共享一条接地的导线。如果一个电路要求提供一个突发的电流,由于两个电路共享共同的电源线和同一个电源内阻,则另一个电路的电源电压将会下降。该耦合的影响能通过减少共同的阻抗来削弱,但是电源内阻抗是固定的,不能被降低,这种情况也同样发生在接地的导线中。在一个电路中,流动的数字信号返回电路时在另一个电路的接地回路中就会产生地电位的变化。如果接地不稳定,则会严重地降低运算放大器、模数转换器和传感器等低电平模拟电路的性能;同样,每个电路都共享的电磁场的辐射也能产生耦合。当电路改变时,就会产生电磁波,这些电磁波能耦合到附近的导体中并干扰电路的其他信号。

接收器:所有的电子电路都可以接收传送的电磁干扰,尽管一部分电磁干扰可通过射频被直接接收,但是大多数是通过瞬时传导被接收。在数字电路中,临界信号最容易受到电磁干扰的影响,这些信号包括复位、中断和控制信号,模拟的低级放大器、控制电路和电源调整电路也容易受到噪声的影响。

在进行电磁兼容设计时,为了符合电磁兼容标准,设计者在设计产品时必须考虑两层的性能要求:一个是需要将辐射(从产品中泄漏的射频能量)减到最小;另一个是增强其对辐射(进入产品中的射频能量)的敏感性和抗干扰能力,最小化进入产品的射频能量。如图 1-1 所示,发射和抗干扰都可以根据辐射和传导的耦合来分类。辐射耦合在高频中十分常见,而传导耦合路径在低频中更为常见。辐射耦合的程度由电路的频率和数字元件开关逻辑状态的信号边缘变化率及传输机制决定。

1.3 电磁干扰的特性

EMC 可以分为两类,即内部 EMC 和外部 EMC。内部 EMC 是信号在传输通道上衰变,除了内部子模块间的场耦合(比如一个电源对磁盘驱动),还包括电路间的寄生耦合。这些问题包括沿传输路径上的信号损失和反射,并伴随着邻近信号线之间的串扰。

外部问题分为发射和抗干扰度。发射主要来自时钟和其他周期信号的谐波。改善方法主要集中于将周期信号包含在尽可能小的区域，屏蔽通往外部的寄生耦合通路。对于外部干扰的敏感性，例如 ESD 和射频干扰，首先与耦合到 I/O 线的传输场相关，通过这些 I/O 线将干扰传输到单元的内部；其次与壳体屏蔽相关。主要的接收器是高速传输线和敏感的相临信号线，特别是那些终止于边界的触发元件的信号线。

在实际情况中，当进行一个产品和设计的 EMC 分析时，有以下 5 个重要属性需考虑：

- (1) 频率：被观察到的问题在频谱的哪个位置。
- (2) 幅值：源能量级别有多强，并且它产生有害干扰的潜力有多大。
- (3) 时间：这个问题是连续（周期信号）事件，还是仅仅存在于特定操作周期（例如，磁盘驱动操作或网络突发传输）。
- (4) 阻抗：源和接收器的阻抗，以及两者之间的传输阻抗。
- (5) 尺寸：产生辐射的发射器件的物理尺寸。射频（RF）电流将会产生电磁场，该电磁场会通过机壳泄漏而脱离机壳。PCB 上的走线长度作为传输路径对射频电流具有直接的影响。

当存在 EMI 问题时，查看这几个属性很重要。对这 5 个重要属性的理解将有助于明白 EMI 如何存在于一个 PCB 中，但是将这 5 个属性应用到设计中时，也要根据具体应用来具体分析。例如，单点接地对于低频应用是非常适合的，但是并不适合于射频信号场合，因为射频信号场合存在更多的 EMI 问题。许多工程师将单点接地应用到所有产品设计中，而没有认识到使用这种接地方法可能会产生更多或更复杂的问题。

当设计 PCB 时，需要关心的是组件内的电流。显而易见，电流总是和电压相关的：电流总是通过一条或更多条路径在一个闭环电路中流动。通过正确的系统操作，我们可以将电流控制在合适的通路中。为了控制电流流过的通路，必须提供一个低阻抗、RF 可以返回到发射源的返回路径。另外，我们也必须改变干扰电流的方向，使其不影响负载或敏感电路。对于那些要求从电源到负载的高阻抗路径的应用，必须考虑返回电流可以流过的所有可能的路径。

1.4 电磁干扰的来源

数字集成电路从逻辑高电平到逻辑低电平之间的转换，或者从逻辑低电平到逻辑高电平之间的转换过程中，输出端产生的方波信号频率并不是导致 EMI 的惟一频率成分。该方波中包含频率范围很宽的正弦谐波分量，这些正弦谐波分量构

成工程师所关心的 EMI 频率成分。最高的 EMI 频率也称为 EMI 发射带宽，它是信号上升时间而不是信号频率的函数。计算 EMI 发射带宽的公式为

$$f = 0.35/t_r$$

式中 f ——频率 (GHz)；

t_r ——信号上升时间或下降时间 (10%~90% 的上升或下降区间的时间) (ns)。

从上述公式不难看出，如果电路的开关频率为 50MHz，而采用的集成电路(IC)芯片的上升时间是 1ns，那么该电路的最高 EMI 发射频率将达到 350MHz，远远大于该电路的开关频率。如果 IC 的上升时间为 500ps，那么该电路的最高 EMI 发射频率将高达 700MHz。电路中的每一个电压值都对应一定的电流，同样每一个电流都存在对应的电压。当 IC 的输出在逻辑高电平到逻辑低电平，或者在逻辑低电平到逻辑高电平之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于信号源到负载之间信号通道上对电容和电感控制的好坏，在此，信号源位于 PCB 的 IC 内部，而负载位于其他 IC 的内部，这些 IC 可能在 PCB 上，也可能不在该 PCB 上。为了有效地控制 EMI，不仅需要关注 IC 芯片自身的电容和电感，同样需要重视 PCB 上存在的电容和电感。

当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而使 EMI 增大；电路中的电流也存在同样的情况，如果电流和返回路径之间耦合不好，势必会加大回路上的电感，从而增强了磁场，最终导致 EMI 增加。换句话说，对电场控制不好通常也会导致磁场抑制不好。

用来控制电路板中电磁场的措施与用来抑制 IC 封装中电磁场的措施大体相似。正如 PCB 设计的情况，IC 封装设计将极大地影响 EMI。电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的，当 IC 的输出级发生跳变并驱动相连的 PCB 走线为高电平时，IC 芯片将从电源中吸收电流，提供输出级所需的能量。对于 IC 不断转换所产生的超高频电流而言，电源总线起始于 PCB 上的去耦合网络，终止于 IC 的输出级。如果输出级的信号上升时间为 1.0ns，那么 IC 要在 1.0ns 这么短的时间内从电源上吸收足够的电流来驱动 PCB 上的传输线。电源总线上电压的瞬变取决于电源总线路径上的电感、吸收的电流以及电流的传输时间。电压的瞬变由下面的公式来定义，即

$$V = L di / dt$$

式中 L ——电流传输路径上电感的值；

di ——信号上升时间间隔内电流的变化；

dt ——电流的传输时间 (信号的上升时间)。

由于 IC 引脚以及内部电路都是电源总线的一部分，而且吸收电流和输出信号

的上升时间也在一定程度上取决于 IC 的工艺,选择合适的 IC 就可以在很大程度上控制上述公式中提到的所有三个要素。

1.5 PCB 和电磁兼容

印制电路板 (PCB) 是电子产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接,它是各种电子设备中最基本的组成部分,其性能直接关系到电子设备质量的好坏。随着信息化社会的发展,各种电子产品经常在一起工作,它们之间的干扰越来越严重,所以,电磁兼容问题也就成为一个电子系统能否正常工作的关键。同样,随着电子技术的发展,PCB 的密度越来越高,PCB 设计的好坏对电路的干扰及抗干扰能力影响很大。要使电子电路获得最好性能,除了元器件的选择和电路设计之外,良好的 PCB 布线在电磁兼容设计中也是一个非常重要的因素。

1.5.1 PCB 设计和电磁兼容

在 PCB 设计中,元器件的选择和电路设计是影响板级电磁兼容性能的主要因素。每一种电子元器件都有它各自的特性,因此,在电磁兼容性设计时,要仔细考虑 PCB 的元器件选择和布局布线。下面简单介绍一下 PCB 设计中的基本元器件。

1. 导线和 PCB 走线

导线 (Wire)、走线 (Trace)、固定架等看似不起眼的组件,却经常成为射频能量的最佳发射器 (EMI 的来源)。每一种组件都具有电感,这包含硅芯片的焊接引脚,以及电阻器、电容器、电感器的引脚。每根导线或走线都包含隐藏的寄生电容和电感,这些寄生性组件会影响导线的阻抗大小,而且对频率很敏感。根据 LC 的值 (决定谐振频率) 和 PCB 走线的长度,在某组件和 PCB 走线之间,可能产生谐振,就会形成一根有效的辐射天线。

在低频时,导线只具有电阻的特性;但在高频时,导线就具有电感的特性。因为变成高频后,会造成阻抗大小的变化,从而改变导线或 PCB 走线与接地之间的 EMC 性能,这时就必须使用接地平面 (Ground plane) 和接地网格 (Ground grid)。

导线和 PCB 走线的最主要差别只在于导线是圆形的,走线是长方形的。导线或走线的阻抗包含电阻 R 和感抗 $X_L = 2\pi fL$, 在高频时,此阻抗定义为 $Z = R + jX_L = R + j2\pi fL$, 没有容抗 $X_C = 1/2\pi fC$ 存在。频率高于 100kHz 以上时,感抗大于电阻,此时导线或走线不再是低电阻的连接线,而是电感。一般而言,

在音频以上工作的导线或走线应该视为电感，不能再看成电阻，而且可能成为射频天线。

大多数天线的长度等于某一特定频率的 $\lambda/4$ 或 $\lambda/2$ (λ 为波长)。因此在 EMC 的规范中，不容许导线或走线在某一特定频率的 $\lambda/20$ 以下工作，因为这会使它突然变成一根高效能的天线。电感和电容会造成电路的谐振，此现象是不会出现在它们的说明书中的。

例如，假设有一根 10cm 的走线， $R=57\text{m}\Omega$ ， 8nH/cm ，所以电感值总共是 80nH。在 100kHz 时，可以得到感抗 $50\text{m}\Omega$ 。当频率超过 100kHz 以上时，此走线将变成电感，它的电阻值可以忽略不计。因此，此 10cm 的走线将在频率超过 150MHz 时，形成一根有效的辐射天线。因为在 150MHz 时，其波长 $\lambda = 2\text{m}$ ，所以 $\lambda/20 = 10\text{cm} =$ 走线的长度；若频率大于 150MHz，其波长 λ 将变小，其 $\lambda/4$ 或 $\lambda/2$ 值将接近于走线的长度（10cm），于是逐渐形成一根高效的天线。

2. 电阻器

电阻器是在 PCB 上最常见到的组件。电阻器的类型（合成碳、碳膜、云母、绕线型等）限制了频率响应的作用和 EMC 的效果。绕线型电阻器并不适合于高频应用，因为在导线内存在过多的电感。碳膜电阻器虽然包含电感，但有时适合于高频应用，因为它的引脚的电感值并不大。

一般经常忽略的是电阻器的封装大小和寄生电容。寄生电容存在于电阻的两个终端之间，它们在非常高的频率时，会对正常的电路特性造成破坏，尤其是频率达到 GHz 时。不过，对大多数的应用电路而言，在电阻引脚之间的寄生电容不会比引脚电感对电路的 EMC 影响更大。

当电阻器承受超高电压极限考验时，必须注意电阻的变化。如果在电阻上发生了静电放电 (ESD) 现象，则会发生应该关注的情况：如果电阻器是表贴 (Surface Mount) 组件，此电阻器很可能会被电弧打穿；如果电阻器具有引脚，ESD 会发现此电阻器的高电阻（和高电感）路径，并避免进入被此电阻器所保护的电路。其实，真正的保护是来自电阻器所隐藏的电感和电容特性。

3. 电容器

电容器一般应用在电源总线，它提供去耦合 (Decouple)、旁路 (Bypass)，和维持固定的直流电压和电流的功能。真正单纯的电容器会维持它的电容值，直达到谐振频率，超过此谐振频率，电容特性会变成像电感一样。这可以由公式 $X_C = 1/(2\pi fC)$ 来说明， X_C 是容抗（单位是 Ω ）。例如， $10\mu\text{F}$ 的电解电容，在 10kHz 时，容抗是 1.6Ω ；在 100MHz 时，降到 $160\mu\Omega$ 。因此在 100MHz 时，存在着短路效应，这对 EMC 而言是很理想的。但是，电解电容器的电气参数：等效串联电感

(Equivalent Series Inductance, ESI) 和等效串联电阻 (Equivalent Series Resistance, ESR) 将会限制此电容器只能在频率 1MHz 以下工作。

电容器的使用也和引脚电感与体积结构有关, 这些因素决定了寄生电感的大小。寄生电感存在于电容器的焊接引线之间, 它们使电容器在超过谐振频率以上时, 产生和电感一样的行为, 因此电容失去了原先设定的功能。

4. 电感器

电感器用来控制 PCB 内的 EMI。对电感器而言, 它的感抗是和频率成正比的。这可以由公式: $X_L = 2\pi fL$ 来说明, X_L 是感抗 (单位是 Ω)。例如, 一个理想的 10mH 电感, 在 10kHz 时, 感抗是 628 Ω ; 在 100MHz 时, 增加到 6.2M Ω 。因此在 100MHz 时, 此电感可以视为开路。在 100MHz 时, 如果让一个信号通过此电感, 将会造成此信号品质的下降 (从时域来观察)。和电容器一样, 此电感器的电气参数 (线圈之间的寄生电容) 限制了它只能在频率 1MHz 以下工作。

问题是, 在高频时, 若不能使用电感器, 那要使用什么元件呢? 我们可以使用铁氧体磁珠 (Ferrite Bead)。铁磁材料是铁镁或铁镍合金, 这些材料具有高的导磁系数, 在高频和高阻抗下, 电感内线圈之间的电容值会很小。铁氧体磁珠通常只适用于高频电路, 因为在低频时, 它们基本上保持电感的完整特性 (包含电阻和抗性分量), 因此会造成线路上的一些损失。在高频时, 它基本上只具有抗性分量 ($j\omega L$), 并且抗性分量会随着频率上升而增加。实际上, 铁氧体磁珠是射频能量的高频衰减器。

其实, 可以将铁氧体磁珠看作一个电阻并联一个电感。在低频时, 电阻被电感短路, 电流流往电感; 在高频时, 电感的高感抗迫使电流流向电阻。

本质上, 铁氧体磁珠是一种耗散装置 (Dissipative Device), 它会将高频能量转换成热能。因此, 从其功效上看, 它只能被当成电阻来解释, 而不是电感。

5. 变压器

变压器通常存在于电源供应器中, 此外, 它可以用来为数据信号、I/O 连接、供电接口做隔离。根据变压器种类和应用的不同, 在一次 (Primary) 和二次 (Secondary) 绕组之间, 可以有屏蔽 (Shielding) 存在。此屏蔽连接到一个接地的参考源, 用来防止此两组绕组之间的电容耦合。

变压器也广泛地用来提供共模 (Common Mode, CM) 隔离。这些装置通过其输入端的差模 (Differential Mode; DM) 信号, 使一次绕组和二次绕组产生磁性连接, 以传递能量。通过一次绕组的 CM 电压会被排斥, 因此达到共模隔离的目的。不过, 在制造变压器时, 在一次和二次绕组之间会存在信号源电容, 当电路频率增加时, 电容耦合能力也会增强, 因此破坏了电路的隔离效果。如果存在足够的

寄生电容, 高频的射频能量 (来自信号快速边沿跳变、ESD、雷电等) 可能会通过变压器, 导致在隔离层另一端的电路也会接收到此瞬间变化的高电压或高电流。

在本书后面的相关章节将详细讲述 PCB 元器件与电磁兼容的关系。

1.5.2 PCB 元器件布局和电磁兼容

首先, 要考虑 PCB 的尺寸大小。PCB 的尺寸过大时, 印制板走线长, 阻抗会增加, 导致抗干扰能力下降, 成本增加; 尺寸过小, 则散热不好, 且邻近走线易受干扰; 在确定 PCB 的尺寸后, 再确定特殊元件 (如时钟元件) 的位置; 最后, 根据电路的功能单元, 对电路的全部元器件进行布局。

电子设备中数字电路、模拟电路以及电源电路的元器件布局和布线特点各不相同, 它们产生的干扰以及抑制干扰的方法也不相同; 此外高频、低频电路由于频率不同, 其干扰以及抑制干扰的方法也不相同。所以在元器件布局时, 应该将数字电路、模拟电路以及电源电路分别放置, 将高频电路与低频电路分开; 有条件的应使它们各自隔离或单独做成一块电路板。此外, 布局中还应特别注意强、弱信号的元器件分布及信号传输方向和途径等问题。

在元器件布局方面, 应把相关的元器件尽量放得靠近些, 这样可以获得较好的抗干扰效果。元器件在印制电路板上排列的位置要充分考虑抗干扰问题。在后面的相关章节将详细讲述 PCB 元器件布局对电磁兼容性的影响。

1.5.3 PCB 和天线

在高频信号系统设计时, PCB 是很容易成为天线的; 只要设计它时不考虑 EMI 问题, 它基本上就是一根天线。透过空气或电缆, PCB 就能将射频 (RF) 能量辐射出去。

大多数 PCB 本身就是辐射体 (Radiator), 虽然设计者并不想将它设计成天线。不过, 不管我们是否打算将它设计成发射机 (Transmitter) 的一部分, 它都必须符合国际的 EMC 标准。因此, 若在电路设计时, 没有采用滤波器等可抑制 EMI 的组件, 就得使用密封的方法, 例如使用法拉第笼 (Faraday Cage) 或高斯结构 (Gaussian Structure)。

当天线被电压源驱动时, 它的阻抗会剧烈变化。当天线谐振时, 它的阻抗最大, 而且会向外辐射电磁能量。PCB 中的阻抗如下式, 即

$$Z = R + j\omega L + j\frac{1}{\omega C} \quad (1-1)$$

式中 R ——辐射电阻;

L ——系统的电感;

C ——电容。

当天线在某频率谐振时, L 和 C 的作用会相互抵消, 此时 $Z = R$, R 值的影响将是最大的。

对天线或成为天线的 PCB 来说, 其等效电路如图 1-2 所示, 它的射频电压源是存在的, 这主要是因为引脚电感 (Lead Inductance) 与接地造成的。降低射频电压源是避免 PCB 成为天线的最佳途径, 具体包含: 建立良好的接地系统、使用法拉第笼或高斯结构或屏蔽; 此外, 使用射频滤波器可以去除不需要的射频信号, 并可过滤掉特定频段的噪声。




图 1-2 天线和成为天线的 PCB 等效电路

后面的章节主要讨论 PCB 和电磁兼容的问题, 分别是:

- 1) 为了获得符合质量的 PCB 设计, 如何处理电磁兼容问题?
- 2) 如何防止外部的电磁干扰?
- 3) 如何防止 PCB 自身对外部环境或自身产生负面影响的电磁干扰?
- 4) 如何通过电磁兼容设计获得高速 PCB 设计?

第 2 章 PCB 与 EMC 基础

当设计一个电子产品时，印制电路板（PCB）是基础的单元，所以 PCB 是电磁兼容设计的关键部分。在设计 PCB 时，应该使板上的各部分电路相互之间没有干扰，使外部传导干扰和辐射干扰对 PCB 上的电路影响最小，并且尽可能降低 PCB 对外部的传导发射和辐射。在详细讲述 PCB 的电磁兼容性设计之前，本章将主要讲述 PCB 与 EMC 的基础知识。

2.1 被动组件的隐藏 RF 特性

在 PCB 中，许多被动组件存在隐藏的特性。比如，在高频时电阻会表现出谐振电路特性，即表现为一个电阻和一个电容并联后，在并联的两端与电感串联的特性，如图 2-1①所示。在高频时，一个电容会表现为电容两端和电感及电阻串联的特性，如图 2-1②所示。对于电感来说，在高频时，其表现为电容和电感并联，在并联的两端和电阻串联，如图 2-1③所示。图 2-1 还示出了被动分立组件在高频和低频时的期望特性。

在两导线连接之间总是存在电容。电容可以被看作两个平行的板，绝缘材料将两块板分隔开。对于电阻和电感，绝缘体通常是空气。包含电荷的接线端与两端的平行板类似，因此，对于任何元件，无论它是在两个元件连接端之间还是在一个元件和金属架（机架）之间，或一块 PCB 和一个金属外壳之间，或任何电子元件之间，寄生电容总是存在的。尽管空气是绝缘的，但 RF 波的传播可通过自由空间或空气来实现。

例如，当使用被动组件进行设计时，我们必须知道，在某些场合电容并不表现为电容特性，例如在一定的频域工作范围内，电容并不是以电容特性来进行工作的。在高于固有谐振频率时，由于存在引线电感，所以电容将表现为电感特性。因此在当前的产品开发时，特别是高频信号电路系统的开发，必须关心引线电感。对于一个工作在低频特性下的电容，不用担心它能成为高频 RF 辐射元件。

同样，在高频情况下，电感并不表现为电感特性。因为在高频时，两引线和每个单独的导线之间存在寄生电容，所以电感会改变其阻抗。

为了设计出符合 EMC 要求的产品，必须认识到被动组件特性的限制。除了要使产品满足市场规范外，使用体现这些隐藏特性的正确的设计技术是非常重要的。











	低频特性	高频特性	响应
电线			
① 电阻			
② 电容			
③ 电感			
变压器			

图 2-1 被动分立组件的隐藏 RF 特性

数字电路工程师通常会假定元件在时域上只具有单个频率响应，或在低频下的频率响应。结果，被动组件的选择是按照低频规范来进行的，而没有考虑到在高频下的元件特性将会产生很多严重的问题，包括 EMC 问题。如果设计人员忽视或违反了被动组件特性的规则，将会产生 EMI 问题。

一旦理解了被动组件的隐藏特性，那么设计出满足 EMC 和信号完整性要求的产品并不困难。

2.2 PCB 如何产生 RF 辐射

被动组件存在隐藏特性，我们可以分析在 PCB 中如何产生 RF 辐射。无源和有源的数字元件都会产生无用的 RF 辐射。通常 EMC 一直被认为是一个“黑箱”，其实，EMC 是可以使用复数方式来解释的。不过，尽管可以使用数学分析方法，但那些数学方程式对实际的 EMC 电路设计来说过于复杂。在大多数的实际工作中，工程师并不需要完全理解那些复杂的数学公式和存在于 EMC 的复杂理论，而只要

使用简单的数学模型, 就可以理解如何实现 EMC。

EMC 的基本描述是由一系列复数方程, 即麦克斯韦方程实现的。这些方程是基于电磁物理学的基本知识。麦克斯韦的四个方程描述了电场和磁场的相互关系。在本书中不详细介绍这些方程, 读者可以参考相关的电磁场专业书籍。

了解麦克斯韦方程等知识并不是设计具有 EMC 和信号完整性的 PCB 的前提条件。因此我们在本书中不详细讲述麦克斯韦方程。不过, 理解复数的基本概念以及这些概念的应用是最基本的, 有助于解决复杂的问题。

这里先简单地介绍一下麦克斯韦方程, 这些方程主要描述了 EMI 产生的基本原因是变化的电流。静态电荷的分布产生静电场, 而不是磁场; 常值电流源产生磁场, 而不是静电场; 变化的电流既产生电场也产生磁场。静电场储存能量, 这是电容的基本功能, 即电荷的积累和保持。常值电流源是电感使用中的基本概念。

麦克斯韦方程中的四个方程和欧姆定律相关。下面将讲述如何简化麦克斯韦方程, 使其容易理解。尽管这些简化在数学上并不完美, 但是这些概念用于 EMC 理论是可以满足要求的。

欧姆定律 (时域)

$$V = IR$$

欧姆定律 (频域)

$$V_{rf} = I_{rf} Z \quad (2-1)$$

式中 V ——电压;

I ——电流;

R ——电阻;

Z ——阻抗 ($R + jX$);

rf ——射频。

如果 RF 电流在一个具有阻抗值的 PCB 导线上存在, 则将会产生一个与 RF 电流成比例的 RF 电压。注意: 在电磁场模型中, 电阻 R 由阻抗 Z 代替, Z 是一个复数, 包含两个分量, 即直流分量和交流分量。阻抗的含义就是在时域和频域阻止能量流动。交流和直流的电压与电流描述了电子的运动、磁电动势和静电场等物理特性。在本书中, 电流和电压的测量单位为米制。

对于标准的阻抗方程, 存在各种表示形式。对于一根导线或 PCB 走线, 式(2-2)是比较恰当的阻抗方程, 在这个方程中, 可以看到感抗和容抗特性。

$$Z = R + jX_L + \frac{1}{jX_C} = R + j\omega L + \frac{1}{j\omega C} \quad (2-2)$$

式中 X_L ——感抗, $X_L = 2\pi fL$ (方程中的元件仅仅和一根导线或 PCB 走线相关);

X_C ——容抗 $1/(2\pi fC)$ (在纯传输线或自由空间中没有此项);

ω ——角频率, $\omega = 2\pi f$ 。

当一个元件具有电阻或电感单元时, 比如引线上的一个铁氧体磁珠、一个电

阻、一个电容或其他具有寄生特性单元的器件，式（2-3）可以用来表示其阻抗特性，此时阻抗相对于频率的变化必须考虑

$$|Z| = \sqrt{R^2 + jX^2} = \sqrt{R^2 + j(X_L - X_C)^2} \quad (2-3)$$

对于大于几千赫兹的频率，感抗值通常会超过 R ，电流将流过最小阻抗 Z 的通路。对于低于几千赫兹的频率，最小阻抗的通路为电阻性的；对于高于几千赫兹的频率，最小电抗通路为主导通路。因为大部分电路工作在几千赫兹频率以上，所以通常会认为电流只流过最小阻抗的通路，但是这个概念对于传输线或 PCB 走线的 RF 电流的流通通路并不适用。

每条 PCB 的走线都具有一定的阻抗值，走线的感抗是 PCB 中产生 RF 辐射的惟一原因，尽管连接硅晶片和焊盘的连线较长时也可能产生 RF 辐射。PCB 上的走线具有较高的电感，特别是在走线长度比较长时。较长的走线是那些布线通路上物理长度较长的走线，当在时域中，在下一个触发信号事件产生之前，在较长的走线环路上的信号还来不及返回到源驱动器。在频域中，长的传输线大约超过导线中信号频率的 $\lambda/10$ 。如果 RF 电压流过一个阻抗，按照欧姆定律，可以获得 RF 电流。这个 RF 电流会传输并产生电磁辐射。这个实例有助于简要概括地理解麦克斯韦方程和 PCB。

在 PCB 中如何产生 RF 辐射的另一个简单解释如图 2-2 和图 2-3 所示。按照基尔霍夫（Kirchhoff）定律，如果电流工作，则必须存在一个闭环电路。基尔霍夫的电压定律说明了在闭环电路中电压的算术和为 0。




图 2-2 闭环电路

图 2-2 描述了一个简化的电路。这个电路中有一个信号通路和一个返回通路。如果没有闭环电路，信号将永远不能通过传输线（PCB 的走线）从源到达负载。当开关合上后，电路就是完整的。

通常，大家都认为电路如果需要工作，必需有闭环电路；当一根导线连接源到负载，必须存在一个电流返回通路；如果电流返回通路不存在，则自由空间变成了返回通路。

图 2-3 是图 2-2 的另一种表示。该电路左边表示一个具有信号和返回电流的直接连通通路的低频网络。每个传输线具有有限的阻抗值，包括电阻和感抗，对于这个电路，总的阻抗值很小，电流返回不会有任何困难。对于右边电路，返回通

路和原通路物理长度不同, 由于这个更长的通路, 附加的阻抗已经被加到传输线上。走线越长, 电感就變得越大。从阻抗方程 $Z = R + j2\pi fL$ 可看出, 当电路的频率增加, 阻抗值 Z 将会增加, 由于存在附加的电感, 总的阻抗 Z 也会增加。对于大部分应用, 电阻是可以忽略的; 对于具有大电感的电路, 如果存在高频的信号, 则阻抗 Z 会变得非常大。自由空间的阻抗为 377Ω , 当电路工作在 $100\text{kHz} \sim 1\text{MHz}$ 范围时, 电感将会很小而总的阻抗不会超过 377Ω 。因为电流 (电路的直流分量) 总是返回到它的源, 从而满足安培定律, 而 RF 能量 (电路 AC 分量) 总是通过最低的阻抗通路返回到源。当返回通路的阻抗大于 377Ω , 自由空间就成为返回通路, 并且存在 EMI 辐射。图 2-3 描述了高频和低频应用两种情况。




图 2-3 闭环电路的频域表示

2.3 磁通量最小化

按照麦克斯韦方程, 当电流流过传输线或 PCB 导线时, 就会产生磁通, 详细的原理阐述可以参考相关的参考书。当时变电流 (AC 波形) 流过传输线时, 就会产生包围着传输线的磁通。传输线中流经的电流大小决定了磁通的密度。

磁场的存在是因为存在电流闭环网络, 这些场通过自由空间辐射成为不需要的电磁能。从麦克斯韦方程的复数关系可以看出, 时变磁场产生电能。与磁场一样, 电场也通过自由空间辐射, 并且是电磁干扰的主要原因。

磁通线是电流流经一个固定或变化的阻抗时产生的。在一个网络中的阻抗, 总是存在于 PCB 走线、组件的焊接线或过孔 (Via) 中。如果磁通存在于 PCB 内, 根据麦克斯韦方程, 射频能量的各种传送通路也一定存在。这些传送途径或是经过自由空间辐射出去, 或是经过电缆的相互连接传导出。

为了消除 PCB 内的射频电流，我们先讨论磁通量消除（Flux Cancellation）或磁通量最小化（Flux Minimization）的概念。因为磁通在传输线中，以逆时针方向运行，如果我们使射频返回通路平行且邻近于源端的走线，在返回通路（逆时针方向的场）上的磁通线与源端的通路（顺时针方向的场）相比较，它们的方向是相反的。当将顺时针方向的场和逆时针方向的场相互组合时，可以产生磁通消除的效果。如果能把源端和返回通路之间不需要的磁通线消除或减至最少，则辐射或传导的射频电流就不会存在，除非是在走线的极小边界上。消除磁通量在概念上很简单，但是在进行消除或最小化设计时，必须注意一些其他问题和容易疏忽的地方，因为一个小失误，可能会产生许多其他的错误，造成 EMC 工程师更多纠错的负担。最简单的磁通量消除法，是使用镜像平面（Image Plane），将在本章进行详细讲解。不管 PCB 布线时设计得多么好，磁场和电场都永远存在，但是，如果消除了磁通量，则 EMI 就不存在了。

在设计 PCB 布线时，可以使用下面的基本技巧来消除磁通量：

- 保证多层板具有正确的叠层设置（Stackup Assignment）和阻抗控制。
- 将时钟走线（Clock Trace）走在返回通路接地平面（多层 PCB）、接地网格（Ground Grid）的附近，单面和双面板可以使用接地走线或保护走线（Guard Trace）。
- 将组件的塑料封装内部所产生的磁通线捕捉到 0V 的参考系统中，以降低组件的辐射能量。
- 仔细选择逻辑组件，尽量减少组件和走线所辐射的射频频谱分布量。在满足要求的情况下，尽量使用信号沿变化率（Edge Rate）比较慢的装置。
- 通过降低射频驱动电压（来自时钟产生电路，例如，TTL/CMOS）来降低走线的射频电流。
- 降低接地噪声电压，此电压存在于供电和接地平面结构中。
- 当必须驱动大电容负载，而所有装置的引脚电位同时切换时，组件必须具有充足的去耦合（Decoupling）电路。
- 必须将时钟和信号走线进行合理布局，以避免发生阻尼振荡、电压过冲（Overshoot）或电压下冲（Undershoot）。
- 在选定的网络上，使用数据线路滤波器和共模扼流圈。
- 当提供外部 I/O 连线时，必须正确地使用旁路（非去耦合）电容。
- 为那些会辐射大量的共模射频能量（由组件内部产生）的组件提供一个接地的散热器。

从上面的各项可知，在 PCB 内磁通只是产生 EMI 的部分原因而已。其他原因还有：

- 在电路和 I/O 连线之间，有共模和差模电流存在；

- 接地回路会产生一个磁场结构;
- 组件会辐射;
- 阻抗不匹配。

2.4 PCB 的布线配置

设计 PCB 时,有两种基本的布线配置:微带线(Microstrip)和带状线(Stripline)。图 2-4 描述了这两种布线的结构。




图 2-4 微带线和带状线的结构

2.4.1 微带线

微带线指的是只有一边具有参考平面的 PCB 走线。微带线为 PCB 提供了对 RF 的抑制作用,同时也可以容许比带状线更快的时钟或逻辑信号。较小的耦合电容,及源和负载之间的较低的空载传输延迟,可以容许更快的信号。电容有时候用于时钟信号以减缓数字信号的边沿变化。由于两个实体平面之间较小的电容耦合,信号可以传输更快。使用微带线的缺点是 PCB 外部信号层会辐射 RF 能量进入环境中,除非此层上下具有金属屏蔽。

2.4.2 带状线

带状线指两边都有参考平面的传输线。带状线可以较好地防止 RF 辐射,但只

能用于较低的传输速度, 因为信号层介于两个参考平面之间, 两个平面会存在电容耦合, 导致高速信号的边沿变化率降低。带状线的电容耦合效应在边沿变化率快于 1ns 的情况下更为显著。使用带状线的主要效果是对内部走线的 RF 进行完全屏蔽, 因为它对射频辐射具有较好的抑制能力。

图 2-5 所示为微带线和带状线在 PCB 中的布局结构。微带线有两种: 表面微带线和埋入式微带线; 带状线也有两种: 对称式带状线和非对称式带状线。




图 2-5 微带线和带状线的配置

注: 1. 对称带状线: $H_1=H_2$; 不对称带状线: $H_1 \neq H_2$ 。

2. 走线的宽度; H : 走线离参考平面的高度; t : 走线的厚度; B : 全部介质的厚度; D : 两条带状线之间的距离。

3. 参考平面也称为镜像平面。

PCB 通常是一个具有内部和外部布线的介质结构, 允许元器件相互实现机械和电气连接。除了实现元器件之间的连接之外, PCB 也为元器件提供布局空间。PCB 实际上是由具有多层结构的有机和无机介质材料组成, 层之间的相互连接通过过孔 (Via) 来实现, 这些过孔镀上或填充金属就可以实现层之间的电信号导通; 实体参考平面结构为元器件提供了电源和地。在设计 PCB 时重点考虑的是被传输信号的传输延迟和电路之间的串扰问题。

在电路的 EMC 设计中, PCB 的材料已经不再仅仅为元件提供支持, 用于电路的材料、尺寸和走线空间都会影响电路的 EMC 特性。特别是高频 PCB 设计中,

信号走线成为电路的一部分，在高于 500MHz 频率情况下，走线具有电阻、电容和电感特性。在更高频率的工作情况下，传输线的尺寸将对电路的特性具有很大的影响，改变任何尺寸都可能会显著影响 PCB 的性能。

值得注意的是，辐射依然会从其他元件产生。尽管内部的走线不会再产生辐射，其他元件之间的连线（如端部接线、元件引脚、插座、内部连线以及其他各种情况）仍然会产生辐射问题。由于相互连接存在阻抗，则阻抗不匹配就会存在于传输线中。这种阻抗不匹配会使 RF 能量由内部的走线通过辐射或导通方式（包括串扰），耦合到其他电路或自由空间中；使元件的引脚电感最小就可以降低这种辐射现象。

2.5 印制电路板的叠层设计

PCB 的叠层设计通常由 PCB 的目标成本、制造技术和所要求的布线通道数决定。对于大部分工程设计，存在许多相互冲突的要求，通常最后的设计策略是在考虑各方面的因素后折中决定的。PCB 可以从最低成本的 1 层到高性能系统所要求的 30 层或更多层。

2.5.1 多层板

具有多层的 PCB 常常用于高速、高性能的系统，其中多层用于直流（DC）电源或地参考平面。这些平面通常是没有任何分割的实体平面，因为具有足够的层用作电源或地层，因此没有必要将不同的 DC 电压置于一层上。无论一个层的名称是什么（例如 Ground、+5V、VCC 或 Digital power 等），该平面将会用作与它们相邻的传输线上信号的电流返回通路。构造一个好的低阻抗的电流返回通路是这些平面层最重要 EMC 目标。

信号层分布在实体参考平面层之间，它们可以是对称的带状线或非对称的带状线，如图 2-5 所示。在大部分设计中，会使用到这些配置的组合。

下面我们以一个 12 层板为例来说明多层板的结构和布局。如图 2-6 所示为一个流行的 12 层 PCB 结构，其分层结构为 T-P-S-P-S-P-S-P-S-P-B，这里“T”为顶层；“P”为参考平面层；“S”为信号层；“B”为底层。顶层和底层用作元件焊盘，信号在顶层和底层不应传输太长的距离，以便减少来自走线的直接辐射，该设计思想可以用于其他任何叠层配置的设计。

(1) 设计时应注意以下内容：确定哪个参考平面层将必须包含用于不同的 DC 电压的多个电源区。对于这个实例，假设第 11 层具有多个 DC 电压，就意味着设

计者必须将高速信号尽可能远离第 10 层和底层，因为返回电流不能流过第 10 层以上的参考平面，并且需要使用缝合电容（Stitching Capacitor）。在该实例中，第 3、5、7 和 9 层分别为高速信号的信号层。




图 2-6 12 层 PCB 的配置

然后就要规划最重要信号的走线。在大多数设计场合中，走线尽可能以一个方向进行布局，以便优化层上可能的走线通道数。第 3 和第 7 层可以设定为“东西”走线，而第 5 层和第 9 层设置为“南北”走线。走线布在哪一层上要根据其到达目的地的方向。

(2) 高速信号走线时层的变化，及哪些不同的层将用于一个独立的走线；确保返回电流可以从一个参考平面流到需要流过的新参考平面。实际上，最好的设计并不要求返回电流改变参考平面，而是简单地从参考平面的一侧改变到另一侧。例如，信号层的组合可以一起用作信号层对：第 3 层和第 5 层；第 5 层和第 7 层；第 7 层和第 9 层，这就允许一个东西方向和一个南北方向形成一个布线组合。但是像第 3 层和第 9 层这样的组合就不应该使用，因为这会要求返回电流从第 4 层流到第 8 层。尽管一个去耦电容可以放置在过孔附近，但是在高频时，由于存在引线 and 过孔电感而使电容失去作用。这种增加电容的布线策略也会增加元件的数量和产品的成本。

(3) 为参考平面层选定 DC 电压。假设该实例中，处理器由于内部信号处理的高速特性，致使在电源/地参考引脚上存在大量的噪声。因此，在为处理器提供的

相同 DC 电压上使用去耦电容器非常重要，并且尽可能有效地使用去耦电容器。在后面的有关去耦的章节中，我们将会讨论板上去耦电容器性能会严重地受到所连接的过孔、焊盘和连接走线的限制。降低这些元件电感的最好方法就是使连接走线尽可能短和宽，并且尽可能使过孔短而粗。如果第 2 层分配为“Ground”，并且第 4 层分配为处理器的电源，则过孔离放置处理器和去耦电容器的顶层的距离应该尽可能短。延伸到板的底层的过孔剩余部分不包含任何重要的电流，并且非常短从而不会具有天线作用。图 2-6 所示就是这种叠层设计的描述，如果将一个电容器放置在板的底层，则可以看出这样会产生更长的过孔，从而比将电容器放置在顶层产生更大的电感。

另外，如果将高速信号布在第 3 层和第 5 层，则建议使同一个有效器件所驱动的信号走线具有相同的电源作为参考平面。也就是说，来自处理器（例如存储单元的总线和其他高速总线）的信号应该布在第 3 层和第 5 层，使它们可以共享相同的电源，且返回电流可以更加容易地返回到它们的源。

尽管上面的讲述主要是着重于最重要的信号和 IC，这些考虑也应该适用于其他信号和 IC。在第 10 层上的信号应该是低速信号，因为第 11 层上的参考平面具有多个电源，并且被切分为多个部分。

2.5.2 六层板

六层板是常用的叠层设计。通常，这种叠层用作低成本的产品并且包含四个信号层和两个参考平面层。图 2-7 所示为一个典型的六层板的叠层布局，其中包含四个信号层和两个参考平面层。很明显，这种配置比前一种配置具有较低的自由度，但是设计人员依然有一些选择，从而有助于提高系统的 EMC 性能。




图 2-7 六层 PCB 的配置

与前面的 12 层配置一样，可以使用一个东西方向和一个南北方向的布线。另外，建议使用个要求返回电流改变参考平面的布线层对。在这种情况下，我们可以选择第 1 层和第 3 层作为布线层对，第 4 层和第 6 层作为另一个布线层对。顶

层和底层必须用作信号布线。为了得到好的 EMC 性能, 建议将返回电流置于一个参考平面上, 而不要将信号埋于两个参考平面之间, 因此第 3 层和第 4 层不能用于高速信号的布线层对。

第 2 层和第 5 层为电源和地参考平面层。通常, 在 PCB 上会有多个不同的 DC 电压, 因此电源平面有可能会分割为许多个电源岛。如果第 2 层被用作地参考平面层, 而设计人员必须保证所有高速信号布在第 1 层和第 3 层上, 以便他们不会跨过分割的参考平面。当然, 如果一个特定的信号通路不会跨过电源参考平面的分割区, 也可以把这些信号布在第 4 层和第 6 层上。

2.5.3 四层板

四层板通常用于低成本的系统。通常, 四层板只有两个信号层和两个参考平面层。图 2-8 描述了四层板的叠层配置。




图 2-8 四层 PCB 的配置

布线通道数量的优化对于四层板来说是至关重要的, 因为我们可以使用东西方向和南北方向的布线策略。此时想为返回电流保持相同的参考平面是不可能的。一个去耦电容必须放置在过孔附近, 以便提供一个通路返回电流。连接电容焊盘和过孔的走线必须保持尽可能短并且尽可能宽, 以便使电感/阻抗最小化。

参考平面一般分配为地参考平面和电源参考平面。同样, 电源参考平面也可能会分割为许多个不同的电压参考区。当电源参考平面用作一走线的信号参考时, 则非常重要的一点就是将走线布在实体参考区上, 从而走线不会跨过那些分割区。如果必须跨过分割区, 则需要在靠近走线跨过分割区的地方放置一个缝合电容器 (Stitching Capacitor)。另外, 连接电容器焊盘和过孔的走线必须保持尽可能短并且尽可能宽, 以便使电感/阻抗最小化。

2.5.4 单面和双面板

单面和双面板对 EMC 设计不是很容易。尽管不推荐使用这种叠层设计, 但是这种设计还是经常被选用。对于这种叠层设计, 通常没有实体参考平面, 并且所

有信号和所有电源，以及电源的返回均通过走线的方式进行布置。在这种设计策略中应主要考虑如何使信号电流的环面积尽可能最小，不允许大的电流环面积存在，如图 2-9 所示。




图 2-9 大的电流环面积在 PCB 中存在

尽管在这种叠层设计中，信号的速度要小于前面所讲述的几种叠层设计，但是依然会产生 EMC 问题。信号返回走线尽可能平行靠近信号走线，以便使环面积最小，从而最小化 RF 辐射。图 2-10 所示为这种设计策略的示意图。另外，应该使信号走线尽可能短以最小化环面积。去耦电容应该尽可能放置在 IC 的附近，并且连接在电源和地引脚之间。




图 2-10 小的电流环面积设计策略

下面讲述两种典型的双面板布局策略。

(1) 如图 2-11 所示，将电源和地设置为网格状，使之成为每个网格的总环路面积小于 1.5in^2 。电源和地的走线以 90° 分布，电源在一层，而地在另一层。地的走线以垂直方向置于顶层，而电源的走线以水平方向置于底层。在每个地和信号走线的交汇处及每个 IC 处，均放置去耦电容器。这种布局方式目前已经不常用。

(2) 如图 2-12 所示，返回走线必须放置在靠近最容易受干扰的走线附近，以使 RF 能量返回到它的源。电源和返回走线也必须相互平行布局，并且在电源和地之间，以及在产生开关能量的每个元件处均放置去耦电容器。使用这种布局方法，

可能会产生布线的困难，但是最大的优点就是能实现 EMC。




图 2-11 电源和地网格状结构的双面板布线策略

- 注：1. 板子的上层为垂直走线；
 2. 板子的下层为水平走线；
 3. 水平和垂直走线相交处有贯穿孔；
 4. 每个 IC 和相交的电源和地之间具有去耦电容器；
 5. 信号线按照水平和垂直的图形进行走线。




图 2-12 具有较好的 RF 返回电流的双面板布线

当使用网格状的电源和地的布局结构时，必须确保网格尽可能多的地方连接在一起。如果缺少一个网格，则来自元件的 RF 环电流找不到一个可靠的低阻抗返回通路，因此会加剧 RF 辐射。对电源和返回走线布线要使用平行方式，并且相互靠近，这样就可以获得低阻抗、小环面积的传输线结构或天线。由于小的环面积，则产生的 RF 能量将是非常高的频率，因此在更高的频率范围（几兆赫兹）才可以测得信号，不会产生 EMC 问题。如果走线和 0V 参考之间的距离很大，则对于参考到 0V 的信号走线与返回走线之间依然可能会产生大的电流环。

当电源和地网格存在时，双面 PCB 的一个问题是如何实现元器件之间的信号走线。在几乎每一个应用场合，在双面板上完全实现网格化是不现实的。最优化的布局就是使用地填充作为返回通路，可以控制环面积并降低 RF 返回电流的阻抗。该地填充必须在尽可能多的位置和 0V 参考点相连接。

图 2-12 所示的双面板的布局方法和图 2-11 是一致的, 惟一的不同就是在顶层和底层的电源和地走线布局。通过使用顶层和底层进行电源和地的布局, 使环面积尽可能小的布线就变得更加容易。

当分析一个具有标准厚度 0.062in (1.6mm) 的双面叠层设计 PCB 的 EMC 时, 顶层 (放置元件) 和底层 (具有地平面和 0V 参考) 的物理距离常常认为给顶层存在的 RF 电流提供了一个返回通路, 图 2-13 描述了这种情况。实际上, 信号走线和返回平面之间的空间距离在物理上同走线之间的距离相比要大, 这个走线和返回平面之间大的物理距离不会获得最优的磁通量消除效果。对于这个实例, 在信号走线周围的磁场分布近似为一条走线宽度。走线之间磁场分布的物理距离数量上小于 PCB 上走线和参考平面之间的物理距离, 这就意味着任何大于一条走线宽度的 RF 返回通路距离信号源都太远, 以至于不能获得最优的消除返回磁通量的效果。




图 2-13 两层的叠层设计在消除 RF 辐射能时无效的实例

最好的双面 PCB 设计方法是將电路板看作两个单面板, 可应用于单面板设计的设计规则和技术, 对 PCB 的顶层和底层进行布线。按照 RF 返回电流存在的规定, 必须在任何时候都保持对地环路的控制。

在图 2-13a 中, 信号走线在参考平面上方, 距离为 8 倍的走线宽度, 因为参考平面距离走线太远, 所以不能获得最优的磁场消除效果。在图 2-13b 中, 信号走线临近一个 0V 电压的走线, 这两个走线的距离远远小于走线到参考平面的距离, 因此增强了磁场消除的效果。

2.5.5 常用的叠层设计布局

表 2-1 列出了叠层设计布局的参考配置, 包括最常用的叠层配置。

表 2-1 叠层设计布局的参考配置

叠层	1	2	3	4	5	6	7	8	9	10
2 层	S1 和地	S2 和电源								
4 层	S1	地	电源	S2						
4 层	地	S1	S2	电源						
6 层	S1	S2	地	电源	S3	S4				
6 层	S1	地	S2	S3	电源	S4				
6 层	S1	电源	地	S2	地	S3				
8 层	S1	S2	地	S3	S4	电源	S5	S6		
8 层	S1	地	S2	地	电源	S3	地	S4		
10 层	S1	地	S2	S3	地	电源	S4	S5	地	S6
10 层	S1	S2	电源	地	S3	S4	地	电源	S5	S6

2.6 共模和差模电流

任何电路中都存在共模（CM）电流和差模（DM）电流，这两种电流决定了电路中产生和传输的 RF 能量。共模电流和差模电流是不同的。假定有一对导线或走线和一个返回通路，则必然存在一种电流模式。差模信号传输数据和有用的信号，而共模电流会对差模传输产生不利的影响，会给 EMC 带来最不利的影响。图 2-14 分别描述了共模电流和差模电流。




图 2-14 差模和共模电流示例
a) 差模电流 b) 共模电流

2.6.1 差模电流

差模电流的辐射是 RF 能量的组成部分，它存在信号通路和返回通路中，方向

相反。如果差模电流存在 180° 的相位差, 则差模电流将会相互抵消, 因此可以保证 EMC。与高频信号的共模电流相反, 差模信号不会处于 RF 频率范围。事实上, 一个携带有差模电流 (非 RF 信号) 的 DC 电源线也可能同时携带着 RF 共模电流。差模信号主要具有以下作用:

- 传输期望的信息, 因为大部分信号走线是单端布线 (源到负载), 这就是数据传输的差分模式。

- 通过使 RF 返回通路在物理上靠近信号走线, 从而产生相反的 RF 场并且在恰当设置后相互抵消, 使干扰最小化。

2.6.2 共模电流

共模电流是 RF 能量的组成部分, 存在于信号通路和 RF 返回通路, 通常相位相同。来自于共模电流的 RF 场是信号通路和返回通路的电流产生的 RF 场之和, 这个值可能会很大, 并且是 RF 辐射的主要原因, 特别是来自 I/O 的相互连接。共模电流是由于缺少差模电流的抵消或存在很差的共模抑制而产生的。当电路中的阻抗匹配很差时, 差模电流就会存在。这种很差的差模抵消作用是因为两个被传输的信号通路不平衡引起的。如果差分信号不是精确地反相, 则它们的电流就不会完全抵消, RF 场的这部分没有被抵消的部分就成为共模电流。共模效应也可能是由于元件驱动来自于电源分配网络而产生的地弹和电源平面波动的结果。

共模信号的主要影响是:

- RF 辐射能量的主要来源;
- 没有包含任何有用信息。

共模起源于一个共享的金属结构上电流汇合的结果, 比如电源平面和地平面。典型的情况是当电流正在流过非期望的返回通路时, 共模电流就会产生。当返回电流与其原始的信号通路不匹配 (比如存在平面分割) 时, 或者当几个信号导线共享返回平面的相同区域时, 共模电流就会产生。

如图 2-14 所示, 电流源 I_1 表示来自电压源的、从 E 到负载 Z 的电流。 I_2 为在返回通路 (通常为一个镜像平面、地平面或者 0V 参考) 中观测到的电流。共模电流的辐射电场就是由 I_1 与 I_2 之和产生的。

一个简单的类比有助于解释共模能量是如何产生的。假定 1W 的能量从源传送到负载, 负载消耗掉 0.5W 的能量, 这也就意味着在通路 I_2 的电流具有 0.5W 的能量。在这种情况下, 与安培定律不相符, 因为安培定律指出在电路中的电流的总和必须等于 0。显而易见, 现在有 0.5W 的能量流向了源, 同时 0.5W 的能量从源流到负载。从数学角度看, 如果我们在特定时刻将电流限制到 0, 我们可以看到一半的能量流向左边, 而另一半能量流向右边。在任意特定的时刻这两电流的总和

等于 I_1 ，因此符合安培定律。剩余的 0.5W 能量加到了源路径的 1W 上，所以总共有 1.5W 的能量通过了负载。这个能量是共模的，并且显著大于差模电流。

对于差模电流，RF 能量是由 I_1 与 I_2 之间的差别而产生的。如果 $I_1 = I_2$ ，则没有任何辐射能量来自差模电流（假设观测点离电路的距离远大于两导线之间距离），因此没有电磁辐射。也就是说只要 I_1 与 I_2 之间的距离从电子学的角度看足够小，就不会有电磁辐射。因此通过电路的设计和布局可以很容易消除来自差模电流的辐射能量。只要使用镜像平面或 RF 返回路径（如接地导线或平面）即可。相反，由共模电流产生的 RF 辐射场是很难抑制的。

减少共模电流产生的 RF 辐射的设计和布局技术就是减小信号线和 RF 共模返回路径或镜像平面（电源或地平面）的距离。在大多数情况下，这是不可能实现的，因为信号平面和镜像平面之间的距离必须是一个给定的距离，以保持 PCB 的正常的线阻抗。

RF 电流返回通路最好是由多层 PCB 的一个实体平面或单面和双面板的地通路来实现。返回通路的 RF 电流将会和源通路的 RF 电流耦合，这种耦合会减少或消除辐射磁通，如图 2-15 所示。




图 2-15 RF 电流的返回通路和距离的关系

如果 RF 返回通路距离 RF 源通路越近，则可以增强耦合作用。因此，可以有效地消除或减少辐射磁通，并且产生较少的 RF 能量。

2.7 20-H 规则

由于磁通之间的连接，RF 电流存在于电源平面的边缘，这种层间的耦合作用称为边缘效应（Fringing），这种现象在高速 PCB 设计中比较常见。当使用高速的数字逻辑信号和时钟信号时，电源平面间会互相耦合 RF 电流，而且辐射到空间中。在设计中应该减少这种效应。所有电源平面相对于相邻的地平面应该小。可以根据 20-H 的规则进行设计（H 为电源平面和地平面之间的距离）。如图 2-16 所示，在 PCB 的边缘处产生了边缘效应，通过设计地平面和电源平面的大小可以将边缘效应尽可能减小。




图 2-16 PCB 的 RF 边缘效应

使用 20-H 的规则可以提高 PCB 的自身的谐振频率。电源的边缘效应发生在 10H 左右，20H 时约 70% 的磁通量被地平面阻断。但是如果想要达到 98% 的磁通量被阻断的话，则需要 100H 的边界值。

如果想使用 20-H 规则，则需要事先知道电源平面和其相邻的地平面之间的距离。这个距离包括 Core（芯层）的厚度、介质层的厚度以及 PCB 装配的隔离距离。假设这两个平面之间的距离为 10mil（1mil=0.001in），则可以得出 20H 为 200mil。电源平面应该小于地平面 200mil，如果有元件的电源引脚要在这个区域内连接，则可以将电源平面突出一点以便连接该元件，如图 2-17 所示。

如果 PCB 需要规划出一些子系统分割区域，则应该将 20-H 规则应用在高频信号区（比如 CPU、时钟信号、总线信号、网络 and SCSI 信号区）。当对数字、模拟电路部分进行隔离或滤波时，可以按图 2-18 所示来使用 20-H 规则。




图 2-17 20-H 规则实例


注: $1\text{mil}=25.4\times 10^{-6}\text{m}$ 

图 2-18 使用 20-H 规则进行分割

2.8 接地方法

在 PCB 设计中,通常可以使用多种接地方式。在电路设计中,地有多种含义,比如“数字地”、“模拟地”、“信号地”、“噪声地”、“电源地”等。在 PCB 设计中,常用的接地方式有:单点接地、多点接地和混合接地。但是一般情况下不使用单点和多点的混合接地方式。下面我们主要介绍单点接地和多点接地方式。如图 2-19 所示为单点接地简图,图 2-20 所示为多点接地方式。




图 2-19 单点接地方法

a) 串联单点接地 b) 并联单点接地




图 2-20 多点接地方法

2.8.1 单点接地

当电路中的元件和信号连线的信号速度小于 1MHz 时, 通常使用单点接地方式。在频率比较高的情况下, 连线的电感会使 PCB 的阻抗增加, 而在更高频率时, 电源平面与信号连线的阻抗就会对系统产生影响。如果连线的长度等于或接近信号波长的 1/4 的奇数倍, 则此时阻抗会很大。如果连线或地具有很高的阻抗, 则会产生天线效应, 并且辐射 RF 能量。所以, 如果信号频率超过了 1MHz, 通常要使用多点接地。

单点接地方式通常应用在信号以辐射状传递的情况下, 比如音频电路、模拟仪器、60Hz 的交流和直流 (DC) 电源系统, 以及装在塑料壳内的系统。尽管单点接地通常用在低频的产品上, 但在高频电路或系统上偶尔也会应用。

在 CPU 主板或 I/O 板上使用单点接地会导致地平面和金属机架之间产生环流电流。环流电流会产生磁场, 从而产生电场并产生 RF 电流。因此, 在个人电脑或类似的设备上基本不采用单点接地方式。因为不同的子系统和在周边不同位置直接连接到金属机架, 会产生许多环路结构。通过这种传递机制, 由电磁场产生的感应电流会将电压耦合到电路中, 从而产生环路结构。多点接地方式会使这些环路分散在较宽的区域, 从而不大可能产生这种问题。应该控制 RF 环电流, 不允许将 RF 能量无意地传递到对磁场干扰敏感的其他电路和子系统中。

2.8.2 多点接地

高频的电路产品通常要求使用多点接地方式。通过将 RF 电流旁路连接到地平面和机壳之间, 多点接地可以最小化存在于 PCB 的电源分配系统中的地阻抗。这种地阻抗主要是由相对于 PCB 连线来说大的实体铜平面的低阻抗特性产生的。在

很高频率的电路中, 从元件到地的连线应该尽可能短, 以最小化引脚电感。引脚电感会引起内部连线之间产生一个电动势, 这个电动势是共模电流产生的一个重要原因。PCB 的连线会增加电路或传输线的电感, 大约每英寸为 $12\sim 20\text{nH}$ 。这个可变的电感值受两个参数影响: 引线宽度和厚度。当地平面和机架地之间的集散电容和电感形成一个谐振电路时, 就会引起谐振情况, 其谐振频率可用式 (2-4) 计算。该电容值 C 通常具有一个误差范围, 而电感值 L 是由铜平面的阻抗所决定的。一个铜平面 ($10\text{in}\times 10\text{in}$ 或 $25.4\text{cm}\times 25.4\text{cm}$) 的典型感抗值如表 2-2 所示。

$$f = 2\pi \frac{1}{\sqrt{LC}} \quad (2-4)$$

式中 L ——电路电感;
 C ——电路电容;
 f ——谐振频率。

表 2-2 一个铜平面 ($10\text{in}\times 10\text{in}$ 或 $25.4\text{cm}\times 25.4\text{cm}$) 的典型感抗值

信号频率	铜层厚度/cm	阻抗值/ (Ω/in^2)
1MHz	6.6×10^{-3}	0.00026
10MHz	2.1×10^{-3}	0.00082
100MHz	6.6×10^{-4}	0.0026
1GHz	2.1×10^{-4}	0.0082

许多设计的结构都是将 PCB 置于金属安装板或机架上。在电源/地平面和机架之间就可能会产生谐振。如图 2-21 描述了 PCB 中存在的电容和电感与安装平面或金属壳的关系。无论采取何种配置方式, 总是存在电容和电感。根据安装点之间的距离, 以及电源和地平面的谐振频率, 电路中将会存在环路电流。这些环路电流被认为是涡流, 并且会与邻近的其他电路板、机架、内部的电缆、周边元件、I/O 电路、连接器或自由空间产生耦合。

除了平面中的电感外, 当在 PCB 中布线配置为微带线时, 长的导线也会产生天线效应, 特别是对于时钟信号和其他周期数据脉冲信号。通过将导线电感降到最低并消除导线产生的 RF 辐射电流或传输线内的磁通, 就可以很好地抑制 RF, 获得良好的信号品质。

数字电路必须看作为高频的模拟电路。具有许多逻辑元件的 PCB 必须有一个好的低感抗电源分配网络。PCB 内的地平面通常可以提供给电源及信号电流一个较低电感的回路路径, 这使得在信号相互连接上可以产生一个增强的固定阻抗传输线。当将地平面和机架平面连接在一起时, 必须采取措施将出现在电源和地平面之间的 RF 能量消除, 通常可以使用旁路去耦电容器来实现。高频的 RF 电流通

常由电源分配网络（平面）的振荡电路和它们与信号导线的物理关系产生。通常我们可以使用高品质的旁路去耦电容来消除这些 RF 电流，在每个电源和地之间连接的 $0.1\mu\text{F}$ 和 $0.001\mu\text{F}$ 两个电容，这样就可以去除 RF 电流。




图 2-21 多点地连接机架的谐振模型

机架地也必须直接连接到 PCB 的地平面，以便最小化存在于 PCB 和机架之间的 RF 电压和电流。如果磁场环流很小（小于最高的 RF 频率的 $\lambda/20$ ）时，将会增强对 RF 的抑制或磁通消除或最小化的效果。

2.9 接地和信号回路

在 RF 能量的产生和传递中，地环路起主要作用。RF 电流总是试图经过任何存在的路径或媒介回到其源，比如元器件、导线、电源或地平面、存在串扰的相

邻导线等。RF 电流总是存在于源和负载之间，这是由于信号和回路之间总是存在一个闭环。无论是否存在电感，这样的环会使两个器件之间产生电势差。传输线中的电感会使在源和电路之间的 RF 电流产生电磁耦合，从而增加了返回路径的 RF 损失。

在 PCB 设计中，抑制 EMI 的最重要的方法是提供最优的地或信号返回路径。应该对每个地与 0V 参考结构的固定连接（PCB 地和机架地之间的机械连接），以及 RF 噪声产生的 RF 电流进行工程分析。为了最小化对地电势，产生高速逻辑和振荡电路的元器件必须尽可能靠近地连接点。将产生 RF 电流的元器件尽可能靠近地连接点，可以最小化 RF 环路电流。而 RF 环路电流会在机架中形成涡流，必须把所有不想要的 RF 电流都转移到 0V 参考结构中。

在一个具有适配卡并且单点接地的个人电脑中产生的 RF 环路电流的实例如图 2-22 所示。观察可知，一个返回环路区域存在于适配卡和单点地参考之间。每个环路都会辐射产生电磁场。如果环路天线产生的 RF 能量存在于 PCB 中，则必须采取一些围堵措施。围堵措施可以使这些不需要的 RF 电流不至于耦合到其他电路，或辐射到外部环境造成 EMI 问题。因此应该避免产生内部的 RF 环路电流。




图 2-22 地环路控制实例

2.10 长宽比——地连接之间的距离

存在于电源和地平面之间的 RF 电流易于和其他元器件、电缆、外围设备或其他电子元器件产生耦合。这种不需要的耦合会导致不正确的操作、功能信号畸变或电磁干扰（EMI）。当对金属机架使用多点接地连接时，通过使用第三条地连接走线连接到 AC 主线上，RF 地环路会成为 EMC 设计的主要因素。对于个人计算机，这种配置是典型的。如图 2-22 所示，这是一个单点接地的个人计算机实例。

因为元器件的边沿速率变得越来越快，多点接地将是必然的要求，特别当设计中有 I/O 相互连接时。当相互连接的电缆连接到一个连接器上时，如果相应的电源和第三条 AC 地主连接相连，则相互连接的另一端的元器件会提供一个远程 RF 路径。负载的电源可以和驱动电源完全不同（例如电磁的负极和 AC）。I/O 相互连接之间的大的 RF 环路可能会产生非期望的共模能量。

怎样才能最小化可能出现在 PCB 中的 RF 环路呢？最简单的方法就是使用多个点连接到机架地，问题是地连接之间的相互距离应该为多远。

接地点之间的距离不应该超过最高频率波长的 $1/20$ ($\lambda/20$)，不仅仅是主频，也包括谐波。如果使用了许多高带宽的元器件，通常要使用多点接地。如果是低边沿速度的元器件，则可以减少接地点数或增加接地距离。这种方法与时钟速度无关，而仅和电路中最高谐波频率相关。

选择这种间距是因为偶极天线的特征。电路中会存在一个最高信号频率或谐波频率 $\lambda/20$ 的有效天线。有限的阻抗存在于地结构中，这是双极天线的一端。信号线包含有 RF 能量，这是双极天线的驱动源，因此，PCB 中的两个位置之间存在一个天线结构，多点接地可以最小化双极天线效应。我们选择的间距越小，则天线的激励频率就越高，从而在 PCB 中产生较少的 EMI。

例如，64MHz 的振荡器的 $\lambda/20$ 为 9.2in (23.4cm)。如果在两个与 0V 参考点相连的地连接之间的直线距离 (X 方向或者 Y 方向) 大于 9.2in，就会存在一个有效 RF 环路。这个环路会成为 RF 能量辐射源，从而导致内部 EMI 辐射限制要求不能得到满足。除非使用其他设计技术，否则想要抑制环路控制问题引起的 RF 电流是不可能的，必须采用围堵的方法（比如一片金属）来消除这种 RF 辐射。使用金属片的方法成本很高，不适用于对 RF 辐射的围堵。如图 2-23 所示为一个长宽比的实例，该实例采用小于 $\lambda/20$ 的多点接地方法来消除这种不利的 EMI。




图 2-23 长宽比的实例

2.11 PCB 的分割

PCB 中的组件布局必须要正确。将不同功能区的接地线紧密相邻，可以缩短信号走线的长度、降低反射、并使绕线容易，同时保持信号的完整性。应该尽量避免使用过孔（Via），因为每增加一个通孔会使走线的电感值增加大约 $1\sim 3\text{nH}$ 。图 2-24 所示为一计算机主板以功能区分的子系统示意图，从图 2-24 同时可观察到其使用了很多的机壳金属接地点。




图 2-24 计算机主板功能区分子系统的示意图

高频设计的情况应注意将地平面（Ground Plane）连接至机架地（Chassis Ground）。使用多点接地的方法有效地分离共模涡流，使其不会耦合到其他区域。时钟在 50MHz 以上的设计就需要更多的接地点以降低共模电流及地的环路效应。每一个子区域至少要有四个接地点。这些接地点可以获得最好的长宽比，因此可以获得很好的电磁兼容效果。

如图 2-24 所示，在提供外围器件电源的外设电源前后各有一个接地点（螺钉或类似的连接）。由 PCB 或外围器件的电源所产生的噪声必须使用去耦电容和旁路（Bypass）电容将 AC 噪声分流到机架地，这些去耦电容可降低电源产生的 RF 电流与信号及数据线的耦合。旁路电容可将电源连接器的不期望的 RF 电流分流到机架地，也可以优化主机板与外围设备的数据传输的信号质量，同时也可以降低

EMI。

大部分 PCB 都包含功能子系统或区域。比如，一个典型的主机板具有以下区域：CPU、存储器、ASIC、总线接口、系统控制器、PCI 总线、SCSI 总线、USB 接口、外围设备接口（FDD、HDD）、视频、音频和其他器件等。每个子系统或区域具有不同的 RF 能量频带宽。不同的数字元件所产生的 RF 能量的频谱区域都不同，信号的频率越高，与数字信号跳变相关的操作所产生的 RF 能量的频带也越宽。时钟信号是 RF 能量产生的主要来源，因为时钟信号是周期性的，并且占空比为 50%。

要防止不同频带宽区域之间的信号互相耦合，要采用功能分割。分割（Partitioning）的意思就是将不同的功能区域进行物理的分割。分割要根据不同产品而采用不同的方式，通常可用多块 PCB、组件间的隔离、Layout 的隔离等方式。

适当的分割可以优化信号质量，并且简化布线。分割可以使 RF 环路面积更小，从而优化信号质量。设计工程师在布线之前，必须先规划好哪些组件是属于哪一个功能区块，而这些信息可以从组件供货商处获得。

适配卡	慢速的I/O相互连接	视频	音频
	逻辑单元		
模拟信号处理	CPU和时钟逻辑	电源	
存储单元			

图 2-25 功能分割实例

功能分割可以认为是将一个功能区域从另一个功能区域分离出来，以便使功能不同的电路隔离开来（如图 2-25 所示）。在 I/O 区域的电源和地平面的分割可以防止 PCB 的一个区域产生的 RF 电流进入其他区域。在 PCB 设计中，我们想获得的就是把与特性子区域相关的电磁场限制在需要这部分能量的区域，来自时钟区域的电磁能量不能传递到 I/O 电路或相互连接中。因为在处理器和 I/O 之间存在电势差，所以它们之间的分割必须进行很好的去耦。只要存在电势差，则在这两个区域就会产生共模能量。一旦将电缆连接到 PCB，共模能量就会从电源分配系统传输到信号线，从而形成天线效应。I/O 相互连接会辐射共模或差模 RF 能量。

布局和布线的设计目标是,防止来自高带宽区域的不需要的 RF 能量进入 I/O 部分(低带宽区域)或其他功能区域。

功能分割需要注意两个方面,即处理传导的和辐射的 RF 能量。传导的 RF 能量会通过信号线在子功能区域和电源分配网络之间进行传输,而辐射的 RF 能量通过自由空间进行传输。

设计一个最优化的分割布局是不可能的,另一种技术就是在产生不期望的 RF 能量的部分进行屏蔽分割,从而控制辐射并增强 PCB 的抗干扰能力。当实现电路的正确操作时,即使使用金属屏蔽分割,也可能无法确保屏蔽的完整性。因为在高频(通常在 800MHz 以上)时,与屏蔽相关的内置孔和槽会妨碍对辐射能的有效消除。

2.12 传输速度和临界频率

本节简单介绍一下电路中信号的传输速度和信号的临界频率。

2.12.1 信号的传输速度

本节简单介绍一下信号或数据在 PCB 导体上的传输速度。在自由空间中,电磁信号的传输速度等于光速,但在介质中,该速度较低,并且可以用如下的公式表示

$$V_p = \frac{C}{\sqrt{\epsilon_r}} \quad (2-5)$$

式中 c ——光速, $c=3 \times 10^8$ m/s;

ϵ_r ——实际的介电常数。

通常,PCB 的 ϵ_r 为 3~4。尽管电路板材料相应的介电常数接近 5,但是因为部分能量辐射到自由空间中,只有部分在介质中。应用典型的介电常数后的信号传输速度大约为 1.75×10^8 m/s。

2.12.2 临界频率

式(2-6)可以用来计算信号的波长和相应的临界频率。在设计中,要注意临界频率或高危险时钟或周期信号,它们的波长大于 $\lambda/20$ 。表 2-3 列出了 $\lambda/20$ 和相应频率的对应关系。

$$\begin{cases} f(\text{MHz}) = \frac{300}{\lambda(\text{m})} = \frac{984}{\lambda(\text{ft})} \\ \lambda(\text{m}) = \frac{300}{f(\text{MHz})} \\ \lambda(\text{ft}) = \frac{984}{f(\text{MHz})} \end{cases} \quad (2-6)$$

表 2-3 $\lambda/20$ 和相应频率对照表

频率/MHz	$(\lambda/20)/\text{m}$	频率/MHz	$(\lambda/20)/\text{cm}$
10	1.5 (5 ft)	160	9.4 (3.7 in)
27	0.56 (1.8 ft)	200	7.5 (3 in)
35	0.43 (1.4 ft)	400	3.75 (1.5 in)
50	0.3 (12 in)	600	2.5 (1.0 in)
80	0.19 (7.52 in)	1000	1.5 (0.6 in)
100	0.15 (6 in)		

2.13 电感

在 PCB 设计中, 电感是一个很重要的参数, 对于 EMI 和 RF 能量的消除非常重要。走线和铜质平面都有电感, 当电压施加到走线或传输线时, 这些电感会阻碍电流产生, 所以会使双导线成为不平衡的共模辐射源, 无法降低磁通量。在电路板结构中, 具有两种不同的电感:

- 部分电感: 存在于导线或 PCB 走线的电感。
- 互感: 一个电感区段在第二个电感区段上所产生的电感效应。

和电容、电阻相比, 电感值是最难测量的。电感代表一个封闭型电流回路的动态特性, 它是通过封闭回路的磁通量和产生磁通量的电流之比, 其数学表述式是:

$$L_{ij} = \psi_{ij} / I_i$$

式中 ψ ——磁通量;

I ——回路中的电流。

在一个封闭回路中, 电感值与回路形状和大小有关。当设计 PCB 时, 工程师经常会忽视走线的电感。电感永远和封闭回路有关, 封闭回路的电感效应可以由部分电感和互感的效应来描述。

2.13.1 电磁感应

当环路中的电流随时间而变化时, 与该电流相关的电磁场也会变化。当这种变化的电磁场切割一个导体时, 就会在这个导体的电路中感应出一个电压。根据法拉第电磁感应定律, 该电压和磁通的关系可以描述为

$$\oint \vec{E} d\vec{l} = - \iint \frac{\partial \vec{B}}{\partial t} d\vec{s} \quad (2-7)$$

图2-26所示为一个简单的圆形环路, 如果该环路同工作频率的波长相比要小, 则可以认为在该区域A中的磁力线是常量。因此式(2-8)可以写成

$$V = -A \frac{\partial B}{\partial t} \quad (2-8)$$

从时变磁场感应得到的电压对于任意几何形状, 都可以使用式(2-7)来计算, 而对于简单的环路, 可以使用式(2-8)计算。




图 2-26 简单的磁场感应环路

2.13.2 互感

在实际的电路中, 互感是很难计算的, 因为环路很少是简单的几何形状; 并且在周边环境, 金属也会影响场的作用效果。假定两个环路位于自由空间(见图2-27)中, 那么可以将这个问题简化, 并且可以得出合理的估计值。在这种情况下, 两个环路的互感可以定义为:

$$M_{12} = \frac{\int \vec{B}_1 \cdot d\vec{s}_2}{I_1} \quad (2-9)$$

式中 I_1 ——环路1中流过的电流;

B_1 ——环路1中电流产生磁通量;

s_2 ——环路2的面积。

在式(2-9)中, 来自第一个环路的电流的磁通量通过第二个环路的表面时, 就会产生互感。互感也可以用矢量方程来表示, 在这里不再详述, 读者可以参考相关的教科书。




图 2-27 存在互感的自由空间中的两个环路

在两条导线之间，会有互感存在。互感 M_p 是以平行走线，或导线区段之间的间距 (s) 为基础。 M_p 是“第一条导线内的电流所产生的磁通量（通过第二条导线至很远的地方）”与“第一条导线所产生的电流”的比值。图 2-28 表示一个互感，它的等效电路如图 2-29 所示，此电路的数学表述式为

$$\begin{aligned} V_1 &= L_{p1} \frac{dI_1}{dt} + M_p \frac{dI_2}{dt} \\ V_2 &= M_p \frac{dI_1}{dt} + L_{p2} \frac{dI_2}{dt} \end{aligned} \quad (2-10)$$




图 2-28 互感

下面以互感的概念, 来考虑在图 2-29 所示电路上传送的信号, 比如时钟信号。 V_1 在信号通路上, V_2 在 RF 电流返回通路上。假设两导线构成一个信号通路和它的返回通路, 因此 $I_1 = I$ 且 $I_2 = -I$ 。如果没有互感存在, 则两导线将无法互相耦合, 该电路也无法正常工作, 也不会形成一个封闭回路。图 2-29 的压降将变成

$$\begin{aligned} V_1 &= (L_{p1} - M_p) \frac{dI}{dt} \\ V_2 &= -(L_{p2} - M_p) \frac{dI}{dt} \end{aligned} \quad (2-11)$$




图 2-29 两导线之间的互感

由上式可知, 如果要使压降变小, 必须增加互感值 (M_p)。而增加互感的最简单方法是: 将 RF 返回电流的通路尽量和信号走线靠近。最佳的设计方法为: 在接近信号走线的附近, 使用一个 RF 返回平面, 它们之间的距离在可实现的能力范围之内, 应该尽量小。

导线中永远存在部分电感, 它如同默认值一样, 因此, 它就等同于一个具有特定的谐振频率的天线。互感可以降低部分电感效应。缩小两导线的间距, 其个别的部分电感就可以降低, 这可以符合 EMC 标准的要求。

为了使互感的效应达到最大, 在两导线中的电流必须大小相同, 方向相反。这也是镜像平面 (或接地线) 能够有效的原因, 后面将讲述镜像平面。在两条平行的导线之间, 有互感存在, 而这些电感值会随着两导线的间距和长度的不同而变化 (可以参考导线的技术规格)。当两平行导线的间距和长度都最小时, 它们的互感值最大。

如果在电源和接地平面之间是用介质材料来分开, 此时互感将具有什么作用呢? 同样的, 只要这两个平面的间距很小, 互感值就会很大。此时, 在电源平面上所测量到的 RF 信号电流应该为零, 因为它被大小相同、方向相反的 RF 返回电流相互抵消。

此外, 需要注意的是, 如果降低两导线之间的互感值, 不仅会降低镜像平面的效应, 而且会使两平面之间的电容值增加。

2.13.3 自身的部分电感

一个导体的内部电感，是由导体内部的磁通量产生的。一个封闭回路的部分电感，等于将每个区段的部分电感相加后的和，即 $\sum_{i=1}^n L_i$ 。而每一个区段的 L_i 就等于 ψ_i / I_i ， ψ_i 表示第 i 个区段耦合至回路的磁通量； I_i 是在第 i 个区段的电流； L_i 就是部分电感。因此，不同回路将会有不同数值的部分电感。我们关注的是部分电感值，而不是走线的总电感值；而且，利用部分电感可以推导出互感。

可以让镜像平面消除磁通量的主要因素是来自于互感。磁通量被消除之后，能够让磁力线联结，并为射频电流找到最佳的返回通路。自身的部分电感是指特定的回路区段的电感，和其他回路区段无关。假定此走线是从有限的一端，一直延伸至无限的另一端，图 2-30 所示表示一个自身的部分电感，一条走线回路内的电流是 I ， L_p 是走线区段自身的部分电感。




图 2-30 部分电感

理论上，尽管自身的部分电感与邻近的导线无关，但实际上，间距很小的相邻导线会互相改变彼此自身的部分电感值。这是因为一条导线和其他导线会相互影响，使得在导线的全部长度上的电流分布不一致。尤其当两导线间隔和半径的

比值小于约 5:1 时, 这种情况会更加明显。

2.14 地弹

2.14.1 地弹产生的原因和影响

当逻辑元件的边沿变化速度增加或驱动能力增加时, 其内部电特性将变得更加显著, 其中之一就是元件的内部电感。

图 2-31 所示为一个 CMOS 元件的简单等效电路模型, 该元件驱动一个标准的测试负载。电感 L_1 表示封装的地引脚电感; L_2 表示元件的电源引脚的电感; L_3 表示元件的输出引脚电感; 电阻 R_1 表示元件的输出阻抗; C_L 和 R_L 分别表示元件输出处的负载电容和负载电阻; Q1 和 Q2 分别为 CMOS 开关。

图 2-32 所示的波形描述了地弹是如何产生的。图 2-32a 中波形显示了达到负载的输出电压 (V), 它从逻辑高电平变为低电平。输出波形的斜率依赖于输出晶体管的特性与电感 L_1 、 L_2 和 L_3 。图 2-32b 显示的是当电容器放电时产生的电流 ($I = C_L \cdot \Delta V / \Delta t$) 波形。图 2-32c 显示了由于变化的电流而在地引脚上产生的电压 ($V_{GB} = L \cdot \Delta I / \Delta t$) 波形。




图 2-31 CMOS 元件的简单等效模型




图 2-32 描述地弹产生的波形

尽管这些图可以用来解释地弹的产生，但是依然是比较理想的情况。对于完整的理论分析来说，还需要考虑其他影响因素。下面简单分析地弹是如何产生的，关于详细的理论分析可以参考相关的理论参考书。

为了使输出从高电平变为低电平，电流必须流动以对负载电容进行放电。当这个电流改变时，它会在电路的电感上产生一个电压，通过电感的电压为： $V = L \cdot \Delta I / \Delta t$ 。这个感应电压就会产生地弹，即在地引脚上产生了一个电压。因为外部系统地和内部元件地之间存在电感，因此感应电压使内部地产生一个与外部地不同的电动势，这个电动势的变化使元件输入和输出表现得与期望时不同，因为它们参考的是内部元件地；而驱动到输入或被输出所驱动的元件参考的是外部系统地。从元件外部来看，地弹会使输入阈值波动，而输出电压也发生波动。

上面解释的是基于从高电平向低电平变化产生的地弹，实际上从低电平向高电平变化也会产生地弹，这是由与输出相关的大的门电容所产生的。因为这些门电容比早期的晶体管的门电容大，所以更多的电流会在开关时产生。CMOS 元件的输出缓冲阶段是反相器，因此当它们的输出从低电平到高电平，它们的输入就是从高电平变为低电平，所以相应的地弹也会在此时产生。不过输出从低电平变为高电平产生的地弹幅值很小，不会产生很大的影响。

我们还应该注意电源 V_{DD} 跳跃的问题， V_{DD} 跳跃与地弹相反。由于在电源引脚同样具有电感，所以在输出从低电平变为高电平时，同样会在电源上产生电源跳跃，如图 2-33 所示，分析过程类似于前面所述。不过因为电源跳跃远小于电源输入噪声门限，所以我们一般不总考虑电源跳跃，而重点考虑地弹的影响。

地弹对系统工作的稳定性和 EMI 都有影响。如果地弹幅值过大，超过了元器件的噪声门限值，就可能会产生错误信息，从而产生错误的触发操作。当工作的信号频率很高时，地弹的正负脉冲会产生振铃现象，从而产生 RF 辐射。

当出现以下情况时，地弹的影响将会更加恶化：

- 容性负载增加；
- 负载电阻减小；
- 地引脚电感增加；
- 多个门开关同时切换。




图 2-33 地弹和电源跳跃的比较

2.14.2 改善地弹的效果

为了防止地弹影响系统的工作,减小 RF 辐射,建议使用以下的一些设计方法来提供最优的电源连接,以最小化地弹的影响,增强系统的可靠性。

➤ 使用多层板布局电源 V_{DD} 和地参考平面,将元件的电源和地引脚直接焊接在平面上,确保最低的电源或地引脚电感和阻抗。

➤ 每个元件都使用 $0.1\mu\text{F}$ 去耦电容,这些电容应该尽可能靠近元件的地引脚。

➤ 避免使用插座和绕接板。

➤ 避免将电容直接和输出相连接。

另外,还要注意以下应用场合,防止产生与地弹相关的问题。

(1) 当使用 CMOS 输出驱动异步的 TTL 级的输入时。

(2) 当运行控制线(复位、加载、时钟、片选等)时,这些信号是敏感信号。

这样的应用是不可避免的,但是我们可以采取相应的措施来改善地弹产生的影响。

➤ 将输出尽可能靠近地引脚。

➤ 使用最低的 V_{DD} 或分割电源。

➤ 使用传输线设计、增加去耦电容或相关的技术,以减少串扰和反射。

地弹是逻辑元件产生的噪声源,由于信号的边沿变化速度和电压开关的速度越来越快,所以地弹有时候会成为一个严重的问题,所以在设计时要多加注意。

2.15 印制电路板的镜像平面

镜像平面(Image Plane)是 PCB 内部相邻于电路或信号的铜质层(或其他导体)。它可以是电压平面;或邻近电路或信号布线层(Signal Routing Layer)的 0V 参考平面。镜像平面为 RF 电流返回到它们的源提供了一个低阻抗的返回通路(磁通消除或最小化)。电路中必须具有一个完整的返回通路,这样的返回通路既用于信号也用于 RF 电流。具有优化的 RF 返回路径,EMI 就会减小或消除。在 20 世纪 90 年代,镜像平面被普遍使用,现在它是工业标准的专有名词。

2.15.1 镜像平面

RF 电流必须经由一个定义好的通路或其他通路回到源。这个返回通路就是镜像平面。镜像平面可能是初始走线的镜像(mirror image),或位于附近的另一个

通路。镜像平面可以是电源平面、地平面，或者自由空间。RF 电流会以电容或电感的形式与任何传输线耦合，只要此传输线的阻抗比先前定义好的通路的阻抗小。为了符合 EMC 标准，必须避免让自由空间成为返回通路。

镜像平面除了允许 RF 电流以紧耦合的方式返回到它们的源（镜像），还可以降低地噪声电压。因为在 PCB 上的层之间必须保持一定的物理距离，所以 100% 的耦合是达不到的。信号和返回路径之间的紧耦合可以增强两通路之间的磁通消除或最小化效果，这就是使用完整的平面，而尽量不用分割的或通孔过大的返回平面的原因。镜像平面的实例如图 2-34 所示。




图 2-34 镜像平面的概念

关于镜像平面的理论，在此讨论的是基于有限大小的平面，所有 PCB 都是有限的尺寸。存在于 I/O 电缆相互连接上的 RF 电流不能通过使用镜像平面来减少或消除，这是因为当处理离开 PCB 的信号时，有限大小的传导平面不一定存在。当有 I/O 连接时，考虑的是源和负载的阻抗大小。

镜像平面可以有效工作主要有以下几个原因：

- 多层板提供了非常好的信号质量和 EMC 性能，因为通过使用微带线或带状线可以增强对信号阻抗的控制。电源和地平面结构的分布阻抗必须显著减少，电源和地平面包含信号间的逻辑交错、瞬间短路和容性负载产生的 RF 浪涌电流；使用微带线或带状线布局的重点就是最小化或控制任何传输线上的电感，从而消除磁通或最小化磁通。各种逻辑器件的上拉和下拉速度可能是不一样的。

- PCB 中出现的不对称电流会产生非平衡状态，这种不平衡与磁通消除或最小化相关。根据叠层和元件的布局情况，磁通会在地或电源平面，或者两者之间的返回电流通路之间通过。对于 TTL 元件来说，通常为地返回；对于 ECL 来说，使用的是正电流，这也就是为何 ECL 通常运行在 -5.2V，正极与地平面相连。CMOS 是比较对称的，在地和电源平面之间存在较小的电势差。在进行判断之前，我们必须分析整个等效电路。

下面再举例讲述一下与磁通消除或最小化相关的重要概念。在 PCB 上，并不是所有元件在上拉/下拉电流上都相同。例如，有些元件具有 15mA 上拉和 35mA 的下拉电流，其他元件可能具有 25mA 的上拉电流和 25mA 的下拉（对称）电流。PCB 上有许多元件，在所有器件同时开关时，就会产生不对称的功耗，这种不对称的情况会产生电源和地平面的不平衡。板级抑制的基本概念就是使与走线、元件和 0V 的电路参考相关的板子内部的 RF 电流最小化或消除磁通。在不对称的开关动作时，电源平面会使磁通的相位随不同元件而改变，因此可能不能实现磁通消除的功能；所以当走线靠近 0V 参考平面，而不是靠近电源平面时，就可能获得最优的性能。

如果多层板的叠层布局中有三个内部走线层相邻，中间层（比如没有和镜像平面相邻的层）将会耦合它的 RF 电流（能量）到其他两个相邻的信号层。这种差的叠层布局的实例如图 2-35 所示。因为中间层会通过互感和电容耦合到其他信号平面，从而这种较差的布局就会导致不期望的 RF 能量，这种耦合会产生显著的串扰。当所有信号走线层和 0V 参考或地平面相邻，并且不和电源平面相邻，磁通消除性能会得到增强。电源分配网络通常比 0V 参考或返回网络包含更多的开关能量，这种来自数字逻辑元件的开关能量有时候会传输或耦合 RF 能量到其他功能区域，而 0V 参考或返回通路结构一般保持为零电势，所以更加稳定。不过当存在过多的地弹时，或板上存在感性噪声电压时，情况有所不同，因为此时会产生共模能量。将一个参考层设定为地，则电路和电缆的相互连接将不会受电源分配网络的开关电流所影响。




图 2-35 较差的叠层配置（在中间的带状线层无镜像平面）

虽然单面 PCB 可以降低成本，但是这种简单的结构可能无法符合 EMC 标准。大多数的 2 层或 4 层结构的 PCB 具有比较高的信号完整性，并且可以通过 EMC

测试。高密度（多层板）的 PCB 堆栈大约可以为每一对镜像平面提供 6dB~8dB 的射频抑制，这是由于消除磁通量所产生的效果。有一个简单法则可以用来判断何时应该使用多层板，当时钟频率超过 5MHz，或上升时间小于 5ns，就必须使用多层板。

对于有效的镜像平面，在实体平面内部不能有走线，当使用壕沟（Moat）、隔离（Isolation）或没有铜的地方例外。如果一条信号线或者是电源线（例如+12V）位于一个实体+5V 的平面中，那么这个+5V 平面就被分割成小块，此时在相邻层之间的信号线会产生绕过这些隔开的区域的返回通路，信号线的 RF 电流就无法以直线路径返回到其源。图 2-36 解释了这种情况。此时一个非实体的平面就不能用作一个最优的返回通路。如果一个最优路径不存在，将会因为回路缺少平衡而产生共模 RF 电流。在镜像平面上的过孔（Via）并不会损害镜像平面的镜像功能，除非存在的是连续的槽，这在后面的章节中将会介绍。但是过孔会影响 PCB 布局中如下的功能：

- 减少了平面之间的电容，降低了去耦效果；
- 防止 RF 返回电流在走线平面和镜像平面之间跳跃；
- 给走线增加了更多的电感和电容；
- 在传输线结构上可能会产生阻抗的不连续。




图 2-36 镜像平面被走线隔开

图 2-37 描述了当过孔存在于镜像平面时的环面积的作用。过多的通孔引脚或连接器及不好的引脚布局策略会导致过大的返回电流环面积，从而产生更多的共模 RF 能量。当信号和返回通路走线被分开时，则环面积会变得很大，从而辐射出 RF 能量。对于设计工程师来说，知道和理解哪里存在返回信号通路，并且保证这些环面积尽可能小是非常重要的。




图 2-37 镜像平面上过孔间的环面积

a) 过孔之间没有铜, 存在大的环面积 b) 过孔之间有铜, 环面积减小 c) 最优的连接器引脚布局, 环面积最小化

图 2-37 描述了三种配置。在图 2-37a 中, 过孔之间没有铜用作返回通路, 使 RF 电流返回到源, 因此返回电流必须通过连接器或者通孔元件连接到地引脚, 会产生潜在的较大环面积, 这个环面积可能会导致不可承受的 RF 能量辐射。制造该板的改进方法如图 2-37b 所示, 在过孔之间敷铜, 这种配置可以使返回电流流经过孔。在图 2-37c 中, 使用了一个最优化的连接器引脚配置方法, 因此可以实现 RF 电流返回到源。

2.15.2 镜像平面之间的槽

需要关注的是使用通孔元件会造成地平面的不连续性。过度地在地和电源平面上使用通孔会造成多孔的平面, 因为许多孔的重叠 (大尺寸的通孔) 使此平面的敷铜区域减少, 造成大面积的不连续性 (槽), 如图 2-38 所示。信号线可以在另一层 (信号层) 直接布线通过这个不连续的区域, 而在镜像平面 (地平面) 的返回电流必须绕过这个槽, 其结果就会使返回电流必须在镜像平面流经较长的距离, 这个较长的距离会使信号返回路径的电感增大。而返回路径的大电感使得信号电流及 RF 电流返回平面之间的共模耦合降低, 也就是较差的磁通消除效果。对于在引脚间存在间隙 (不是大尺寸的通孔) 的通孔元件, 由于还存在完整的平面, 所以返回路径具有较低的信号和返回电流。

如果走线绕过通孔上的不连续区域 (如图 2-38 的左边), 则要沿着信号路径保持一个完整的镜像平面。图 2-38 右边并没有地平面的不连续, 因此走线长度最短; 图 2-38 左边长的走线会产生更大的电感, 这个长度会造成反射现象从而影响信号的品质。当信号走线穿过孔之间, 而且在此大尺寸的穿过区域不存在完整的

平面时,就会产生问题。当走线在孔之间时,在走线和穿过孔的区域要遵守 3-W 规则(请参考第 8 章)。




图 2-38 使用通孔元件的接地槽

通常,对大部分走线在通孔元件引脚之间的信号线来说,通孔元件造成的槽不至于产生严重的 RF 问题,但是对于高速信号来说,则要采取其他方式来布线。

除了可以降低地噪声电压,镜像平面还可以防止产生地回路。由于 RF 电流易于耦合到其他源而不会寻找另一条回路,因此必须使用环路控制措施并使环路最小。把一个镜像平面放置在与信号平面相邻处可以消除信号走线产生的共模 RF 电流。镜像平面带有大的 RF 电流,必须接到地电位。为了移除此 RF 电流,必须通过低阻抗的连接方式将所有的 0V 参考和机架平面与机架地相连接。

对于镜像平面还有一点需要注意,即关于集肤效应的概念。集肤效应指的是高频电流在导体的表层集肤深度流动。电流不会并且也不能大量地在走线、导线或平面的中心流动,这些电流大部分在导体的表层流动,不同的物质具有不同的集肤深度值。比如,在频率为 30MHz 以上时,铜的集肤深度非常浅。对于铜导体,集肤深度可以用下式来计算,即

$$D = \frac{66.1}{\sqrt{F}} (\text{mm}) \quad (2-12)$$

式中 F ——电路的频率。

通常情况下,在 100MHz 频率时,这个值为 0.0000066in (0.0017mm),因为铜层厚度超过了 0.0014in (0.036mm),所以 RF 电流不能深入到 1oz (盎司)

(1oz=28.3495g) 铜层。其结果是, 共模电流和差模电流仅仅在平面的表层流动, 在镜像平面的内部或底部流动的只有很小的电流。因此将第二个镜像平面与主参考平面相邻配置, 将不会获得好的 EMI 降低效果。如果第二个参考平面具有一定的电位 (主平面为地电位), 在这两个平面之间应该放置一个去耦电容, 此时这两个平面就既用于去耦, 也用于镜像。

2.15.3 镜像平面的设计

图 2-39 所示是在 PCB 内的镜像平面具有互感。在该图中, 信号走线的大多数 RF 电流将回到接地平面, 此平面在信号走线的正下方。在这个返回镜像结构中, RF 返回电流将遇到一个有限大的阻抗 (电感)。该返回电流会产生一个电压梯度 (即每单位通路长度的电压变化率), 也称为接地噪声电压 (Ground-noise voltage)。接地噪声电压会导致部分的信号电流通过接地平面的离散电容。




图 2-39 PCB 内的接地平面

共模电流 I_{cm} 通常是差模电流 I_{dm} 的 $1/10^n$ (n 为小于 10 的正整数)。不过, 共模电流 (I_1 和 I_{cm}) 会比差模电流 (I_{dm} 和 I_1) 产生更多的辐射。这是因为共模的 RF 电流场是相加的, 而差模电流场是相减的。图中, L_s 为信号走线自身的部分电感; M_{sg} 为信号走线和接地平面之间的互感; L_g 为接地平面自身的部分电感;

M_{sg} 为接地平面和信号走线之间的互感； C_{stray} 为接地平面的离散（stray）电容； V_{gnd} 为接地平面的噪声电压。

为了降低接地噪声电压，必须增加走线和其最靠近的镜像平面之间的互感值。这样可以为返回电流提供一条增强的通路，将镜像电流映射回到电流源。接地噪声电压 V_{gnd} 的计算公式为：

$$V_{gnd} = L_g \frac{dI_2}{dt} - M_{gs} \frac{dI_1}{dt} \quad (2-13)$$

为了降低图 2-39 中的 I_f ，接地噪声电压必须减少。最好的方法是：缩小信号走线和接地平面之间的距离。在大多数的情况下，接地噪声的降低是有限的，因为信号平面和镜像平面之间的距离不能小于一个特定值；若低于此值，则无法确保电路板的固定阻抗和功能。此外，也可以为 RF 电流提供额外的通路，以便降低接地噪声电压。该额外的返回通路包含数条接地线。

一个固定的平面会产生共模的辐射。由于互感可以降低 RF 电流的产生，因此，互感也会影响到差模电流和共模电流。而利用镜像平面可以将这些电流大幅降低。理论上，差模电流应该等于零，但实际上无法 100% 被消除，而剩下来的差模电流会转变成共模电流。此共模电流正是造成电磁干扰的主要来源。在返回通路上剩余的 RF 电流，被加到信号通路中的主电流（ I_1 ）中，会造成信号严重干扰。为了降低共模电流，必须将走线平面和镜像平面之间的互感值增加至最大，以捕获磁通量，消除不需要的 RF 能量。差模电压和电流会产生共模电流，而减少差模电流的方法除了增加互感值以外，走线平面和镜像平面之间的距离也必须最小。

在 PCB 内，当存在一个 RF 返回平面或通路时，如果该返回通路被连接至一个参考源，则可以获得最佳的性能。对 TTL 和 CMOS 器件来说，其器件内的电源和接地引脚是连接至参考源、电源或接地平面的。只有当 RF 返回通路和元件的电源和接地引脚相连接，一个真正的镜像平面才会存在。通常，在元件内会有接地走线，此走线与 PCB 的接地平面连接，产生良好的镜像平面。如果将此镜像平面移除，则在走线和接地平面之间会产生假镜像平面。由于走线之间的距离很小，辐射能量会降低，因此，RF 镜像会被抵消。理想的镜像平面应该是无限大的，而且没有分割、细槽或割痕。

第3章 控制 EMI 源

当考虑 EMI 设计时，最有效的方法就是考虑 EMI 辐射的源，并且独立地对它们进行处理。在 PCB 中，产生 EMI 辐射的大部分原因是独立的，并且可分别进行处理，不会增加来自其他源的辐射。

为了对 EMI 辐射的源进行操作，首先必须对板上所有信号进行区分，我们可以把信号分为两大类：期望信号（Intentional Signal）和非期望信号（Unintentional Signal）。在板级设计中，工程师自然地要考虑有用的信号。对于这些期望信号，必须小心设计其走线，以便使信号从源传输到其目的地。

非期望信号常常在设计中被忽略。因为我们并不需要这些信号在 PCB 板上存在，因此这些信号常常不会被考虑。但是，这些信号却产生 90% 以上的 EMI 辐射，无论如何小心地设计 PCB，这种信号总是存在的。在设计 PCB 时，必须合理地考虑这些信号的存在，并确保这些信号不会产生过大的辐射。

EMI 辐射的源可以分为两种类型：期望信号和非期望信号，这两种信号类型还可以分为其他各种特性的信号。来自期望信号的辐射源包括环路模式和共模模式；来自非期望信号的辐射源包括共模、对 I/O 走线的串扰耦合和电源平面等。

通常，并不是 PCB 上所有信号都会产生我们所关心的 EMI 辐射。许多信号仅仅是偶尔开关或在系统启动时才开关，我们必须关注那些频繁开关的信号，比如时钟信号，存储、数据和地址总线信号，数据选通信号、视频信号和任何其他快速宽带信号必须被考虑为 EMI 关键信号。必须仔细对待这些信号，因为它们可能就是 EMI 辐射的信号源。

下面分别介绍影响 EMI 的期望信号和非期望信号，以及控制它们的方法。

3.1 期望信号

期望信号通常是指具有一定数据传输速度和上升/下降时间的信号。因为 EMI 辐射的限制是在频域内指定的，时间域的期望信号必须转换为频率域来表示。一个普通的脉冲波形包含不同幅值和相位的正弦波。例如，一个典型的时钟信号是方波，方波可以由一个正弦基波和它的幅值递减的同相奇次谐波组成，图 3-1 描述了一个简单的同相的基波、3 次、5 次、7 次和 9 次谐波的总和。




图 3-1 方波的谐波成分

1—基波 2—3 次谐波 3—5 次谐波 4—7 次谐波 5—9 次谐波 6—总和

图 3-2 描述了基于脉冲宽度和脉冲的上升/下降时间的典型梯形脉冲的频谱曲线。频率越高，从信号走线上辐射 RF 能量就越容易，并且更容易从机壳的小缝隙辐射出来。最好使高频谐波的幅值尽可能低。如图 3-2 所示，脉冲谱的幅值随频率




图 3-2 梯形脉冲的频谱曲线

的增加而下降。对于一个给定电压幅值的脉冲信号，在大于脉冲宽度相应的频率处，其幅值以 20dB 的速率下降；在上升/下降的时间处，其幅值以 40dB 的速率下降。对于一个给定的脉冲幅值，其上升/下降越慢，则二阶截止频率会越低，从而导致在高频下减弱的信号级。很明显，一个脉冲的上升和下降越慢，则信号的主谐波频率就越低。

尽管上升和下降时间通常用于信号的频谱分析，但是在比较不同脉冲幅值的信号时，边沿变化率是非常关键的。上升和下降时间通常被定义为在 10% 和 90% 的幅值之间，脉冲上升和下降的时间。考察一个 5V 的具有 1ns 上升时间的脉冲，其边沿变化率为 5V/ns。如果该脉冲变为具有相同边沿变化率的 2.5V 幅值的脉冲，则上升时间就是 500ps。上升时间越短，就会产生更加严重的问题。但是在这种情况下，它并不会改变信号频谱内容，因为其边沿变化率是常数。降低脉冲幅值时间实际上会降低总的频谱，但不改变截止频率，如图 3-3 所示。一个边沿变化率作用的实例如图 3-3 所示。通常，当我们讨论上升和下降时间以及其信号谱的作用时，将脉冲幅值保持为常数。




图 3-3 不同脉冲上升时间和幅值的频谱比较

图 3-4 描述对于不同数据传输速度和上升时间的对应频谱幅值。数据传输率的变化对高频谐波幅值不会产生差别，但是在相同的高频谐波下，上升/下降时间的变化会产生显著的差别。

尽管一个给定脉冲的频谱的谐波成分的所有计算都是有用的，但实际上，一个现实中的脉冲很少完全像一个标准的梯形脉冲。波形上微小的不规则就会对高

频谐波幅值产生很大的影响。图 3-5 列出了两个不同电压波形的实例，图 3-6 所示为两个电压波形的频谱。




图 3-4 不同数据传输速度和上升时间的对应频谱幅值




图 3-5 电压波形的比较 (时域)




图 3-6 电压波形的频谱比较 (频域)

通常, 关键信号的完整性分析使用电压波形。图 3-5 描述的是一般实例, 实际上, 对于大多数应用情况, 每种波形都是可以接受的, 因为过渡区域是单向的 (或者上升或者下降), 并且同时开关的情况不会发生。对于一个给定信号的完整性分析来说, 在波形的顶部或底部的附加噪声通常在电压噪声极限范围之内。

对于 EMI 应用来说, 电流是最重要的因素。电流产生辐射, 而不是电压。式 (3-1) 给出了在自由空间中来自一个电路环的电场关系。因为对于一个给定频率和观察点来说, 该方程的大部分参数是常数, 因此可以用式 (3-2) 来简化该式。

$$E_{\theta} = \frac{\omega \mu I S}{4\pi} \left(\frac{\beta}{r} + \frac{1}{jr^2} \right) e^{-j\beta r} \sin \theta \quad (3-1)$$

$$E_{\theta} = kIS \quad (3-2)$$

式中 k ——一个给定频率和观察点时的常数;

I ——电流幅值;

S ——导体环路的面积。

很显然, 辐射电场仅仅和两个因素有关: 电流的大小和环的面积。因此, 从 EMI 角度来说, 在某个网络上的电流波形是非常重要的。对于当前的 IC 技术, 电流和电压不会是相同的波形, 与简单的电阻电路不一样。在电压波形的信号完整性分析完成后, 关键信号的信号完整性分析应该还包括 EMI 目标的电流波形分析。

图 3-7 列出了图 3-5 中电压波形对应的关键信号的电流波形（时域），图 3-8 所示为图 3-7 中两个信号电流的频谱。在图 3-8 中，两个信号的高频成分差别很大，因此它们的 RF 辐射也不一样。




图 3-7 电流波形的比较（时域）




图 3-8 电流波形的频谱比较（频域）

3.2 期望信号的环路模式及其控制

3.2.1 环路模式

本节将主要讨论来自期望信号的环路模式辐射及其控制。直接来自期望信号走线的辐射通常认为是环路模式辐射。当在多层板中使用微带线时, 电流流经信号走线并且返回到该走线下的参考平面。如果板上没有参考平面, 则电流返回路径必须特别指定。对于大部分高速信号, 我们都使用微带线、带状线或非对称 PCB 叠层来实现信号的传输, 并且来自这些导体的辐射由环路模式的 PCB 外层的电流大小决定。

电流路径在走线和走线下的参考平面之间形成了一个小环路, 这就可以使用简单的天线方法来分析辐射问题。尽管有很多商业软件可以用来分析在指定距离 (例如 10m) 的这种简单的环路天线, 这种分析并不是很有用并且常常会误导设计人员。在实际的设计中, 这种分析应该将距离限制在很近的区域, 通常在 PCB 上的 1~2in。几乎所有具有一个 PCB 的产品都会在 PCB 的周围安装一定的金属隔离罩 (比如金属盖, 或机箱等)。远场的 RF 能量辐射通常是由长导线上的信号主导的, 而不是直接由 PCB 走线辐射的。的确, 任何 PCB 上的金属隔离都会完全改变来自走线本身的辐射属性, 因此分析简化的环路很难代表实际的设计分析。

在 PCB 上的近场辐射是那些会耦合到其他内部走线或导线的能量。这些辐射会在金属外壳上产生谐振并且可能会通过槽、通孔和其他缝隙泄露出去。近场的分析不会因为其他影响 (比如外部导线的谐振长度) 而掩盖分析结果, 从而可以得到真正的原因和结果。

3.2.2 控制期望信号的辐射

来自势源的辐射通常不是主辐射, 控制来自这些源的辐射是相当简单的。控制策略总是控制源信号的频谱。也就是说, 不要产生高频的谐波成分, 除非它是电路操作所必需的。一个期望信号的上升时间通常会比它所要求的要快。一个好的设计通常保留那些可以满足合适上升时间的谐波信号, 比如 1、5、7 次谐波。更快的上升时间会导致更高的谐波成分, 而且会增加 EMC 辐射的控制成本。

一旦信号的谐波成分的电流幅值确定后, 式 (3-1) 可以清楚地描述控制辐射的方法: 控制走线的裸露长度。高速信号走线应该布在内部层, 即走线在实体参

考平面之间。在高速信号的实际设计中，布为带状线（与两个参考平面距离相等）的走线或不对称的带状线更多地走在 PCB 外露的顶层或底层。无论如何，走线的某些外露部分要求连接到 PCB 的表面焊盘，这些走线应该最小化或将它限制在小于 10mm 长。

3.2.3 共模的期望信号

下面我们讨论一下不同于前面所描述的势源，它仍然是直接由期望信号所产生的，但它是通过间接的辐射机制产生的。前面所描述的势源假定所有的返回电流都包含在微带线中。尽管大部分返回电流是在微带线中，但并不是所有的返回电流都限制在这个狭窄的区域。返回电流将会延伸到参考平面之外，并在参考平面之外找到更小的阻抗路径，从而返回到源。如图 3-9 所示，简单的微带线布在地参考平面上，在地参考平面上的电流分布如图 3-10 所示。




图 3-9 参考平面上的简单微带线




图 3-10 地参考平面上的电流分配

如果图 3-9 的微带线置于相对靠近地参考平面的边界,则靠近边界的返回电流将是重要的,并且会产生来自电源边界的辐射。当考察具有这种边界的 PCB 时,地参考平面上的电流类似于细电源天线上的电流。另外,近场分析比 10m 的远场分析更加有用。板的边界通常放置在靠近金属机架附近,并且有可能会靠近外壳的缝隙处或者通孔区域。靠近边界(例如 2in 内)的近场辐射会变成激励外壳缝、通孔和其他开口的源。

例如,在一块 PC 电路板的边界处,由返回电流产生的最大电场在参考平面中传输的情况如图 3-11 所示,微带线从靠近边界的地方移到了几英寸远的地方。在该实例中,电路板为 10in 长,微带线为 4in 长。板边界上最大电场的频率范围为 10~1000MHz。从图 3-11 中可见,在板的边界上的最大电场的频率为常数,而当微带线靠边界更近时,频率将升高。如图 3-12 给出了微带线离边界的距离和电场的幅值关系。当微带线从非常靠近边界的地方移到靠近边界 0.5in 的地方,电场的幅值显著发生变化。当离边界的距离大于 0.5in 后,场强下降的速度变慢。




图 3-11 距边界的距离与产生的最大电场的相互关系

尽管防止返回电流在参考平面上传输是不可能的,但是通过将微带线移到离边界尽可能远的地方,可以减小在板子边界上的辐射量。最好的设计方法就是将具有高频成分的所有走线都布为与板边界平行,并且距板子的边界至少 0.5in 的距离。

另一种减少来自板边界辐射的方法(更有效的)就是不产生那些包含这些高

频成分谐波的电流，当然是在我们不需要这些高频成分的前提下。




图 3-12 微带线离边界的距离和电场的幅值关系

3.2.4 具有中断的返回路径的共模期望信号

如前面所讲述，返回电流大都包含在 PCB 走线上，但前提是返回电流路径是连续的，但无论如何，返回电流路径常常是不连续的。有两个主要的 PCB 设计因素会产生中断的返回电流路径：关键信号的走线通过参考平面上的分割处，以及关键信号在 PCB 上不同层使用了过孔。第 2 章我们已经讨论过 PCB 的分割，在这一部分，主要讨论这些辐射势源的信号成分。

1. 跨越分割的关键信号走线

有时候当电源平面被用作参考平面时，在参考平面上常常有交叉的分割。不同的 DC 电压会用在不同的平面岛上，从而满足不同的 IC 要求。如果一条高速信号走线需要参考这个 DC 电源层，信号就可能需要从一个岛传输到另一个岛，从而导致跨越分割平面。

缝接电容通常用于跨越分割区，以提供一个返回电流路径，它们通常放置在紧邻通过参考平面上的分割走线处。在大多数情况下，有许多信号走线跨过一个小的区域（比如具有高速数据或地址总线），此时如果给每条走线或走线对都提供一个缝接电容是不实际的。缝接电容放置的地方离分割区越远，则在分割区产生的共模电压降越大，从而产生更多的辐射。

图 3-13 所示为走线跨越处缝接电容的距离与产生的共模电压的关系。从缝接

点到 0.5in 距离处, 共模电压增加非常显著, 然后随着距离的增加, 共模电压的增加幅度减小。将缝接电容放置在小于 0.5in 的地方最有效。




图 3-13 走线跨越处缝接电容的距离与产生的共模电压的关系

缝接电容有助于降低来自跨越参考平面的分割处走线的辐射, 但是仅仅是在低频谐波情况下有效。一个电容的感抗属性以及连接走线和过孔相关的电感会很大程度上限制缝接电容的效果。对于更高频率谐波, 没有有效的办法消除这些辐射。设计人员只有避免使用这种跨越参考平面分割处的设计方法, 并且在高频信号设计时, 尽可能使用完整的实体参考平面。降低期望信号电流的高频谐波成分也可以降低这种辐射。

2. 通过过孔的关键信号

上一节讨论了当一个平面用作多个 DC 电压的参考平面时, 关键信号跨越分割处的情况。在实际的设计中, 返回电流路径的中断可能是垂直的也可能是水平的。将关键信号走线布在 PCB 的不同层上也是常见的, 对于复杂的 PCB, 为所有信号 (关键信号和非关键信号) 找到一条路径是不容易的, 并且要求使用不同的层来实现。如果设计合理, 这些层的变化将不会产生 EMC 问题, 如果设计不合理, 那么这些层的变化就会产生严重的 EMC 问题。

当返回路径改变其走线参考平面时, 返回电流路径长度的增加将会增加两平面之间的电场, 从而产生平面之间的噪声电压。这种噪声电压会在 PCB 中传播, 沿着 PCB 的边界产生辐射。如果在敏感的 IC 芯片电源引脚处的噪声电压过大, 就会产生潜在的功能问题。此时, 我们可以在两个平面之间使用去耦电容, 从而消除这种电源噪声。对于从一个平面到另一个平面的返回电流, 必须使用去耦电容路径和分布电容路径的组合来消除这种潜在的噪声源。分布电容是一直存在的通

路，但是该通路要求电流流过整个 PCB，这就会导致长的路径，从而导致环路感抗的增加，因此限制了有效分布电容的作用。

在设计中使用过孔改变布线层是常用的方法，但是这样会导致参考平面的改变，这是不利的。有些 PCB 叠层设计会使用许多层，并且对于相同的 DC 电压可能有许多个电源平面，例如地或“零”电压，这就需要在平面间使用过孔进行直接连接。例如在一个四层板上的一个地平面被一关键信号所参考，并且该关键信号在布线时改变了布线层，转而参考另一个地平面，因此在设计时，许多过孔会用于这样的参考平面层变化的情况，通常，去耦电容需要放置于靠近过孔处。距离越远，则返回电流产生的附加共模电流就越大，还可能会导致数据脉冲信号的畸变。

3.3 非期望信号

3.3.1 非期望信号概述

非期望信号在设计中常常被忽视，由于在 PCB 上并不需要这些信号，因此在设计时常常不会考虑它们。然而，是这种非期望信号 PCB 上 EMI 辐射的 90% 以上的来源，无论设计时如何小心，总是存在一定的非期望信号。必须考虑这些非期望信号并且采取合适方法防止它们产生过大的辐射。

非期望信号就是我们在 PCB 上不需要的信号，但是所有非期望信号实际上都是来自期望信号。非期望信号具有与期望信号相同的频谱特性，但是因为该信号在设计中常常被忽视，所以发现和控制这些信号，以减少其 RF 辐射也就相对要困难些。

RF 辐射源有期望信号和非期望信号，每种类型的信号还可以进行分类。通常非期望信号的辐射源包括共模、串扰、电源平面和板上结构，电源/地参考平面噪声是另一种非期望信号，后面章节将会讨论。

3.3.2 共模的非期望信号

对于潜在的 EMI 辐射源，地参考平面上的信号电流会耦合到 I/O 连接器的地引脚并且会通过 I/O 电缆逃逸出屏蔽的机壳。在图 3-14 所示的实例中，一个关键的信号走线没有直接连接到 I/O 连接器，但是在 I/O 连接器上的地引脚和地参考平面直接相连了。存在于地参考平面上的返回电流会传播到整个平面上，并且很容易耦合到 I/O 连接器地引脚上，一旦 RF 能量出现在 I/O 连接器的地引脚上，它会

直接和屏蔽外壳的外部相连。




图 3-14 地参考平面上的走线和连接

大部分 RF 辐射是由外部电缆和导线上的非期望电流产生的。但一个特定的 I/O 电缆没有被屏蔽时，导体上的非期望信号电流，甚至地连接导体，都将会使辐射增加。如果在电缆屏蔽和屏蔽的机壳之间没有采取好的低阻抗连接，由于噪声耦合到电缆屏蔽上，即使屏蔽的电缆也可能会增加辐射。

3.3.3 共模的非期望信号辐射的控制

3.2 节讲述了返回电流在参考平面的传输，当参考平面连续的时候，这种传输是不可避免的。防止返回电流传输到 I/O 连接器区域的方法就是在高速数字电路区和 I/O 连接器区域使用专用的分割。图 3-15 所示为一个分割的实例，I/O 地参考区域和数字地参考区域被分隔开。这种策略对于将 I/O 连接器地引脚和返回电流传输隔离是有效的。




图 3-15 PCB 参考平面分割实例

3.2 节讲述了参考平面的分割带来的负面效果，但是在本节中，我们却需要用分割来实现信号的隔离，这样有利于减少 RF 辐射。高速信号走线通过分割参考平面时，返回电流会找到恰当的返回通路，而这个返回通路将可能会增加 RF 辐射。参考平面的分割绝对不允许出现在高速信号走线附近。当一个低速 I/O 区域靠近高速信号电路时，必须使用参考平面的分割来有效隔开低速 I/O 连接器的地引脚与高速返回电流的连接。

一个典型的参考平面分割的应用是计算机主板。在主板上具有许多低速 I/O 连接器，比如键盘、鼠标、串口、并口等，所有这些 I/O 端口都具有一个地引脚，通常直接和主板上的地平面相连接。一般小于 5MHz 的 I/O 端口信号都可以认为是低速的 I/O 信号。根据上面所述，我们不能让任何高速信号走线（比如时钟信号、高速数据总线等）靠近低速的 I/O 连接器。将低速 I/O 区域的参考平面分割可以非常有效地隔离返回电流，防止其从参考平面上传输到 I/O 连接器的地引脚上，同时这也是一种低成本的 EMC 设计方案。

为了使 I/O 地和参考平面的分割方法成功有效，还有几个重要因素需要考虑。首先，必须使用低电感（低阻抗）将从主 PCB 的数字地参考平面分割出来的地参考平面和屏蔽的机架相连接。如果这个连接被忽略或者连接是间断的，或者没有足够低的阻抗，则 RF 辐射在一定程度上将会增加。注意：对于外部导线和电缆的最终参考都是机架屏蔽。靠近 I/O 连接器的屏蔽内部的 I/O 信号参考必须与外部机架居于相同的电势。

第二个重要的因素就是那些专门的低速 I/O 数据返回电流通路。如前面章节所讲，所有电流必须返回到它的源。低速的 I/O 信号必须具有一个返回电流通路，否则可能会产生数据传输错误，或者系统会产生其他的错误。**通常在设计时，在这个返回电流通路的跨过 I/O 分割处放置铁氧体磁珠。铁氧体磁珠允许低频的返回电流流过，而限制高频的数字地参考返回电流传输。电容永远也不会在这样的分割处被使用，因为电容允许高频噪声信号通过而阻断低频的返回电流。**图 3-16 所示为具有分割和在分割处放置铁氧体磁珠的 PCB 上参考平面的方块例图。因为这些磁珠是专门用于低频返回电流的，在 PCB 上并不需要太多，可以分布在靠近低频 I/O 连接器附近的分割处。

地参考平面上的分割主要是用来为参考平面上的高频信号提供高阻抗。分割的宽度不是很重要，但是应该在 50mil 或者更大。图 3-17 所示为一个 10in×12in 的 PCB 的分割实例的阻抗描述。注意，由于谐振效应，在 400~500MHz 时，阻抗下降。这就说明分割对阻断高频电流传输是有效的，但是只能高达几百 MHz 的频率。在更高的频率下，由于存在板和槽的共振，分割的阻抗不如所期望的那样高。

图 3-18 所示为一个具有内部 PCB 和一条外部导线的简单金属机盒的辐射实例。在该实例中，一条微带线布在内部 PCB 上，但是没有靠近 I/O 连接器地引脚。

PCB 的地参考平面和 I/O 连接器区域相连。第一条曲线描述了没有导线和 I/O 连接器相连时的辐射，机壳的谐振很明显在 425~750MHz 之间。当连接了外部导线，则与导线长度相关的谐振很明显地在 80MHz、225MHz。当分割加在微带线和 I/O 区域之间的内部 PCB 的地参考平面时，则在低于 500MHz 的频率时，来自外部导线的辐射被衰减了至少 10dB；在高于 500MHz 时，很难看到由于分割的使用有何改善，这和前面的阻抗讨论是一致的。




图 3-16 具有分割和在分割处放置铁氧体磁珠的 PCB 参考平面的方块例图




图 3-17 一个 10in×12in 的 PCB 板分割实例的阻抗描述




图 3-18 一个具有内部 PCB 和一条外部导线的简单金属机盒的辐射实例

对于大于 400~500MHz 的隔离频率，最好的方法就是完全去掉靠近低速 I/O 连接器附件的地参考平面。在低速 I/O 连接器上的地引脚应该看作为信号引脚，并且与信号引脚一样被滤波。实际上，如果系统正确共地时，地引脚具有与信号引脚相同的电流。一个铁氧体磁珠可以和 I/O 连接器的地引脚及数字地参考区域串联，这样磁珠就是一个滤波器，将高频成分过滤而提供一个低频返回通路。如图 3-19 所示，在 I/O 区域没有地参考平面。




图 3-19 在 I/O 区域没有地参考平面的方块例图

如前所述, 电源平面也不应该出现在 I/O 区域, 因为它们常常被用作高速信号的参考平面, 并且包含返回电流, 会以最低阻抗作为其返回源的路径。如果这些电源平面被允许进入到 I/O 区域, 则来自这些电流的能量会耦合到 I/O 信号线 (包括地信号线) 上, 并且被传输到机壳的外部, 从而产生辐射。

3.3.4 非期望信号的 I/O 串扰耦合

耦合到 I/O 线的串扰是期望信号耦合到非故意导体的另一种方式, 从而在导体上产生非期望信号。通常在信号完整性分析阶段, 会对串扰进行仔细地监控, 以确保获得合格的信号质量。从 EMC 角度来看, 在关键信号走线之间的串扰并不是特别关注点, 而在关键信号和 I/O 线之间的串扰是关注的焦点。

图 3-20 描述了关键信号走线和 I/O 线之间的串扰耦合。关键信号走线没有直接和 I/O 线相连接, 但是它们的布线相互距离很近, 从而产生了串扰耦合。串扰耦合可以是水平的, 如图 3-20 所示, 也可能是垂直的。耦合可能会发生在 PCB 的内部不同层上。




图 3-20 单级串扰耦合的实例

多级或级联的串扰耦合也是一个关注点, 因为在屏蔽机架外的来自关键信号走线的非常小的电流就会产生不可接受的 RF 辐射。图 3-21 所示为一个多级串扰耦合的实例。关键信号走线被布在一个其他用途信号走线附近, 并且期望信号 (比如时钟信号) 串扰到该信号走线上。该信号走线又和 I/O 走线布局很近, 第二次串扰耦合又发生在该信号走线和 I/O 信号线之间。因此初始期望信号的一部分就间接地串扰到了 I/O 走线, 并且产生非期望信号。

设计工程师一定要将高速信号谐波远离 I/O 区域, 特别是远离那些没有屏蔽的

I/O 连接器和电缆。因为外部无屏蔽电缆上只有大约 $100\mu\text{V}$ 的共模噪声就会产生超过商业允许标准的辐射。




图 3-21 多级串扰耦合的实例

3.3.5 非期望信号的 I/O 串扰耦合的控制

很显然，控制串扰耦合到 I/O 线的最好方法就是将高速信号走线远离 I/O 走线。**最有效的隔离这些类型走线的方法就是将它们布在 PCB 叠层的不同层上，并且在它们的层之间使用完整的实体参考平面。**如果其间没有参考平面，在它们之间也会产生串扰。图 3-22 所示为这种布局的一个实例。低速 I/O 走线布在 PCB 的外层，而高速信号则布局在内层。注意，高速信号不要暴露在外层，并且高速信号走线不要改变其参考平面。




图 3-22 使用实体参考平面隔离的实例

然而，将 I/O 信号和高速信号总是分开在不同的实体平面上也是很困难的。尽管这种分隔在不同层的布线方法是有效的，但是常常很难实现，因为我们常常需要使用 PCB 上的所有布线通道。图 3-23 所示为一个具有驱动信号（高速）走线、易受影响的 I/O 走线和临近的其他布线通道的案例。在这个布局中，建议将 I/O 走线布在离高速信号走线更远的地方，并且在它们之间留出未布线的通道。




图 3-23 串扰耦合实例

在同一层上的更有效地隔离走线的方法就是使用保护走线。一条保护走线在每英寸的位置（或者更小的距离）通过过孔和地参考平面相连接，并且将其置于高速信号走线和易受影响的走线之间。如果 PCB 上具有许多相关的高速信号走线，比如总线，则它们可以布局在一起，而在整个总线的外围使用保护走线。如图 3-24 所示，PCB 的配置与图 3-23 的一样，但是增加了保护走线。




图 3-24 具有保护走线的隔离实例

图 3-25 所示为两相邻走线使用物理分隔或保护走线所产生的额外损耗。在该图中，0dB 表示两相邻的走线具有相同的串扰耦合。从图中我们可以看出，物理分

隔产生了几分贝的额外损耗;保护走线提供了最好的隔离并使用较少的 PCB 空间。




图 3-25 两相邻走线使用物理分隔或保护走线所产生的额外损耗

第 4 章 旁路与去耦

旁路和去耦是可以防止 RF 能量从一个电路转移到另一个电路的方法，主要应用于三种相关的电路区：电源和地平面、元件和内部电源连接。

去耦是克服由于数字电路的开关逻辑产生的物理和时间约束的方法。数字逻辑通常具有两个可能的状态：“0”和“1”。有些器件可能不是二元的而是三元的。元件的内部开关决定了它们的状态，并且可以检测出器件的逻辑状态是“低电平”还是“高电平”。在有限的时间范围内必须确定这个状态，在这个时间范围内，必须有一个保护边界以确保不会产生错误的触发。在触发操作附近的逻辑开关状态的变化会对其产生一定的不确定性。如果增加了高频噪声，那么不确定的程度会增加，甚至会产生错误的触发。

当在最大负载情况下，元件的信号引脚同时切换时，去耦也为在时钟或数据转换时的元件提供足够的直流电压及电流，以便正常操作。去耦是通过确保电源的低阻抗来实现的。因为去耦电容在高频（直到电容的自振频率）下具有低阻抗，因此 RF 能量可以从信号线中除去，而低频有用的信号则不受影响。优化的实现方法是给指定的对象使用电容器：大容量（Bulk）电容器、去耦电容器和旁路电容器。所有电容值可以使用特定的公式计算，另外电容的介质材料也必须正确地选择，而不能仅仅依靠经验来选择。

当然，一个电容器也可以用于其他方面，比如定时（Timing）、波形修整、积分和滤波等。在 EMC 方面常用的三种电容器如下：

- 去耦（Decoupling 电容器）：去耦电容器可以将高频元件在高速开关时在电源分布网络产生的 RF 能量移除。去耦电容器也为元器件提供了一个局部的 DC 电源，对降低在电路板上的峰值浪涌电流的传播特别有效。

- 旁路（Bypassing 电容器）：旁路电容器能够从元件或电路上移除不需要的 RF 噪声，避免其耦合到其他区域或相互耦合。在构造一个 AC 分流以便移去不期望的 RF 能量，防止其进入易受影响的区域，必须使用旁路电容器，另外也提供滤波功能（频带宽限制）。

- 大容量（Bulk 电容器）：当在最大负载下，所有信号引脚同时开关切换时，大容量电容器有助于保持其 DC 电流及电压稳定。它也防止因为元件产生的浪涌电流（ dI/dt ）造成电源失效。

一个理想的电容器在它的导电极板和电介质中没有损耗。电流总是存在于两个平行的极板上。因为电流的存在，那么在平行配置的极板之间就会存在电感成

分。因为一个极板充电时，另一个极板就会放电，则在电容操作时就会产生相互耦合因子。

4.1 谐振

实际上，电容器含有一个 RLC 电路，其中 R 为引脚电阻、 L 为引脚长度和电容器的电感、 C 为电容。图 4-1 和图 4-2 所示分别为电容器的结构和电路表示图。当达到某一个频率时， L 和 C 的串联组合就会产生谐振，在谐振时会产生一个幅值非常低的并且有效的 RF 信号。当频率达到谐振点后，电容器的阻抗特性变成感性的，从而使得旁路或去耦失去效果。因此，旁路和去耦是受电容器的引脚电感、电容器和元件之间的走线长度、过孔或焊盘等影响的。




图 4-1 电容器的结构




图 4-2 电容器的电路表示

注： ESL 和 ESR 是电容的内在属性，并且不是两引脚的部分。每个器件只有一个 ESL 和 ESR 。

在讨论 PCB 的旁路及去耦之前,我们先讲述电容的谐振。谐振发生在当电感向量和电容向量的相位差为零时,就是说此时电路对 AC 电压来说是纯阻性。有三种常见的谐振电路:

- 串联谐振;
- 并联谐振;
- 并联 C, 串联 RL 谐振。

谐振电路对频率具有选择性,因为其能在一定频率通过较多(或较少)的 RF 电流。如果在串联 RLC 电路中 R 高而源的电阻低,则该电路会通过选择频率信号。如果 R 低而源的电阻高,则 RLC 电路会阻断选择频率信号。一个并联谐振电路如果与负载串联,则会阻断选择频率信号。

4.1.1 串联谐振

串联 RLC 电路的阻抗可以表示为 $\vec{Z} = R + j(X_L - X_C)$, 其总的阻抗值可以由下式 (4-1) 表示。如果一个 RLC 电路表现为感性时, 则其谐振的参数可以按图 4-3 所示的进行计算, 此处 ω 为谐振频率。

$$z = \sqrt{R^2 + (X_L - X_C)^2} \quad (4-1)$$

当串联 RLC 电路在谐振时, 具有如下的特性:

- 阻抗最低;
- 阻抗等于电阻;
- 相位差为零;
- 电流最大;
- 功率 (IU) 最大。




图 4-3 串联谐振电路

4.1.2 并联谐振

并联的 RLC 电路如图 4-4 所示。谐振频率与串联 RLC 电路相同。当并联 RLC 电路谐振时, 具有如下的特性:

- 阻抗最大;
- 阻抗等于电阻;
- 相位差为零;
- 电流最小;
- 功率 (IU) 最小。





图 4-4 并联谐振电路

当电感 L 等于电容 C 时，电路将产生谐振。如果电阻等于零，则阻抗为无穷大。在一定的情况下，电阻是一个很重要参数，以便防止并联谐振。如果电阻值太高，则元件的等价串联电阻将会超过谐振频率点的电感值。

4.1.3 并联 C ，串联 RL 谐振

实际的谐振电路通常会包括一个电感与一个电容并联，因为电感具有一些电阻，因此等效电路如图 4-5 所示。在电感部分的电阻可以是分立的单元或物理电感的内部电阻。当产生谐振时，电容和电感在不同的半个周期内处理相同的存储能量。当电容放电时，电感充电；而当电感放电时，电容充电。在反谐振频率（Antiresonant frequency）下，谐振电路（Tank circuit，储能电路）对主电路电流提供了高阻抗，尽管在谐振内部的电流比较高。能量仅仅损耗在电路网络的电阻部分。反谐振电路等效于一个并联 RLC 电路，其阻值为 $Q^2 R$ 。

图 4-5 并联 C ，串联 RL 谐振电路

4.2 电容器的物理特性

4.2.1 阻抗

电容器的等效电路如图 4-2 所示。电容器的实际阻抗可以表示为：

$$|Z| = \sqrt{R_s^2 + \left(2\pi fL - \frac{1}{2\pi fC}\right)^2} \quad (4-2)$$

式中 Z ——阻抗 (Ω) ;

R_s ——等价的串联电阻—— ESR (Ω) ;

f ——频率 (Hz) ;

L ——等价的串联电感—— ESL (H) ;

C ——电容 (F) 。

对于该方程，当在谐振频率 f_0 时，阻抗 Z 的值最小。

$$f_0 = \frac{1}{2\pi\sqrt{LC}} \quad (4-3)$$

实际上，当我们考虑 ESL 和 ESR 时，阻抗方程式 (4-2) 反映了存在的隐藏寄生现象。等效的串联电阻 (ESR) 指的是在电容中的电阻损失。这个损失包括分配的金属电极的极板电阻、内部电极之间的接触电阻和外部连接部分的电阻。注意，在高频时的集肤效应会增加元件引脚的电阻值。因此，高频时等效的 ESR 值比 DC 状态的更高。

等效的串联电感 (ESL) 是损耗单元。无论如何，任何理想的电抗性的单元是没有损耗的，也就是说它是存储或返回能量但不消耗能量。能量消耗 (损失) 仅仅发生在阻性元件。在电容器中的 ESL 值必须保证对器件封装中的流过的电流限制最小。限制越严格，则电流密度越大并且 ESL 越高。因此电容器的长宽限制必须仔细考虑以便最小化寄生成分。

对式 (4-2)，我们可以使用 ESR 和 ESL 来改写该方程，如式 (4-4) 所示：

$$|Z| = \sqrt{(ESR)^2 + (X_{ESL} - X_C)^2} \quad (4-4)$$

式中 $X_{ESL} = 2\pi f \cdot (ESL)$;

$$X_C = \frac{1}{2\pi fC}$$

对于一定的电容器，同电解质材料相关，电容值会随温度和 DC 偏移值而变化。

等效电容的串联电阻值也随温度、DC 偏移值和频率而变化,但 ESL 保持相对不变。

为了得到一个理想的电容器,则器件需要有高的电容值 C 和低的电感值 L ,而在高频时总的阻抗不会增加。基于这个原因,在 PCB 中提供低阻抗的去耦时,电源和地平面结构比分立的元件更优。

4.2.2 电容器的类型

常用电容器按介质区分有纸介电容器、油浸纸介电容器、金属化纸介电容器、云母电容器、薄膜电容器、陶瓷电容器、电解电容器等。表 4-1 是几种常用电容器的结构和特点。

表 4-1 几种常用电容器的结构和特点

电容器种类	电 容 器 结 构 和 特 点
纸介电容器	用两片金属箔做电极,夹在极薄的电容纸中,卷成圆柱形或者扁柱形芯子,然后密封在金属壳或者绝缘材料(如火漆、陶瓷、玻璃釉等)壳中制成。它的特点是体积较小,容量可以做得较大。但是固有电感和损耗都比较大,用于低频比较合适
云母电容器	用金属箔或者在云母片上喷涂银层做电极板,极板和云母一层一层叠合后,再压铸在胶木粉或封固在环氧树脂中制成。它的特点是介质损耗小,绝缘电阻大、温度系数小,适宜用于高频电路
陶瓷电容器	用陶瓷做介质,在陶瓷基体两面喷涂银层,然后烧成银质薄膜做极板制成。它的特点是体积小、非常低的 ESR ,耐热性好、损耗小、绝缘电阻高,但容量小,适宜用于高频电路。铁电陶瓷电容容量较大,但是损耗和温度系数较大,适宜用于低频电路
薄膜电容器	结构和纸介电容器相同,介质是涤纶或者聚苯乙烯。涤纶薄膜电容器,介电常数较高,体积小,容量大,稳定性较好,适宜做旁路电容器。聚苯乙烯薄膜电容器,介质损耗小,绝缘电阻高,但是温度系数大,可用于高频电路
金属化纸介电容器	结构和纸介电容器基本相同。它是在电容器纸上覆上一层金属膜来代替金属箔,体积小,容量较大,一般用在低频电路中
铝电解电容器	由铝圆筒做负极,里面装有液体电解质,插入一片弯曲的铝带做正极制成。还需要经过直流电压处理,使正极片上形成一层氧化膜做介质。它的特点是容量大、低 ESL 和 ESR ,但是体积大、漏电流大,稳定性差,寿命短、有正负极性,适宜用于电源滤波或者低频电路中
钽、铌电解电容器	用金属钽或者铌做正极,用稀硫酸等配液做负极,用钽或铌表面生成的氧化膜做介质制成。它的特点是体积小、容量大($1\sim 1000\mu F$)、大的 ESL 范围和低 ESR 、性能稳定、寿命长、绝缘电阻大、温度特性好。用在要求较高的设备中
电容器阵列	属于陶瓷电容器的电介质。每个器件封装得具有多个接触点。这种电容器具有非常低的 ESL ,成本较高

4.2.3 能量存储

理想情况下,在逻辑器件的状态变化期间,去耦电容器应该能提供所有必须的电流,以确保电容器的功能。在两层板上使用去耦电容可以减少电源的波纹。

在多层板并且在低频应用时，可以不用去耦电容器。式（4-5）描述了电源和地平面间的电容使其可提供必须的电流所需的电容量：

$$C = \frac{\Delta I}{\Delta V / \Delta t} \quad (4-5)$$

$$\text{例如 } C = \frac{20\text{mA}}{100\text{mV} / 5\text{ns}} = 0.001\mu\text{F} = 1000\text{pF}$$

式中 ΔI —— 暂态电流；

ΔV —— 可允许的电源供应的电压变化（波纹）；

Δt —— 开关时间。

注意，对于 ΔV ，EMI 的要求比元器件电源稳定的要求通常更高。 ΔI 的要求通常是未知的，并且元器件制造商也不会提供。 Δt 通常是给出一个典型或最大值，但很少给出最小值，而最小值才是需要关注的。

去耦电容器的响应是基于电流的突然变化。按照电容器可以提供电流的能力来分析频率域阻抗响应是很有用的。电荷转移性能也是用于说明时域特性的，而时域特性常用于电容器的选择。当在相对低的暂态时，在电源和地平面之间的低频阻抗表示板上电压的变化量。在快速响应期间，这个值表示电压变化的时间平均值。在低阻抗情况下，电压的突然变化时可以得到更多的电流供给元器件。高频阻抗表示在快速暂态响应期间最初可以供给多少电流。

每个元器件的电流要求必须正确地评价，以满足去耦和电源分配的要求。电流的要求可以归纳为以下几类：

- 稳态：名义操作时的稳态电流。
- 输出容性负载：驱动器必须送到负载的容性负载充电电流。
- 传输线负载：从源传输电磁场到负载所要求的传输线负载电流。这就要求一个更慢、更低的峰值时间周期，以保持传输线被充电直到所有反射结束。
- 器件输出电荷：可获得的输出变化（开关）电流的大小。
- 周期开关：元器件去耦电容器的重复充电电流。

4.2.4 谐振

在选择旁路和去耦电容器时，根据电路使用的时钟速度和逻辑器件来计算存储能力和放电频率。必须基于电容器提供给电路的阻抗值来选择电容值。电容器保持其电容性直到其谐振频率，超过电容器的谐振频率后，电容性将会表现为感性，因为引脚长度和走线电感的存在。随着频率的增加，电感性也增加，其 RF 去耦效果就会降低。表 7-2 列出了两种陶瓷电容的谐振频率，一种为标准的 0.25in 引脚（径向或轴向），另一种为表贴安装元件。表贴电容器的谐振频率总是更高，

尽管相互连接引起的电感可能会抵消这种好处。相互连接电感包括走线和与元件封装连接的内部导线。根据所设计的产品类型和操作频率，皮亨（pH）级的电感的变化可能太大而无法忍受。

表 4-2 各种电容器的近似谐振频率

电容值	通孔类型的电容器（0.25in 引脚）/MHz	表贴装配电容器（0805）
1.0 μ F	2.6	5MHz
0.1 μ F	8.2	16MHz
0.01 μ F	26	50MHz
1000pF	82	159MHz
500pF	116	225MHz
100pF	260	503MHz
10pF	821	1.6GHz

通孔电容器仅仅是引脚比表贴（SMT）电容器的要大。典型的电容器每 0.1in 长的引脚具有大约平均 2.5nH 的电感。表贴电容器总的引脚电感大约为 1nH。这些电感值会随走线尺寸（宽度、长度和厚度）的变化而变化。

电感器并不会像电容器一样改变其谐振响应属性，而是其阻抗的大小会随频率的变化而改变。在电感器的周围的寄生电容会导致并联谐振响应发生改变。电路的频率越高，阻抗的幅值越大。RF 电流流经这个阻抗就会在输入和输出之间产生 RF 电压差。RF 电流是在元件中产生的，根据欧姆定律，RF 电压和 RF 电流的关系为： $V_{rf} = I_{rf} \times Z_{rf}$ 。当选择并使用电容器进行去耦时，一个重要的考虑就是处理引脚电感。SMT 电容器在高频时比径向或轴向电容器具有更好的性能，因为其较低的内部引脚电感。表 4-3 列出了一个 15nH 电感器的阻抗幅值和频率之间的关系（ $Z = 2\pi fL$ ）。

表 4-3 一个 15nH 电感的阻抗幅值和频率之间的关系

频率/MHz	Z/ Ω	频率/MHz	Z/ Ω
0.1	0.01	0.5	0.05
1.0	0.10	10.0	1.0
20.0	1.9	30.0	2.8
40.0	3.8	50.0	4.7
60.0	5.7	70.0	6.6
80.0	7.5	90.0	8.5
100.0	9.4		

图 4-6 则显示了径向或轴向 0.25in (6.4mm) 引脚的通孔电容器的谐振频率。从图中可以看出,直到谐振频率(阻抗值最小)之前,电容器都是电容性的。在这之后,电容器就变成电感性了,会逐渐地降低 RF 去耦功能。无论如何,它们依然可以作为元件的最佳充电来源,即使其已经变成了感性。这是因为电容器的内部电极板至 PCB 上焊盘的引脚长度上的电感都应该考虑进去。感性是使得电容的去耦能力在超过谐振频率后变差的原因。




图 4-6 通孔电容器的自激谐振频率

有些逻辑器件会在整个频谱上产生大量的 RF 能量。器件产生的这种能量通常比电路板上电容的谐振频率要高。例如,一个 0.1μF 的电容器通常不能为 ACT 或 F 逻辑器件提供足够的 RF 电流去耦,尽管对于低速逻辑器件是可以满足的。一个 0.001μF 电容器是更合适的选择,因为其更高的谐振频率,可以更好地匹配元件的快速边沿变化速度(最小为 0.8~2.0ns)。

因为表贴(SMT)电容器具有较小的引脚电感,因此通孔电容器和表贴电容器存在一些差别。表贴电容器的谐振频率比通孔电容器的更高。图 4-7 列出了一个表贴陶瓷电容器的谐振频率。该图中所有电容器具有相同的引脚电感值。

有效地去耦要求电容器具有的电感量尽量少。即使很少量的电感都会显著地

改变操作的自激频率，使电容器无法达到其最佳性能。尽管工程师会在设计期间考虑走线和引脚电感，但 PCB 工程师有时候会将无源元件放置在某些可用的空间处。在某些情况下，从电源和地平面到电容器的焊盘会自动放置过孔，而在过孔和焊盘之间会存在走线，另外由于电容器内部的走线、电容器和元件之间走线以及其他相关的连接的存在，因此电感总是存在的。




图 4-7 表贴电容器的自激谐振频率

4.2.5 不同介质电容器特性

当选择电容器时，设计人员不但要考虑到谐振频率，而且要考虑电容器的介质材料。最常用的材料为 Z5U（钡钛酸盐陶瓷）。这种材料具有高的介电常数，允许小体积的电容器具有大的电容量。基于设计和结构，谐振频率为 1~20MHz 不等。在高于谐振频率时，Z5U 的性能会降低，应用容限频率大约为 50MHz。

另一种介质材料为 NPO（铌钛酸盐）。由于其低介电常数，这种材料具有更高的频率属性。在低于 10MHz 的去耦情况下，不适合使用这种材料。NPO 也具有更稳定的温度属性。

当并行使用 Z5U 和 NPO 材质的电容器时，会产生一些问题。更高介电常数的

Z5U 会抑制更好的频率稳定性、低介电常数的 NPO 的谐振。对于低于 50MHz 的 EMI 问题, 只使用一个 Z5U 电容器更好, 因为此时 Z5U 具有很好的低频去耦作用, 从而降低 RF 辐射。而 NPO 材料的电容器则用于 50MHz 以上的去耦。

对于在 PCB 上使用不同的介质材料的电容器时, 阻抗峰值是不同的, 如图 4-8 所示。






图 4-8 不同的介质材料的阻抗

目前, 除了 NPO 和 Z5U, 还有 X7R、X5R 和 Y5V 等介质材料。图 4-9a 和 b 分别列出了 NPO 和 X7R 陶瓷电容器的阻抗频率曲线。



a) X7R 介质电容器的阻抗 —— 频率曲线

图 4-9 X7R 和 NPO 电介质的陶瓷电容的阻抗——频率曲线



b) NPO介质电容器的阻抗 —— 频率曲线

图 4-9 X7R 和 NPO 电介质的陶瓷电容的阻抗——频率曲线 (续)

注意：对于通孔电容器和表贴电容器，其 ESL 和 ESR 的大小不同，表 4-4 列出了几种不同材料的表贴电容器的典型参数。

- 通孔电容器： $ESL \approx 35 \text{ nH}$ ， $ESR \approx 50 \text{ m}\Omega$ ；
- 表贴电容器： $ESL \approx 1 \text{ nH}$ ， $ESR \approx 5 \text{ m}\Omega$ 。

表 4-4 SMT 电容器的典型值

介质材料	封装	ESL/nH	$ESR(100\text{MHz})/\text{m}\Omega$
NPO	0603	0.6	60
	0805	1	70
	1206	1	90
X7R	0603	0.6	90
	0805	1	110
	1206	1.2	120
Y5V	0603	2.5	80
	0805	3.1	90
	1206	3.2	100
X5R	0603	0.4	60
	0805	1	80
	1206	1.1	110

4.3 并联电容器

在产品设计中，我们常常将两个去耦电容器并联。这样可以在更宽的频谱分布范围内降低电源和地的电源网络产生的开关噪声。这种板级噪声有时候被错误地认为是“地弹”，实际上，“地弹”是元件封装内部的电势，是元件的内部管脚和外部焊盘之间的电势。这种内部电势值在元件的内部导线上出现。当使用并联去耦时，我们必须知道在电源和地平面处还存在一个电容器。

当直流电源被数字元件的开关逻辑状态消耗时，在电源分配网络会产生突发的浪涌。去耦提供了一个局部电容器进行充电，以防止这种浪涌破坏电源供应网络。通过去耦电容器将电压和地保持在一个稳定的参考点，就可以避免错误的逻辑开关操作。

多个去耦电容器（一个小容量和一个大容量的电容器）的并联能提供 6dB 增益。尽管 6dB 是一个很小的量，但是可以很有效地抑制有源器件开关造成的 RF 电流。

在并联的电容器之间，当超过大容量电容器的谐振频率时，大容量的电容器阻抗随频率增加而增加，而小容量的电容器阻抗则减少。在某一个工作点，小容量电容器的阻抗将会小于大容量电容器的阻抗，从而占主导作用。因此并联的电容器具有比一个大容量电容器更小的阻抗。

多个去耦电容器不仅能提供更宽的频谱范围，而且能提供更宽的布线以减小引线自感，因此也就能更有效地改善去耦能力。因为两个并联电容器的引脚会提供更大的走线宽度，走线宽度越大，则引脚感抗越小。尽管并联去耦电容器的布局具有很好的效果，但是也存在一些缺点。例如，如图 4-10 所示为两个去耦电容器（分别为 $0.01\mu\text{F}$ 和 100pF ）并联和独立工作时的谐振响应。 $0.01\mu\text{F}$ 电容器的谐振频率为 14.85MHz 。 100pF 电容器具有 148.5MHz 的谐振频率。在 110MHz 时，因为两个并联电容器的组合，其总的阻抗具有较大的增加。此时， $0.01\mu\text{F}$ 电容器为感性，而 100pF 电容器还是容性的。因此在 110MHz 的 LC 电路中产生反谐振效应。无论如何，如果与所要求的 EMI 兼容的话，我们不期望在 PCB 中存在反谐振频率。在这个反谐振频率下，可以观测到时钟信号的任何谐波。例如， 36MHz 振荡器的 108MHz （三次）谐波。

两个电容器的取值应相差两个数量级以提供更有效的去耦（如 $0.1\mu\text{F}$ 和 $0.001\mu\text{F}$ 并联）。需要注意的是数字电路的去耦，低的 ESR 值比谐振频率更为重要，因为低的 ESR 值可以提供更低阻抗的地返回通路，这样当超过谐振频率的电容器呈现感性时仍能提供足够的去耦能力。

要改善并联电容器的效果，那么就必须尽量降低引脚电感。因为在将电容器安装到 PCB 上时，总会存在一定长度的引脚，我们要尽可能使引脚长度短，那么去耦电容器的功效就越好。




图 4-10 并联电容器的谐振频率

4.4 电源和地平面

多层板的一个优点就是可以获得电源和地平面分配网络，这样就可以增强系统操作的性能。在电源和元件之间使用低阻抗通路就可以得到好的性能。一个低阻抗通路会使整个 PCB 的电源网络产生很低的电压降。如果在电源分配网络中存在不平衡，则共模 RF 能量就会产生。

电源平面和地平面之间存在介质材料，所以这两个大的平行极板之间就变成了一个大电容器。这个电容器通常可以为大部分低速设计提供足够的去耦。如果元件的信号边沿的跳变 (t_r 为上升时间、 t_f 为下降时间) 大于 10ns (例如标准的 TTL 逻辑)，则系统就不需要使用高性能、高谐振频率的分立去耦电容器。但是此时大容量电容器还是需要的，因为保持电压的稳定是确保系统正确操作的前提。

根据不同的核心材料厚度、介电常数和叠层板内平面的位置，电容器的值是不同的。通过网络分析、数学计算和建模可以得到电源和地平面之间的实际电容

值。正确的分析可以确定整个 PCB 上的所有阻抗，包括电源和地平面的效应以及所有分立的去耦电容器。

4.4.1 计算电源和地平面之间的电容值

电源和地平面之间的电容值可以通过式 (4-6) 进行计算。实际电容值通常会小于所计算的值，因为存在不可预知的寄生成分，不能包含在这些方程中。

$$C = \frac{\epsilon_0 \epsilon_r A}{d} = \frac{\epsilon A}{d} \quad (4-6)$$

式中 C ——电源和地平面之间的电容 (pF)；

ϵ_0 ——自由空间中的介电常数，其值为 8.85×10^{-12} F/m；

ϵ_r ——电容器极板间的相对导磁常数，典型值为 4.5，对于不同的线性材料，该值不同；

A ——平行极板的面积 (m^2)；

d ——极板的距离 (m)。

将介质材料的相对介电常数 ϵ_r 和自由空间中的介电常数 ϵ_0 的值代入式 (4-6) 中，就可以计算出平行极板电容器的电容值，也即电源和地平面之间的电容值。如图 4-11 所示为电源和地平面之间电容器的电路简化和频谱描述。




图 4-11 电源和地平面之间电容

使用这个方程需要注意的一个问题是电源和地平面上过孔产生的电感，它会减弱电源和地平面之间电容器的去耦效果。

因为电源和地平面可以用作去耦电容器，所以对于低速逻辑元件（如标准的

TTL 逻辑), 可以不必再用分立的电容器。仅仅当电源和地平面之间非常靠近时(小于 0.01in, 即 0.25mm)才能达到最佳的效果。对于高速信号的应用情况下, 最好距离为 0.005in, 即 0.13mm。

当使用电源和地平面作为主要的去耦电容器时, 要考虑另一个因素, 即该电容器的谐振频率。如果电源和地平面之间电容器的谐振频率与安装在板上的总去耦电容器的谐振频率一样, 则在这两个频率相遇的地方, 会有很强的共振。那么就不会再有一个宽的去耦频谱分布。如果时钟谐振频率也是在这个共振频率上, 这个板看起来就几乎没有去耦效果。当这种状况发生时, 该 PCB 成为无意图辐射源, 也就不能符合电磁干扰要求。假如发生这种情况时, 使用具有不同谐振频率的附加去耦电容器, 就可以避免发生与 PCB 电源和地平面的共振。

改变电源和地平面的谐振频率的一个简单方法就是改变这两个层间的空间距离。增加或减少叠层的相互间距或在叠层中重新定位将可以改变系统的电容值。使用这种技术的一个不利之处就是信号布线层的阻抗可能也会改变。多层 PCB 的谐振频率通常在 200~400MHz。

过去, 慢速的逻辑器件小于 PCB 电源和地平面谐振频率的区域可以很好工作。使用更先进设计技术的逻辑器件达到或超过了这个临界的共振频率。当电源/地平面的阻抗和分立的去耦电容器达到这个相同的谐振频率时, 则性能将会严重降低, 变差的高频阻抗将会导致 EMI。这样的话, 这个 PCB 就变成了一个无意图的发射器。PCB 并不是真正的发射器, 而高开关频率的电路或时钟是 RF 能量产生的根本原因。因为去耦并不能解决这类问题(因为去耦电容器的谐振), 需要用系统级的密封方法来解决这个问题。

4.4.2 埋入式电容器去耦

所谓的埋入式的电容器就是将各平面放置得很近, 因此增加了两平面之间的固有电容值。在某些情况下, 两平面之间的材料的介电常数增加, 也可以增加平面间的固有电容值。

图 4-12 所示, 相同的 PCB (10in×12in) 并且介电常数也相同 (FR4 介质材料), 平面间的距离减小时传递函数值变化情况。当平面之间的距离为 2mil 时与 35mil 时相比, 传递函数值显著下降。距板边距 35mil, 并且 PCB 上每隔 1in 放置一个 0.01 μ F 的 SMT 分立电容器与距板边距 2mil 时相比, 距板边距 2mil 的传递函数值在高频时降低(小于放置分立的电容器), 但是在低频时要大。这也就是说, 使用埋入式电容器方法, 在高频应用下非常有效。如果同时使用传统分立的去耦电容器, 并且靠近电源和地平面, 则会获得一个总的比较低的传递函数值。这种方法也潜在地减少了所需要的电容器的数量。




图 4-12 相同的 PCB (10in×12in) 和介电常数在平面距离不同的传递函数

但是很重要的一点是，我们必须明白将两个平面放置很近以提供去耦功能时，这种去耦效果只能对两个平面有效。在一个电源和地平面相距很近的 PCB 上，通常有许多不同的层，几个电源平面和地平面、几个信号平面或者很多电源平面。这种去耦功能仅仅对那个相邻近的平面有改进。因为平面之间的噪声也可能由高速信号的跳变产生，所以其他平面对依然需要附加的去耦电容器。图 4-13 说明了这种情况。




图 4-13 埋入式电容器的平面对和需要去耦电容器的平面对

一个埋入式的电容器在每个平面对之间具有大约 506pF/in^2 的内部电容值。例如，具有埋入式电容器配置的平面对的 100in^2 的 PCB 具有大约 $0.1\mu\text{F}$ 的电容值。板上的纯电容值大约小于这个最大值的 $10\%\sim 20\%$ ，因为存在过孔和电源与地平面相关的蚀刻边界。

有些 PCB 同时具有数字和模拟器件。它们要求属于自己的电源平面和地平面，以便隔离用于数字电路和模拟电路电源不同的操作电压，以获得 EMI 目标。在这种情况下，电源平面和地平面的不连续就会使纯电容减少，所以建议在电源平面和地平面间使用 $1.0\mu\text{F}$ 和 $0.1\mu\text{F}$ 的旁路电容器。

4.5 电容器值的计算和选择

4.5.1 电容器的选择和计算基础

具有周期开关状态的元件必须对其进行去耦。这是因为开关操作产生的能量会进入到电源和地分配网络。这个能量会传输到其他电路或者以共模或差模 RF 能量传递到其他子模块。对于不同的应用，可能需要使用大容量的电容器，例如钽电容器和高频陶瓷单晶电容器。另外，单晶电容器必须具有高于时钟谐波的谐振频率。通常，当电路的信号边沿变化速度为 2ns 或更小时，则需要选择谐振频率为 $10\sim 30\text{MHz}$ 的电容。许多 PCB 具有 $200\sim 400\text{MHz}$ 的谐振频率。基于 PCB 结构的谐振频率，正确地选择去耦电容器可以改善对 EMI 的抑制。通常表贴封装的电容器由于其引脚电感小，所以具有更高的谐振频率。铝电解电容器对于高频去耦是没有效果的，只能用于电源供应子系统或电源线的滤波。表 4-5 列出了一些常用电容器的基本特性。

表 4-5 常用电容的主要特性

电容种类	容量范围	直流工作电压/V	运用频率/MHz	漏电阻/ $\text{M}\Omega$
中小型纸介电容	$470\text{pF}\sim 0.22\mu\text{F}$	63~630	8 以下	>5000
金属壳密封纸介电容	$0.01\mu\text{F}\sim 10\mu\text{F}$	250~1600	直流，脉动直流	>1000~5000
薄膜电容	$3\text{pF}\sim 0.1\mu\text{F}$	63~500	高频、低频	>10000
云母电容	$10\text{pF}\sim 0.51\mu\text{F}$	100~7000	75~250	>10000
陶瓷电容	$1\text{pF}\sim 100\mu\text{F}$	63~630	低频、高频、 50~3000	>10000
铝电解电容	$1\mu\text{F}\sim 10000\mu\text{F}$	4~500	直流，脉动直流	
钽、铌电解电容	$0.47\mu\text{F}\sim 1000\mu\text{F}$	6.3~160	直流，脉动直流	

通常，我们首先根据不同的情况去选择去耦电容器。通常根据 PCB 上的时钟

或处理器的一次谐波来选择。不过有时候,大部分 RF 电流是由三次或五次谐波产生的。因此,此时就应该考虑相应的谐波,需要许多大容量的分立电容器来去耦。普通的 $0.1\mu\text{F}$ 的去耦电容器由于电感性太强而且速度太慢,从而不能为高于 50MHz 频率的电路提供充电电流。

我们通常在许多产品中都使用 $0.1\mu\text{F}$ 的去耦电容器。实际上这是大部分工程师根据经验来选择的,而没有去计算和分析何种电容值最适合当前电路的去耦。

当我们在 PCB 上放置元件时,必须使用足够的去耦电容器或其他物理方法对高频 RF 去耦。必须基于具体的应用,确保所选择的去耦电容器能满足系统的要求,这点对时钟发生电路很重要。谐振频率必须考虑对所有主要的时钟谐波的抑制,通常要考虑到时钟的五次谐波。在具体的计算中,我们可以使用下式计算电容器的容抗值:

$$X_C = \frac{1}{2\pi fC} \quad (4-7)$$

式中 X_C ——容抗 (Ω);

f ——谐振频率 (Hz);

C ——电容值。

暂态电流浪涌时电容器的最大允许电压降决定了最小需要的去耦电容器的电容值,已确保最优的性能。当元件在最大的容性负载下操作时,该电压降会加剧。用于旁路去耦的合适的值可以由下式计算:

$$C = \frac{I\Delta t}{\Delta V} \quad (4-8)$$

式中 C ——电容值;

Δt ——暂态的持续时间;

ΔV ——允许的电压降。

例如,一个典型的 74HC 逻辑元件,其具有一个 20mA 的输入暂态浪涌,暂态时间为 10ns 。电压降必须小于 100mV ,以确保正确的逻辑变换。则去耦电容器的最优值为:

$$C = \frac{20\text{mA} \times 10\text{ns}}{100\text{mV}} = 2\text{ nF} = 2000\text{pF}$$

另外,电容器存在引脚电感,所以在选择去耦电容器时,我们必须考虑这个问题。假定最大的电压尖峰发生在电感上,则最大的串联电感可以由下式计算得出:

$$L = \frac{V\Delta t}{\Delta I} \quad (4-9)$$

式中 L ——电感值;

Δt ——暂态的持续时间;

V ——最大的尖峰电压；

ΔI ——去耦环路的暂态电流。

例如对于同样的 74HC 逻辑元件，其输入暂态浪涌为 20mA，边沿变化时间为 2ns。限制噪声峰值电压小于 100mV 的电感值为：

$$L = \frac{100\text{mV} \times 2\text{ns}}{20\text{mA}} = 10\text{nH}$$

这就意味着总的引脚和串联电感不能超过 10nH。

4.5.2 信号走线的电容效应

电容器会改变信号边沿变化的时间，如图 4-14 所示，尽管整个过渡点没有改变，但是变化率（即信号边沿斜率）发生了变化，即上升时间 t_r 产生了变化。




图 4-14 时钟信号上的电容效应

上升时间 t_r 的增加（或信号边沿变化减慢）是电容充电和放电的结果。这种过渡过程的变化可以通过式（4-10）和（4-11）进行描述。注意，在戴维宁等效电路中没有负载，如图 4-15 所示。源电压 V_b 和串联阻抗 R_s 来自于驱动源或时钟发生电路。走线上的电容效应就是电路中电容器的作用效果。电容器引起的时间变化如图 4-14 所示，其方程描述如下。

$$\begin{cases} V_C(t) = V_b(1 - e^{-t/R_s C}) \\ I(t) = \left(\frac{V_b}{R_s}\right)e^{-t/R_s C} \end{cases} \quad (\text{充电}) \quad (4-10)$$

$$\begin{cases} V_C(t) = V_b e^{-t/R_s C} \\ I(t) = \left(\frac{-V_b}{R_s}\right)e^{-t/R_s C} \end{cases} \quad (\text{放电}) \quad (4-11)$$




图 4-15 电容效应的戴维宁等效电路（无负载）

当对这个信号边沿的过渡过程进行傅立叶分析（频域分析）时，随着 RF 频谱的减少，RF 能量也显著减少。因此，我们可以发现 EMI 兼容性得到提高。不过在设计中也要小心确保较慢的过渡过程不要影响系统的操作性能。

有两种去耦电容值的计算方法。尽管是在某一特定的谐振频率的最优特性情况下，计算去耦电容器的值，但是使用时还需要考虑安装、引脚电感、走线电感和其他寄生参数，因为这些参数可能会改变电容器的谐振频率。

在计算去耦电容值前，我们先考察其戴维宁等效电路网络。总的阻抗等于电路中两个并联电阻的和。比如，使用如图 4-16 所示的戴维宁等效电路，其阻抗计算公式为：




图 4-16 电容效应的戴维宁等效电路（有负载）

$$Z_t = \frac{Z_s Z_L}{Z_s + Z_L} \quad (4-12)$$

式中 Z_s ——源阻抗;

Z_L ——负载阻抗。

假设 $Z_s = 150\Omega$, $Z_L = 2k\Omega$, 则 $Z_t = 150 \times 2000 / 2150\Omega = 140\Omega$ 。

4.5.3 大容量电容器

大容量电容器可以确保为元件提供足够的 DC 电压和电流,特别是当数字元件同时转换数字、地址和控制信号时,具有最大的容性负载。最大的容性负载指的是必须进入元件电源引脚的总电流量。然后元件将这个暂态电流送到所有负载输出。每个于布线网络所连接的负载都会消耗一定电流。负载数量越多,则通过源驱动器件的电流就越大。

元件的开关逻辑状态会使电源和地平面上的电流产生波动。这种波动会使电压下降,从而影响其他元件的性能。大容量电容器可以为电流提供储能,从而为电路提供稳定的电压和电流。

不但要为电路提供高谐振频率的去耦电容器,而且大容量电容器(如钽介质电容器)也是必须的,以便为元件提供稳定的 DC 电源,并最小化电源分配网络的 RF 成分。在高频设计中,除以下位置外,每两个 LSI(大规模集成电路)器件之间、每个超大规模集成电路(VLSI)器件处,都应该放置一个大容量电容器。

- 来自电源的电源入口连接器;
- 适配卡、外围器件和子电路的相互连接处的电源终端;
- 靠近功率消耗的数字元件处;
- 离输入电源连接处最远的位置;
- 远离 DC 输入电源连接器的高密度元件;
- 靠近时钟发生电路处。

当使用大容量电容器时,我们可以按照名义电压等于电容器实际额定电压的 50% 来计算额定速度,以避免电压浪涌而造成元件的损坏。例如,如果电压为 5V,则应该使用一个 10V 额定电压的电容器。

在存储器阵列中,由于在其恢复周期需要更多的额外电流以确保正确操作,因此存储器阵列也需要额外的大容量电容器。对于具有许多引脚的 VLSI 器件也一样。高密度网格阵列封装(PGA)模块也必须具有额外的大容量电容器,特别是在最大容性负载并且当信号、地址和控制引脚同时开关时。

式(4-5)可以用来计算所有电容器所消耗的峰值浪涌电流。注意,电容值越大并不一定就越好。因为过多的电容器会消耗大量的电流,因此会给电源供应带

来压力。

对于大容量电容器，下面的过程可以用来确定最优的电容值：

(1) 确定电路板上最大的电流消耗 (ΔI)。假设所有逻辑门同时工作，包括逻辑交叉产生的浪涌效应。

(2) 计算保证器件的正常工作情况下的最大的电源噪声容限 (ΔV)。需要考虑留一些安全裕量。

(3) 确定电路可接受的最大共模通路的阻抗。

$$Z_{cm} = \frac{\Delta V}{\Delta I} \quad (4-13)$$

(4) 如果使用了完整的实体平面，确定电源和地平面之间的连接阻抗 Z_{cm} ；

(5) 计算从电源到 PCB 之间的相互连接的电缆的阻抗 $Z_{cable} = j2\pi f L_{cable}$ ，将这个值加到 Z_{cm} ，即 $Z_{Total} = Z_{cm} + Z_{cable}$ ，以确定在该频率下电源的布线是否合理的。

$$f = \frac{Z_{cable}}{2\pi L_{cable}} \quad (4-14)$$

(6) 如果实际开关频率低于上式计算的 f ，则电源布线是合理的。如果高于 f ，则需要大电容 C_{bulk} 。可以使用如下式来计算该电容值。

$$C_{bulk} = \frac{1}{2\pi f Z_{total}} \quad (4-15)$$

例如，一个 PCB 上由 150 CMOS 门 (G)，每个门具有在 2ns 时间周期内的开关容性负载为 6pF，电源感抗为 100nH。则

$$\Delta I = G \times C \frac{V_{max}}{\Delta t} = 150 \times 6\text{pF} \times \frac{5\text{V}}{2\text{ns}} = 2.25\text{A}$$

$$\Delta V = 0.2\text{V} \quad (\text{来自于噪声边界估计})$$

$$Z_{total} = \frac{0.2}{2.25} = 0.089\Omega$$

$$L_{cable} = 100\text{nH}$$

$$f_{ps} = \frac{Z_{total}}{2\pi L_{cable}} = \frac{0.089\Omega}{2\pi \times 100\text{nH}} = 141\text{kHz}$$

$$C_{bulk} = \frac{1}{2\pi f_{ps} Z_{total}} = 12.6\mu\text{F}$$

通常使用的大容量电容器的范围为 4.7~1000 μF 。

4.5.4 选择旁路和去耦电容器的值

对于旁路和去耦电容器的实际值的选择，我们要根据封装和其去耦效果来选

择。图 4-17 列出了表贴封装 0805 的不同电容值（分别为 $0.01\mu\text{F}$ 、 $0.1\mu\text{F}$ 和 $0.33\mu\text{F}$ ）的去耦特性。




图 4-17 0805 封装的不同电容值的电容器传递函数

从图中可以看出，传递函数的高频特性受去耦电容值的影响并不是很大。另外，在高频时，电容器的感抗和它在 PCB 上的引线等超过了电容器本身的阻抗。
选择电容器的最好方法就是先选择表贴（SMT）封装电容器，然后尽可能选择该尺寸下的最大的电容值。

1. 旁路电容器

前面已经讲过，旁路电容器的主要功能就是产生一个交流分路，从而消除进入易受影响的区域的那些不需要的能量。通常我们可以选择铝电解电容器和钽电容器，其值取决于 PCB 上的瞬态电流需求，一般值为 $10\sim 470\mu\text{F}$ 。如果 PCB 上有许多集成电路、高速开关电路和具有长引线的电源，则应选择大容量的电容器。

2. 去耦电容器

去耦电容器是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播并将噪声引导到地平面。实际上，旁路电容器和去耦电容器的选择应该一起考虑。通常去耦电容器的取值应该为旁路电容器取值的 $1/100\sim 1/1000$ 。去耦电容还要尽可能靠近每个元件，因为布线阻抗的减小有助于改善去耦电容器的功能。

最常用的去耦电容器为陶瓷电容器，其值取决于信号的最快上升时间和下降

时间。例如，对一个 33MHz 的时钟信号，可以使用 4.7~100nF 的电容器，而对于 100MHz 的时钟信号，则可以使用 10nF 的电容器。除了电容值外，还需要考虑 ESR 的值对去耦的影响，应该选择低于 1Ω 的 ESR 值得电容器。

对于大容量的电容器，请参考 4.5.3 的讲解。

4.6 电容器的安装

4.6.1 电源平面

多层板通常包含一对或多对电源和地平面。电源平面可以和一个低感抗电容器一样，抑制来自元件和走线的 RF 电流。多点接地可以降低地平面与金属机架之间的电势梯度。这些电势梯度就是共模 RF 场的主要来源。在许多情况下，并不能保证做到多点地和机架相连接。那么在这种情况下，必须采取措施来分析并确定 RF 环路出现的地方，才能采取应对方法。

位于地平面相邻的电源平面除了可以对来自电源波动的 RF 电流去耦外，还可以提供增强的磁通消除效果。元件的开关逻辑状态在状态变换时会产生电流浪涌，该电流浪涌会对电源分配网络产生制约。镜像平面是一个提供给电源或地的实体铜平面，电源或地平面与一个信号走线平面相邻。产生信号平面上的 RF 电流会镜像投影到相邻的实体参考平面上。这个实体参考平面一定不要和电源分配网络隔离。为了移去 PCB 内部产生的共模 RF 电流，所有布线层（信号层）物理布置上必须与镜像平面相邻。

4.6.2 去耦电容器的放置

去耦电容器应该灵活地放置在每个元件旁边，特别是边沿变化速度快于 2ns 的元件。对于 CMOS、ECL 和其他快速的逻辑器件，则除了电源和地平面之外，还必须使用分立去耦电容器。

图 4-18 所示为一个去耦电容器放置不好的例子，该电容器的位置离元件太远，会产生一个大的电流环。电源和地平面为大电流环的一部分，其结果就是噪声将会很容易传播到 PCB 上其他元件，并且板上辐射也会增加。整个地平面就成了噪声的一个天线。如果电源和地引脚直接和平面相连接（典型的通孔元件），去耦电容器和表贴元件再和电源及地引脚相连接。特别是当电容器和表贴元件不在板子同一侧时，就会出现这种情况。这种电容器的布局方法是不好的。




图 4-18 去耦电容器放置不好的情况

图 4-19 所示为好的电容器放置方法。大电流环不再是电源或地平面的部分。这点很重要，因为电源和地平面不会扩散这些噪声。




图 4-19 去耦电容器放置好的情况

图 4-20 所示为另一种去耦电容器放置的改进方法。一个串联电感器用来减少电源平面上的开关噪声。电感器的串联电阻必须足够低，以确保没有明显的 DC 电压降。

另外，在整个 PCB 上，可以每 1in 的网格状放置 1nF (100pF) 的电容器（谐振频率很高），这样可以防止额外反射及信号与电源平面产生的 RF 电流。特别是当使用高敏度的 PCB 叠层设计时。这些电容器并没有严格要求放在什么位置，以电路完整性分析可知，这些电容器的去耦效果与其放置的位置关系不大。

对于 VLSI 和其他高速元件（F、ACT、BCT、CMOS、ECL 等逻辑器件）就需要并联去耦电容。当元件的信号边沿变化速度很快时，会产生较高的 RF 电流。当使用并联电容器时，可以对含有高频 RF 能量的电源平面提供较好的旁路功能。

放置多个成对的电容器在 VLSI 元件的四周的电源和接地引脚之间，并且尽量靠近元件。通常这些高频去耦并联电容器值为 $0.1\mu\text{F}$ 并联 $0.001\mu\text{F}$ ，相差两个数量级。对 50MHz 或更高的时钟频率，使用 $0.01\mu\text{F}$ 并联 100pF 。




图 4-20 串联电感的去耦电容器放置方法

第5章 EMC 滤波器

滤波器是由电感器、电容器、电阻器或铁氧体元件构成的频率选择性的二端口网络。可以插入到传输线中，抑制不需要的频率传播。能无衰减地通过滤波器的频率段称为滤波器的通带，通过时受到很大衰减的频率段称为滤波器的阻带。

传统的滤波器是复杂的。允许的最大带宽波纹，所要求的衰减，和阻带外的最小损耗都是滤波器设计必须考虑的。有各种标准的滤波器，一旦选择了标准的滤波器，则必须考虑滤波器的可靠性，然后我们就可以选择滤波器组成元件的参数值。尽管在许多场合都需要传统的滤波器，比如射频接收器等，他们通常比 EMC 滤波器更加复杂。

滤波器实际上就是简单的电压或电流除法器。如果考虑滤波器的阻抗，包括它的源阻抗和它的负载阻抗，则我们就可以使用克希荷夫定律，可以很快设计出滤波器，并且满足 EMC 设计要求，而不需要设计复杂的传统滤波器。

5.1 滤波器设计概念

最常用的 EMC 滤波器就是将不需要的信号从 PCB 系统中去除，以防止通过外部电缆向外产生辐射。图 5-1 所示为一个简单的例子，图中一个 I/O 驱动器离 I/O 连接器具有一段距离，滤波器用来从电缆中去除不需要的信号。这些信号可能来自许多源，包括来自关键信号走线（比如时钟信号）的串扰耦合、I/O 驱动器噪声或来自其他耦合到 I/O 走线的 EMI 源。为了使滤波器和 I/O 连接器之间的高频干扰最小化，滤波器应该放置在尽可能靠近 I/O 连接器的，对于大部分系统来说为




图 5-1 I/O 滤波器简单实例

1cm。从 I/O 连接器到滤波器元件的距离越长，则会允许更高频的噪声旁路滤波器而耦合到滤波器和 I/O 连接器之间的信号走线。

许多 I/O 信号相对来说是低频的，也就是说可能会低于 1MHz。但是也有很多 I/O 信号具有更高的频率，甚至高达几百兆赫兹。但是这种高频信号通常会使用屏蔽电缆，并且使用与低速 I/O 信号不同的方式进行处理。不管期望 I/O 信号的频率是多少，最优的滤波器设计需要考虑什么样的频率谐波是正确操作所要求的，滤波器应该通过这些有用的信号并且阻断其他不需要的信号。这种应用场合的 EMC 滤波器通常是低通滤波器。如图 5-2 所示为 4 个最常用的低通滤波器配置。




图 5-2 四种常用的 EMC 滤波器

我们在分析这些滤波器功效之前，首先要考虑 I/O 连接器的负载阻抗。精确的阻抗分析是很困难的，因为 EMC 辐射测试要求尽可能移去外部电缆，以使所有频率的辐射最大化。将外部电缆移开后改变不同频率下的阻抗，使阻抗不可预测。通常，在工作频率范围的最差可接受状态下的阻抗（外部电缆的天线辐射阻抗）是 100Ω 。

对于简单的滤波器设计，我们希望将不需要的信号去掉，防止其到达外部

100Ω的辐射阻抗。这就意味着选择串联的滤波器元件时,必须在工作频率范围内,选择阻抗比100Ω大的串联元件和阻抗比100Ω小的并联元件。

例如,假设期望 I/O 信号 100kHz,并且期望滤除所有从 30~1000MHz 的信号。期望 I/O 信号的上升时间可以包括在前 7~9 次谐波中,因此如果通带包含高达 1MHz 的话,则数据信号将不会被削弱。一种典型的经验就是在外部导电的辐射电阻和滤波器元件之间应该有 100 的倍数关系。这就意味着在 30MHz 的频率下,希望选择至少 10kΩ的串联元件和不大于 1Ω的并联元件。对于一个低通滤波器,并联元件是电容器,而串联元件应该是电感器或铁氧体磁珠。尽管要求选择 10k 的铁氧体磁珠是不现实的,我们可以选择 1000Ω的铁氧体磁珠,而 1Ω的并联元件是可以获得的。这些元件的阻抗将在后面进行讨论。我们可以使用式(5-1)和式(5-2)来计算电容器和电感器的一般阻抗。

$$X_C = \frac{1}{2\pi fC} \quad (5-1)$$

$$X_L = 2\pi fL \quad (5-2)$$

式中 X_C ——电容器的阻抗;

C ——电容值;

f ——频率;

X_L ——电感器的阻抗;

L ——电感值。

5.2 滤波器的配置

下面讨论何种滤波器的配置是最好的。存在许多因素影响滤波器的配置。通常,元件的数量必须最小化,以降低成本或减小电路板的面积。在这种情况下,二元件的滤波器或单元件的滤波器可以考虑。另一个考虑就是滤波器是否可以降低辐射或敏感性。下面我们先讨论二元件的滤波器,因为通过时它们的分析可以更清楚地描述滤波器的操作。

5.2.1 二元件滤波器配置

图 5-2a 所示为具有一个电容器和一个电感器(或铁氧体磁珠)的简单滤波器配置。为了分析这种配置的效果,该滤波器可以插入到图 5-1 所示的辐射抑制实例中,并且可以使用简单的电流节点法分析。

假设走线上具有不期望的电流流向 I/O 连接器,图 5-3 所示为增加了外部电缆

辐射阻抗的电流图，在 1 号节点处，电流将遇到一个低阻抗（相对于电感器/铁氧体磁珠）的并联电容器（返回到源的通路）和高阻抗的串联电感器/铁氧体磁珠。因此，非常少的电流会流过电感器/铁氧体磁珠，并且在电缆上产生一个非常小的共模电流，从而向外部的辐射就非常小。这是一个有效的滤波器。




图 5-3 并串联低通滤波器配置实例

现在考虑图 5-2b 所示的滤波器配置，图 5-4 所示为等效的电路。假设走线上具有相同的不期望电流流向 I/O 连接器。则电流会先遇到串联的高阻抗的电感器/铁氧体磁珠，但是一旦电流流到 1 号节点，则它又遇到一个低阻抗的并联电容器，再到外部电缆辐射阻抗。尽管 100Ω 的阻抗常作为一个最差状态的电缆天线辐射阻抗，但这个值可能是其他的值，主要依赖于电缆的位置。由于这个不确定性，所以就不能保证电容器具有相对于外部电缆辐射阻抗的低阻抗。这个电容器在一定频率范围是有用的，但是并不是在其他频率范围也都有用。因为外部电缆的辐射阻抗是没法提前预知。如果在某个频率范围，外部电缆的辐射阻抗低的话，那么外部电缆就有不期望辐射，滤波器将无效。此时，只有电感器/铁氧体磁珠提供滤波作用，而电容器不能有效地控制辐射。




图 5-4 串并联低通滤波器配置实例

如果设计目标是从辐射控制改为敏感性控制，并且不期望信号的源从内部 I/O

驱动器变为外部电缆。则负载就是 I/O 驱动器（或接收器），在高频下该负载通常较低。现在这个分析就类似于前一个实例（图 5-3），电容器为一个低阻抗元件（相对于高阻抗的电感器/铁氧体磁珠）。这种滤波器配置对系统敏感性控制是有效的。

5.2.2 二元件 EMC 滤波器的配置

前面已经讨论了两种低通滤波器的电容器（并联单元）和电感器/铁氧体磁珠（串联单元）的位置。在 3.3 节中讲述在地参考平面放置分割，以便将 I/O 连接器上的地引脚和高速信号走线上的返回电流隔离开来。电容器与分割的那一侧相连接对滤波器的性能具有主要影响。

图 5-5~5-8 列出了四种可能的连接配置，其中两个地参考平面通过一个铁氧体磁珠相连接（为期望的低速 I/O 信号提供了一个返回通路）。




图 5-5 滤波器连接策略 1

图 5-5 所示为并联电容器连接到“数字地”（有噪声的地）。这是一个最优的连接，因为它允许 I/O 上的高频信号通过低阻抗通路返回到它们的源。该电容器和电感器/铁氧体磁珠配置可以减少存在于屏蔽内部的辐射噪声。

图 5-6 所示为相同的电容器和电感器/铁氧体磁珠配置，但是电容器和机架参考地相连接。这种连接将会让高频噪声信号通过参考平面之间的铁氧体磁珠。因为通常对高频噪声来说，铁氧体磁珠具有高阻抗，那么对于噪声信号来说这就不不是低阻抗通路，因此这种配置不是好的滤波器配置。




图 5-6 滤波器连接策略 2




图 5-7 滤波器连接策略 3

在图 5-7 中，电容器和“数字地”参考平面相连接。前面部分解释了为什么该电容器和电感器/铁氧体磁珠配置对于控制辐射来说不是最优的设计。对于这种配置，我们还需要关注对系统敏感性的影响。对于来自屏蔽外部的任何信号（例如，ESD 脉冲、RF 敏感信号等），可以通过低阻抗的电容器流到数字地参考平面。这就可能会产生系统敏感性问题。这种连接策略是不可取的。这种滤波器配置还允

许外部噪声通过电容器从机架耦合到数据线。这种耦合可能会导致数据错误。因此要避免使用这种连接。




图 5-8 滤波器连接策略 4

图 5-8 所示为与前一个实例相同的电容器和电感器/铁氧体磁珠配置，但是这里电容器是和机架地参考平面相连接。该电容器没有为系统的内部噪声信号提供低阻抗返回电流通路，因为在两个地参考平面之间有一个铁氧体磁珠。对于敏感性的问题，电容器提供了从 I/O 线到机架的低阻抗通路，所以外部信号就直接进入机架地，这有助于阻断外部信号进入系统。这种连接策略对敏感性控制十分有效的，但是对于辐射控制不是有效的配置。如果将图 5-5 和图 5-8 的配置组合在一起，那么就可以得到既可以实现辐射控制，又有助于敏感性控制的最优配置。

5.2.3 三元件 EMC 滤波器的配置

在图 5-2c、d 中，分别列出了 π 型和 T 型滤波器。图 5-9 所示为 π 型滤波器配置的等效电路。使用电流节点去分析，在 1 号节点的不期望辐射电流将遇到低阻抗（相对于高阻抗的电感器/铁氧体磁珠）的通路 C_1 ，噪声信号被有效地阻隔，以防止流到外部电缆辐射阻抗上。类似地，外部的非期望信号（敏感信号）将也会遇到低阻抗（相对于高阻抗的电感器/铁氧体磁珠）的 C_2 ，并且被有效地阻隔。这就意味着这个 π 型滤波器对辐射控制和敏感性控制都有效。

与 5.2.2 节分析类似，必须考虑电容器的布局策略。在 π 型滤波器的应用情况下，将电容器与数字地参考相连接，从而使内部产生的高频噪声电流返回其源（类

似于图 5-5)。将另一个电容器和机架参考地相连接, 允许外部的敏感信号返回到机架地, 而不进入屏蔽内部的系统中。这种连接策略见图 5-10, 这是任何时候都最优的配置方式。




图 5-9 π 型滤波器配置实例




图 5-10 π 型滤波器连接策略 2

T 型滤波器的配置是类似的。图 5-11 所示为 T 型滤波器的等效电路。使用类似于前面的电流节点分析方法进行滤波器的配置分析, 不期望的辐射电流在 1 号节点处将遇到低阻抗 (相对于高阻抗的电感器/铁氧体磁珠 L_2) 的通路 C_1 , 噪声信号被有效地阻隔, 以防止流到外部电缆辐射阻抗上。同样, 外部的非期望信号 (敏感信号) 也将被有效地阻隔。因此 T 型滤波器对于辐射控制和敏感控制都是有效的。

T 型滤波器只使用一个电容器, 如果电容器和数字地参考平面相连接, 则滤波

器对于控制辐射是有效的（类似于图 5-7），但是却不是最有效的滤波器。相反，如果电容器和机架参考地平面相连接，则滤波器的配置就类似于图 5-6，对辐射控制或敏感性控制也不是十分有效。




图 5-11 T 型滤波器配置实例

如果负载和源的阻抗都非常低，则 T 型滤波器所提供的高阻抗就会非常有效。因为大部分 EMC 应用并不会具有低的源和负载阻抗，所以在 EMC 应用中，T 型滤波器不如 π 型滤波器的效果好，我们通常选择 π 型滤波器。

5.2.4 单元件 EMC 滤波器的配置

由于成本和 PCB 空间的限制，常常只用一个元件来实现滤波功能。简单的电流节点分析将可以为这样的滤波任务找到最有效的元件。如果电感器/铁氧体磁珠从图 5-3 中移去，则电容器将和外部电缆的天线辐射阻抗并联。当外部电缆的阻抗低时，则电容器将不能将那些高频电流从外部电缆上分流，那么这个电容器就不能作为滤波器使用。如果单个元件滤波器是电感器/铁氧体磁珠，无论如何，电流将会遇到一个高阻抗通路，所以会降低。因此，当只使用单个元件作为滤波器时，使用串联的电感器/铁氧体磁珠比并联电容器更有效。如果将电容器的内部电感和引脚电感都考虑进来的话，这种分析就更加明显。

5.3 非理想元件及其对滤波器的影响

前面分析滤波器性能时使用的是理想的元件：电容器只有电容值，电感器只有电感值。但实际上，不管是电容器还是电感器，都同时存在电感和电容。一个元件的寄生成分会限制元件的有效工作频率范围。

5.3.1 电容器的影响

使用一个简单的理想方程，见式 (5-1)，可以得到电容器的阻抗，但是实际阻抗可能被低估。在高频时（大于 100MHz），电容器的寄生成分对电容器的阻抗具有显著的影响。因为一个电容器包括两个或多个平行金属极板，极板之间由电介质材料分开，在电容器的金属极板上存在电感。另外，连接焊盘、过孔等都会增加电感。图 5-12 所示为表贴陶瓷电容器的阻抗特性，包括 $0.001\mu\text{F}$ 、 $0.01\mu\text{F}$ 和 $0.1\mu\text{F}$ 三种电容值。考察 $0.01\mu\text{F}$ 的曲线，在频率小于 60MHz 之前，随频率升高时，阻抗并没有升高反而下降。但是在超过 60MHz 后，阻抗逐渐随频率的升高而增加。此时电容器的寄生电感起作用了，并且占据主导作用，此时元件不再表现为容性。图 5-13 所示为一个具有寄生成分的电容器的简单的原理图。




图 5-12 表贴陶瓷电容器的阻抗特性

当元件上具有更多的金属时，寄生电感会增加。例如，低速应用时常常使用具有引脚的电容器。图 5-14 所示为 SMT 电容器和具有引脚的通孔电容器的阻抗区别。注意，当电容器具有引脚时，其谐振频率大大下降。同表贴电容器相比，带引脚的通孔电容器在高频时的阻抗要大 20~24dB。

即使使用 SMT 电容器时，还有另一个重要考虑就是走线和过孔的连接阻抗，

每个过孔通常会增加大约 0.75nH 的电感。连接表贴电容器到过孔的走线长度也很重要。很明显的，如果所有连接的寄生电感没有进行最小化处理的话，则一旦将所有连接的寄生电感考虑进来，电容在高频时将不是很有效。事实上，在一个有效运行频率达几百兆赫兹的多层 PCB 上，设计和制作一个滤波器是很困难的。




图 5-13 $0.01\mu\text{F}$ 的 SMT 电容的等效电路




图 5-14 SMT 电容器和具有引脚的通孔电容器的阻抗区别

5.3.2 铁氧体磁珠

铁氧体磁珠广泛地用于 PCB 设计中，并且是一种有效的 SMT 滤波器元件。铁氧体磁珠的特性类似于电感，因为它们的阻抗随频率的增加而升高（低频时表

现为电感、高频时表现为电阻)，直到寄生电容成为主导成分。并且它们常常具有低的 Q 因子（品质因子），因此它们提供给滤波器的损耗具有很宽的频率。图 5-15 描述了一个典型的 SMT 铁氧体磁珠的阻抗特性。通常根据在 100MHz 的频率下的阻抗来指定铁氧体磁珠。因为其对频率的依赖性，使用这种指定铁氧体磁珠的方法时必须小心。例如，如图 5-15 的磁珠在 100MHz 时具有 80Ω 的阻抗。但是在高于 100MHz 的频率时，其阻抗显著不同。

阻抗并不总是随着频率的上升而持续增加。图 5-15 所示的 SMT 铁氧体磁珠就是在其阻抗到达一定峰值后，然后就随频率增加而下降。




图 5-15 铁氧体磁珠的实例

5.3.3 零欧姆电阻

零欧姆电阻器在许多设计场合广泛地用。零欧姆电阻器可以代替铁氧体磁珠用于 PCB 设计中。因为其价格比铁氧体磁珠更便宜，而且在一定程度上具有铁氧体磁珠的功能。注意，零欧姆电阻器阻值并不真的是 0Ω ，典型的值大约为 0.05Ω 。如果辐射实验测试表明系统需要更多的滤波，则可以使用铁氧体磁珠来替换零欧姆电阻，以改进系统的性能，因为零欧姆电阻可以和铁氧体磁珠的封装尺寸一样，所以也就不需要重新布板。

这种技术是十分有效的，因为作为相互连接和元件寄生的存在，零欧姆电阻实际上就是一个小的电感（一个零欧姆电感），因此可以提供少量的串联滤波效果。注意，过孔和连接走线实际上可以看作零欧姆电阻。

5.4 共模滤波器

许多 I/O 数据信号会使用差分信号进行连接，因为差分信号具有很强的抗干扰性，有助于系统通信可靠性的提高。USB 和网络适配卡都是差分 I/O 信号的实例。通常，通过一个隔离变压器，将传输的数据从共模数据变为差模数据（实际上常使用差分驱动器来实现）。此时，应该使用一个共模滤波器，将信号的所有共模成分滤除，并且常常将其内置到隔离变压器中。这种共模滤波器是特别重要的，因为差分数据信号常常使用非屏蔽电缆。任何在外部未屏蔽电缆上的共模数据信号将会产生辐射。

一旦差分信号已经通过了共模滤波器，那么此后 PCB 上就不再需要使用地参考平面置于差分数据走线的下面了，如图 5-16 所示。地参考平面仅仅用于共模信号所处的位置，真正的差分信号不需要使用这种地参考平面了。如果地参考平面存在的话，地参考平面上的 RF 噪声电流可以耦合到差分信号走线上，并且有效地绕过了共模滤波器。基于这个原因，所有差分信号所经过处的电源平面都应该从 PCB 上移去。




图 5-16 具有共模滤波器的差分 I/O 连接

有些外部 I/O 连接既要求差分信号，也存在单端连接信号（如 SCSI）。这种类型的 I/O 要求仔细分析哪些信号是差分的，哪些信号不是差分的。非差分信号应该用本章前面讨论的方法去处理，而差分信号就应该用本节所描述的方法去处理。一个这种混合的 I/O 连接电路实例如图 5-17 所示。




图 5-17 混合的 I/O 连接电路实例（含差分 and 单端连接信号）

第 6 章 PCB 的元器件

前面讲述了设计 EMC 所需要掌握的基本知识和技巧，并且详细阐述了 EMC 和 PCB 的基础知识。但是在设计最优的符合电磁兼容的 PCB 时，合理的 PCB 布局和布线是实现这一目标重要手段，也是融合前面所讲述的基本技术的重要过程。本章主要讲述如何选择合适的 EMC 元件，以得到符合设计目标的 PCB 产品。

在项目开发及设计的开始阶段，主动和被动元件的正确选择和好的电路设计技术，将有助于获得最有效的 EMC 效果，可以降低成本、减小 PCB 的尺寸、降低最终需要的滤波和屏蔽元件。这些技术也可以改善数字信号的完整性和模拟信号的信噪特性，并且可以节省软硬件成本。这有助于新开发的产品满足其开发目标，并且快速进入市场，提高企业的竞争能力。

6.1 基于 EMC 的数字元件和电路

在设计电路和对 PCB 布线时，很重要的就是选择适合 EMC 要求的元件，特别是各种可能会引起 EMI 的数字元件，如时钟元件、开关逻辑元件、PCB 上的插座、以及各种被动元件（电阻、电容和电感等）。

6.1.1 选择元件

大部分数字 IC 制造商提供了低的辐射胶合逻辑产品（胶合逻辑指的是连接不兼容的复杂电路的简单逻辑电路，如 CPLD 或 FPGA。也有人将 SOC 芯片内部除了 CPU、存储器、PLL 等 IP 之外的逻辑电路统称为胶合逻辑电路），并且一些元件 I/O 引脚对 ESD（Electrostatic Discharge，静电放电）具有抗干扰性。有些制造商还会提供符合 EMC 要求的 VLSI 元件。

如图 6-1 所示，大部分数字电路具有方波信号，这些方波信号具有许多高阶谐波成分。

元件的上升时间和下降时间越快，则边沿变化越尖锐，则谐波的频率和辐射量就越高。因此，在设计电路时，应在满足产品设计要求的情况下，选择低的边沿变化速度。例如，当 HC 逻辑元件可以实现设计目标时，就不要使用 AC 逻辑元件。当 CMOS 4000 可以完成的工作，就不要选择 HC 去实现。在选择元件时，要

尽可能选择具有好的信号集成和 EMC 特性的元件。下面是选择元件的一般原则。




图 6-1 具有 1ns 上升和下降时间的理想 60MHz 方波的频谱

(1) 相邻的、多个或中心引脚为电源和地。相邻的地和电源引脚、多个电源和地引脚、以及中心引脚为电源和地都会最大化电源和地电流回路的互感，并且最小化它们的自感，降低电源供应电流的电流环路面积，从而有助于使去耦工作更有效。

(2) 降低输出电压的漂移并控制变化斜率。降低输出电压的漂移并控制变化斜率都有助于降低信号的 dV/dt 和 dI/dt ，从而降低几分贝的辐射。尽管这些技术可以改善辐射，在一定的情况下，它们会使抗干扰性变差，所以需要折衷考虑。

(3) 传输线匹配 I/O。当高速信号必须在长导体上流过时，必须选择可以匹配传输线的输出引脚的 IC。例如，当驱动一个 25Ω 的并联终端负载时，就可以使用总线驱动器。

(4) 平衡的信号。平衡的信号使用差分模式，并且不是用 0V 作为信号的返回通路。这种 IC 在驱动高速信号（例如时钟大于 66MHz）时是很有用的，因为它们有助于保护信号的完整性，也相应地改善共模辐射和抗干扰性。

(5) 低的地弹。具有低地弹的 IC 通常具有更好的 EMC 性能。

(6) 低的辐射。大部分数字 IC 制造商具有低辐射的胶合逻辑产品。例如，ACQ

和 ACTQ 就具有比 AC 和 ACT 更低的辐射。有些制造商提供满足 EMC 要求的 VLSI, 例如飞利浦公司具有两款 80C51 的微处理器, 具有比他们的其他 80C51 产品要低 40dB 的辐射。

(7) 选择非饱和逻辑。应该优先选择非饱和逻辑, 因为它的上升和下降时间更易于平滑(控制变化斜率), 因此具有比饱和逻辑元件(例如 TTL 元件)更低的高阶谐波成分。

(8) 对 ESD 和其他骚扰现象的抗干扰性。串行通信器件(如 RS232、RS485)对其引脚上的 ESD 和其他暂态骚扰具有高的抗干扰性。如果没有指明其抗干扰性能与用户产品的需要标准是否相同, 则需要使用附加的抑制元件。

(9) 低的输入电容。低输入电容器件有助于降低逻辑器件的状态变化时的电流峰值, 因此可以减小磁场辐射和地返回电流(这是数字辐射的两个主要原因)。

(10) 低的电源暂态电流。当两个数字器件从一个状态变为另一个状态时, 数字器件上的图腾柱(Tote-pole)输出持续很短的时间。在这个很短的时间, 电源的暂态电流可能会超过信号的输出电流。数字器件开关状态时产生的暂态电流和电压噪声是 RF 辐射的主要原因。器件相关的参数应该包括暂态电流峰值、 di/dt (或者频谱)以及总充电量。这些参数对于正确地设计电源去耦非常重要。

(11) 输出驱动能力不超过应用的需要。一个 IC(特别是总线驱动器)的输出驱动电流不应该大于应用的需要。高的电流驱动器具有更大的输出晶体管, 这样的晶体管具有相当大的电源暂态值, 驱动容量的增加意味着驱动的走线具有比应用需要更快的上升和下降时间, 从而导致信号完整性的过冲和振铃问题增加, 产生更多的 RF 辐射。

上面列出的所有选择元件的要求应该保证元件数据手册中所规定的最小或最大的规范要求。不同制造商所提供的相同类型的元件, 其参数规范也可能不同, 并且 EMC 特性也可能不同, 所以选择时要注意。

6.1.2 IC 插座

对 EMC 来说, IC 插座不是合适的 EMC 元件(特别是对于时钟信号元件, 比如时钟振荡器, 最好不要使用插座), 而选择直接表面安装(SMT)元件是最优的选择。具有更短的内部连接线和引脚的小 IC 更好, 例如 BGA 和小体积的芯片封装。安装在插座上的非易失存储器的辐射和敏感性常常会恶化系统的 EMC, 而使用直接焊在 PCB 上的 SMT 非易失存储器 IC 可以改善 PCB 的 EMC 性能。在安装处理器时, 可以使用具有 ZIF 插座的母板和弹簧安装的散热器将需要附加的滤波和屏蔽。因为表贴安装的 ZIF 插座具有最短的内部连接长度, 因此可以改善 EMC 性能, 但是会增加成本。

6.1.3 展频时脉

“展频时脉 (Spread-spectrum clocking)” 是减少辐射的最新技术, 但是它实际上不会减少瞬态的辐射能量, 因此仍然会产生相同级别的干扰。但是它会以 1%~2% 调制时钟频率, 以延展谐波并产生较低的峰值。图 6-2 所示为一个时钟谐波延展的辐射改善实例。




图 6-2 通过展频时脉技术降低辐射的实例

这种技术是比较复杂的, 在高质量的 PC 主板上已经应用了这种技术。但是并不是所有的场合都能使用展频时脉技术, 比如展频时脉不应该用于具有关键时钟信号的通信, 比如网络适配器、光纤通信、FDDI、ATM、SONET 和 DSL 等。大部分来自数字电路的辐射问题都是由于同步时钟信号。如果使用异步逻辑技术可以显著地减少总的辐射量, 并且也可以实现真正的展频时脉。

6.2 模拟器件的选择

6.2.1 选择模拟器件

因为存在各种不同的输入输出波形, 所以为 EMC 选择模拟器件的规定并不是

和数字元件一样。但是也有一个一般的原则，保证在高频的模拟电路的低辐射。即信号的变化斜率、电压波动和输出驱动电流能力都应该满足最低的要求，以达到设计目标。

但是对于大多数模拟 IC 来说，在低频应用的情况下的最大问题是它们对在它们操作的线性带宽范围之外的解调射频信号的敏感性。

6.2.2 防止解调信号的干扰

大部分逻辑器件的抗干扰性问题是 RF 解调信号引起的。例如，不管是否使用反馈，运算放大器的所有引脚都对 RF 干扰敏感，如图 6-3 所示。




图 6-3 逻辑器件引脚对解调信号的敏感性

RF 解调是所有模拟电路中存在的问题，但是在数字电路中可能会产生致命的结果。即使慢速的运算放大器也会对高达手机频率级的干扰进行解调，如图 6-4 所示就是一个实际产品的测试结果，从图中可知 LM324 放大器对射频信号的解调非常明显，并且使 DC 误差超出了产品规范的范围。**为了防止解调，模拟电路需要在受干扰期间保持线性和稳定，对于反馈电路（如运算放大器）来说，这是特别重要的。**




图 6-4 LM324 的 10V/m 射频抗干扰测试结果

6.2.3 模拟电路的元器件选择和注意事项

当我们在 PCB 上设计模拟电路时，需要注意下面一些事项。

(1) 为了获得具有好的稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。

(2) 积分反馈电路通常需要一个小电阻（大约 $560\ \Omega$ ）与每个大于 10pF 的积分电容串联。

(3) 在反馈环外不要使用主动电路进行滤波或控制 EMC 的 RF 带宽，而只能使用被动元件（最好为 RC 电路）。仅仅在运算放大器的开环增益比闭环增益大的频率下，积分反馈方法才有效。在更高的频率情况下，积分电路不能控制频率响应。

(4) 为了获得一个稳定的线性电路，所有连接必须使用被动滤波器或其他抑制方法（如光耦隔离）进行保护。

(5) 使用 EMC 滤波器（参考第 5 章），并且与 IC 相关的滤波器都应该和本地的 0V 参考平面连接。

(6) 在外部电缆的连接处应该放置输入输出滤波器，但是在一个专用 0V 参考平面上的一个运算放大器和另一个运算放大器相连接的走线处不需要。任何在没有屏蔽系统内部的导线连接都需要滤波，因为它们存在天线效应。另外，在具有数字信号处理或开关模式的变换器的屏蔽系统内部的导线连接也需要滤波。

(7) 在模拟 IC 的电源和地参考引脚需要高质量的 RF 去耦，与数字 IC 一样。但是模拟 IC 通常需要低频的电源去耦，因为模拟元件的电源噪声抑压比 (PSRR) 在高于 1kHz 后增加很少。在每个运算放大器、比较器和数据转换器的模拟电源走线上都应该使用 RC 或 LC 滤波。电源滤波器的拐角频率应该对器件的 PSRR 拐角频率和斜率进行补偿，从而在整个工作频率范围获得所期望的 PSRR。

(8) 对于高速模拟信号，根据其连接长度和通信的最高频率，传输线技术是必须的（后面将会详细介绍）。即使是低频信号，使用传输线技术也可以改善其抗干扰性，但是没有正确匹配的传输线将会具有天线特性。

(9) 避免使用高阻抗的输入或输出，它们对于电场是非常敏感的。

(10) 因为大部分产品的辐射是由共模电压和电流产生的，并且因为大部分环境的电磁干扰都是共模问题产生的，因此在模拟电路中使用平衡的发送和接收（差分模式）技术将具有很好的 EMC 效果，而且可以减少串扰。平衡的电路（差分电路）驱动不会使用 0V 参考系统作为返回电流回路，因此可以避免大的电流环路，从而减少 RF 辐射。

(11) 比较器必须具有滞后（正反馈），以防止因为噪声和干扰而产生的错误的输出变换，也可以防止在断路点产生振荡。不要使用比需要速度更快速的比较器（将 dV/dt 保持在满足要求的范围内，尽可能低）。

(12) 有些模拟 IC 本身对射频场特别敏感。因此常常需要使用一个安装在 PCB 上，并且与 PCB 的地平面相连接的小金属屏蔽盒，对这样的模拟元件进行屏蔽。注意，要保证其散热条件。

如图 6-5 所示是使用上面所描述的一些技术，一个简单的运算放大器电路（反




图 6-5 使用了模拟电路的抗干扰技术的一个简单运算放大器电路

相放大器)。尽管电路适用单端信号模式(即使用了 0V 作为信号返回通路),因此不是平衡模式,此时使用带共模扼流圈的输入输出滤波器就可以改善 EMC 特性。

6.3 开关模式设计

电路元件的开关速度及上升和下降时间的快慢对 EMC 具有重要的影响。如果没有很好的控制,元件和电源的开关会产生许多干扰问题。因此采用合适的开关模式设计可以有助于使进入对电源敏感的模拟电路的开关模式电源的噪声尽可能低。

6.3.1 开关模式的选择

电源尽可能柔软平滑(软开关模式),而不要突然地开起和关闭,以便使 dV/dt 和 dI/dt 尽可能低。设计中有很多电路设计方法,可以减小 dV/dt 和 dI/dt 以产生最低的辐射,也可以减少对开关三极管的负荷。我们可以使用 ZVS(零电压开关)、ZCS(零电流开关)、谐振模式(ZCS 的一种)、SEPIC(单端主感抗转换器)等方法。

在传统的方法中(更多噪声),电源器件不是在零电压或零电流模式下开关的,那么想试图采用减少开关时间来提高效率的方法是不切实际的。所有系统、电路和元件都具有自然谐振频率。当电路中的元件的信号波长接近其谐振频率时,就会产生自激,并产生振铃现象,从而产生非期望的震荡和辐射,有可能产生破坏元件的电压过冲。

抑制谐振的方法是采取缓冲技术,通常缓冲会产生功率损失,也要求更高成本的元件和更大的 PCB 面积。因此加快开关的速度最终可能会导致降低效率或恶化可靠性。对于大部分好的功效设计,使用软开关技术有助于降低成本、提高可靠性。

从 EMC 的角度,越快的开关边沿变化则意味着产生的高频谐波具有更多的能量,因此需要更大更复杂的滤波器和屏蔽。否则产生的高能量的谐波会使系统不能满足 EMC 设计要求。

6.3.2 缓冲器的应用

缓冲通常用于保护开关晶体管,防止被电路元件的谐振产生的峰值电压破坏。

图 6-6 所示为一个隔离变压器，它具有杂散的漏电感和内部连接电容。这样就形成了一个谐振电路，如果它的电流开关越快，则会产生更大的电压过冲。




图 6-6 需要缓冲的开关模式电路实例

这样的变压器就需要将缓冲器连接到需要抑制过冲的连线上。缓冲器有多种类型，一个电阻器和一个电容器串联（RC 类型）通常对 EMC 最有效，所以也是最常用的类型。

6.3.3 散热器的布局

通常在高速 IC 的顶部使用金属散热器，以便帮助冷却 IC。这些金属散热器一般安装得非常靠近 IC 的高频部分，因此内部的电流很容易耦合到靠近的金属散热器。这个金属散热器一般比 IC 硅芯片更大，而且是一个内部导体，因此它会是一个有效的辐射体。不管信号如何在 PCB 上传输或者返回电流如何控制，一旦内部 IC 电流通过寄生耦合到了散热器，那么散热器就会表现为一个天线，产生辐射。根据是否具有密封外壳或密封的程度，这些辐射可能会超出限制。

控制来自散热器辐射的一般措施就是将散热器和 PCB 的地参考平面相连接。这将有助于减少散热器和地参考平之间的电压差并减少辐射。但是要注意连接的数量、尺寸以及它们的位置，以便力争减少辐射并降低成本，但是如果处理不当反而会增加辐射。

散热器上噪声信号的频率成分依赖于 IC 上运行的信号频率。如图 6-7 所示为

使用频谱分析仪测量到的处理器 IC 散热器和地参考平面之间的电压实例。注意，处理器内部时钟频率（1GHz）并不是散热器上的主频信号。各种总线信号包含了比内部时钟信号更大的电流，从而主导了散热器上的噪声，并且达到 2GHz。当频率升高时，散热器的尺寸从电气角度来说会变大并且使散热器成为更有效的辐射体。任何散热器的接地必须小心地设计，以便使其在高频时有效减少辐射。




图 6-7 一个处理器 IC 的散热器上电压

正如前面相关章节讨论的一样，所有导体都存在电感。散热器和地参考平面之间的连接也有电感存在，因此将具有非零的阻抗。使用连接点数越多，则阻抗将会越低，则连接就会越有效地去除来自散热器的辐射。通常，在散热器周围的空间也是有限的，所以不容易增加连接焊盘。因此在增加连接点数量和减少辐射之间需要折衷考虑。下面的实例将显示如果没有使用充足的连接点，则辐射在某些频率上会增加。

该实例中，分析的是一个 $55\text{mm} \times 68\text{mm} \times 40\text{mm}$ 的散热器。在这里我们使用时域有限差分（FDTD）仿真技术。用一个有限面积的金属面板来模拟 PCB 上的金属地参考平面。源放在散热器和地参考平面之间。图 6-8 所示为这种配置的示例。在散热器的近场发现了辐射，在每个频段内最强的辐射作为其记录结果，而不考虑方向和极性。

可以使用许多不同的散热器地连接方法，比如没有地连接点、只有一个地连接点、有两个地连接点（相对侧）、四个地连接点（分别在每一侧的中间或者分

别在四个角)、八个连接点(每个角上分布一个,每侧的中间分布一个)。连接点是小片金属(大约 $25\text{mm} \times 25\text{mm}$),将地平面和散热器连接起来。




图 6-8 较少连接面积的散热器辐射测试

图 6-9 和 6-10 分别为不同连接点数的散热器辐射的测试结果,从图中可知,不同数量的连接点对辐射具有很大的影响。因此在连接散热器时,需要注意连接点的配置。从图中可知八个连接点对于降低辐射的效果最好。




图 6-9 三个不同连接点的散热器电场分布

图 6-11 所示为一个具体的散热器与 IC 连接的实例。因为散热器具有天线效应,所以在其周围接地后,因为散热器的四周是金属并且连接到地,所以它就像一个法拉第笼,可以防止 IC 产生的共模噪声辐射出去造成 EMI 问题。




图 6-10 更多的不同连接点的散热器电场分布




图 6-11 散热片与 IC 连接的实例

另外，接地的散热器与 IC 之间是绝缘胶，属于一种电解质，因此散热片和 IC

之间就是一个大的耦合电容器。这个耦合电容器具有去耦作用,既可以将 IC 内的噪声分流到散热器中,而散热器又与地参考平面相连接,因此散热器还具有去耦功能。

所以散热器不但可以将 IC 产生的热量散发到周围环境中,而且还可以防止 RF 的辐射,另外还具有去耦功能。但是为了有效发挥散热器的功能,一定要在其四周与地相连接。连接点尽可能多,应该相隔 1/4in 的间隔距离就加一个连接点,并且在每个接地点安装并联去耦电容器,一般可以并联 $0.1\mu\text{F}$ 和 $0.001\mu\text{F}$ 的去耦电容器。

6.3.4 整流器

整流器在其反向电流流过状态会产生许多噪声,从而产生辐射。更快速的整流器件需要较少的反向充电量(电流乘以时间)并产生较少的噪声。但是如果它们是硬开关模式的话,它们会激励开关元件(特别是隔离变压器)产生谐振,并产生过大的过冲和辐射。

因此应该使用快速开关操作而且是软开关模式的整流器,这样有助于得到良好的 EMC 特性,如图 6-12 所示。




图 6-12 快速恢复软开关整流器的性能改进

6.3.5 磁性元件

当使用磁性元件(如电感器和变压器等)时,要注意磁路的封闭,比如使用

环形或无间隙的铁心。如果必须使用空气隙,例如 C 型、E 型或壶形铁心,则需要使用短绕组以减小漏磁场。

在变压器中的一次绕组的开关噪声会通过隔离变压器的绕组电容,在二次绕组中产生共模噪声。这些噪声电流是很难滤除的,并且会传播很远的距离,从而形成一个大电流环路,产生辐射问题。

隔离变压器的绕组屏蔽可以抑制传递到二次绕组中的二次绕组的开关噪声。绕组屏蔽应该和主级的 DC 导线相连接。一般最多可以使用三个屏蔽来消除这些噪声,当使用三个屏蔽时,最靠近二次绕组的屏蔽应该和共模输出地连接在一起,中间的屏蔽应该和机架连接在一起。何种连接方法最好还需要在实验中验证。

另外一个去除噪声的方法就是为这些噪声电流提供一个返回通路。通常可以使用一个小电容器(必须是安全可靠的)连接在二次绕组和一次绕组的地之间。必须确保电容器不会产生地漏电流,以符合相关的安全标准。

通过减小辐射的源阻抗,这些电容器也有助于次级线圈上的任何滤波器更好地工作,从而使共模扼流圈可以有效地工作。

上面两种方法可减少出现输入上的二次侧开关噪声。图 6-13 所示为一个简单的例子,该实例使用了一个绕线屏蔽和一个一、二次侧桥接电容器,从而减少了二次侧上的共模噪声。




图 6-13 使用了两种方法的隔离变压器

6.4 通信元件及电路规划

6.4.1 非金属介质的通信

具有最好的 EMC 的通信方式是使用非金属介质,比如通过自由空间的红外模式或通过光纤的光学模式。并不是说它们的发送器不会产生太多的辐射并且接收器具有足够的抗干扰性,而是它们比长电缆的 EMC 更容易控制。金属外壳屏蔽的发送器和接收器是很容易获得的。

另一种方式是无线通信,但是因为这种方法使用射频谱,所以会对附近的电子设备产生干扰,并且也可能会受电磁场骚扰的干扰。

有线的非金属通信模式对 EMC 来说是更有效的,可以使用这种模式来解决设计中的 EMC 问题,另外使用这种方式还可以自动获得高的电流隔离值,提高了产品的可靠性并易于通过 EMC 测试。

有线的非金属通信模式在一个完全隔离的盒子内部通常是有效的,尽管内部 EMC 问题还存在,但是在电缆上的很慢的传播速度可以使红外或光纤通信方法更具有小的 EMI。(当然也需要注意红外和光学收发器的延迟)。

6.4.2 金属介质的通信方式

通常,单端信号的金属介质通信方法具有很差的 EMC 特性,包括 RF 辐射和抗干扰两个方面,并且最好限制在低频、低数据传输率或短距离的应用中。如果在 PCB 上的所有走线下面具有一个完整的实体地平面,并且数据通信的走线在 PCB 里面而且不会进入到任何连接器或电缆中,那么单端信号传输的 PCB 也常常具有最好的功效。高频或长距离信号应该使用平衡方式(差分方式)进行发送或接收,以获得好的信号完整性和 EMC 特性。如图 6-14 所示为相关的优劣设计实例。该实例将一个毫伏级的输出通过一条电缆传输到一个放大器上。

通常,将电缆的屏蔽和电路的 0V 相连接是非常差的方法,如图 6-14a 所示。对于高频信号来说,这种连接方式会产生非常大的 RF 辐射,从而无法满足产品的 EMC 要求。

图 6-14c 是使用金属电缆的最好的一种连接方式,当然更加完善的系统是使用光纤代替金属电缆,并且这样的光通信系统应用得非常广泛。

对于低频的信号(小于 100kHz),则在通信连接中可以使用更高一点的电压,

以提高其抗干扰性。如果信号频率超过了 10MHz，则高的电压会导致高的辐射，所以此时常常选择低电压级（例如 ECL、LVDS、USB）。选择低电压级的信号频率主要依赖于电缆的长度、类型和 EMC 特性要求，以及传输和接收电路的设计。




图 6-14 三种通信连接模式的比较

对于高速模拟信号或数字信号来说，根据信号连接的长度和通信的最高频率，必须应用传输线技术（下一节将会详细介绍）。即使是低频信号，传输线技术也会提高抗干扰性。通常，对于 EMC 来说，最好类型的电缆应该是每个信号传输线都应该有专门的返回通路，并且任何电缆的屏蔽都只用来控制干扰。同轴电缆通常不是最好的选择。因为平衡信号（差分）传输方式具有很好的辐射和抗干扰特性，因此平衡结构或双绞线信号对通常具有最好功效的辐射和抗干扰特性。目前，高性能的电路一般会使用平衡的信号通信模式的 PCB 布局。但是变压器和平衡的发送/接收 IC 在 RF 影响下会使平衡信号变差，因此通常需要与一个共模扼流圈一

起串联工作,以便在整个工作频率范围内保持好的信号平衡。共模扼流圈总是在产品的边界处,最靠近电缆或连接器的位置。变压器隔离、平衡的驱动和接收、以及共模扼流圈都有助于电缆获得最好的 EMC 特性。图 6-15 所示为两个实例,两者都为模拟或数字信号在任何速度或频率范围传输提供了很好的辐射和抗干扰性。




图 6-15 所示的电路设计是理想的,因为通过共模扼流圈将平衡的发送或接收电路和平衡的信号传输介质相连接在一起。图 6-16 显示了用于变压器的扼流圈在整个频率范围内提供了很好的平衡,该实例应用于以太网的高速数据传输。类似的设计技术也可以应用于平衡 IC 设计。

对于一些专业的音频通信连接,因为其信号频率会低于 20Hz,因此隔离变压器将会很大。对于共模扼流圈来说,当频率低于 1MHz 时,其绕组电容会使 CMRR 接近于 0,因此共模扼流圈需要更大,以便提供小于 100kHz 的 CMRR。要找到频率范围从 100kHz~1000MHz 的 CMRR 的共模扼流圈是不容易的,此时可以使用两个不同规范的扼流圈串联使用,以便能得到这个范围的 CMRR。

当同轴电缆代替双绞线或双轴电缆时,图 6-17 所示的连接有助于从这样的电缆上获得尽可能好的性能。如果不使用隔离变压器,则这种通信方式在低频时具有很差的抗干扰性。




图 6-16 用于变压器的扼流圈对整个频率范围内的平衡的影响




图 6-17 使用变压器和共模扼流圈的同轴电缆传输方式

有许多信号工作在低频或低数据传输率情况下，并且这些信号也不是特别易于产生辐射或受干扰影响，比如 8 位的数/模 (D/A) 或模/数 (A/D) 转换器就不如 12 位的这类器件敏感，而 16 位或更高位的数/模或模/数转换器非常敏感。

这种低频下的不敏感信号常常使用多束电缆的单个导线进行传输，以便节省成本。如图 6-18 所示，即为一个 RS232 通信传输应用实例。

当通信数据线具有 N 芯时，最好将它和 N 绕组的共模扼流圈相连接，如图 6-18 所示。RS232 适合于短距离数据传输，因为单端信号随距离的增加会很快失去其信号的完整性，并且辐射 RF 能量。图 6-18 所示的方法尽管看起来很容易，但是因为单端信号要求选择合适的共模扼流圈、电缆和连接器的质量，所以实现起来比较难。




图 6-18 使用变压器和共模扼流圈的同轴电缆传输方式

6.4.3 光隔离器

光隔离器是数字信号中常用的技术，但是典型的光隔离器的输入输出电容大约为 1pF，在高于 10MHz 的频率时，这就会产生一个同电路相比很低的阻抗，从而破坏传输数据线中的信号平衡。如前所述，合适的共模扼流圈可以恢复高频信号的平衡，从而允许边沿变化快速的信号在传输时具有低辐射和好的抗干扰性。

图 6-19 所示为一个良好的 EMC 应用，该实例使用高速光隔离器连接。




图 6-19 使用光耦隔离器和共模扼流圈的双绞线电缆传输方式

与前面的实例类似,共模扼流圈的 CMRR 用来补偿光隔离器在高频时 CMRR 的下降,因此可以在整个工作频率范围内获得好的平衡。在许多情况下,共模扼流圈可以用两个独立的铁氧体磁珠代替,并且有时候也可以不用共模扼流圈或铁氧体磁珠。如果 PCB 需要这些元件,就一定要在设计中将它们加上。

6.4.4 外部 I/O 保护

外部 I/O 暴露在各种电磁环境中。上面所述较好的通信连接电路需要较少的滤波或保护。当然,在连续的 EMC 环境下,上面所有的通信电路也可以使用额外的滤波来提高辐射或抗干扰性能。

对于 ESD (静电放电)、暂态和浪涌现象,图 6-15、图 6-17 和图 6-19 因为使

用了隔离变压器或光隔离器，所以可以承受电压波动压力。RF 滤波也可以为系统提供保护，防止 ESD 或快速的暂态现象。

对于没有隔离变压器或光隔离器的电路来说，尽管在低频或低数据传输率时滤波是充分的，但是还需要使用二极管或暂态抑制器进行过压保护。

6.5 二极管器件

二极管是简单的半导体器件，由于二极管有其独特的电流和电压特性，所以在 PCB 设计时，为了改善 EMC 问题，我们可以使用二极管来解决并防止某些 EMC 相关的问题。表 6-1 列出了典型二极管的特性比较。

表 6-1 典型二极管的特性比较

二极管类型	特 性	EMC 应用	注 释
整流二极管	大电流、慢响应、低功耗	无	电源
肖特基二极管	低正向电压、高电流密度、快速反向恢复	快速瞬态信号和尖峰脉冲保护	开关电源
齐纳二极管	反向模式工作、快速反向电压过渡、用于相位正向电压（相位电压：5.1V±2%）	ESD 保护，过电压保护，低电容高数据率信号保护	
发光二极管（LED）	正向工作模式，不受 EMC 影响	无	当 LED 安装在远离 PCB 外的面板上作发光指示时，会产生辐射
瞬态电压抑制二极管（TVS）	类似于齐纳二极管，但工作于雪崩模式。具有宽相位电压，相位正向和负向瞬态过渡电压	承受 ESD 激发的瞬态高电压，和瞬态尖峰脉冲	
变阻二极管（VDR）	覆盖金属的陶瓷粒（每颗粒子的作用类似高势垒的肖特基二极管，实现主线保护、快速瞬态响应	主线 ESD 保护，高压和瞬态高电压保护	可替代齐纳二极管或 TVS 二极管

许多电路具有感性负载，在高速的开关电流作用下，会在系统中产生瞬态尖峰电压。二极管是用来抑制这种尖峰电压的最好元件之一。下面我们以几个实例来说明二极管在 EMC 方面的应用。

如图 6-20 所示, 二极管用于开启和关闭线圈的控制终端。线圈中的开关尖峰脉冲将耦合并辐射到电路的其他部分。二极管 VD_1 可以嵌位这个瞬态电压。

图 6-21 所示, 二极管用于抑制高电压开关的瞬态尖峰电压。




图 6-20 二极管用于开启和关闭线圈的控制终端




图 6-21 二极管用于抑制高电压开关的瞬态尖峰电压

图 6-22 显示了典型变压器和整流的配置。 D_2 为一个肖特基二极管或齐纳二极管, 用于抑制整流器铝箔后的瞬态噪声电压。

在电机控制应用中, 有刷和无刷电机工作时都会生成电刷噪声或换向噪声。因此需要二极管来抑制这些噪声。为了改善噪声抑制效果, 二极管应该尽可能靠近电机的连接点。

在电源输入电路中, 需要使用一个 TVS 或高电压变阻二极管来抑制瞬态噪声电压。




图 6-22 二极管用于典型变压器和整流配置

在信号连接器的接口电路中, 有一个 EMI 问题就是静电放电 (ESD)。屏蔽的电缆或连接器应该用于保护而不受外界 ESD 的干扰。另一种方法就是使用 TVS 或 VDR 来保护信号线。

6.6 电缆

在现实生活中, 各种频率的电磁噪声存在于我们生活的环境中, 如图 6-23 所示。在该图中, 日常生活中遇见的典型电磁信号频谱基本都包含其中, 比如从 AC 电源线、音频、长波、中波和短波射频、FM 和 TV, 直到 900MHz 和 1.8GHz 的手机信号。

实际的电磁信号频谱比图 6-23 所示的更多, 所有高于 9kHz 的信号均会包括

在周围环境中。甚至 10GHz（甚至 100GHz）的微波也是我们生活中常见的信号。另外，从我们的电子设备中（比如计算机等）还会产生其他类型的信号频谱，如图 6-24 所示。




图 6-23 生活的环境的各种信号的频谱




图 6-24 其他电子设备的信号频谱

正因为现实中存在这么多的电磁信号，所以我们在 PCB 设计中使用的电缆要加以注意。因为电缆实际上就是一个天线，它会将传导的电转换为磁场，磁场会逃移到周围环境中形成电磁噪声。同样，它也会接收到各种电磁噪声，转换成电信号，从而影响电缆所传输的信号。也就是说电缆会产生 EMI 问题或影响敏感电路。正因为电缆导线存在天线效应，因此在将 PCB 信号连接到其他系统或接收

器时,就要考虑消除 RF 能量和减少 EMI。通常我们可以考虑使用屏蔽电缆来提高信号的抗干扰性并减小信号对外界产生的 RF 辐射。

对于低频信号,可以使用普通的非屏蔽电缆进行连接,但是如果是差分信号,一定要使用双绞线进行连接。如果信号是高频的,为了使产品具有良好的 EMI 性能,降低 RF 辐射,那就应该使用屏蔽电缆进行连接。并且在高频时,连接头也应该是屏蔽,以防 RF 辐射从连接头逃逸出来或者环境中的电磁噪声从连接头进入系统,这将在下一节介绍。

6.6.1 非屏蔽电缆

一个没有屏蔽的电缆使用导体直接和内部电路相连接,通常为连接器。因为这些导体要传输期望信号,那么它们的期望信号的频率和信号级必须足够低,以便不产生辐射。

在相同的导体上同样也存在各种非期望信号,但是电压级小于期望信号。期望信号的 I/O 驱动器会将内部噪声耦合到 I/O 信号线上。在金属屏蔽壳内的场可能会耦合到连接这些 I/O 连接器的走线,甚至直接耦合到连接器的引脚。高速时钟或总线会与 I/O 走线产生串扰。不管这些非期望信号如何耦合到 I/O 走线,必须使用滤波器以便减少出现在 I/O 线上的非期望噪声电压。通常,允许的噪声电压必须低于 $100\mu\text{V}$, 以确保通过商业 EMI 测试。

关于滤波器的设计可以参考第 5 章。滤波器设计的最常用策略就是在信号线和电路板参考地平面之间放置一个电容器,如图 6-25 所示。这个电容滤波器必须仔细设计,以便使期望信号能通过,而非期望信号应该被衰减阻断。重要的一点是 I/O 线上的非期望信号要相对于机架地,而不仅仅是相对于 PCB 的地参考平面。这个滤波器通常安装在电路板上,方便而且成本低,所有衰减都是相对于 PCB 的参考地,而不是直接相对于机架参考地。电路板的地参考平面和机架地之间的连




图 6-25 用于 I/O 走线滤波的滤波器

接阻抗会使他们之间存在一个电压降, 因此就会降低滤波器的效果。图 6-26 所示为这种连接阻抗的电路图。




图 6-26 机架地和 PCB 地之间由连接阻抗相连

因为电路板的参考地平面和机架地之间的连接阻抗是滤波器的一部分, 因此这个阻抗必须最小化, 以确保滤波器有效地实现其功能。在高频情况下, DC 导通不会是一个问题, 而要考虑的是由于 PCB 参考地平面和机架地的连接。即使完美的导体也有电感, 因此具有阻抗。一旦噪声电流流过一个电感, 就会有电压降。噪声电压会有效地驱动与机架相关的 I/O 线。

在 I/O 连接器和金属连接柱之间的环路电感依赖于环面积, 而不是横向距离。如果金属连接柱没有与连接器区域很靠近的话, 就会产生较大的电感, 即较大的阻抗。

另一个重要的考虑就是 PCB 地参考平面和机架之间连接的尺寸大小。环路的一部分是板上的参考平面, 而另一部分是机架本身。这些导体是很宽的、并且具有最小部分电感。PCB 的地参考平面和机架之间的连接通常更小, 并且它的电感占据整个电感的主要部分, 并且主导了整个通路的阻抗。所以这个连接的接口是主要噪声电压的来源。

在高频工作时, 电流只能流经导体的表面 (因为集肤效应)。集肤效应限制了电流流过的面积, 从而增加了部分电感。因此, PCB 地参考平面和机架之间的连接柱的尺寸是非常重要的。连接柱应该尽可能短而厚。这样可以最小化连接柱的部分电感和总的环路电感。通常的设计策略就是使用具有金属端子的连接器直接和机架相连, 并且也和 PCB 的地参考平面相连。当使用足够的连接端子时, 电感就可以最小化。如果连接端子数量不够, 则连接的阻抗不能降低, 噪声电压依然存在。

6.6.2 屏蔽电缆

屏蔽电缆是通过在绝缘导线的外面包一金属层来实现屏蔽的。屏蔽层通常是铜丝编制成的网状或是无缝的铝箔。屏蔽电缆的种类很多，一般可以分为普通的屏蔽线、双绞屏蔽线、同轴电缆。同轴电缆和普通的屏蔽线的差别在于同轴电缆的中心导体始终保持与外面的屏蔽层在同一中心轴上，因此电缆的特性阻抗和分布参数非常一致。同轴电缆的分布电容小，可以传输高频信号，但是同轴电缆和其接头都比较贵。在频率低时可以使用普通的屏蔽电缆。普通的屏蔽电缆的导体芯和金属屏蔽层的分布电容比较大，有时高达 100pF/m ，因此不适合高频信号的传输。不同屏蔽电缆推荐传输的信号频率范围如下：

(1) 普通屏蔽线：适合于传输频率 30kHz 以下的信号。

(2) 双绞线和屏蔽双绞线：适于传输频率 1MHz 以下的信号。

(3) 同轴电缆：适合传输频率 1000MHz 以下的信号。对于更高频率的信号，可以使用光缆或光纤波导管。光缆可以传输高达 10GHz 的信号。

同轴电缆的屏蔽层通常是由铜或铝等非磁性金属导体材料制成，并且厚度很薄，远小于使用频率上的金属材料的集肤深度，所以屏蔽层所起的屏蔽效果不是因为金属导体本身对磁场、电场的反射、吸收或分流而实现的，而主要是将屏蔽层接地后，为各种共模噪声或 RF 电流提供一个地环路，从而实现其优秀的屏蔽效果。

1. 屏蔽接地

屏蔽电缆的屏蔽层只有在接地后才能有效地起到屏蔽作用。因为电缆导线之间会存在耦合电容和电感，因此必然存在磁场和电场的耦合。对电场和磁场，屏蔽层的接地方式也有区别。

(1) 电场屏蔽 当两根导线平行布置时，它们之间会存在耦合分布电容。所以如果导线之间没有屏蔽层，那么导线之间就会存在串扰，如果使用了屏蔽层，但是屏蔽层没有和地参考连接起来，那么导线就会和屏蔽层导体产生耦合，从而在屏蔽层上产生耦合噪声，这些噪声信号又会耦合到其他导线上。所以为了对导线之间的耦合进行屏蔽，最好是每根导线外都有屏蔽层，屏蔽层的两端都和地相连接。如图 6-27 所示，导线 1 和导线 2 之间的相互耦合噪声很小。

当屏蔽层两端接地后，屏蔽线与导线之间的耦合电容就会具有去耦作用，导线上的噪声会通过耦合电容进入地回路。同样的道理，外界的电场噪声也可以被屏蔽层阻挡，从而不会干扰信号传输。

(2) 磁场屏蔽 因为导线和屏蔽层之间还存在分布电感，因此流过导线的电流的 RF 辐射会在屏蔽层上产生 RF 噪声电压降，如果屏蔽层没有和地连接，那么

屏蔽层还会将电磁噪声辐射到周围环境中。




图 6-27 屏蔽接地消除电场耦合

如果信号的频率很高，那么导线之间的互感也就越强，所以在屏蔽电缆上就会形成强的感应电压，这样的感应噪声信号对 EMI 影响很大。屏蔽电缆两端接地后，就能形成一个地环路，从而消除这种噪声的影响。

另外，屏蔽层两端接地后，还可以防止外界的噪声对内部传输导线上的敏感信号的影响。因为屏蔽层实现法拉第笼的功能。因为屏蔽层的两端接地后，地环路面积将会减少，从而可以抑制外界磁场对内部导体的影响。

2. 屏蔽接地的方法

当我们使用屏蔽线时，为了提高其屏蔽效果，一定要将屏蔽线两端接地。通常我们需要使用屏蔽连接器在端部和屏蔽电缆的屏蔽层相连接。不能外露屏蔽层的任何部位，否则会降低屏蔽线的使用效果。如图 6-28 所示为屏蔽线和非屏蔽线典型连接示例。在连接器处，屏蔽线的屏蔽层和地相连接。导线通过屏蔽的连接器和屏蔽电缆，就可以实现可靠传输。




图 6-28 屏蔽电缆的连接

在进行传输信号的屏蔽线设计时，可以使用传输线技术，如果使用传输线的阻抗匹配技术，可以消除传输线的信号反射，这一点屏蔽线并不比非屏蔽线完全具有优势。关于传输线技术，读者可以参考第 7 章。

对于屏蔽电缆的端部连接，通常使用屏蔽的连接器。比如，对于一般的屏蔽线或屏蔽双绞线，可以使用金属盒密封的连接器，如图 6-29 所示。对于同轴电缆，则可以使用 BNC 连接器或者 RF 连接器，如图 6-30 所示。




图 6-29 使用金属盒密封的连接器




图 6-30 BNC 连接器和同轴电缆

对于在屏蔽壳外的电缆，最好使用成对布线方式。有两种成对布线方式，一种是差分对电缆，另一种是信号和地成对。不管是哪种成对方式，两根导线都应该尽可能近。对于单端连接方式，连接到参考地的导线为返回电流提供一个专门的返回通路。如图 6-31 所示，两条导线在整个路径上尽可能近，则效果最好。

3. “猪尾巴”接地

在实现屏蔽层接地时应该尽可能避免产生所谓“猪尾巴”效应，如图 6-32 所

示。图中屏蔽电缆的一端在与端子板连接时，屏蔽层的编织金属网集中在一侧，绞成“猪尾巴”形状的辫子，然后和某个地端子相连接，而芯线在相当长的一段距离露出在屏蔽层的保护之外。这种做法会在很大程度上降低屏蔽层的屏蔽效果。首先伸出屏蔽层的芯线和附近的导线有耦合电容，会产生电场耦合，从而减小了电场屏蔽功能。其次暴露芯线和屏蔽层的“猪尾巴”辫子之间较大的面积，从而增加了电流环路的总面积，容易与其他环路产生 RF 辐射干扰。在分析屏蔽层的电磁屏蔽作用时，我们假设屏蔽层是圆柱面，屏蔽层上的轴向电流是均匀分布的，但是图 6-32 中的辫子状连接导致屏蔽层电流集中于芯线的一侧，从而降低了磁屏蔽效果。而且裸露的芯线与其他导线或周围环境还会发生 RF 辐射。总之，“猪尾巴”效应是一个很差连接，应该尽量避免。最好的解决办法就是使用屏蔽接头，如图 6-30 所示。




图 6-31 两条导线平行布置并且尽可能近




图 6-32 “猪尾巴”效应

6.7 连接器

在 PCB 的电磁兼容性设计中, 电缆很重要, 电缆的连接器也很重要。电缆连接选择的正确与否、连接的正确与否直接影响到电缆连接的抗电磁干扰以及控制 RF 辐射的效果。常用的连接器包括扁平电缆连接器、多排线连接器、同轴电缆连接器 (RF 连接器或 BNC 连接器)、D-sub 连接器等, 还有其他各种各样的连接器, 如图 6-33 所示。连接器包括非屏蔽连接器和屏蔽连接器。




图 6-33 几种常用连接器

6.7.1 控制连接器的阻抗

连接器会存在很多与电缆相同的 EMC 问题, 毕竟它们只是短导体。因此电缆使用的相关知识也适用于连接器。

当元件的时钟频率超过 100MHz 时, 并且脉冲上升时间减小到亚纳秒范围时, 那么就必须考虑连接器对信号传输质量的影响。特别地, 必须控制连接器的特性阻抗, 减少串扰噪声, 提供更多的地连接以防止共模噪声的耦合。

当高速信号通过连接器时, 如果没有保持好的阻抗匹配, 就会产生噪声, 因此我们可以选择那些具有阻抗匹配特性的连接器。有些连接器供应商提供了高密度、多引脚的连接器, 以便高质量地传输高频信号。这样的连接器在信号连接柱周围具有地连接柱束, 类似于同轴连接器 (BNC 连接器), 为高频信号提供了屏

蔽和保护。

一般情况下,连接器的阻抗大约为 60Ω , 比如 AMP 的连接器,串扰小于 2%。

当需要高质量地传输高频信号时,应该考虑阻抗匹配,以消除信号传输产生的反射,减少信号的失真和 RF 辐射。同时,也应该选择屏蔽连接器,提高连接器内部信号通路的抗干扰性。

6.7.2 非屏蔽连接器

顾名思义,非屏蔽连接器就是没有屏蔽外壳的连接器,这种连接器制造简单、成本低,通常适合于低速非关键信号的传输。对于高速信号来说,如果也使用非屏蔽连接器,那么就应该考虑使用传输线技术,使连接器的信号传输阻抗匹配。

如果不使用传输线技术,那么就应该保证连接器中传输的信号旁边有地返回通路,也就是每个信号线边上有一个地线,为信号线提供返回路径。至少需要为两个信号线提供一个返回通路。最好的方法是使用平衡信号(差分信号)方式。

6.7.3 PCB 之间的连接器

PCB 之间(子板到母板)的连接器也应该在整个长度和宽度上使用多个地参考连接引脚,同时电源引脚也是有帮助的。最优的信号完整性和 EMC 一般可以通过配置引脚来实现。如图 6-34 所示, a 提供了最好的 EMC 性能, b 提供的 EMC 性能也是符合要求的。这些地参考和电源参考为共模电流提供了返回通路,有助于防止串扰发生,并且保护敏感信号。




图 6-34 PCB 之间的连接器引脚信号的布置

6.7.4 屏蔽连接器

屏蔽连接器具有良好的 EMC 特性。屏蔽连接器必须具有 360° 方向的屏蔽盖,

并且延伸到整个连接器长度上，包括两端的后盖。两端的后盖必须在 360° 方向上和系统的屏蔽密封壳（机架地）相接触，图 6-29 所示为一个 D 型的屏蔽连接器。

同轴电缆一般使用具有金属螺丝紧固的后盖，这可以提供更可靠的 360° 方向与屏蔽密封壳（机架地）相连接。一般同轴电缆具有专门的连接器，即 BNC 连接器。

BNC 连接器需要有特别的设计考虑。当 I/O 连接线的同轴线的外层屏蔽作为 RF 屏蔽目的时，那么应将 BNC 连接器的外壳经一条低阻抗的路径连接到机架地上，确认这个连接到机架的接地没有被隔离或不是信号地，同样不要使用“猪尾巴”连接方式连接到机架地。

如果屏蔽外壳与机架地被隔离，即 BNC 连接器需要浮动于机架地，那么可以使用一种隔离式的 BNC 连接器。这种 BNC 连接器保证屏蔽外壳以及内部信号线和机架地隔离开来，这时候为了消除 EMI 及 ESD 的影响，必须加一个高性能的电容器连接在 BNC 连接器外壳和机架之间，这样才能保证屏蔽外壳的屏蔽作用。一般制造商会把一些电容器包括在 BNC 连接的套件中，而且常常需要 ESD 防护元件。如图 6-35 所示为 BNC 连接器的连接方式。




图 6-35 BNC 连接器的连接方式

在设计中，I/O 驱动器应该尽可能靠近 BNC 连接器，设计信号走线的阻抗与同轴电缆的阻抗匹配，一般为 50Ω 、 75Ω 或 92Ω 。

在任何情况下都不要使用“猪尾巴”连接方式来连接 BNC 连接器的外壳和机架地或其他接地。一般外壳的后盖具有金属垫片可以和机架紧密连接，并且可以使用螺丝紧固确保紧密连接。

对于所有屏蔽连接器，都应该注意屏蔽连接器的屏蔽外壳和机架地相连接，并且在 360° 方向上连接在一起。如图 6-36 所示显示了将连接器连接到屏蔽机架外壳的几个重要的考虑。




图 6-36 将连接器连接到屏蔽机架外壳的几个重要的考虑


6.8 元件封装

尽管元件的封装是在元件制造阶段就决定了的元件特征，但是对于 PCB 的 EMC 设计来说，了解元件的封装非常重要。因为元件的引脚会存在引脚电容和引脚电感，所以在工作时，由于这些电容和电感的存在，会对 PCB 的 EMC 产生很大影响，如果没有恰当处理，会产生 RF 辐射和振铃，而元件引脚上的“地弹”也会带来 RF 辐射、信号失真等问题。因此我们需要了解元件的封装。

6.8.1 元件的引脚电容

在元件引脚之间的杂散电容会耦合电压噪声到敏感信号中，如图 6-37 所示，引脚 1 和引脚 2 之间存在耦合电容 C_M 。

我们可以使用如下的方程计算引脚 1 的信号在引脚 2 上引入的百分比串扰：

图 6-37 引脚 1 和引脚 2 之间存在耦合电容 C_M

$$P_{crosstalk} = \frac{R_2 C_M}{t_r} \quad (6-1)$$


式中 C_M ——引脚 1 和引脚 2 之间的杂散电容，大小为 4pF；

R_2 ——阻抗为 75Ω 的传输线和 75Ω 的终端并联电阻，大小为 37.5Ω；

t_r ——为引脚 1 处的信号上升时间（10%~90%），大小为 5ns。

该实例计算可得串扰百分比为 3%。当信号的上升时间变得越短，则电容串扰问题就越严重。它也对高阻抗输入连接产生不利的影响。

图 6-38 描述了高阻抗输入问题。图中的 ASIC（Application-Specific Integrated Circuit）产生了一个时钟，并且反跳一个开关输入。没有 C_1 和 C_2 时， R_1 和 R_2 的阻抗很高，因此电容串扰就会是一个问题。使用式（6-1），我可以得到大约为 8% 的串扰百分比。这意味着所有信号都会出现在引脚 2 上。

图 6-38 使用去耦电容器消除耦合电容 C_M 的影响

此时我们可以使用 C_1 和 C_2 来减少电路的高频阻抗,从而阻止串扰问题。当在接收电路中使用容性负载时,串扰百分比就恰好等于电容的比值, $P_{crosstalk} = C_M / C_1$ 。如果 C_1 设置为 $0.01\mu\text{F}$,可以计算得到串扰为 0.0004% 。这么小的串扰就不再重要了。

通常元件的封装不同,其引脚之间的电容值也不同。表 6-2 列出了一些典型元件封装的引脚间耦合电容值。

表 6-2 一些典型元件封装的引脚间耦合电容值

封装类型	引脚数	引脚间的耦合电容/pF
DIP	14	4
PLCC	68	7
SOIC	14	2.6~3.6
引线键合到底层		1
倒装芯片封装(BGA)		0.5

通常为了消除引脚之间的耦合电容引起的信号噪声,可以在被耦合的引脚附近加去耦电容器,如图 6-38 所示。

6.8.2 元件的引脚电感

元件封装的所有引脚都会存在电感,电感会产生一个重要的问题,就是地弹。关于地弹介绍可以参考第 2 章。

地弹对系统工作的稳定性和 EMI 都会有影响。如果地弹幅值过大,超过了元件的噪声门限值,就可能会产生错误信息,从而产生错误的触发操作。当工作的信号频率很高时,地弹的正负脉冲会产生振铃现象,从而产生 RF 辐射。

1. 不同封装的的引脚电感

元件的引脚电感是由引脚的结构设计和用于引脚和晶粒的连接方法所决定的。有三种常用的连接方法用于元件内部封装:引线键合(Wire bonding)、载带自动键合(Tape automated bonding)和倒装芯片(Flip chip)等封装方式。倒装芯片封装方式是最近发展的封装技术,其引脚电感最低,应用越来越广泛。关于元件的封装结构可以参考专门的书籍。

引脚电感不是我们所期望的元件特性,在选择元件时要尽可能选择引脚电感小的元件,特别是对于高速电路设计。表 6-3 列出了几种常用封装的引脚电感。

表 6-3 一些典型元件封装的引脚电感值

封装类型	引脚数	引脚电感/nH
DIP	14	8
DIP	68	35
PLCC	68	7
SOIC	14	3
引线键合到底层		1
倒装芯片封装 (BGA)		0.1

从表中可知, 表贴元件 (SMT) 的引脚电感比同样引脚数量的通孔元件的引脚电感小, 同时引脚间的耦合电容也小。另外表贴元件在 PCB 上所占的空间也小很多, 因此在设计高性能的 PCB 时, 尽量选择表贴封装元件。对于高频高性能的 PCB, 倒装芯片封装 BGA 是一个很好的选择, 但是 PCB 的制造成本会升高。

2. 引脚电感引起的地弹

图 6-39 所示为四引脚 DIP 封装的理想晶粒和引线键合的模型。图中显示了一个发送电路和一个接收电路。假设输出驱动器的开关 B 刚好闭合, 放电负载电容器 C 和地相连接。当电容器 C 的电压下降, 它储存的能量就会流回到地, 从而沿着地环路产生一个电流 $I_{\text{discharge}}$ 。




图 6-39 四引脚 DIP 封装的理想晶粒和引线键合的模型

当放电电流建立后, 然后会下降。这个变化的电流流过地引脚的电感时, 就会在系统地和封装内部地之间产生电压降 V_{GND} , 因此就产生了“地弹”。其幅值可用下式描述:

$$V_{GND} = L_{GND} \frac{dI_{discharge}}{dt} \quad (6-2)$$

式中 L_{GND} ——地引脚的电感。

正因为地引脚电感的存在, 所以会在电路中产生地弹现象。因此我们在 PCB 设计时要注意这个问题, 具体可以参考第 2 章提出的一些方法来减少地弹的影响。

3. 元件封装产生的环路

因为元件的引脚存在电感, 而且 PCB 走线也存在电感, 所以如果在元件的封装处产生了干扰电流的环路, 就会产生 RF 辐射。如图 6-40a 所示, 该元件的电源引脚和地引脚成对角, 所以形成了较大的环路, 因此容易产生 RF 辐射。而图 6-40b 所示, 因为电源和地引脚很近, 所以环路较小, 从而产生较小的辐射。




图 6-40 元件封装的产生的地环路

为了减小元件封装产生的环路, 可以选择小尺寸元件, 并且可以选择表贴元件。

6.9 逻辑元件

当为特殊的应用选择元件时, 设计工程师一般只在意其功能、运行速度和内部逻辑门的传输延迟, 而很少考虑元件的电磁效应。

当元件的运行速度越来越快时 (内部传输延迟下降), RF 电流会增大, 并且

串扰和振铃现象也会发生,这是因为速度与 EMI 之间存在对应关系。通常基于从输入到输出的传输时间来选择设备。几乎所有的元件内部逻辑的信号边沿变化率都比实现其功能所需要的信号边沿变化率更快在工作,因此应选用较慢的逻辑元件。图 6-41 描述了一个反相器的内部开关速度与传输延迟的关系。

不同的逻辑元件具有不同的设计特点。这些特点随 CMOS、TTL 和 ECL 的不同

而变化。这些特点包括输入电源能耗、封装形式、速度/能量关系、电压漂移值和边沿变化率。有些逻辑元件具有控制内部逻辑门的内部边沿变化的时钟偏移电路,同时可以保持精确的传输延迟。


元件制造商通常在数据手册中不会指定的一个重要的元件参数为**最大负载操作时进入器件的峰值浪涌电流**(*peak inrush surges into the device operating under maximum capacitive load*)。该峰值电流是因为存在逻辑交变电流、元件的容性负荷、导线与元件接点间的电容等。该输入电流可能为实际信号电流的数倍,并且可能是静止电流的十几倍。

当数字元件改变逻辑状态时,就会产生交变电流。在有限时间的周期内,当输出晶体管开关动作时,元件的电压直接短路到地。这种短路时间通常是皮秒级,因为太快而无法使用大部分仪器测量到。这种尖峰有时候在谱分析仪上能看到。

元件的容性负荷指的是元件提供给驱动其他器件的所有输出引脚的总电流。当电磁场送到传输线时,电流就为负载提供电荷。这个负载总是容性的。实际上此时一个电源分配系统存在于元件中。因此,如果一个源送出 25mA 到负载,这个 25mA 就会加到元件的静态或稳态电流上。这个浪涌电流持续时间很短,从而静态电流还是表现为常数。如果电路中需要驱动 10 个目标,那么在开关变化期间,除了静态电流外,还有 250mA 的电流会流过元件。EMI 工程师应该认识到这一点。

边沿变化的过渡过程

选择可能的最慢速度的逻辑元件,而同时要保持适当的时序容限 (timing



T_{prop} 为通过元件的传输时间, T_r 为上升时间, T_f 为下降时间

图 6-41 一个反相器的内部开关速度与传输延迟的关系
注: 制造商会列出上升/下降时间, 通常为 ns 级。实际上, 这个可能是亚 ns 级。

margin) 以减低 EMI 并提高信号质量。如果可能的话, 在时序 (timing) 要求许可情况下, 使用 t_r 大于 5ns 的元件。标准或低功耗肖特基 TTL 逻辑元件现在市场上越来越少, 现今已很少使用。当使用低速逻辑元件时, 可以不必考虑 EMI 问题。但是, 在当前的一些高科技产品中, 经常会使用边沿变化时间小于 2ns 的逻辑元件, 如 74ACT 和 74F 系列元件。在某些应用中也可以用 74HCT 来代替 74ACT, 以便改善 EMI 特性。在一般情况下, 不要使用比电路实际需要或时序要求更快的元件。

快速的边沿变化将会使以下问题成正比增加: 返回电流、串扰、振铃和反射。这些问题与传输延迟相关。这是因为逻辑元件具有边沿变化率 (Edge rate), 这个速度总是比元件的传输延迟更快。任何两个逻辑元件不会一样。来自不同制造商的相同类别的元件, 在制造工艺上也会有区别, 从而元件的边沿变化率也不同。边沿变化率通常定义为单位时间中电压或电流的变化率 (V/ns 或 A/ns)。

当选择逻辑元件时, 制造商应该在他们的数据手册中指明时钟和 I/O 的最大边沿变化率 ($t_{r,max}$)。通常, 最大为 2~5ns。从各种数据手册可以看出, 最小的边沿变化率 $t_{r,min}$ 并未列入。一个最大边沿变化率为 2ns 的元件, 实际边沿变化率约在 0.5~1ns 之间。RF 能量的最大来源是元件的边沿变化率而非其操作频率。一个 5MHz 的振荡器驱动一个 74F04 (1ns 的边沿变化率) 所产生的 RF 频谱能量远大于一个 50MHz 的振荡器驱动一个 74ALS04 (4ns 边沿变化率)。这是在 PCB 设计上最常被忽略的参数。然而, 这却是设计一个符合 EMC 规范产品最重要的因素。我们会经常听到这样的话: “尽可能使用最低速的逻辑元件”, 这是因为在元件的数据手册中并不告知或给出边沿变化率的最小值的缘故。

在 PCB 内产生的所有 RF 能量几乎都来自数字元件的边沿变化率。表 6-4 列出了公布的但是并非实际的边沿变化率。

表 6-4 逻辑元件的边沿变化率

逻辑元件	数据手册上的上升/ 下降时间 (t_r/t_f) /ns	外设的谐波频率 $f = 1/(\pi \cdot t_r)$	观察到的典型频率 (10 倍的 谐波频率) $f_{max} = 10f$
74L xxx	31~35	10MHz	100MHz
74C xxx	25~60	13MHz	130MHz
74HC xxx	13~15	24MHz	240MHz
74 xxx	10~12	32MHz	320MHz
(触发器)	15~22	21MHz	210MHz
74LS xxx	9.5	34MHz	340MHz
(触发器)	13~15	24MHz	240MHz

(续)

逻辑元件	数据手册上的上升/ 下降时间 (t_r/t_f) /ns	外设的谐波频率 $f = 1/(\pi \cdot t_r)$	观察到的典型频率 (10 倍的 谐波频率) $f_{\max} = 10f$
74H xxx	4~6	80MHz	800MHz
74S xxx	3~4	106MHz	1.1GHz
74HCT xxx	5~15	64MHz	640MHz
74ALS xxx	2~10	160MHz	1.6GHz
74ACT xxx	2~5	160MHz	1.6GHz
74F xxx	1.5~1.6	212MHz	2.1GHz
ECL 10K	1.5	212MHz	2.1GHz
ECL 100K	0.75	424MHz	4.2GHz
BTL	1.0	318MHz	3.2GHz
LVDS	0.3	1.1GHz	11GHz
GaA	0.3	1.1GHz	11GHz
GTL	0.3	1.1GHz	11GHz

表面贴装元件 (SMT) 比直插式固定元件具有更好的 RF 辐射特性。这是因为 SMT 元件至 PCB 导线的长度较短 (电感较低) 的缘故。同时, 因包装大小的缘故, 其环路面积也小。导线长度会增加电感, 而电感会导致不需要的 RF 能量。RF 电流会产生辐射, 同时产生信号质量问题。有时直插式元件会装在插座 (Socket) 上, 插座会增加引线电感, 因而会增加 RF 辐射。

相对精确地计算实际的边沿变化率的最小和最大值时, 可以按照如下的经验去计算:

- 对于最大的边沿过渡值, 可以用典型值乘以 1.2;
- 对于最小的边沿过渡值, 可以用典型值乘以 0.6。

这个计算方法可以获得与实际边沿过渡值大致差不多的设计目标。对于实际的边沿过渡值, 设计人员应该咨询器件供应商或制造商。

对于高速信号, 逻辑元件驱动器具有不同的驱动能力和输出阻抗, 表 6-5 列出了德州仪器公司的各种逻辑器件的输出驱动电流和输出阻抗特性。

通常, 最常用的高速数字元件为 CMOS 和双极性元件。表 6-6 列出了不同逻辑器件族, 它们的输出开关电流和相应的边沿变化速度。

表 6-5 逻辑元件的输出驱动电流和阻抗特性

逻辑元件族	最大驱动电流/mA	输出阻抗/ Ω
ABT	120	29
ACT	220	4~25
ALS	60~120	58~29
AS	120~160	35~21
BCT	140~700	25~5
F	85~140	41~25
HCT	60~80	30~120
LS	35~70	100~50
LV	35~55	25~100
LVC	85~400	40~6
S	60~140	25~58
TTL	35~45	50~75

表 6-6 常用逻辑元件的输出开关电流和边沿变化速度

逻辑元件族	边沿变化速度/ns	输出开关电流/mA
ABT	0.7	-32~+64
ACT	0.7	-24~+24
AHC	0.7	-8~+8
ALS	0.7	-15~+48
AS	1.9	-15~+64
AVC	1.9	-8~+8
BCT	0.7	-15~+64
F	1.2	-32~+64
GTL	1.2	-32~+64
GTLP	1.5	-24~+24
HCT	1.5	-6~+6
LS	1.5	-15~+24
LV	1.5	-8~+8
LVC	1.5	-24~+24
S	2	-15~+64
TTL	5	-40~+40

第 7 章 传输线和终端

在高频时，传输线应该具有较少的信号失真、较少的电磁干扰（EMI）和较少的串扰。为了获得这样的最优特性，传输线比普通的点对点连接要求更大的驱动能力。

当一条传输线很长时，并且传输线阻抗和负载不匹配时，就需要使用终端连接，以使阻抗匹配，减少反射，保持信号的完整性。没有终端，在传输导线任何一端的反射都可能会使信号传输失败。即使传输线不长，如果驱动的是容性负载，则也应该使用终端。

本章将讲述传输线、传输线的串扰、传输线终端和信号完整性等相关知识。

7.1 传输线

对于高速信号，其阻抗是驱动电动势与流过导体的电流的比值。我们对传输线感兴趣的是当信号上升或下降时，流过传输线的电流产生的电磁场以及相应的 EMI。

7.1.1 传输线的特性阻抗

当驱动器上升/下降时间（边沿变化）充分快时，信号不能流过导体，并且在开关完成之前信号电流不能返回到驱动器，则就会产生反射。

任何电路都是由导体和介质组成，这种连接的特性由具有分布式的串联电阻和电感，以及与其并联的电容组成，这就是传输线。因为分布式串联电阻相对于总的阻抗来说很小，因此在表示传输线的特性阻抗时，可以忽略串联电阻。特别是对于 AC 信号特性，因为开关信号的频谱包括许多高频的 AC 信号分量，所以在高频时，总阻抗的电感和电容分量比串联电阻分量大许多。因此可以认为传输线的特性阻抗由电感和电容组成，每个单位长度的电感和电容决定了传输线的特性阻抗。特性阻抗用 Z_o 表示。可以使用如下的公式描述最简单的阻抗：

$$Z_o = \frac{V}{I} = \sqrt{\frac{L_o}{C_o}} \quad (7-1)$$

式中 L_o ——每个单位长度上的电感 (H) ;
 C_o ——单位长度上的电容 (F) 。

传输线的特性阻抗通常为 $50 \sim 70 \Omega$ 。如果阻抗的值太低, 则驱动器会过载, 则功耗会增加, 从而产生热损耗问题。如果阻抗太高, 则更多的串扰将会产生, 从而对敏感电路产生干扰, 因此就会产生更多的 EMI 问题, 通过 EMC 测试就很困难。

7.1.2 影响传输线特性的因素

传输线的简单 AC 模型如图 7-1 所示。在传输线的模型中, 和地平面连接的电容器为模型的积分部分。




图 7-1 传输线的简单模型

PCB 的分层材料 (即介质材料) 及其厚度决定了电容器的两极板之间的距离。分层材料的类型和它的厚度影响电容值和传输线的阻抗值, 特别是电容值。越厚的分层则意味着更小的电容值, 即更大的 X_C , 因此会产生更高的阻抗 Z_o ; 分层越薄, 则电容越大, X_C 就越小, 阻抗 Z_o 就越小。

计算阻抗的方程中惟一受频率影响的因素是 ϵ_r (参考后面关于微带线的阻抗计算), 对于类似于 FR4 的材料, 该值会改变大约 10%, 而对于其他材料, 该值变化很小。

通常传输线的电容值和电感值可以通过传输延迟的测量来计算。传输延迟 T_{pd} 可以表示为传输线单位长度电感值和电容值的函数, 即如下式所示:

$$T_{pd} = \sqrt{L_o C_o} \quad (7-2)$$

如果 L_o 以单位长度上的电感 μH 表示 ($\mu H/in$), C_o 以单位长度上的电容 pF 表示 (pF/in), 延迟的时间为每单位长度 ns (ns/in)。则传输速度可以定义为 $v = 1/T_{pd} = 1/\sqrt{L_o C_o}$ 。

因此 L_o 和 C_o 的值可以很容易通过测量传输线的延迟 T_d 、传输线长度 L 和传

输线的特性阻抗 Z_O 来确定。即 $T_{pd} = T_d / L$

将式 (7-1) 和式 (7-2) 合并即可得:

$$\begin{cases} C_O = T_{pd} / Z_O \\ L_O = T_{pd} Z_O \end{cases} \quad (7-3)$$

7.1.3 传输线的电抗组成

传输线由两种电抗组成, 即感性电抗和容性电抗。电感为信号提供了一串联的阻抗, 即感抗。感抗随频率变化而变化。可以使用电感值 L 和频率 f 来计算感抗值 $X_L = 2\pi fL$ 。

一个电容器实际上就像一个可变电阻器, 它的阻抗随信号的频率变化而变化。可以使用电容值 C 和频率 f 来计算容抗值 $X_C = 1/(2\pi fC)$ 。

7.1.4 传输线反射

反射是不期望的信号, 使从源驱动到负载之间的能量反弹, 从而产生能量衰减和信号的延迟, 如图 7-2 所示为反射引起线损的示意图。在传输线上的信号是能量的电磁脉冲, 这部分能量通过阻抗为 Z_O 的导体传输到负载电阻 R_L , 如果 R_L 和 Z_O 匹配, 则所有能量会传输给负载, 如果负载在阻抗上不匹配, 则部分能量就会送回驱动源, 从而产生反射。

传输过程中的任何不均匀(如阻抗变化、直角线)都会引起信号的反射, 反射的结果对模拟信号(正弦波)是形成驻波, 对数字信号则表现为上升沿、下降沿的振铃和过冲。这种过冲一方面形成强烈的电磁干扰, 另一方面对后级输入电路的保护二极管造成损伤甚至失效。

图 7-3 所示为一个门电路驱动一个特性阻抗为 Z_O 的无损耗传输线实例, 假设终端电阻为 R_L 。对于一个正电源 V_{in} , 其流经传输线后有一个电压降 V_S 。则传输线的初始电流为 V_S / Z_O 。当信号到达终端电阻 R_L 时, 必须遵循欧姆定律。如果传输线特性阻抗和终端电阻匹配(例如 $Z_O = R_L$), 则传输信号在线到负载的接口不会遇到不连续的情况; 因此通过终端电阻的总电压为 V_S 。如果传输线特性阻抗和终端电阻不匹配, 则反射信号就会产生。另外, 反射信号也会遇到传输线和源电阻的不匹配, 因此会产生从源到负载的二次反射信号。

当源和负载阻抗都不能与传输线特性阻抗匹配时, 则多次反射就会发生, 并且反射信号在传输线上随着反射次数而不断衰减。这种配置的输出相应看起来就像衰减振荡器, 不对称地衰减达到一个稳定值, 这一现象也称为**振铃现象**。





图 7-2 传输线反射的示意图

图 7-3 一个门电路驱动一个特性阻抗为 Z_O 的无损耗传输线戴维宁等效电路

当我们分析上面的传输线时，会遇到三种情况：

- $R_S < Z_O$, $R_L \neq Z_O$;
- $R_S \leq Z_O$, $R_L = Z_O$;
- $R_S = Z_O$; $R_L \neq Z_O$ 。

R_S 为源电阻； R_L 为终端电阻。

1. $R_S < Z_O$, $R_L \neq Z_O$

传输线的初始电流由 V_S / Z_O 决定。无论如何，如果假设传输线的欧姆损耗可

以忽略, 则最终的稳态电流由 V_S / R_L 决定。对于这种情况, 在传输线和负载之间的接口处存在阻抗的不连续, 从而在初始信号到达这个接口的瞬态产生反射电压和电流。

为了确定多少传输信号从传输线与负载的接口处反射回源, 可以在图 7-3 所示的 A 节点应用克希荷夫定律可得: $I_L = I_S + I_R$, 此处 $I_L = V_L / R_L$ 、 $I_S = V_S / Z_O$ 、 $I_R = -V_R / Z_O$, 因此可得

$$I_L = \frac{V_L}{R_L} = \frac{V_S - V_R}{Z_O} \quad (7-4)$$

因为在节点 A 处, 在任何瞬态只能有一个电压存在, 即

$$V_L = V_S + V_R \quad (7-5)$$

将式 (7-5) 代入式 (7-4), 可以得到 $\frac{V_S + V_R}{R_L} = \frac{V_S - V_R}{Z_O}$, 因此可以得到

$$\rho_L = \frac{V_R}{V_S} = \frac{R_L - Z_O}{R_L + Z_O} \quad (7-6)$$

ρ_L 为负载反射系数, 表示到达传输线和负载接口处的电压被反射的比例。类似地, 我们可以得到源反射系数 ρ_S

$$\rho_S = \frac{R_S - Z_O}{R_S + Z_O} \quad (7-7)$$

从式 (7-6) 和式 (7-7), 可以看出, 当源和负载阻抗都不和传输线阻抗匹配时, 会产生多次反射。

最后, 由式 (7-5) 和式 (7-6) 可以得到输出电压 V_L 的描述:

$$V_L = (1 + \frac{R_L - Z_O}{R_L + Z_O})V_S, \text{ 也即 } V_L = \frac{2R_L}{R_L + Z_O} \cdot V_S。$$

对于情况 1 有两种配置, 即 $R_L > Z_O$ 和 $R_L < Z_O$ 。下面将分别讲述这两种情况。

(1) 配置为 $R_L > Z_O$

对于 $R_L > Z_O$ 的情况, ρ_L 为正值, 在节点 A 的初始电流大于最终的静态电流。因此, $V_S / Z_O > V_S / R_L$ 。

所以, 反射电流 I_R 必须流向源, 以便保持如图 7-4 所示的最终稳态电流。

例如, 在传输线的两端都不匹配, 并且终端电阻大于传输线阻抗, 如图 7-5 所示, 则初始的稳定状态输出电压为 $V_{L0} = (65/71) \times (-1.75)V = -1.60V$

最终的稳态输出电压为 $V_{Lf} = (65/71) \times (-0.9)V = -0.82V$

输入电压为一个从 $-1.75V$ 到 $-0.9V$ 的斜波。在传输线上通过的初始电压为 $V_S = (50/65) \times 0.85V = 0.76V$ 。




图 7-4 $R_L > Z_0$ 时的反射电压信号

图 7-5 终端电阻大于传输线阻抗的等效电路

因此由式 (7-6) 和式 (7-7) 可得,

$$\rho_L = \frac{R_L - Z_0}{R_L + Z_0} = \frac{65 - 50}{65 + 50} = 0.13 \quad \rho_S = \frac{R_S - Z_0}{R_S + Z_0} = \frac{6 - 50}{6 + 50} = -0.79$$


该电路配置的 SPICE 仿真如图 7-6 所示, 在信号传输过程产生了振铃现象。

图 7-6 $R_L > Z_0$ 电路配置的 SPICE 仿真

(2) 配置为 $R_L < Z_O$

对于这种配置, ρ_L 为负值, 并且在节点 A 处的初始电流小于最终的稳态电流。因此 $V_S/Z_O < V_S/R_L$ 。

反射电流 I_R 与初始电流的方向一样, 以便保持最后的稳态电流。该配置的特性是在源和负载端的反射系数均为负数, 如图 7-7 所示。因此, 在传输线的任何一端信号都是相反极性的反射。

图 7-7 $R_L < Z_O$ 时的反射电压信号

如图 7-8 所示的电路实例, 终端电阻小于传输线阻抗, 并且输入脉冲宽度大于传输线延迟。初始的稳态输出可以计算为 $V_{L0} = (35/41) \times (-1.75)V = -1.49V$

最终的稳态输出电压为 $V_{Lf} = (35/41) \times (-0.9)V = -0.77V$

输入电压为一个从 $-1.75V$ 到 $-0.9V$ 的斜坡。在传输线上通过的初始电压为 $V_S = (50/65) \times 0.85V = 0.76V$ 。




图 7-8 终端电阻小于传输线阻抗的等效电路

因此由式 (7-6) 和式 (7-7) 可得

$$\rho_L = \frac{R_L - Z_O}{R_L + Z_O} = \frac{35 - 50}{35 + 50} = -0.18$$

$$\rho_S = \frac{R_S - Z_O}{R_S + Z_O} = \frac{6 - 50}{6 + 50} = -0.79$$

$R_L < Z_O$ 时, 在两端不匹配的传输线的特性响应为阶梯状, 脉冲宽度大于传输线延迟, 如图 7-9 所示为这种配置的 SPICE 仿真。



图 7-9 $R_L < Z_0$ 电路配置的 SPICE 仿真（脉冲宽度大于传输线延迟）

图 7-10 所示为相同的电路，但是输入脉冲宽度小于传输线延迟的情况下传输线的响应。与前面的实例一样，传输线的初始稳态电压为 -1.49V ，并且负载和源端的反射系数分别为 -0.18 和 -0.79 。

图 7-10 $R_L < Z_0$ 电路配置的 SPICE 仿真（脉冲宽度小于传输线延迟）

（3）短接线

短接线是配置 $R_L < Z_0$ 的特例，其负载反射系数为 -1.0 ，反射逐步趋向 0V 传输线电压的稳定状态。

如图 7-11 所示的实例中，在输入脉冲宽度大于传输线延迟时，传输线的响应如图 7-12 所示。

$$\rho_L = \frac{R_L - Z_0}{R_L + Z_0} = \frac{0 - 50}{0 + 50} = -1.0$$

$$\rho_S = \frac{R_S - Z_0}{R_S + Z_0} = \frac{16.7 - 50}{16.7 + 50} = -0.5$$




图 7-11 终端短接线的等效电路

当信号到达传输线的短接端时，初始电压波形被完全反射回到源。在源端，信号电压被部分反射回短接端。因此在传输线短接端的电压总是 0，而在源端则减少一定的比例。如图 7-12 所示。




图 7-12 传输线短接的 SPICE 仿真（脉冲宽度大于传输线延迟）

图 7-13 所示是与图 7-11 所示相同的电路的仿真，只是脉冲宽度小于传输线延迟。




图 7-13 传输线短接的 SPICE 仿真（脉冲宽度小于传输线延迟）

2. $R_s \leq Z_0$, $R_L = Z_0$

在情况 1 中，传输线的初始电流由 V_s / Z_0 决定。类似地，因为 $R_L = Z_0$ ，如图 7-14 所示，所以最终的稳态电流也是由 V_s / Z_0 决定。因为在传输线和负载接口处不存在不连续的情况，所以传输到终端的能量均被负载电阻所吸收。因此没有反射发生，输出影响仅仅是输入波形（阶跃输入）经过传输线的延迟。如图 7-15

所示。不会产生振铃或阶梯形的输出。




图 7-14 终端电阻与传输线阻抗匹配的等效电路




图 7-15 $R_S \leq Z_O$, $R_L = Z_O$ 的 SPICE 仿真

3. $R_S = Z_O$, $R_L \neq Z_O$

当终端电阻与传输线特性阻抗不匹配时，来自负载的反射就会发生。但是如果源电阻和传输线特性阻抗相等，则源端的反射系数为 0，这些从负载端反射回来的能量就会被源吸收，因此反射就不会再继续。

如图 7-16 所示，为源电阻和传输线特性阻抗相等，而负载电阻与特性阻抗不相等的实例。因此在传输线延迟后，输出响应就保持为其最终稳态值，不会产生振铃或阶梯形的输出，如图 7-17 所示。





图 7-16 源电阻与传输线阻抗匹配的等效电路

图 7-17 $R_S=Z_0$, $R_L \neq Z_0$ 的 SPICE 仿真

7.1.5 传输线线损

一条理想的传输线应该为零阻抗，但是实际的传输线总是具有串联阻抗的。因此实际的非零阻抗的传输线会使传输信号产生线损和失真。

当信号经过传输线后，由于存在集肤效应和反射线损的存在，信号幅度会衰减。因此只有一部分信号可以到达传输的末端，信号幅值损失可用下面的公式进行计算。

导线上的串联阻抗会给理想的传输线模型增加衰减（线损）和信号失真。信号衰减意味着在信号往负载移动的过程中就会逐步减小，信号失真意味着在不同频率下信号衰减的程度不一样。在离导线的端部 X 的地方，衰减和相移、频率的关系可以使用式（7-8）来描述。这个方程仅仅用于无限长的传输线。具有终端连接器或被切断的传输线不遵守这个方程。

$$H_X(\omega) = e^{-X[(R+j\omega L)(G+j\omega C)]^{1/2}} \quad (7-8)$$

式中 R ——传输线的串联电阻 (Ω/in) ;
 L ——传输线的串联电感 (H/in) ;
 C ——传输线的并联电容 (F/in) ;
 G ——传输线的并联电阻 (Ω/in) ;
 ω ——角速度 $\omega = 2\pi f$, f 为信号频率;
 X ——导线的长度 (in) 。

对于大多数数字传输问题来说， G 通常为 0。因此对于 PCB、带状传输线或同轴电缆，我们通常假定 G 为 0。因此实际应用的衰减计算公式可以写为式（7-9）。

$$H_X(\omega) = e^{-X[(R+j\omega L)j\omega C]^{1/2}} \quad (7-9)$$

因为传输线存在衰减（线损），因此反射期间线损的结果就是反射信号幅值的下降。假设 τ 为信号到达末端负载并且返回到源驱动器的时间，则图 7-18 简单描述了反射损耗的情况。




图 7-18 传输线反射线损 ($\tau=10\text{ns}$)

7.1.6 集总容性负载

当使用高性能的集成电路时，负载的容性对传输延迟的影响需要充分考虑到。尽管容性负载影响串联和并联终端，对串联终端应该更加注意。图 7-19 描述了一个传输线和一个容性负载连接在一起，电容值为 C_L 。在无负载的情况下， $C_L=0$ ，输入波形的 50% 到输出波形的 50% 之间的延迟值定义为传输线延迟 T_d 。当一个电容负载置于传输线的末端，则电容会增加输出信号的上升时间，因此 T_d 增加了 ΔT_d ，如图 7-20 所示。图 2-21 分别描述了不同电容负载（0pF、1pF、5pF、10pF 和 20pF）对延迟的增加情况。




图 7-19 传输线和一个容性负载连接在一起




图 7-20 电容增加输出信号的上升时间




图 7-21 不同电容负载 (0pF、1pF、5pF、10pF 和 20pF) 对延迟的增加

通过戴维宁等效电路的分析, 将传输线转化为具有斜波输入电压的一个时间常数网络, 则可以确定传输延迟。这种分析方法既可用于串联终端也可用于并联终端, 因为两种配置都可以表示为一个简单的时间网络, 其中包括一个时间常数 t 和戴维宁阻抗 Z' 。图 7-22 所示为串联终端和并联终端配置的戴维宁简化。串联终端配置的戴维宁阻抗大约是并联情况的两倍, 因此对于串联终端配置来说, 时间常数也就要大一倍。因为 t 和上升时间成正比, 因此上升时间也大一倍。这就是为何串联终端配置的容性负载具有大影响的原因。

图 7-23 描述了延迟和传输线-负载时间常数之间的关系。延迟的变化 ΔT_d 和传输线-负载时间常数 $Z'C$ 以上升时间 10%~90%来归一化。




图 7-22 串联和并联终端配置的戴维宁简化




图 7-23 延迟和传输线-负载时间常数之间的关系

假设 100Ω 串联传输线和一个 5pF 的终端负载, 无负载的时间常数为 400ps , 延迟的增量为 ΔT_d 可以由图 7-23 所知。因此可以计算传输线-负载常数为

$$Z' C / t_r = 100\Omega \times 5\text{pF} / 400\text{ps} = 1.25$$

使用该值和图 7-23 中的值, 可得 $\Delta T_d / t_r = 0.9$ 。

因此 $\Delta T_d = 0.9 \times 400\text{ps} = 360\text{ps}$ 。

因此当负载为 5pF 时, 就会增加 360ps 的延迟。对于一个 100Ω 的传输线与并联终端匹配, 则 $Z' = Z_0/2 = 50\Omega$, 则增加的延迟时间为 240ps 。显然, 并联容性负载比串联容性负载的延迟时间少。因此在设计终端负载时, 集总负载电容和传输线阻抗的并联方式可以优化系统的传输延迟特性。

7.1.7 分布式容性负载

除了集总负载, 容性负载可以沿传输线分布式布置。分布式布置传输线的容性负载有三个问题需要考虑: 反射、更低的传输线阻抗和增加的传输延迟。如图 7-24 所示为分布式容性负载的电路配置。




图 7-24 传输线的分布式容性负载

每个沿着传输线连接的电容负载都会对传输的信号

产生相反极性的反射。如果负载布置的距离满足传输线上升时间大于信号从一个负载传输到下一个负载所需的时间, 则来自两个邻近负载的反射波会叠加。如图 7-25 所示为具有两个 2pF 的分布式容性负载的传输线, 传输线的传输时间为 750ps 。最上面的曲线描述了上升时间为 400ps 的输入信号, 在传输过程中有两次明显的反射。中间和较低的曲线描述了上升时间分别为 750ps 和 950ps 的输入信号。很明显, 当上升时间变得比传输线传输延迟更长时, 就产生了反射叠加。




图 7-25 相同配置下不同上升时间的反射响应

增加分布式电容负载的数量可以有效地降低传输线的特性阻抗,如图 7-26 所示。最上面的曲线显示了反射大约发生在 3.5ns,在这期间由于容性负载的存在,传输线特性阻抗看起来比实际的低(约为 76Ω)。在反射结束后,传输线就达到最终的稳态电压。中间的曲线所示为终端电阻减小以匹配有效的传输线特性阻抗,从而产生了合适的传输线响应。最下面的曲线为通过改变源电阻以匹配负载电阻和有效的特性阻抗,从而获得初始的稳态输出。




图 7-26 分布容性负载改变特性阻抗

1. 传输线特性阻抗的减少

由于负载电容是分布式的,所以沿传输线的长度增加了电容 C_L 。如果负载电容分布在长度 L 上,所以负载电容的分布值 C_D 为

$$C_D = C_L / L \quad (7-10)$$

因此将 C_D 加到 C_O 后,传输线阻抗会减小。因为 $Z_O = \sqrt{L_O / C_O}$, 增加 C_D 后,则

$$Z'_O = \sqrt{\frac{L_O}{C_O + C_D}}$$

因此

$$Z'_O = Z_O \sqrt{\frac{C_O}{C_O + C_D}} \quad (7-11)$$

对于如图 7-26 所示的曲线, 分布式负载电容为 4pF , 则由式 (7-3) 可得

$$C_0 = 750\text{ps}/93\Omega = 8\text{pF}$$

因此,

$$Z'_0 = 93\Omega \times \sqrt{\frac{8}{4+8}} = 76\Omega$$

因此, 当传输线发生反射时, 有效的传输线阻抗比实际阻抗下降了 17Ω 。

2. 传输线延迟增加

当分布式负载使传输线的电容增加了 C_D 后, 传输线的延迟也会相应增加。因为 $T_{pd} = \sqrt{L_0 \times C_0}$, 所以由 $T'_{pd} = \sqrt{L_0(C_0 + C_D)}$, 可得

$$T'_{pd} = T_{pd} \sqrt{(C_0 + C_D)/C_0} \quad (7-12)$$

对于如图 7-26 所示的曲线, 分布式负载电容为 4pF , 而传输线的自身电容为 8pF , 则由式 (7-12) 可得

$$T_{pd} = 750\text{ps} \times \sqrt{\frac{12}{4}} = 919\text{ps}$$

因此, 分布式电容使传输线延迟增加了大约 169ps 。从式 (7-12) 可知, 当传输线的内在电容越大, 则分布式电容的增加对传输延迟的影响越小。所以为了获得最低的传输线阻抗变化和最低的传输线延迟, 可以选择最低的传输线阻抗和最大的传输线自身电容。

注意: 源驱动器可以驱动两种类型的负载: 即集总负载和分布式负载。其区别在于负载网络上的负载之间的最小空间距离, 如图 7-27 所示。最小的负载距离决定了来自负载的反射是否会影响邻近的负载。所有逻辑输入都存在一个有效的电容值。只要当一个电容负载出现在一条传输线上时, 它就变成了一个非连续点。在每个非连续点, 信号的主要部分会通过, 而有一部分会被反射回源。




图 7-27 分布式负载

(1) 为了防止当前的容性负载对负载网络中前一个负载产生影响, 则相邻的负载应该具有最小的分隔距离 D_{sep} , 以便反射不会重叠。反射脉冲的宽度和 A、B

点之间的传输时间成正比。A、B 点之间的传输时间可以使用下式进行计算：

$$T_{wa} = 2D_{sep}T_{pd} = 1.7t_r \quad (7-13)$$

式中 T_{wa} ——反射脉冲宽度；

D_{sep} ——A、B 点之间的距离；

T_{pd} ——无负载的传输线延迟；

t_r ——10%~90%的边沿变化时间。

因此, $D_{sep} = (1.7t_r)/(2T_{pd})$, 对于一个 2ns 的 FR4 的微带线, 其 $T_{pd} = 0.148 \text{ ns/in}$, 则 $D_{sep} = 13.5 \text{ in}$ 。

因此, 如果要使 B 点的反射对 A 点没有影响, 就应该使 A、B 点之间的距离至少为 13.5in。如果距离小于 13.5in, 则反射会重叠。当它们的重叠长度为敏感的长度 $\lambda/4$ 时, 则会产生最大的重叠反射幅值。这些分析是假设 A、B 点容性负载相等。

(2) 当负载之间的距离大于最小的分隔距离 D_{sep} 时, 则负载为集总负载, 如图 7-28 所示。这个集总负载是一个负载或一个区域内的多个负载。




图 7-28 集总负载

一个 TTL/COMS 负载的模型为容性负载。因为来自每一点的反射不会叠加, 所以当信号通过时不会影响信号的传输延迟。反射将会表现为驼峰或低频干扰返回到源。

7.2 微带线

在第 2 章已经简单介绍了微带线的概念, 这一节将详细讲述微带线的特性和计算。

7.2.1 微带线的特性阻抗和传输延迟

微带线是一根带状导线（信号线），与地平面之间使用介质隔离。如果线的

厚度、宽度以及与地平面之间的距离是可控制的，则它的特性阻抗也是可以控制的。微带线一面暴露在空气中，另一面是介质，在介质的下面是地平面（为信号传输提供返回路径），自身是平面结构，如图 7-29 所示。




图 7-29 微带线的基本结构

1. 微带线特性阻抗的计算

计算表面微带线的阻抗近似方程如下式：

$$Z_o = \left(\frac{87}{\sqrt{\epsilon_r + 1.41}} \right) \ln \left(\frac{5.98H}{0.8W + T} \right) \quad \text{当 } 15\text{mil} < W < 25\text{ mil}$$

$$Z_o = \left(\frac{79}{\sqrt{\epsilon_r + 1.41}} \right) \ln \left(\frac{5.98H}{0.8W + T} \right) \quad \text{当 } 5\text{mil} < W < 15\text{ mil}$$
(7-14)

而传输线的电容的近似方程为：

$$C_o = \frac{0.67(\epsilon_r + 1.41)}{\ln \left(\frac{5.98H}{0.8W + T} \right)}$$
(7-15)

式中 Z_o ——传输线的特性阻抗 (Ω)；

W ——走线的宽度；

T ——走线的厚度；

H ——信号走线和参考平面的距离；

C_o ——走线的自身电容 (pF/in)；

ϵ_r ——介质的相对介电常数。

注意，宽度 W 、厚度 T 和距离 H 的单位要一致，可以为英寸 (in)，1 in=1000mil。

当 W 与 H 比值为大约 0.6 或更小时，式 (7-14) 的计算误差大约为 5%。当 W 与 H 比值为 0.6~2.0 之间时，其误差增大到 $\pm 20\%$ 。

当测量或计算走线阻抗时，应该测量走线厚度中间位置的走线宽度。根据制造工艺，蚀刻后得到的最终的线宽可能与图 7-29 所示不同。因为蚀刻，走线顶部的铜宽可能会比期望的小。如果使用顶部和底部宽度的平均值，我们可以获得更

加精确的阻抗值。

2. 微带线的传输延迟的计算

微带线的传输延迟可以使用式(7-16)来计算。该方程只有一个变量为 ε_r ，即相对介电常数。该方程指出在传输线上信号的传输速度仅仅和介质材料的相对介电常数相关。

$$T_{pd} = 1.017\sqrt{0.475\varepsilon_r + 0.67} \quad (\text{ns/ft})$$

$$\text{或} \quad T_{pd} = 85\sqrt{0.475\varepsilon_r + 0.67} \quad (\text{ps/in}) \quad (7-16)$$

7.2.2 埋入式微带线

埋入式微带线是标准微带线的改进形式。区别在于埋入式微带线铜走线的上面不是暴露在空气中，而是还有一层介质材料。只要电解质材料具有相同的介电常数，并且厚度在0.008~0.010in，那么空气和环境的变化就不会对传输线的阻抗值产生影响。

除了表层介质的有效相对介电常数更高外，埋入式微带线与普通微带线在几何结构上一样。计算埋入式微带线的特性阻抗方程一样，只是介电常数为 ε'_r 。如图7-30所示即为埋入式微带线的基本结构。




图 7-30 埋入式微带线的基本结构

埋入式微带线的近似特性阻抗可以使用式(7-17)来计算。只要上层介质材料的厚度 $(B - T - H)$ 小于2mil(0.05mm)则其计算结果是符合要求的。如果顶层的电解质更厚，或者其相对介电常数不同，则阻抗的值在微带线和埋入式微带线计算结果之间。埋入式微带线的自身电容可以使用式(7-18)来计算。

$$Z_O = \left(\frac{87}{\sqrt{\varepsilon'_r + 1.41}} \right) \ln \left(\frac{5.98H}{0.8W + T} \right) \quad (7-17)$$

式中 ϵ'_r ——电解质的介电常数, $\epsilon'_r = \epsilon_r (1 + e^{\frac{-1.55B}{H}})$ 。

$$C_O = \left(\frac{1}{H+T} \right) \times \ln \left(1 - \frac{0.6897(\epsilon_r + 1.41)}{\sqrt{\epsilon_r}} \right) \quad (7-18)$$

式中 Z_O ——传输线的特性阻抗 (Ω) ;

W ——走线的宽度;

T ——走线的厚度;

H ——信号走线和参考平面的距离;

B ——两电介质层的总厚度;

C_O ——走线的自身电容 (pF/in) ;

ϵ_r ——介质的相对介电常数。

埋入式微带线的传输延迟可以使用式 (7-19) 来计算。对于典型的埋入式微带线, FR4 是其最常用的介质材料, 其相对介电常数为 4.1, 因此可以计算得到传输延迟为 0.35ns/cm 或者 1.65ns/in。传输方程除了 ϵ'_r 外, 其他与式 (7-16) 一样。

$$T_{pd} = 1.017 \sqrt{0.475 \epsilon'_r + 0.67}$$

或

$$T_{pd} = 85 \sqrt{0.475 \epsilon'_r + 0.67} \quad (7-19)$$

7.3 带状线

带状线指的是位于两个平面之间的传输线, 并且带状线周围由介质材料包围。带状线包括两种结构, 即对称带状线和非对称带状线。

7.3.1 对称的带状线

如图 7-31 所示为对称的带状线结构, 这种带状线通常用于多层板中, 但常常受到层数的限制。

相对于微带线来说, 带状线具有很多优点。带状线可以最小化布线层之间的串扰, 并且消除辐射磁场。它也为消除磁通提供了很好的 RF 电流参考返回通路。任何来自带状线走线层的辐射都会被两个参考平面所捕获。因此, 参考平面可以显著地减少辐射到外部环境的 RF 能量。

带状线特性阻抗可以由式 (7-20) 来近似计算。自身电容值可以由式 (7-21) 来计算。

$$Z_o = \left(\frac{60}{\sqrt{\epsilon_r}} \right) \ln \left(\frac{1.9(2H + T)}{0.8W + T} \right) \quad (7-20)$$

$$C_o = \frac{1.41\epsilon_r}{\ln \left(\frac{3.81H}{0.8W + T} \right)} \quad (7-21)$$




图 7-31 对称带状线的基本结构

式中 Z_o ——传输线的特性阻抗 (Ω) ;
 W ——走线的宽度 (in) ;
 T ——走线的厚度 (in) ;
 H ——信号走线和参考平面的距离 (in) ;
 C_o ——走线的自身电容 (pF/in) ;
 ϵ_r ——介质的相对介电常数。
 $W/(H - T) < 0.35$;
 $T/H < 0.25$ 。

带状线的传输延迟可以使用式 (7-22) 来计算。

$$T_{pd} = 1.017\sqrt{\epsilon_r}$$

或

$$T_{pd} = 85\sqrt{\epsilon_r} \quad (7-22)$$

7.3.2 不对称的带状线

顾名思义, 不对称的带状线就是在内层中, 带状线的结构与两边的参考平面层不对称布置, 如图 7-32 所示。

这种布局方法增加了布线层与参考平面之间的耦合。因为这种结构是与对称结构类似的, 但是自身电容值变小, 而阻抗变得比对称结构大。




图 7-32 不对称带状线的基本结构

计算非对称带状线的特性阻抗可以使用式 (7-23)。其自身电容值计算可使用式 (7-24)。

$$Z_0 = \left(\frac{80}{\sqrt{\epsilon_r}} \right) \left(1 - \frac{H}{4(H+D+T)} \right) \ln \left(\frac{1.9(2H+T)}{0.8W+T} \right) \quad (7-23)$$

$$C_0 = \frac{2.82\epsilon_r}{\ln \left(\frac{2(H-T)}{0.268W+0.335T} \right)} \quad (7-24)$$

式中 Z_0 ——传输线的特性阻抗 (Ω) ;

W ——走线的宽度 (in) ;

T ——走线的厚度 (in) ;

H ——信号走线和最近参考平面的距离 (in) ;

D ——两非对称带状线之间的距离 (in) ;

C_0 ——走线的自身电容 (pF/in) ;

ϵ_r ——介质的相对介电常数;

$W/(H-T) < 0.35$;

$T/H < 0.25$ 。

带状线的传输延迟可以使用式 (7-25) 来计算。

$$T_{pd} = 1.017\sqrt{\epsilon_r}$$

或

$$T_{pd} = 85\sqrt{\epsilon_r} \quad (7-25)$$

7.3.3 带状线的布局

使用带状线的叠层设计时, 我们要考虑到带状线的类型进行具体的布局。如

果使用对称带状线结构，则带状线的两侧必须是电源或地参考平面。而如果是非对称带状线，则在两参考平面之间存在两层走线，那么这两层走线必须正交布置。即一层如果为 x 轴方向，则另一层应该为 y 轴方向。

图 7-33 所示为对称带状线布局，其叠层数为 8 层，顶层和底层为微带线，中间存在两对称带状线。




图 7-33 8 层板的布局（对称带状线）

图 7-34 所示分别为 6 层和 8 层布局，带状线为非对称的结构，顶层和底层为微带线。




图 7-34 6 层和 8 层板的布局（非对称带状线）

从图 7-33 和 7-34 可知，对称带状线需要更多的叠层数，所以不对称的带状线其实更常用，可以减少布局的层数，从而节省成本。

7.4 差分传输线

差分走线是两个反相的信号分别在两相邻传输线上传输的走线方法。理论上，所有差分传输是不受共模噪声干扰的。差分走线的阻抗和单端走线的阻抗不同，对于差分走线配置，线和参考平面之间的阻抗可以通过使用单端走线阻抗来计算。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：

➤ 抗干扰能力强，因为两条传输线之间的耦合很好，当外界存在噪声干扰时，

几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

➤ 能有效抑制 EMI，同样的道理，由于两根信号的极性相反，它们对外辐射的电磁场可以相互抵消，耦合的越紧密，辐射到外界的电磁能量越少。

➤ 时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的 LVDS (Low Voltage Differential Signaling) 就是指这种小振幅差分信号技术。

通常在差分走线对的终端需要使用差分接收器。差分接收器可以捕获并读取差分信号之间的电势差，并得到传输的信号。当单端信号和地平面系统不能有效地将信号传输到接收器，那么就应该使用差分传输方式。差分传输模式特别适用于很长的信号传输（存在传输损失和电磁场干扰）。

7.4.1 差分传输的阻抗计算

当两走线相互平行布置，那么磁场耦合就会在这两传输线之间产生。耦合的磁场会在走线上产生电流。因此走线之间的互感将会产生差分模式的阻抗，近似为单端走线的两倍。


如图 7-35 所示为差分走线。如果配置是微带线，则上面的参考平面是不存在的；对于带状线，则存在两个参考平面。平行的差分走线到两参考平面的距离相等。

当计算差分走线的阻抗 Z_{diff} 时，通过改变宽度 W 可以优化差分走线阻抗。两差分走线之间的距离不应该变动，应该为 D ，在制造过程中应该尽可能使 D 最小（在工艺要求下）。通常，两差分走线的长度应该保持相等，考虑到差分信号对在传输线上的传输速度，如果走线长度不相等，那么信号的差分模式就会被破坏，从而在接收器两差分信号相减后无法得到准确的源信号。当然，考虑到在传输线上的电场传输速度，差分传输线的长度也不要非常精确一致，近似相等就可以。因为信号传输的速度非常快，那么在不限长度上的微小差别并不能被大多数元件所观察到，特别是低于 1GHz 的信号。


根据差分信号走线为微带线或带状线的不同，我们可以使用式 (7-26) 进行计算阻抗 (Ω)。

$$\begin{aligned} Z_{diff} &= 2 \times Z_0 (1 - 0.48e^{-0.96 \frac{D}{H}}) && \text{(微带线)} \\ Z_{diff} &= 2 \times Z_0 (1 - 0.347e^{-2.9 \frac{D}{B}}) && \text{(带状线)} \end{aligned} \quad (7-26)$$

式中 Z_0 ——单端传输线的特性阻抗 (Ω) ;
 W ——走线的宽度 (mil) ;
 B ——两平面之间的距离 (mil) ;
 T ——走线的厚度 (mil) ;
 H ——信号走线和最近参考平面的距离 (mil) ;
 D ——两走线边沿之间的距离 (mil) 。



a) 带状线的差分传输



b) 微带线的差分传输

图 7-35 差分传输的基本布局

7.4.2 差分传输的主要应用

在以下情况下，我们常常使用差分走线方式传输信号。

(1) 当传输的信号需要通过噪声环境时，差分传输非常有用。因为噪声信号会同时进入两差分走线，所以当到达接收端时，两差分信号相减后，噪声信号也会相互抵消。这样走线中的共模噪声就可以完全消除，提高了系统 EMI 特性。

(2) 当需要传输的信号为低电压级时，因为传输线的线损可能还会降低信号的幅值，从而在接收端不容易获得正确有效的信号。此时可以将这个低电压级的信号转换为差分信号，然后传输到接收端。

(3) 当信号在两个机架之间进行走线时，由于在这两个机架之间的地可能存在差别，而差分走线可以解决这个问题，因为差分走线不用和 0V 的地参考平面连

接。因此，差分传输模式可以防止地弹。

7.5 集肤效应

在低频情况下，一个导体内部的电流分布是均匀的，比如从导线的截面看，在中心处流过的电流与边缘处一样多。但是在高频时，在导线表面的电流密度比芯部的电流密度更大。如图 7-36 所示为高频时导线截面处电流分布的情况。在低频时，电流均匀填充导线；在高频时，电流仅仅流经导线的表面。在高频时电流的这种传输特性就称为集肤效应。




图 7-36 不同频率下导体内的电流密度分布

在高频时，电流穿透导体的平均深度称为**集肤深度**。高频时的集肤深度是很浅的。从导线的表层到芯部，电流的分布会呈指数下降。平均电流的深度（集肤深度）是频率 f 的函数，具体的计算公式如下：

$$\delta = \sqrt{\frac{2}{2\pi f \mu_0 \sigma}} = \sqrt{\frac{1}{\pi f \mu_0 \sigma}} \quad (7-27)$$

式中 f ——信号的频率 (Hz)；

μ_0 ——材料磁导率 ($4\pi \times 10^{-7}$ H/m)；

σ ——材料的电导率 (铜为 5.82×10^7 1/ Ω m)；

δ ——集肤深度 (m)。

由于集肤效应的存在，在高频时大部分电流只流过导体表面的一个狭窄的环形部分，所以当集肤深度小于导线的半径时，显而易见导体有效的电阻会随频率的增加而显著增加。

集肤深度是导体材料的一个特性,它与导体的形状无关。表 7-1 列出了铜导体的集肤深度和频率的关系。

表 7-1 铜的集肤深度和频率的对应表

频率	集肤深度/in	频率	集肤深度/in
60Hz	0.086 (2.2mm)	1MHz	0.00066 (0.017mm)
100Hz	0.066 (1.7mm)	10MHz	0.00021 (0.0053mm)
1kHz	0.021 (0.53mm)	100MHz	0.000066 (0.0017mm)
10kHz	0.0066 (0.17mm)	1GHz	0.000021 (0.00053mm)
100kHz	0.0021 (0.053mm)		

当集肤深度小于导线的半径时,则每英寸的导线电阻与频率的平方根成正比,此时可以使用式 (7-28) 来计算导线交流 (AC) 电阻 Ω/in 。

$$R_{AC}(f) = \frac{(2.16 \times 10^{-7}) \times (fp_r)^{1/2}}{\pi D} \quad (7-28)$$

式中 D ——导线的直径 (in);

R_{AC} ——AC 阻抗 (Ω/in);

p_r ——相对电阻系数,铜的为 1.0;

f ——频率 (Hz)。

通常导线的 DC 电阻不会变化,而在低频时 AC 电阻为 0,所以低频时电阻为常数。在高频时,AC 电阻不为 0,所以导体的电阻应该是这两者的组合。

由上面分析可知,当频率达到一定的值,我们就需要考虑集肤效应。表 7-2 列出了几种常用材料需要考虑集肤效应的频率。

表 7-2 几种常用材料需要考虑集肤效应的频率

圆导体	导线半径/in	考虑集肤效应的频率/kHz
RG-58/U	0.017	21
AWG24	0.010	65
AWG30	0.005	260
PCB 走线宽度/in	铜重/oz	考虑集肤效应的频率/MHz
0.010	2	3.5
0.005	2	3.5
0.010	1	14
0.005	1	14

因为集肤效应是表面现象，因此增加导体的表面积将有助于改善集肤效应带来的不利。Litz 导线可以实现这个目标。Litz 导线是由多股导线组成的，每股导线之间是绝缘隔离的，并且所有股的导线螺旋缠绕起来。这样的多股导线无形中就增加了导线的总面积，可以降低集肤效应电阻。在频率高于 1MHz 的超导线圈和电动马达的绕组中，Litz 导线很有用。

注意，在高频时，传输线的特性阻抗不会因为存在集肤效应而有显著的影响。尽管因为集肤效应的影响，在频率增加时传输线的电阻会增加。但是，传输线的串联电阻与感抗部分相比依然很小，所以传输线的特性阻抗 $\sqrt{L_o/C_o}$ 不受集肤效应的影响。

7.6 串扰

串扰是 PCB 布局的一个需要重点考虑的问题。它通常指的是两走线之间、导线之间、走线和导线之间、电缆和元器件之间的电磁耦合，这种非期望的电磁耦合不但与时钟信号或周期信号相关，而且还与其他关键信号、数据、地址、控制和 I/O 的走线相关，这些信号都可能受串扰影响。而时钟和周期性的信号产生的串扰问题最大。

7.6.1 串扰的种类

串扰实际上是从一条信号走线到另一条信号走线的信号的容性或感性耦合，也就是串扰通常包括容性或感性串扰。当系统性能和 PCB 的密度增加时，更易于发生串扰现象。当发生串扰时，产生耦合信号的传输线称为噪声源线，而信号被耦合到的传输线称为噪声接收线。

在噪声接收线上产生的信号幅度直接和噪声源线上信号的边沿变化速度、两条传输线的相似程度以及两条线的距离相关。严重的串扰噪声会产生超过噪声接收线上接收器的门槛电压值，从而可能会产生错误的开关命令。

1. 容性串扰

容性串扰指的是信号线之间的容性耦合。当两信号走线之间的距离相互靠得很近时就会发生容性串扰。图 7-37 所示的电路描述了两条信号线及其等效电路，分别为噪声源线和噪声接收线。

因为走线之间存在耦合电容 C_M ，噪声就会从噪声源线上耦合到噪声接收线。电流会在传输线的两个方向传输，直到它被源和负载消耗掉。当电流脉冲到达 Z_S

和 Z_L 时, 产生的电压与阻抗成正比, 并且电流会被这些电阻所消耗。如果在源或负载存在阻抗不匹配, 就会发生反射。在没有终端负载情况下, 通过 Z_L 的电压尖峰会很大。而传输线终端可以显著减小下一个元件输入的电压噪声。




图 7-37 容性串扰

因为两条传输线之间的耦合电容与传输线之间的距离相关, 信号走线的距离越远, 则电容越小, 所以串扰就越小。因此为了减少容性串扰, 应该尽可能将 PCB 信号走线的距离分开远些。另外还可以在信号线相邻处放置地线来消除容性串扰, 此时信号线耦合到地线, 而不是相邻的信号走线。注意, 地走线不是完整的地平面, 如果它只有一端和地平面相连接, 则地走线会有相对高的阻抗, 从而影响其效果。最好的做法是将地走线两端都接地, 并且在中间每 $1/4\lambda$ (信号的最高频率成分的波长) 的距离也和地相连接。

波长是信号在一个周期内传输的距离, 可以由下式计算:

$$\lambda = \frac{1}{T_{pd} f} \quad (7-29)$$

式中 T_{pd} ——传输线的传输延迟时间;
 f ——最高的信号频率。

2. 感性串扰

当两条相邻的信号走线有电流流过时，感性串扰可以认为是一个非期望的变压器的一次和二次之间的信号耦合，如图 7-38 所示。变压器绕组就是 PCB 上或系统走线的电流环。因此两相邻的信号走线就会表现为变压器效应，从而产生感性耦合。不期望信号的感性耦合和环的距离和大小相关，而且还和受影响负载的阻抗有关。当环变得越大并且越相似，则耦合的能量就会越大。在二次负载上所产生的耦合信号随负载阻抗的增加而增加。




图 7-38 感性串扰

(1) 环的尺寸和相似度。环的电感随环的尺寸增大而增大。当两个环相互作用时，一个将是主电感 (L_P)，另一个将是副电感 (L_S)，如图 7-40b 所示。因为信号线不是有意成为变压器的，所以它们的耦合是松散的，但是无论如何它会在二次上产生干扰。

如果两个信号线的返回通路一致，则返回环路就会形成一个变压器。在 PCB 布线时要确保每个信号都有返回通路，以最小化串扰源。

(2) 负载阻抗。如果串扰是由于自然信号/返回信号环路产生的，则这个环路不能被破坏。一般可以通过将负载阻抗保持为尽量低，则串扰的效果可以最小化。

如图 7-39 所示的为一个具有负载的二次自然信号环路的简化电路表达。 Z_S 为二次环路的固有阻抗。因为阻抗是串联的, i_S 在整个环路上都一样, 是一个常数。所以阻抗越大, 则通过负载的电压降越大。在一个没有终端的走线上, 那么通常在走线末端的接收元件就是其负载。




图 7-39 一个具有负载的次级自然信号环路的简化电路表达

大噪声信号在接收元件的输入端是最不期望的, 噪声应该最小化。可以在传输线上使用终端阻抗匹配来最小化噪声。通常 R_T 可取 $30\sim150\Omega$, 这样就可以匹配传输线阻抗。

7.6.2 串扰的方向

串扰方向包括正向串扰和反向串扰。如果信号从源到负载, 即从 A—B。只要 A—B 与 C—D 的走线平行并且很相似, 那么信号就会耦合到邻近的走线 C—D。那么在噪声接收线上的耦合点处就会产生一个电流从耦合点流向 C—D 两端的电流, 流向 C 的为反向串扰、流向 D 为反向串扰, 如图 7-40 所示。




图 7-40 正向串扰

1. 正向串扰

正向串扰指的是耦合到噪声接收线的电流远离噪声源线驱动器, 并且在噪声

接收线的接收器端（D 点）可以观测到（见图 7-40）。

正向串扰电流是容性耦合电流减去感性耦合电流的结果。这是因为感性耦合电流的流向为从噪声接收线的末端（图 7-40 所示的 D 点）到噪声源线驱动器方向。

正向串扰耦合在噪声源线的信号边沿变化时产生，串扰脉冲的宽度为容性耦合和感性耦合的差值。因为正向串扰的幅值小并且持续的时间短（如图 7-41 所示），所以正向串扰常常会被反向串扰所覆盖。




图 7-41 串扰发生后在噪声接收线上的波形实例

2. 反向串扰

反向串扰指的是耦合在噪声接收线上的电流向噪声源线驱动器方向流动，并且在噪声接收线的驱动器端可以观测到（C 点），如图 7-41 所示。反向串扰是容性耦合和感性耦合相加的结果。这是因为感性耦合导致了变压器行为。

反向串扰直接和传输线的长度以及传输线上的信号传播速度成正比。反向串扰会随着传输线的距离增加到一定的长度而增加，但是这个长度必须是在信号上升时间或下降时间内可以传输的距离。




图 7-42 反向串扰

如图 7-42 所示，在 A 点信号变化开始的同时，反向串扰耦合从 C 点开始。这

个串扰耦合会持续到噪声源线信号开或关的整个过程。当信号传输到噪声源线上点 B 时,被耦合到噪声接收线的信号向 C 点传输。反向串扰要求另一上升时间才能到 C 点。

根据噪声接收线的终端,如果 C 点驱动器的输出阻抗同传输线阻抗相比要小的话,则大部分反向串扰可能会产生反射,并且根据串扰幅值和持续时间不同,这种反射会传输到 D,并且可能会反射回到 C。另外,因为电容在高频情况下能有效地传输 RF 能量,因此边沿变化速度越快,则串扰就越大。

7.6.3 最小化串扰的方法

两条信号走线如果距离较近,那么串扰是不可避免的,我们需要使用一些有效的方法来减小串扰。

(1) 在可能的情况下降低信号边沿的变化速率。通常在器件选型的时候,在满足设计规范的同时尽量选择慢速的器件,并且避免不同种类的信号混合使用,因为快速变化的信号对慢速变化的信号有潜在的串扰危险。

(2) 采用屏蔽措施。为高速信号提供保护地是解决串扰问题的有效途径。然而,保护地会导致布线量增加,使原本有限的布线区域更加拥挤。另外,地线屏蔽要达到预期目的,地线上接地点间距也很重要,一般小于信号边沿变化长度的两倍。同时地线也会增大信号的分布电容,使传输线阻抗增大,信号边沿变缓。

(3) 合理设置层和布线。合理设置布线层和布线间距,缩短信号层与平面层的间距,增大信号线间距,减小并行信号线长度(在关键长度范围内),这些措施都可以有效减小串扰。

(4) 设置不同的布线层。为不同速率的信号设置不同的布线层,并合理设置平面层,也是解决串扰的好方法。

(5) 使用最大可能的信号走线之间的距离,并最小化信号和地线之间的距离,以减少容性串扰。

(6) 将时钟信号和其他信号隔离开来,或者使用地保护线来分隔。

(7) 当使用扁平电缆时,尽量使每根信号线都配一根地线。

(8) 如果传输线近端或远端终端阻抗与传输线阻抗匹配,也可以大大减小串扰的幅度。容性和感性串扰随负载阻抗的增加而影响更大。因此所有对串扰敏感的传输线应该使用匹配的终端连接。

(9) 使用地线将信号线隔开,从而减少容性耦合。为了使保护线更加有效,应该每隔 $\lambda/4$ 的位置将地线和地参考平面相连接。

(10) 对于感性串扰,环应该尽可能最小化,最好是消除这样的耦合环路。另外应该避免信号返回通路共用一个公共通路。

7.7 传输线终端

传输线终端对于确保最优的信号完整性和最小化 RF 能量的产生具有重要的作用。为了防止阻抗的匹配问题并提供高质量的信号传输,那么需要使用传输线终端。终端可以吸收过量的或不需要的能量。串联的终端可以较早地吸收这些能量,而端部的终端吸收能量则较晚。

当电路在高速运行时,在源和负载之间的阻抗匹配非常重要。因为不正确匹配将会引起信号的反射和振铃现象。另外,RF 能量也会辐射和影响到其他电路部分,从而引起 EMI 问题。而传输线的终端可以减少这些不利的因素。传输线的终端不但能减少源和负载之间的因为阻抗不匹配而产生的反射和振铃,同时也能减缓信号边沿的上升和下降速度,有助于减少 RF 辐射。

传输线终端有多种选择,具体包括:串联终端、并联终端、戴维宁终端、AC 并联终端和二极管终端。表 7-3 简单地列出了这几种传输线终端的特性。下面将详细介绍每一种终端。

尽管终端不是强制性要求的,但是最好使用传输线终端设计。有些设计情况下必须使用传输线终端,例如:

- 当传输线的延迟时间和信号上升时间满足: $T_{pd} > t_r / 3$ (T_{pd} 为传输线延迟时间, t_r 为信号上升时间)。
- 噪声敏感信号。
- 某些器件必须使用传输线终端,比如 GTLP 器件就必须使用传输线终端连接。

表 7-3 几种传输线终端的特性比较

终端类型	相对成本	增加延迟	功率需求	临界参数	特性
串联	低	有	低	$R_S = Z_0 = R_O$	好的 DC 噪声容限
并联	低	小	高	$R = Z_0$	功率消耗大
戴维宁	中	小	高	$R = 2 \times Z_0$	对 CMOS 需要高功率
AC 并联	中	小	中	$R = Z_0, C = 20 \sim 600\text{pF}$	阻碍带宽同时增加容性
二极管	高	小	低	$R_S = Z_0 = R_O$	极限过冲: 二极管振铃

7.7.1 串联终端

在源和传输线之间串联一个电阻的终端连接方式为串联终端模式,如图 7-43

所示。在所有负载都在走线的远端（远离源）时，或者点对点的应用时，可以使用串联模式。




图 7-43 串联终端模式

通过匹配源驱动器的输出阻抗和传输线的阻抗，从接收器传来的反射信号可以被吸收掉。因此串联终端的电阻应该由下式决定：

$$R_S = Z_O - Z_S \quad (7-30)$$

式中 R_S —— 串联电阻值；
 Z_O —— 传输线的特性阻抗；
 Z_S —— 源驱动器的输出阻抗。

该串联电阻器必须尽可能地靠近源驱动器的输出端，并且最好不要在 PCB 上使用过孔连接这个电阻器，因为过孔存在电容和电感。

这种配置方法不需要附加系统电源，并且连接简单，实现方便。串联电阻的值通常选择 $15 \sim 75\Omega$ ，通常选择 33Ω 。串联终端连接可以使驱动器输出边沿变化速度变缓，从而可以减小地弹。

7.7.2 并联终端

并联终端也称为 DC 并联终端，对减少或消除来自传输线终端的反射也很有效。这种连接方式通过电阻，在传输线的终端部位将传输线和地或 V_{CC} 连接起来，如图 7-44 所示。对于并联电阻和 V_{CC} 连接，参考戴维宁终端连接方式是更适合的，但是因为其属于 DC 并联终端，所以也在这部分介绍。




图 7-44 并联终端模式

选择一个并联电阻,使其阻值和传输线的特性阻抗相等。这样传输线阻抗就和终端阻抗匹配,从而 AC 和 DC 电流会返回到 V_{CC} 或地平面。因为这样的电路通路,所以 DC 功耗损失显著大于其他终端连接方式,因此对于手持式的产品不适合使用这种终端连接方式。在 DC 并联终端设计中,DC 功率损耗直接和占空比相关,低占空比功耗小。

因为负载是阻性的,因此负载的容性部分不会影响功耗。因为这个特性,并联终端消耗较少的 AC 能量。在高频时,并联终端会比其他终端连接方式消耗较少的 AC 能量。

正因为并联终端的 DC 功耗大的缺点,而且大部分传输线的阻抗为 $50\sim 150\Omega$,所以这种终端连接方式需要更高的驱动源,并消耗很多静态能量。

对于一些 I/O 接口,这种并联终端连接方式的另一个缺点是这种设计产生不平衡输出。将终端通过并联电阻和地连接,则会使输出的高电平 (V_{OH}) 衰减,因为要求克服 DC 负载。相反,当通过并联电阻将终端和 V_{CC} 连接在一起时,会使输出的低电平 (V_{OL}) 增加,从而影响逻辑级。此时需要知道最大的电流规范,保证这些逻辑级在有效的工作范围之内。

并联终端连接方式很少用于 TTL 或 CMOS 设计中。因为在高电平逻辑状态时,需要更大的驱动电流。当源驱动器输出切换到高电平或 V_{CC} 时,驱动器必须给并联终端电阻提供 V_{CC}/R_p 电流。当源驱动器输出切换到低电平状态时不存在驱动电流。假如传输线的特性阻抗为 55Ω ,对于 5V 驱动电压来说,那么并联电阻所需的电流为 $5V/55\Omega=91mA$,很少有驱动器能提供这么大的电流。而 TTL 驱动在低电平逻辑状态下需要的电流比高电平逻辑状态下更多。CMOS 逻辑元件在高低电平逻辑状态下需要同样大小的电流。

7.7.3 戴维南终端

戴维南终端连接就是将一个电阻从传输线终端并联连接到 V_{CC} ,而通过另一个并联电阻在同一点将传输线终端和地相连接。如图 7-45 所示。戴维南终端连接方式非常适用于高速背板设计和长传输线和大负载的应用场合。通过两并联电阻将负载的电压级保持在最优的开关点附近,则需要较少的功率来驱动总线。这种连接方式可以使驱动器驱动大负载和非常低阻抗的负载线。但是,这种设计具有非常高的 DC 功耗。

通常,设计人员会随意使用 $220\Omega/330\Omega$ 的电阻器来驱动总线逻辑。实际上,确定电阻的比例是很困难的,特别是如果各种逻辑元件的开关点不同时。当使用 TTL 和 CMOS 器件,尤其不容易选择。例如,一个 1:1 的电阻值比(比如 $110\Omega/100\Omega$,则戴维南等效电阻为 55Ω),限制线电压为 2.5V,会产生一个无效的转换电压级。




图 7-45 戴维南终端模式

戴维南终端等效电阻必须等于传输线的特性阻抗。戴维南终端电阻将对走线上的信号提供电压分配，我们可以使用下式计算终端连接点的电压：

$$V_{\text{ref}} = \frac{R_2}{R_1 + R_2} \cdot V_{CC} \quad (7-31)$$

式中 V_{ref} ——负载的输入期望电压；

R_1 ——上拉电阻；

R_2 ——下拉电阻；

V_{CC} ——电压源电压。

对于戴维南终端电路， R_1 和 R_2 的选择有三种情况：

(1) $R_1 = R_2$ 。对高、低电平逻辑的驱动要求一样，这种设置对许多逻辑元件是不可使用的。

(2) $R_1 > R_2$ 。高电平逻辑的电流需求大于低电平逻辑的电流需求。这比较适合于大多数设计和逻辑元件。

(3) $R_1 < R_2$ 。低电平逻辑的电流需求大于高电平逻辑的电流需求。这种设置比较适合于 TTL 和 CMOS 元件。

戴维南终端的电阻应该设置为 Z_0 的两倍，但是各种电阻值的组合需要根据设计的需要来选择。例如，如果选择上拉和下拉电阻值相等，则 CMOS 器件将不能有效工作。

7.7.4 AC 并联终端

AC 并联终端与 DC 并联终端相似，不过在并联电阻器和地之间多一个电容器，如图 7-46 所示。电容器可以阻断 DC 电流流过终端，因此电容器可以防止 DC 功耗，而允许 AC 电流的通路。

电阻应该和 Z_0 相等，而电容值则按照下式进行设置：

$$C > (3T_{pd}) / Z_0 \quad (7-32)$$

式中 Z_0 ——传输线的特性阻抗;

T_{pd} ——传输线延迟。




图 7-46 AC 并联终端

这种终端设计的优点就是消除传输终端反射。同 DC 并联终端或戴维南终端设计相比，这种设计也大大降低了功率要求。在初始电压跳变（高电平）后，电容器充电，充电的过渡过程由电路的 RC 时间常数决定。设计时，电容器的值需要仔细确定。如果 RC 时间常数太小，则终端将会成为一个边沿发生器，产生过冲或负过冲。增加电容器的值可以减少过冲，但是也增加了功耗。通常，时间常数应该大于传输线延迟的三倍。

在低频工作时，终端电容会增加总的信号走线阻抗。因此，终端电容器也会在低频范围内增加功耗。在高频工作时，电容器不能完全充放电，终端电压曲线会衰减。在非常高的频率时，该终端就表现为一个并联终端电阻，电源供应的电压级由信号的占空比决定。

对于 CMOS I/O 技术来说，AC 并联终端是最好的选择，并且这种终端可以非常有效地用于分布的高速背板设计。由于终端与传输线阻抗匹配，反射被消除，并且传输线上所有接收器都可以获得输入信号的正确开关。功耗相比于 DC 并联终端和戴维南终端小得多，并且在高频时，功耗小于无终端模式。

7.7.5 二极管终端

如图 7-47 所示为二极管终端设计，即将一个二极管连接在接收器和地之间，另一个二极管连接在接收器和 V_{CC} 之间。**通常使用肖特基二极管来设计二极管终端，因为肖特基二极管具有低的导通电压（大约 0.5V）。**与其他终端设计不同，二极管终端不是试图匹配传输线的特性阻抗。

二极管终端配置通过将过冲或负过冲电压分流到地或者 V_{CC} 来实现其工能。因为二极管通常是反向偏置的，因此该设计不会消耗 DC 能量，而仅仅消耗很少的 AC 能量。二极管终端配置要求使用快速导通时间 (t_{ON}) 的二极管以便正确地工作。

频率越高且边沿变化越快,则二极管导通时间的快速性越重要。对于有多个器件要驱动和接收的信号传输线,使用二极管终端是理想的。因为二极管可以分流信号传输线上的电压过冲以及对驱动能量要求低,因此二极管终端也常常和其他终端一起使用,以消除电压的过冲和负过冲。




图 7-47 二极管终端

尽管二极管终端可以限制走线的过冲,而且消耗功率很小,但是其缺点是对高速信号的响应较慢,而且因为其不能改变传输线阻抗,依然会产生反射现象。因此,为了体现这种终端配置的优点,应该与其他终端配置方式一起使用。

第 8 章 PCB 走线

8.1 走线长度

信号走线的长度对系统的最高频率具有直接的影响。走线越长，则信号的上升时间就越长，因此会限制信号的最高传输频率。这是因为过长的走线长度会改变传输线的阻抗特性。所有传输线必须和终端匹配以控制反射。为了最小化传输线的影响，走线长度应该尽可能短。

如前面有关章节所介绍，走线上的每个连接或短截线都会产生破坏信号完整性的不连续。为了最小化信号完整性问题，走线、连接器、短截线和电缆都应该满足阻抗匹配要求。不同阻抗特性会产生反射，从而导致信号失真并降低数据流量。进行系统的 PCB 走线时应该考虑以下几个原则：

(1) 走线长度尽可能短。信号被传输后，它会在走线的整个长度上进行传输，相应的反射也会传输相等的长度。所有这些必须在信号的上升期间发生，否则，走线就会作为传输线而影响信号的品质，甚至造成信号失真无效。

(2) 最小化串扰的影响，每条走线与其他走线之间的距离应该尽可能大。

(3) 避免 90°拐角走线。90°拐角走线会增加走线的长度并增加走线的寄生电容。在非常快的边沿变化速度（均为 100ps）时，这些不连续会产生严重的信号完整性问题。建议使用 45°的走线，如果一定要使用 90°拐角，那么建议将拐角处圆整，以减小拐角处宽度的变化。

在布线期间，应当妥善地摆放时钟或周期信号的元件并调整其位置，使走线长度最短以及尽量使用直线路径，尽量少地使用过孔。过孔会增加走线的电感（1~3nH/每个孔），走线的电感会造成信号功能和品质的下降，并产生 RF 辐射问题。当时钟信号的边沿变化速度越快时，这些设计要求就更加重要。如果时钟信号或周期信号需要从一层转到另一层，那么应该尽可能利用元件的引脚，以减少额外的过孔，以降低走线的电感。表 8-1 列出了 3.2mm（1/8"）宽的走线的阻抗值。

在 I/O 元件（或连接器）附近 2in 范围内的任何周期信号或时钟，它们的边沿变化应该慢于 10ns，因为大部分 I/O 电路（串行、并行通信等）一般为比较慢的电路。在 I/O 元件（或连接器）附近 3in 范围之内任何周期信号或时钟信号的边沿变化速度应该位于 5~10ns 之间。但是如果采用分割隔离就不受这个限制，因为

使用电源或地平面分割隔离可以防止其他区域产生的 RF 电流进入 I/O 区域, 请参考第 3 章的讲解。

表 8-1 3.2mm (1/8in) 宽的走线的阻抗值

信号频率/MHz	不同长度走线的阻抗/ Ω		
	1in	2in	10in
1	0.13	0.38	1.25
10	1.25	3.75	12.5
100	12.5	37.5	125

另外就是要**使时钟信号走线尽可能短**。走线越长, 产生 RF 电流的可能性越大, 也造成了越多的 RF 能量的分布。时钟走线也需要终端连接以避免信号波纹以及 RF 电流的产生。时钟信号可能因为波纹而导致无法工作。

8.2 走线长度的计算

假设使用 FR-4 材料的走线上的典型信号传输速度为光速的 60%, 那么可以使用式 (8-1) 来计算所允许的无终端传输线的长度, 必须计算这个长度以确定传输线是否需要使用终端。当双向传输延迟等于或超过信号上升过渡时间时, 这个计算方程有效。

$$L_{\max} = \frac{t_r}{2T_{pd}} \quad (8-1)$$

式中 T_{pd} ——传输延迟 (ns);

t_r ——信号上升时间 (ns);

$L_{\max}$ ——走线的最大长度 (cm)。

在 7.2 和 7.3 节我们分别讲述了微带线和带状线的传输延迟的计算, 将式 (7-16) 和式 (7-22) 分别代入式 (8-1) 可以得到微带线和带状线的走线长度 (cm) 的计算。

$$L_{\max} = 9 \times t_r \quad (\text{微带线}) \quad (8-2)$$

$$L_{\max} = 7 \times t_r \quad (\text{带状线}) \quad (8-3)$$

如果实际走线比计算的最大走线长度 $L_{\max}$ 要长, 那么就需要使用终端设计, 以防止发生反射。在阻抗不匹配的长传输线上发生的波纹可能会导致电路的不正常或者产生 RF 电流。

8.3 走线层的影响

当在 PCB 上走线时，我们首先需要考虑那些重要的信号，比如时钟信号和周期信号的布线。这样的信号应该布在一层上或者两层上，如图 8-1 所示，信号走线只布在两层时的效果最佳，如果布在三层上，多了两个过孔，效果要差些。下面讨论一下布线的几个关键点。




图 8-1 六层 PCB 中时钟信号的配置

8.3.1 走线层

如果使用串联终端电阻，直接将电阻器连接到元件的引脚，而不要在期间放置过孔。将电阻器放在与元件相同的顶层，并直接放置在元件输出引脚的旁边。

在电阻器的后面可以使用过孔将信号引至内部层。对于信号的相邻镜像平面，地参考平面比电源参考平面好，因为地参考平面消除 RF 电流更好。

对于六层或更多层板，不要将时钟信号走线布在最底层。多层板的下面（通常中间是地平面或电源平面）通常留给大信号走线或 I/O 走线。况且走线越到底层，走线的分布电容就会改变，从而影响时钟信号的功能。

如果在走线时能保持固定的阻抗并尽量减少过孔数目，那么走线的辐射就能控制在尽可能低的程度。如果走线通过过孔布在不同层上，这种层之间的变化以及过孔的使用会带来以下几个问题。

(1) 在层间跳跃的时钟信号走线和过孔会造成镜像平面的不连续性。

(2) 由于元件瞬间同时产生状态变换而造成镜像平面上会出现大的尖峰浪涌电流。

(3) 在过孔周围的环状电气区域会存在磁通损失。

8.3.2 微带线和带状线的应用比较

时钟信号或高频周期信号布在表层和内层具有不同的影响。如果布在表面，则使用微带线走线；如果布在内层，则为带状线走线。

(1) 使用微带线，如图 8-2 所示。这种布线允许对边沿变化速度快的信号作最快的传输，因为这种结构在走线与镜像平面之间的分布电容较低，因而可以达到较小的传输延迟。通常，电容会使信号的边沿变化速度变缓。但是将时钟信号布在外层的缺点就是在走线上产生的 RF 能量会逃逸到空间中去，因而会造成 EMI 问题。




图 8-2 使用微带线的信号走线

(2) 使用带状线，如图 8-3 所示。这种布线方式对共模的 RF 电流的去除最有效，因为走线的两边都有镜像平面。但是使用带状线必须增加过孔，并且走线长度也增加，因此会产生信号传输的延迟，而且走线的分布电容也较大。这种走线方法可以有效改善 PCB 的 EMI 效果，防止 RF 能量辐射到周围环境中。当然，电路元件的 RF 辐射不会完全消除，因为元件依然在外层。在大多数应用中，元件的放置区域是 RF 能量辐射的主要源，特别是通孔元件。




图 8-3 使用带状线的信号走线

8.4 过孔的使用

在布线时，当然不可能不使用过孔。但是我们应该尽量使过孔的数量最少。下面我们详细讲述过孔的特性以及使用时的注意事项。

8.4.1 过孔的结构

过孔是板层之间的电气连接。过孔的结构就是将两个导电焊盘连接起来的钻孔，钻孔外壁覆盖了一层导体材料，如图 8-4 所示。过孔用于连接两信号走线，用于信号的跨层走线、连接地或电源平面、或者安装通孔元件。




图 8-4 过孔的结构

最常用的过孔结构就是从板的一面贯穿到另一侧。贯穿式过孔非常容易制造,成本很低。对于贯通式过孔,因为这些类型的过孔贯通了所有板层,它们会占用所有层的空间,并且会破坏内部层和总线的连续性。

还有的过孔结构从板的一面贯通到中间的信号层或参考平面,而不贯通到另一面,这种过孔称为盲式过孔。如果过孔只在内部层之间贯通,而不会贯穿顶层和底层,这种过孔称为埋式过孔。这种过孔可以使用较少的空间安装更多的元件,但是制造成本较高。

8.4.2 过孔的电气属性

过孔具有容性、感性和阻抗属性,会影响通过过孔的信号。过孔的尺寸和它的相应连接焊盘对过孔的属性具有直接的影响。

1. 寄生电容

过孔具有寄生电容。它的寄生电容和过孔的尺寸成比例关系。该寄生电容值可以使用下式进行计算。

$$C = \frac{1.41\epsilon_r T D_1}{D_2 - D_1} \quad (8-4)$$

式中 D_2 ——参考平面上的电气间隙孔径(in);

D_1 ——过孔周围的焊盘直径(in);

T ——印制板的厚度(in);

ϵ_r ——介质的相对介电常数;

C ——过孔的寄生电容(pF);

如果 $D_2=0.050\text{in}$; $D_1=0.028\text{in}$; $T=0.063\text{in}$; $\epsilon_r=4.7$ 。则可以算出过孔的寄生电容值为:

$$C = \frac{1.41 \times 4.7 \times 0.063 \times 0.028}{0.050 - 0.028} \text{pF} = 0.53 \text{pF}$$

因为这些寄生电容的充电和放电,过孔电容会产生电压突降和电压尖峰,从而减缓上升和下降的信号边沿变化速度。因为这个原因,电容和过孔应该在制造工艺和成本允许范围内尽量小,这在高频工作时特别重要。

2. 寄生电感

过孔还具有与其长度(或高度)和直径直接相关的电感。过孔的寄生电感值可以使用下式进行计算。

$$L = 5.08 \left[\ln \left(\frac{4h}{d} \right) + 1 \right] \quad (8-5)$$

式中 L ——过孔电感 (nH) ;
 h ——过孔的长度 (in) ;
 d ——过孔的直径 (in) 。

如果 $h=0.063\text{in}$; $d=0.016\text{in}$; $t_r=1\text{ns}$ 。则可以计算得到过孔的寄生电感值和感抗为:

$$L = 5.08 \times 0.063 \left[\ln \frac{4 \times 0.063}{0.016} + 1 \right] \text{nH} = 1.2 \text{nH}$$

$$X_L = \frac{\pi L}{t_r} = 3.8 \Omega$$

由于过孔存在电感, 会抑制电流流过, 所以过孔会影响旁路电容器从电源或地平面滤除噪声的功能。因此旁路和去耦电容器的过孔应该保持可能短, 以使电感值最小。

过孔阻抗应该尽可能和与其相连接的走线的阻抗相匹配, 以便最小化信号的反射和不连续。如果过孔阻抗没有和信号走线阻抗匹配, 那么就会减缓信号的边沿变化速度。如果阻抗不匹配, 即使没有用于信号传输的走线过孔也会影响信号的边沿变化速度。

当信号的上升时间越快, 特别是快于 1ns 时, 过孔就会减缓边沿变化速度。这主要由于过孔的电容所引起的。信号边沿变化速度下降会影响信号走线上所传输的信号。

过孔焊盘的距离是非常重要的, 必须确保串扰最小化。最小的过孔焊盘距离要根据板子的材料、信号频率和信号边沿的变化速度来确定。通常在设计中至少要保证焊盘之间的距离大于 0.100in 。

8.5 信号走线

正确的布线有助于保持信号的完整性。为了布局一条“干净”的走线, 设计人员应该使用好的信号完整性分析工具进行仿真分析。下面将讲述两种类型布线方法: 单端走线和差分对走线。

8.5.1 单端走线

单端走线连接源和负载/接收器, 通常用于点一点的布线连接、时钟走线、低

速信号和非关键 I/O 布线。这部分主要讨论用于时钟信号的不同的单端走线方式。我们可以使用如下几种方式将相同的时钟信号和多个器件相连接，以驱动多个器件。

- 菊花链走线，包括带短截线和不带短截线两种形式；
- 星型走线；
- 蛇形走线。

在布线时应该遵循以下原则，以改善时钟信号传输线的信号完整性。

- 使时钟信号走线尽可能直，使用圆弧形拐角或 45° 过渡而不使用直角；
- 尽可能不要使用多个信号层给时钟信号布线；
- 尽可能不要在时钟信号传输线上使用过孔；
- 将地参考平面和外层相邻，以最小化噪声。如果使用内层布局时钟信号走线，则使用两个参考平面将这个信号层夹在中间；
- 对时钟信号采用终端阻抗匹配，以最小化反射；
- 尽可能使用点一点的时钟走线。

1. 具有短截线的菊花链走线

菊花链走线是 PCB 设计中常用的方法。菊花链走线的缺点就是短截线或短走线必须用来连接元件和主时钟信号线，如图 8-5 所示。




图 8-5 连接元件和主时钟信号线的短截线菊花链模式

如果短截线太长，它会引入传输线反射并降低信号质量。因此短截线长度不能超过下式的规定。

$$T_{Dstub} < t_r / 3 \quad (8-6)$$

式中 T_{Dstub} ——短截线的传输延迟；

t_r ——信号的 10%~90% 上升时间。

对于 1ns 的上升时间边沿, 分枝长度应该小于 0.5in。如果设计需要时钟信号驱动多个器件, 所有短截线长度都应该遵循这个规则。

注意, 如果可能, 设计人员应该避免在 PCB 设计中使用短截线方式。对于高速信号设计, 即使非常短的短截线也会产生信号完整性问题。

图 8-6、8-7 和 8-8 分别为使用不同差分长度的菊花链布线的 SPICE 仿真结果。当短截线长度减少时, 则反射噪声也会相应减小(从图中可以看出信号的眼状开放区增加)。




图 8-6 短截线长度为 0.5in 时的 SPICE 仿真




图 8-7 短截线长度为 0.25in 时的 SPICE 仿真

2. 无短截线的菊花链走线

图 8-9 所示为主线 and 所驱动的元件相连接的没有短截线的菊花链布线方式。这种布局消除了主线和短截线之间阻抗不匹配的危险性, 改善了信号完整性问题。

实际上, 图 8-8 所示的 SPICE 仿真就是无短截线的形式, 即短截线长度为 0。




图 8-8 短截线长度为 0in 时的 SPICE 仿真




图 8-9 连接元件和主时钟信号线的无短截线菊花链模式

3. 星形走线

对于星形走线, 时钟信号要同时到达所有元件, 如图 8-10 所示。因此所有时钟源和元件之间的走线长度必须匹配, 以最小化时钟偏移。每个负载都应该一致, 以提高信号的完整性。在星形走线中, 用户必须将主线和连接到多个元件的长走线实现阻抗匹配。

4. 蛇形走线

当设计要求源和多个负载的走线长度等长时, 就需要将一些走线弯曲以满足走线长度匹配, 如图 8-11 所示, 这就是蛇形走线方式。无论如何, 不正确的走线

弯曲会影响信号完整性和传输延迟。为了最小化串扰，要确保满足以下规则：

$$S \geq 3H \quad (8-7)$$

式中 S ——走线平行部分的间距；

H ——信号走线在地参考平面上的高度，如图 8-13 所示。




图 8-10 连接元件和主时钟信号线的星形走线模式




图 8-11 连接元件和主时钟信号线的蛇形走线模式

注意，在布线时，尽可能避免蛇形走线，可以使用圆弧来实现等长走线。

8.5.2 差分对走线

为了获得最好的信号完整性，可以使用差分对来对高速信号进行走线。图 8-12 所示为差分对走线的示例。




图 8-12 差分对走线的示例

图 8-13 所示为差分对走线在 PCB 上的几何尺寸示例。 D 为两个差分对信号之间的距离； S 为差分对两信号之间的距离； W 为差分对走线的宽度； H 为信号走线在地参考平面上的高度。




图 8-13 差分对走线在 PCB 上的几何尺寸示例

当使用差分对走线时，要遵循下面的规则：

- 保持差分对的两信号走线之间的距离 S 在整个走线长度上为常数；
- 确保 $D > 2S$ ，以最小化两差分对信号之间的串扰；
- 将差分对的两信号走线之间的距离 S 设置满足： $S = 3H$ ，以便使元件的反射阻抗最小化；
- 将两差分信号线的长度保持相等，以消除信号的相位差；
- 避免使用多个过孔，因为过孔会产生阻抗不匹配和电感。

当将差分信号布在不同的层时，我们需要注意以下几个问题：

(1) 阻抗控制。当差分信号跳跃到不同的层时，传输线就会存在阻抗的不连续问题。如果没有选择合适的终端，这种阻抗不连续会产生反射。不同数量的过孔可能会存在于两个差分信号路径上，因此还会影响信号的完整性。

(2) 返回电流和层跳跃。返回电流的磁通消除可能不能达到最优。假设一个双面板，没有任何电源和地参考平面。那么将差分对信号分开会导致 RF 能量的显著增加。对于多层板，因为层跳跃，返回电流的 RF 能量的去除也可能无法达到最优。

(3) 传输速度。通过表层的微带线，信号可以比通过带状线更快地传输到负载。所以差分对信号会出现相位差，从而产生信号完整性问题。

(4) 共模能量的产生。如果接收器不是立刻连接的负载，而是中间使用了电缆或连接器（比如背板配置）实现相互连接，则一个容性负载将会出现在走线上。这个容性负载会使差模信号转化为共模信号，从而使 EMI 问题恶化。

8.6 地保护走线

为了使高速时钟信号、周期信号或其他边沿变化速度很快的信号产生较少的 RF 能量，并且尽可能多地吸收这些高频信号走线上的共模电流产生的噪声，以便减少对其他走线或环境产生的 EMI 问题，我们可以对这些关键信号使用地保护走线。地保护走线就在关键信号走线的上下或两旁，使用地参考走线将关键信号走线包围在中间，把关键信号的 RF 能量限制在一个区域，并且地参考走线尽可能吸收它。

要降低共模电流，最好的办法就是减小信号走线与地参考平面之间的距离。但是在大多数情况下，这种方法是不可实现的，因为信号平面与地参考平面具有一定规格，以便保持电路板的固定阻抗值。但是也可以通过给信号走线提供一条额外的电流回路，以降低噪声和共模电流。

地保护走线可以用来提供这样的回路让共模电流返回到地。信号走线和地保护走线之间的距离应该力求做到在制造工艺允许范围内最小。使用地保护走线具有以下一些优点：

- 可以防止高危险信号与邻近元件或走线之间产生串扰现象；
- 防止共模 RF 耦合现象发生在高危险信号与其他电路之间；
- 提供了一条额外的低阻抗返回路径，降低了 RF 共模电流；
- 可以形成良好的阻抗控制，获得同轴线的传输效果。

地保护走线用于单层或双层板上（没有电源或地参考平面）上效果最好。因

为单层或双层板上没有完整的电源或地参考平面，所以为信号走线提供一条额外的 RF 电流返回通路非常有效。对于多层板，因为存在地参考平面作为返回通路，完全可以实现地保护走线的功能，特别是在满足 3-W 法则（请参考 8.8）的基础上。如图 8-14 所示为地保护走线的示例。




图 8-14 地保护走线示例

当使用地保护走线时，尽量减小地保护走线与信号线的距离（制造工艺允许范围内），这一距离必须在整条走线上保持固定，这样就可以保证其分布电容值最低，从而可以对干扰谐波具有最大的抑制效果。另外**还要在地保护走线的两端与地相连接**。如图 8-15 所示。




图 8-15 地保护走线

将接地点尽量靠近驱动元件以及末端点，如果走线长度很长，那么应该在中

间增加几个过孔，将地保护线连接到地平面。

当地保护走线因为走线路径上的过孔或通孔元件引脚而阻挡在布线路径之外，那么它必须越过障碍后立刻返回到布线路径上来。在信号走线和地保护走线之间不要放置任何元件或其他东西。当两个或更多个周期信号或时钟信号走线平行布置时，它们会共享它们之间或邻近的一条公共的地保护线。但是应该采取措施尽可能防止多条信号走线共享相同的地保护走线，差分对信号线例外（因为差分信号线不要求地保护走线）。

8.7 分流走线

另外，还有一种保护走线方法就是分流走线。分流走线也可以为共模电流提供一条额外的返回通路。**分流走线和地保护走线的区别是地保护走线必须两端接地，而分流走线不用两端接地。**

当在一多层板上使用分流走线时，应将其放置在直接垂直相邻的关键信号走线之上或下面，当然也可以在分流走线的两端和地相连接。要主要确保分流走线的宽度至少是两倍信号走线与分流走线之间的距离，我们可以遵循 3-W 法则。如图 8-16 所示为使用分流走线的实例。当分流走线和地保护走线一起使用时，关键信号走线就被包在其中，那么就能达到同轴传输线的效果，可以提高信号品质，防止共模电流及 EMI 问题。




图 8-16 具有分流走线的示例

8.8 走线的 3-W 法则

在 PCB 走线中，我们应该遵循走线的 3-W 法则。在 PCB 上的走线之间会产生串扰现象，这种串扰不仅仅会在时钟信号和其周围信号之间产生，也会发生在其他关键信号上，数据、地址、控制和输入/输出信号线等，都可能会受串扰和耦合影响。为了解决这些信号的串扰问题，我们还可以从布线上采取一些措施，那就是走线遵循 3-W 法则。使用 3-W 法则可以降低信号走线之间的耦合现象。

3-W 法则就是让所有信号走线（时钟、音频、视频、复位、数据、地址等关键信号）的分隔距离满足：走线边沿之间的距离应该大于或等于 2 倍的走线宽度，即走线中心之间的距离为走线宽度的 3 倍。例如，假设时钟线宽为 8mils，则时钟走线边沿与其他走线边沿之间的距离应该为 16mils。图 8-17 描述了走线的 3W 法则，其中走线间没有过孔。如果走线间有过孔，则参考图 8-18 所示 3-W 法则。




图 8-17 走线的 3-W 法则

注意，对于靠近板边沿的走线，板边沿到走线边沿的距离应该大于 $3W$ 。

3-W 法则可以用于各种走线情况，并不仅仅是时钟信号或高频的周期信号。

如果在 I/O 区域没有地参考平面, 那么差分走线对没有镜像平面, 此时就可以使用 3-W 法则来进行布线。




图 8-18 走线具有过孔的 3-W 法则

通常, 差分对走线的两信号走线之间的距离应该为 W , 而差分走线与其他走线之间的距离要满足 3-W 法则, 即与其他走线之间的距离最小应为 $3W$, 如图 8-19 所示。对于差分对走线, 电源平面的噪声和其他信号会耦合到差分对走线中, 如果差分对的信号线之间的距离太大 (大于 W), 而与其他信号线之间距离又太小的话 (小于 $3W$), 那么可能会破坏数据的传输。




图 8-19 差分对走线的 3-W 法则

8.9 拐角走线

信号线的阻抗突然变化会产生不连续, 因而会产生反射, 所以在 PCB 走线中要避免这种阻抗不连续的情况发生。特别是当设计高速信号的 PCB 时, 特别是信号的上升时间为 ns 级时, 要特别注意走线的拐角处理。

当走线出现直角拐角, 在拐角处走线的宽度和截面积增加, 所以会产生额外的寄生电容, 因此阻抗 Z_0 会减少, 因此就产生走线阻抗的不连续。在这种直角拐角情况下, 可以在拐角处使用两个 45° 或圆角来实现直角拐角, 这样的话走线的线宽和截面积可以保持一致, 从而避免阻抗的不连续问题的产生。如图 8-20 所示, 即为直角拐角的处理方法, 从图中比较可以看出, 圆角方式是最好的。通常 45° 可以应用到 10GHz 的信号, 而圆角可以应用于 10GHz 以上的信号。




图 8-20 直角拐角的走线处理

对于 45°角的走线，其拐角长度 $L \geq 3W$ ，效果最好。

第 9 章 静电放电保护

人体常常都有静电，当用手触摸电子设备、PCB 或 PCB 上元器件时，常常会因为瞬间的静电放电而使元器件或设备受到干扰，甚至损坏设备或 PCB 上的元器件。静电产生的原因是两种不同物质的物体互相摩擦，正负电荷分别积蓄在相互摩擦的两个物体上，从而形成高电压。而这种电压对 PCB 元器件会有很大的破坏作用。PCB 的设计必须做到静电放电（ESD——Electrostatic Discharge），以防止因为外来辐射或传导方式而传入的 ESD 脉冲造成元器件或系统的损坏。本章主要讨论 PCB 设计中的 ESD 保护。

9.1 ESD 概述

静电是由两种不同物质的物体互相摩擦，通过正负电荷积蓄在相互摩擦的两个物体而形成高电压。人造纤维和塑料是常见的摩擦起电的材料，当摩擦产生电压产生后，就会出现 ESD 问题。在生活中的各种活动中都会产生静电，表 9-1 列出了人类日常活动所产生的静电，尽管电压很高，但能量很小，不会对人体产生伤害。但是对于电子元器件来说，静电能量是不能忽视的，它可以击穿半导体元件，从而破坏电子元件。

表 9-1 人体日常活动所产生的静电电压

活动方式	静电电压/kV	
	10%~20%的相对湿度	65%~90%的相对湿度
在地毯上行走	35	1.5
在乙烯树脂地板上行走	12	0.25
在工作台上工作	6	0.10
打开乙烯树脂封装材料	7	0.60
拾取普通的聚乙烯包	20	1.20
坐在聚氨酯泡沫椅子上	18	1.50

通常 ESD 通过两种主要方式产生 EMC 问题：即传导方式和辐射干扰方式：
(1) 传导方式。静电放电电流直接进入电路中。因为 ESD 产生很高的电压，

如果进入到半导体,就可能会产生误操作,并且很容易破坏半导体元件。现代半导体元件的内部绝缘常常会在几十伏电压下击穿并且永久短路。这是一个很严重的 ESD 问题,日常生活中这个问题是普遍存在的,比如我们用手去触摸印制板上的走线、元件引脚、设备的 I/O 引脚等,手上的静电都可能会进入电子元件或电子电路。

(2) 辐射干扰。当静电放电时,产生的火花电压会产生辐射磁场和电场。磁场能够在附近电路的各个信号环路中感应出噪声电压。由于在很短时间内产生了较大的静电电流(几百纳秒内可能产生几十安的电流),所以在信号环路中产生的噪声电压可能会超过逻辑元件的阈值电平,引起元件的误触发。

在电路中,因为人体静电产生的 ESD 问题是最常见的。干燥气候环境下人体 ESD 的电压很容易超过 8kV、15kV 甚至 20kV。因此我们需要重视这样的静电电压对 PCB 及元器件的影响,并采取相应措施防止 ESD 问题。

通常我们可以采取绝缘(介质保护)、屏蔽(金属屏蔽箱)等方式来保护产品。对于 PCB 元件和系统来说,还可以使用瞬态电压抑制、共模滤波等方式为元件和信号提供保护。下面我们详细讨论防止 ESD 问题的常用方法。

9.2 介质绝缘

介质绝缘是最好的 ESD 保护方法。不让 ESD 瞬态放电电压产生,不但可以防止瞬态放电电压进入敏感电路,而且也没有电场和磁场的突发产生,因此这种方法是最理想的。

塑料机箱、隔膜键盘、塑料旋钮和控制轴、塑料开关盖等都用于隔离产品操作时接触到的静电。1mm 厚的普通塑料(比如 PVC、聚酯或 ABS 等)足可以防止 8kV 的 ESD。注意,选择材料时应该核实材料的击穿电压特性(kV/mm)。但是,实际的绝缘隔离产品中总是存在缝、连接头和通风孔等,所以漏电和安全距离是很重要的。如果从带静电的物体表面漏电到受影响的部件,漏电会选择最短的电流通路,而安全距离就是这个最短的通路。

安全距离很容易确定。因为空气的击穿电压的安全距离是 1kV/mm。只要 ESD 放电顶部(放电枪)离受影响部件的最靠近端的距离至少为 8mm(一般建议改为 10mm 或者 12mm),则几乎任何 ESD 瞬态放电电压都不会发生。

漏电是更难控制的,因为塑料表面常常会有脱模化学物、指纹、灰尘等。这些东西会从空气中吸收水汽,从而形成一个可导电表面,因此就会产生漏电。因为漏电的存在,有时候 50mm 距离都可能会产生火花电压。因此不容易指定一个漏电距离。

图 9-1 所示为一个存在漏电和安全距离设计的问题。在塑料机箱的连接处会产生 ESD 瞬态放电，沿着塑料的表面传播，然后通过机箱内部的空气到达受影响的 PCB 走线。因此让 PCB 与塑料机箱的连接缝在一条线上是不好的设计。




图 9-1 一个存在漏电和安全距离设计问题的事例

如果采取一些基本的预防措施，LCD、薄膜面板和触觉橡胶键盘在防止 ESD 时是非常有效的。尽管这些元件的表面具有达 15kV 的 ESD 防渗层，但是在它们的边缝处还会有问题。ESD 瞬态放电会沿着绝缘表面传播，并通过边缝处进入内部的易受影响的元器件。

LCD 常常使用大的挡板防止带静电的手指靠近边缝。我们还常使用绝缘密封剂填充那些边缝。另外，金属导电衬垫也常用于 LCD 面板周围，用来捕获那些瞬态放电，使这些瞬态放电不会影响那些敏感元件。

薄膜键盘和面板具有内部层导电路，这些导电路被夹在胶粘的塑料层内部。如果那些导电路靠近面板的边缝太近，并且如果在胶粘边处存在一些间隙，那么瞬态放电就可能会从前面板通过胶粘边缝隙进入内部导线，结果会产生错误的键盘操作。因此必须确保胶粘处没有任何缝隙，并且最好将内部导线远离面板边至少 12mm。

9.3 屏蔽隔离

屏蔽隔离目的是将非常大的 ESD 电流转向远离内部电路。通常，这种措施不

如介质绝缘好，因为它通过暴露所有外部导电连接给 ESD。

当在金属机箱发生 ESD 瞬态放电时，在开始的几微秒时间，机箱的电压将比与它相连接的任何保护地电压要高很多。直到机箱上的电荷通过保护地连接卸完了，这个局部的地电压才会衰减完。当机箱没有和保护地相连接时，则那些电荷只有通过空气中的电离电流（潮湿的结构产生的）卸掉。

在地电压升高的开始，内部电路可能仍然是它们以前的电压级，并且瞬态放电可能回在机箱和内部元件之间产生，这称为次级电弧放电。对于半导体和信号来说，这种现象与初始的 ESD 瞬态放电一样不利。

因此只具有一个外部屏蔽是不够的。解决次级电弧放电的方法就是将内部电路和屏蔽机箱连接起来，使用具有足够低的电感连接，以保证在 ESD 事件过程中内部电路和屏蔽之间的电压很低。这些连接常常是直接将电路板及屏蔽机箱上 0V 参考平面相连接在一起，它们可以使用电容性连接代替。另一个解决方法就是用材料（或空间）隔离内部电路和机箱，以便它们之间不会因为过高的电压而击穿。

在屏蔽机箱内部的 PCB 电路中，所有元件和走线都暴露在机箱地电压突升而产生的内部场中，因为不同 PCB 走线和元件具有大小不同的与机箱耦合的杂散电容，因此它们会有不同的杂散电流。因为 ESD 瞬态放电的上升时间非常短，具有非常高的频率成分，因此即使很小的杂散电容也会产生很大的突发电流。这些不同的电流会产生差分信号，扰乱电路的操作。图 9-2 显示了是这个问题如何产生的。




图 9-2 ESD 通过杂散电容对 PCB 的影响

我们可以采取下面的方法解决瞬态电流问题：

(1) 将 PCB 地平面和屏蔽机箱以一定的间距连接起来，尽量减小连接电感以使 ESD 电压迅速平衡。如果能使电压迅速平衡，则内部的电压差就低，那么瞬态突发电流就小。

(2) 使用安装在 PCB 上并与 PCB 的地平面相连的金属罩屏蔽敏感电路或 IC。这种方法可以减小元件和 PCB 走线到屏蔽机箱的杂散电容，从而将瞬态电流转到地平面，那么损害就较小。

当屏蔽机箱内有许多块相互连接的 PCB 时，图 9-2 所示的问题就会变得更加严重。因为在 ESD 事件过程中，确保所有的 PCB 都能按照上面的方法是不容易的。假如有一块 PCB 与机箱之间的连接具有高电感，尽管其他连接都是低电感，在 PCB 和机箱之间依然会产生的瞬态电压差，从而在 PCB 中会产生瞬态电流脉冲。因此即使 PCB 没有实际的损坏，也可能会造成错误的信号操作。最好的解决办法是使用不同的导体（每个参考平面使用一种导体）将所有不同 PCB 的 0V 参考地连接在一起。

9.4 增加信号线阻抗

有些接口元件（比如 RS232 IC）是可以直接在它们的 RF 和 TX 连接处进行 EN61000-4-2 ESD 测试的。但是对于大多数半导体元件来说，最好使用介质隔离（绝缘）或屏蔽技术保护它们防止受 ESD 的直接影响。




图 9-3 增加信号线的电阻

但是如果因为某些技术原因，电路中的导体必须暴露在 ESD 暂态放电场合，那么就可以使用串联电阻器或扼流圈（见图 9-3），也可以降低 ESD 进入电路的电流，再加上 IC 元件自身的内部保护，也可以防止元件受到破坏。这种方法只能

用于接口元件或胶合逻辑元件，而不能用于比如处理器等 VLSI 元件（不能直接和外部电缆相连接）。

大部分电阻器或扼流圈并不是专门为 ESD 电压所设计，但是如果它们比较大，具有足够的热惯性并且自身不会电弧放电，则可以用它们处理这种 ESD 问题。因为人体产生的 ESD 能量很小，大热惯性可以防止电阻遭到破坏。有时候使用许多个串联的电阻器或扼流圈是有必要的，以便它们可以对 ESD 进行分压，从而不会产生电弧放电或被击穿，电阻器或扼流圈相互靠近并且呈直线布置，以便获得最好效果。

因为电阻器和扼流圈制造商不会给出它们的产品规范在 EN 61000-4-2 方面的测试情况，所以最好在电路和 PCB 布局中进行有代表性的测试。可能不同的 IC 需要不同的电阻值。扼流圈要小心选择，以便在 ESD 事件所包含的频率范围提供高阻抗。在设计和制造过程中，要执行许多测试，以确保不会发生软失效。

电阻器和扼流圈需要很高的值，以便可以保护电路正确操作。对于高速信号来说，电阻器和扼流圈的值不能太大，否则会影响信号的传输，解决方法就是增加瞬态电压抑制器（后面章节将会介绍）。这样就可以允许串联电阻器或扼流圈减少阻抗值或者移去时，也能处理比元件内部保护限值更大的电压和电流暂态值。

无论如何，这种串联电阻的方法仅仅保护半导体元件不受破坏，并不能保护信号以防止出现误操作。

9.5 瞬态电压抑制

如前所述，ESD 进入电路半导体元件会破坏元件，使信号出现误操作，因此要尽量避免。但是有时候，电路导体又需要暴露在 ESD 瞬态放电环境。前面讲过，使用串联电阻器或扼流圈可以保护 IC。另外一种方法就是在受影响的导体或元件处使用瞬态电压抑制器（TVS）也可以保护元件不受破坏。瞬态电压抑制器连接在受影响的导体和 0V 地之间，如图 9-4 所示。因为瞬态电压抑制器具有比 IC 内部保护值更高的限值，因此串联电阻或扼流圈的值可以减小甚至移去。

使用 TVS 时，必须使用低阻抗的参考平面连接以便正确保护 IC。可以参考第 4 章所讲的去耦电容器连接方式来连接 TVS 和 0V 参考平面。另外，需要保护的 PCB 走线必须和 TVS 的另一端相连接。信号走线到 TVS 的连接会产生电感，电感会妨碍 TVS 对 IC 的保护。因为 TVS 要求从信号走线上将 ESD 放电电流旁路到 0V 参考平面，因此 ESD 瞬态放电电流流向了 0V 参考平面，不会再影响 IC。

TVS 元件的电压和功率范围很广，有插脚式和表贴式元件类型，还具有节省空间的 PCB 安装阵列结构。

使用 TVS 的优点就是不会影响高速信号的传输，它们大部分都是基于齐纳技术制造的，因此它们具有一定的容性。对于非常高速的信号，低容性的 TVS 仍然具有期望的效果。对于特别低的容性要求的 ESD 保护，可以在信号导体和 0V 参考地及电源参考平面之间使用反向偏置二极管，如图 9-4 所示，这样也可以有效防止 ESD 瞬态电流对元件的影响。反向偏置二极管比齐纳二极管具有更低的电容值。当正向导通时，这些二极管需要分流 ESD 电流，电源平面需要有效的高频去耦电容器，以便当电源平面吸收 ESD 电荷时，它的电压不会升高太多。TVS 或二极管的漏电流是应用中存在的一个问题，我们可以使用 FET 元件代替二极管以便获得小至纳安培级的漏电流。




图 9-4 使用 TVS

尽管 TVS 可以保护电路中 IC 不会被 ESD 破坏，但是依然无法解决信号被破坏而出现误操作的问题。因此我们还需要采用其他措施解决这个问题。

9.6 低通滤波器

将串联电阻器或扼流圈与连接到 0V 参考平面的电容器一起构成低通滤波器，

可以为传导电路提供非常好的保护,如图 9-5 所示。这种方法不但可以帮助保护元件,而且还可以降低瞬态电压到较低的值,从而可以避免破坏信号。但是这种方法不适于高速信号。




图 9-5 使用低通滤波器

低通滤波器的电容器可以吸收 ESD 产生的电荷。因为人体产生的 ESD 大约具有 150pF 的电容量,因此在电路中 1nF 的电容器可以将 8kV 的电压降到 1000V, 10nF 的电容器可以将电压降到 120V, 100nF 的电容器可以将电压降到 12V。对于电容器,我们应选择高压电容器。

在 ESD 产生源到低通滤波器的电容器之间增加一个串联阻抗,比如电阻器或扼流圈,可以降低峰值电流。因为过大的峰值电流会给电容器带来不利影响。而使用了电阻器或扼流圈可以改善这种工作状态。1k Ω 的串联电阻值可以限制 8kV 放电的峰值电流到 8A; 10k Ω 的电阻可以限制峰值电流到 800mA; 100k Ω 的电阻可以限制峰值电流到 80mA。

因此我们可以使用一个 100k Ω 的电阻器和一个 100nF 的电容器一起组成低通滤波器,可以相当有效地抑制人体产生的 ESD。如果期望信号非常慢,则不会受这个时间常数很大的低通滤波器影响。当然,串联电阻器或扼流圈需要承受 8kV 的电压而不被破坏。普通电阻器是不能承受这么高电压的,我们可以选用浪涌级的电阻器,这种电阻器很大并且成本也高。有些铁氧体扼流圈可以承受 25kV 的 ESD 电压而不被破坏,可以应用于低通滤波器。在选择电阻器和铁氧体扼流圈时应该注意这些安全参数。对于表贴元件,因为其终端焊盘相距很近,所以承受的

电弧放电的电压比较低, 因此我们应该优先考虑使用引线电阻元件(安全距离较大)或焊盘距离比较大的表贴电阻器或铁氧体磁珠。

当负载阻抗比保护电路的串联阻抗更大时, ESD 产生的高电压会持续更长的时间, 保护电路通过电荷平衡和峰值电流限值可以达到保护效果。当负载阻抗比保护电路的串联阻抗小时, ESD 产生的电压持续更短的时间, RC 电路就是一个低通滤波器, 从而使 ESD 电压衰减更大, 因此保护效果更好。

当负载阻抗小于串联阻抗(电阻器或铁氧体扼流圈)时, 在 TVS 后面再应用低通滤波器将很有用, 如图 9-5 所示。TVS 可以将 8kV 的 ESD 电压降低到几十伏, 然后低通滤波器将这个下降后的电压再降到期望的电压级。当然, 进入 TVS 的峰值电流将是很大的, 但是后面的电阻器或铁氧体扼流圈就不用承受那么高的电压, 可以选用普通的元件。

当信号的速度很快时, 低通滤波器就不能在不影响期望信号的情况下达到有效的 ESD 保护。那么对于高速信号就应该使用瞬态电压抑制器取代滤波器, 但是依然不是最好的选择。共模滤波器适用于高频信号的 ESD 保护情况。

9.7 共模滤波器

因为外部信号和电源电缆保持其外部电压级, 而 ESD 瞬态放电产生的金属屏蔽机箱的地电压升高会在与外部电缆接口的电路产生一个瞬态的高电压差。

尽管低通滤波器和 TVS 可以用于每条电源或信号线上, 保护与外部电缆的接口电路, 但是低通滤波不适合于高速信号, 而 TVS 不能保护信号不被破坏。

因为接口电路的瞬态电压对于一条电缆上所有导体都是一致的, 因此它是共模瞬态电压。因此共模抑制技术可以用来抑制瞬态电压而不会破坏高速信号。

图 9-6 所示为一个用于抑制共模瞬态电压的共模扼流圈。对于一条电缆来说, 具有许多导线, 因此共模扼流圈需要很多线圈和每个导体相连接。表贴和引线的共模扼流圈可以具有多达 8 个线圈。如果共模扼流圈在感兴趣的信号频率具有足够高的共模阻抗, 那么它就可以防止 ESD 瞬态放电损坏接口电路元件。共模扼流圈还可以大大减小信号的波动, 从而保护信号防止被破坏。

当共模扼流圈和滤波电容器一起使用时, 可以实现更好的抑制作用, 尽管电容器不适合高速信号的保护, 不过可以选择非常小的电容器(根据应用, 可以选择 10pF 和 1nF)。

在许多导体必须和多个线圈的扼流圈相连接时, 这样会占用很多空间。那么我们可以将电缆通过一个软铁氧体圆筒或螺旋管。导线通过典型的 32mm 长的铁氧体圆筒一次, 在 100MHz 时会产生大约 250Ω 的共模阻抗, 尽管不如 PCB 上安

装的共模扼流圈产生的大,但是这也足够用于改善 EMC 问题。




图 9-6 使用共模扼流圈抑制共模瞬态电压

当要求更高的共模阻抗时,导线可以通过铁氧体圆筒两次或更多次,从而增加阻抗。但是,多次也会降低峰值阻抗时的频率,因此超过一定次数后就没有效果。根据对软铁氧体圆筒的测试,两次绕线通过圆筒可得到峰值阻抗为 322MHz 频率下的 692Ω ;三次绕线通过圆筒可得到峰值阻抗为 152MHz 频率下的 809Ω ;四次绕线通过圆筒可得到峰值阻抗为 108MHz 频率下的 1300Ω 。

9.8 PCB 布局的相应措施

前面已经讲述了多种有助于降低 ESD 对电路的破坏和影响的有效方法,但是无论如何,PCB 本身的布局也有助于提高系统的 ESD 保护作用。下面我们简单列出一些有助于提高 ESD 保护的 PCB 布局的措施。

(1) 如果没有使用电源平面的话(单层板或双层板),则将所有电源和接地路径靠近。包括增加一些额外的连接线,以便在较多的面积上将电源及接地路径连接起来,从而减小环路面积。

(2) 信号路径尽量靠近接地线或接地平面,如图 9-7 所示。图 9-7a 的效果最差;图 9-7b 的效果较好;图 9-7c 的效果最好。




图 9-7 信号路径尽量靠近接地线或接地平面

a) 无地走线与信号路径靠近 b) 地走线与信号路径靠近 c) 在信号路径下使用地平面

(3) 在电源和接地之间添加高谐振频率的旁路电容器，这些旁路电容器的等效串联电感值 (ESL) 和等效串联电阻值 (ESR) 越小越好。大量使用旁路电容器可以降低电源和接地平面的环路面积，对低频的 ESD 突发值具有很好的效果，但是对于高频效果不好（参考前面关于低通滤波器的讲解）。

(4) 使走线长度尽量短。走线的长度如果是某特殊频率的波长的整数倍，则就会表现为天线效应，因此越长的走线就越难承受 ESD 能量。因此同类别的元件尽可能靠近以减小走线长度。

(5) 在顶层和底层没有元件和电路的地方，应该使用敷铜并与地平面相连接。这些区域的接地可以降低 ESD 的影响，因为其作为一个从机箱接地或系统接地的低阻抗路径，可以将高能量的 ESD 电流传输到地而不进入信号线或元件中。这种方法的缺点是 ESD 的瞬态放电会进入系统的地参考，有可能会引起元件的损坏或误动作。接地的敷铜区域应该以密集的间隔连接到接地平面。

(6) 接地和电源子系统的耦合要小心控制。可以将电源和接地路径紧密靠近（或电源和地参考平面相邻），同时也需要在电源和接地路径之间添加高谐振频

率的旁路电容器，这样就可以减小 ESD 大电流进入系统的问题。

(7) 使用壕沟或电隔离（光耦合器或变压器）将 ESD 敏感元件隔离，可以防止 ESD 产生的干扰电流进入敏感元件。

(8) 使用低阻抗连接所有的接地。一个低阻抗的接地可以将 ESD 引离敏感区，而且避免走线产生电弧放电。

(9) 使用齐纳二极管来提供瞬态保护。这些元件必须快速到足以对 ESD 具有足够的反应速度，并能在短时间消耗很大的能量。这些元件的引脚应该尽量短，以减小引脚连接电感。

(10) 使用多层板，多层板大大改善系统抵抗 ESD 放电的能力。将第一层接地平面尽可能靠近信号走线层，使得 ESD 瞬态放电到达走线时能很快抵消。

第 10 章 屏蔽技术

屏蔽技术可以用来抑制电磁噪声在空间中的传播，因此可以切断辐射电磁噪声的传播途径。在辐射电磁波的传播路径上的屏蔽可以使阻抗不连续，并且反射和吸收这些辐射的电磁波，防止 EMI 问题并保护信号完整性。本章将讲述 PCB 的屏蔽技术。

10.1 屏蔽技术介绍

现代高速数字电子元器件的快速数字传输和边沿变化速度常常需要使用屏蔽来满足 EMI 规范和其他设计要求，各种产品的屏蔽和 EMI 防护要求是不同的。在现实生活中，电磁噪声的频率范围很宽，如图 6-23 和图 6-24 所示。

通常可以使用屏蔽机箱进行电磁屏蔽，保护 PCB 系统。屏蔽的机箱通常是由导电材料制成的密封箱体，机箱的所有部分都应该密封连接在一起，在设计时要小心，不能在微波频率范围的系统密封机箱上留有缝隙，以防止从系统内部泄漏电磁噪声或来自系统外部的干扰进入机箱。密封机箱的所有孔缝都应该仔细设计。设计中信号的出入建议都是用屏蔽电缆，并且使用具有 360°屏蔽连接连接器，比如同轴电缆连接器（BNC 连接器）。任何微波信号都应该在同轴电缆上传输。

一个典型的高速数字产品屏蔽机箱如图 10-1 所示。使用金属板构成的屏蔽机箱有许多穿孔和用于设计目标（信号的出入）的贯穿槽，这些都会影响屏蔽效率。屏蔽机箱的插槽、缝隙和孔是电磁泄露的主要原因。另外，电缆上的共模电流也是 RF 辐射的主要原因。在设计时，那些槽、孔和缝隙的长度应该小于来自内部元件、屏蔽电缆和屏蔽电缆上信号的最高谐波成分的波长的十分之一。不过这个设计规则对于高性能的设计还是不够的。为了最小化穿孔电气尺寸，螺丝、铜片和导电垫圈等常用于覆盖或通过金属机箱的槽、孔和缝隙，以便提供电气连续性。在实际应用中，覆盖金属机箱的辅助连接可以改善机箱的屏蔽效率。另外，屏蔽电缆和连接器也很重要，特别地，这些屏蔽电缆的屏蔽层和连接器必须连接到地参考平面的金属导体表面。

理想的屏蔽机箱应该是由金属或喷涂导电材料的面板组成的金属笼。在高频下，通常金属材料会有一定的集肤深度，会产生信号的衰减，有助于提高屏蔽效率。使用这样理想的屏蔽机箱，所有耦合到机箱壁上的寄生电流，比如共模电流，

会被限制在机箱的内表面。没有通路可以让内表面的电流传输到机箱的外表面。进入或离开机箱的期望电流在屏蔽电缆上,也具有这个效应。这样的话,寄生共模电流就被限制在理想的屏蔽机箱的内部,而不会产生 RF 辐射。但是在实际应用中,屏蔽机箱根据屏蔽要求的不同,其性能也是不同的。屏蔽机箱的 EMI 性能很大程度上由那些机箱上的管穿孔和出入机箱的电缆所决定。另外,导电衬垫材料的性能、导电衬垫所构成的金属和金属之间的连接和屏蔽机箱的导电壁也在很大程度上对 EMI 特性具有影响。另外,构成 EMI 耦合通路和流过共模电流的机箱内部 PCB 的结构也对 EMI 性能具有影响。我们在这章将详细分析这些有助于提高屏蔽性能的技术。




图 10-1 一个典型的屏蔽机箱

10.2 屏蔽机箱内的谐振

通常非完美的屏蔽机箱设计产生的 EMI,有的是从孔或缝隙中辐射出来,有的是由于电缆上的共模电流产生的。传导电流遇到导体表面上的槽产生的不连续,如图 10-2 所示。有两种情况需要考虑,一个是垂直于槽的传导电流,它指明了横向导电 (TE) 极性;另一个是与槽平行的传导电流,它指明了横向磁场 (TM) 极性。

在 TE 情况下,传导电流流动时遇到了与流向垂直的槽。传导电流必须分成两部分并围着槽流动。位移电流 (比如一个时变电场所携带的电流) 通过与之垂直的槽的时候就会产生问题。当槽或孔的尺寸相当于一个波长时,就会导致显著的辐射。辐射的电场与通过槽的电场具有相同的极性。





图 10-2 金属屏蔽机箱沿着槽的传导电流

在 TM 情况下, 传导电流沿着槽的轴线流动, 并且在电流通路上的波动是很小的。因此, 来自 TM 情况下的辐射比 TE 情况下辐射的幅值要小几个数量级, 不会产生严重的问题。

导电的机箱在电磁场变得很大时, 会产生谐振。如果这个大的电磁场激发了机箱壁上的一个槽, 那么就会产生 EMI 辐射。机箱内部的谐振类似于 RLC 谐振, 如图 10-3 所示的 RLC 电路。当电路产生并联谐振时:

图 10-3 机箱的 RLC 等效电路

$$\omega_0 = \frac{1}{\sqrt{LC}} \quad (10-1)$$

来自于这个频率上的正弦电流信号的电路终端电压变得非常大, 如图 10-4 所示, $R = 50\Omega$, $C = 318\text{pF}$ 、 $L = 0.32\text{nH}$ 。实际上, 响应仅仅受电阻单元 R 的功率损失而限制。这个谐振频率通常也称为电路的自然频率。

在谐振频率下被驱动的源将会在屏蔽机箱内产生大的响应或电磁场, 如果存在孔缝或电缆, 这些能量会耦合到外部从而导致 EMI 辐射。

导电机箱的谐振模型是机箱的几何尺寸和内部介质的函数。作为空间和频率 (包括谐振频率) 的函数, 电场和磁场在某些特殊情况下可以进行理论计算, 比

如机箱壁符合长方形、圆柱体或球形的几何形状。这里就不详细介绍相关的机箱的电磁场模型的计算。




图 10-4 屏蔽机箱的 RLC 等价电路输入阻抗

金属材料具有集肤效应特性，也就是金属导体在高频信号流过时，导体的电流密度在金属导体的内部分布不是均匀的，表层电流密度大，而金属层越深，其电流密度越小。详细的讲解可以参考第 7 章。

正因为金属具有集肤效应，所以如果屏蔽机箱的金属面板厚度超过了一定厚度后，在机箱内表面的共模电流噪声不会出现在机箱金属板的外表面，因此具有很好的屏蔽效率。

通常选择屏蔽机箱的材料时，不但要选择具有高导电性能的材料，而且还需要具有足够的厚度，以便获得我们所关心的最低频率下材料的足够厚度。

机箱的屏蔽材料一般采用铜板、铁板、铝板和镀锌铁板等，厚度约为 $0.2\sim 1.0\text{mm}$ 。这些金属板对电场、高频磁场和电磁场的屏蔽作用都很大，可以达到 100dB 以上。例如 0.2mm 的铜板在 $10\text{Hz}\sim 30\text{GHz}$ 频率范围内的屏蔽效率大于 160dB 。对于低频磁场的屏蔽应该采用高磁导率的铁磁性材料。由于这些材料厚度大、价格贵，如果要考虑成本时，也常常使用工程塑料，并且在材料中掺入高导电率的金属粉或喷涂一层导电薄膜层，使之成为导电塑料。

10.3 屏蔽机箱设计

对于大多数屏蔽机箱，金属板的厚度比集肤深度更大，那么任何场都不会穿过金属屏蔽层。但是，所有机箱上的孔缝却会产生泄露。所以在设计时，我们主要考虑机箱上的开口和导电衬垫。

10.3.1 机箱的孔缝

当电场接近机箱金属导体时，电场的幅值必然变为零。这样就会在金属导体表面产生电流。这些电流会在机箱壁的表面流过。如果电流遇到任何机箱上的不连续或孔缝，电流必然流过孔缝，如图 10-2 所示。当电流流过孔缝时，会增加电路通路的长度。增加的电路通路会包含额外的电感值和电阻值，从而在通过孔缝时会产生有效的电压后。如果孔缝的长度小于我们感兴趣频率的半个波长，则孔缝中心处的电压值最大。这个电压值也会存在于机箱外表面的孔缝处，因此会在机箱外部产生电流。这些外部电流会产生辐射，因此来自机箱内部源的部分能量会辐射到外部。

很清楚，当电场方向和孔缝的轴向正交时，电流通路长度增加最多，额外的通路阻抗也将最大，并且产生的外部场也就最大。孔缝越长，电路通路的阻抗也就越大，孔缝处的电压也就越高，因此外部辐射场也就越大。因此最小化孔缝的长度是最小化场泄露量的重要方法。

当电流的方向和孔缝长度方向相同时，电流通路受影响最小，并且产生的外部电场也最小。但是，设计人员并不能预测和控制初始电场和电流极性。为了得到有效的孔缝设计，必须假设电流流过的最差条件和最差的电流方向。

使用小孔的阵列允许电流在任何方向流动，从而使电流通路长度的增加最少，如图 10-5 所示。为了对电流通路影响最小，所以孔之间金属导体的宽度很重要。如果孔之间的金属导体太少，则电流通路的阻抗会增加，因此孔就不能有效地屏蔽辐射场。通常，根据商业 EMC 的设计经验，孔之间金属导体宽度一般不小于孔直径的 25%，以保持最低的阻抗。对于要求更高性能的屏蔽，那么孔之间金属的宽度就应该更大。

对于孔阵列的屏蔽特性，孔的形状有时也要考虑。实际上，孔的形状并不是很重要，除非它会显著增加电流通路的长度。通过孔阵列，一个圆形的孔可以提供最短的电流通路长度。当最大的对角长度和圆孔的直径相同时，方形孔和钻石形的孔会产生更长的电路通路，但是不会增加很多。




图 10-5 通过金属屏蔽孔阵列的传导电流

10.3.2 截止波导管

截止波导管是一种金属管，对电磁波来说它是一种高通滤波器。波导管具有确定的截止频率，当电磁波的频率低于该截止频率时，电磁波不能穿过波导管，于是波导管可以起到屏蔽作用。图 10-6 所示为波导管和其他孔缝之间的对比，波导管可以有效地提高屏蔽效率。




图 10-6 用于屏蔽的波导管

圆形波导管的条件和截止频率为：

$$d \geq 3g, \quad f_c = \frac{17.6}{g} \times 10^9 \quad (10-2)$$

式中 d ——波导长度 (cm) ;
 g ——圆形波导的内直径 (cm) ;
 f_c ——截止频率 (Hz) 。

与任何孔缝一样，当它的内对角 g 为半个波长，波导管也允许它的反射场通过，波导管的截止频率可以由式 (10-2) 计算。

在低于它的截止频率时，波导管不会像一个普通的孔缝一样产生电磁场泄漏并且可以提供足够的屏蔽。图 10-7 所示为六个不同尺寸的波导管在低于截止频率所能获得屏蔽效率，减小直径 (g) 会导致更高的截止频率。一个直径 50mm (2in) 的波导管可以在 1GHz 频率时达到完全的衰减。增加波导管长度 d 可以使屏蔽效率增加。




图 10-7 六个不同尺寸的波导管在低于截止频率所能获得的屏蔽效率

截止波导管还可以用于面板上安装可变电容器、可变电位器、波段开关等可调器件。图 10-8 就是在面板上安装可调器件的实例。应该注意的是穿过波导管的轴杆必须是不导电的非金属材料，否则波导管将失效，不能起到屏蔽作用。

根据电磁场理论，任何具有一定深度的孔缝都具有波导性质，这也可以用来改善机箱盖板和机箱连接缝的屏蔽，如图 10-9 所示。图中 b 为缝隙的间隙长度，只要 b 足够长就可以增加电磁波通过孔缝时的衰减。




图 10-8 在面板上安装可调器件




图 10-9 缝隙的间隙用作波导管

另外，截止波导管还可以用作系统的通风口，这样可以很有效地减小通风口产生的辐射和干扰。

10.3.3 机箱的导电垫衬

导电衬垫具有良好的导电性和弹性，用于两块金属板的连接处，可以减少缝隙和孔的尺寸、保持金属板之间的电连续性，从而增加屏蔽效率。导电衬垫通常由软金属、金属编制丝线、导电橡胶、梳形弹簧片等制成。使用导电衬垫的目标是提供一个电路通路通过孔缝。如果电流可以流过孔缝，并且电流通路长度没有因为孔缝而增加，则通过孔缝的电压将会最小。

导电衬垫的传导率并不是惟一的一个重要参数。与导电衬垫相配合材料的表面传导率也很重要。大部分屏蔽机箱都是由基底材料构成，比如铁和铝，并且在基底材料上还会有一层涂层，以便降低腐蚀。通常这个防腐涂层不是导电的。如果将高传导性的导电衬垫放在非导电性的覆盖材料上，电流就不会流到孔缝，从而破坏衬垫的功能。图 10-10 描述了衬垫的应用，其中衬垫和屏蔽机箱之间有一层涂层。注意，与导电衬垫接触的区域一定不能被涂上不导电的材料。

当衬垫面是粗糙的时候，那么粗糙点可以穿透非传导涂层表面，并且可以产生与基底金属接触的低阻抗。因为这个原因，最好避免使用光滑的衬垫材料，这种材料不能穿透任何涂层材料，因而有可能使衬垫功能无效。

导电衬垫需要合适的机械结构，以便可以有效并容易安装。在安装时，导电衬垫被压扁，在接触表面之间被压平。如果它们的安装螺丝被旋得越紧，则导电衬垫会被压缩越厉害，则安装导电衬垫之间的缝隙会不均匀，从而会增加漏隙。这主要是因为与导电衬垫接触的金属板缺少硬度，因此要使导电衬垫不压入金属板是很困难的。所以我们常常使用槽来安放导电衬垫，如图 10-11 所示。




图 10-10 使用导电衬垫的示例




图 10-11 使用槽来安放导电衬垫

10.3.4 屏蔽金属织网

在设备的通风口，经常会覆盖一层金属织网，使其既能保持通风又能起到屏蔽作用。金属织网用于屏蔽要求不是太高的场合，在 100MHz 以上，其屏蔽效率

很快下降。另外,因为织网的孔很多,所以吸收损耗很小,主要依靠反射损耗。图 10-12 所示为不同网孔密度和织网丝直径的铜织网的屏蔽效率比较。




图 10-12 不同网孔密度和织网丝直径的铜织网的屏蔽效率比较

图中所示,在几十兆赫兹以下主要是金属对磁场的反射损耗,屏蔽效率随频率的上升而增强。而在几十兆赫兹以上时,屏蔽效率随频率上升反而下降。对于同样直径的金属丝,孔小而多,屏蔽效率越高。

10.3.5 屏蔽效率

对于屏蔽机箱,如果它具有指定数量和确定尺寸的孔缝,以及确定的孔缝位置,则可以使用相关的建模技术估计屏蔽效率。研究人员提出了很多计算屏蔽效率的方程,下面的方程可以用于简单估计屏蔽效率。

$$SE = 20 \log \left(\frac{\lambda}{2l} \right) \quad (10-3)$$

式中 λ ——需要屏蔽的最高谐波频率成分的波长 (m);

l ——槽的最长尺寸 (m)。

因此,如果槽的长度是感兴趣的谐波波长的 1/2,则其屏蔽效率为零,也就是说这些谐波成分会通过孔缝泄漏到外部或进入屏蔽机箱的内部。图 10-13 所示为孔缝屏蔽效率经验估计,可以看出频率越高,则要求孔缝的尺寸越小。




图 10-13 孔缝屏蔽效率经验估计

10.3.6 屏蔽机箱的安装

屏蔽机箱由很多部分组成, 有机箱主体、屏蔽电缆、屏蔽连接头、导电衬垫、金属织网、螺丝等等, 在安装时一定要注意不要人为产生过多的孔缝, 否则会破坏屏蔽效率。可以参考如图 6-28 所示的连接要求。

另外关于屏蔽电缆和连接器的讲解, 也可以参考第 6 章。

10.4 PCB 边界的屏蔽

前面已经讨论过 PCB 上平面之间的噪声问题, 并且讲述了许多使用去耦电容器降低噪声的策略。但是在高频情况下, 由于电容器的寄生电感和 PCB 的谐振, 所以降低噪声级是不容易的。从 EMI 角度来说, 这些噪声可以通过 PCB 的边界并且从板的边界辐射出来, 因此变成 PCB 附近孔缝的辐射源。我们可以通过改进机箱的结构来提高系统的屏蔽效率, 但是我们也可以在 PCB 的四周使用过孔围栏来减小来自 PCB 边界的辐射。如图 10-14 所示就是这种设计策略的一个实例。地参考导体面包围了 PCB 的顶层和底层的四周, 许多过孔放置在板边的周边, 将顶层和底层的参考地连接起来, 产生 PCB 边界屏蔽。




图 10-14 使用过孔围栏降低 PCB 边界辐射

图 10-15 所示为这种策略在不同过孔距离下的屏蔽效率。当过孔放置非常靠近时，这种设计策略很有效。过孔和实体的金属敷层一起放置在板周边。尽管实体的金属敷层通常用于高速系统中，但是过孔围栏却常常用于较低性能的系统。过孔的距离是很重要的，当过孔的间距比较靠近时屏蔽才有效。




图 10-15 不同过孔距离对 PCB 边界屏蔽的影响

参 考 文 献

- 1 诸邦田. 电子线路抗干扰技术手册. 北京: 北京科学技术出版社, 1988
- 2 清华大学电子学教研组编. 模拟电子技术基础. 北京: 高等教育出版社, 1988
- 3 沙斐. 机电一体化的电磁兼容技术. 北京: 中国电力出版社, 1999
- 4 EMC Improvement Guidelines (8051 Microcontrollers Application Note). Atmel Corporation, 2003
- 5 AN-640: Understanding and Minimizing Ground Bounce. Fairchild Semiconductor Corporation, 2003
- 6 Bruce R. Archambeault. PCB Design for Real-World EMI Control. Springer, 2002
- 7 EMC Design Considerations (8-bit AVR Microcontroller Application Note). Atmel Corporation, 2002
- 8 Semiconductor Design Guide (SECTION 2: Transmission Line Theory). Motorola, Inc. 2002
- 9 Section 4 - Backplane Design Considerations (Backplane Designer's Guide). Fairchild Semiconductor Corporation, 2002
- 10 Designing for Board Level Electromagnetic Compatibility. Motorola, Inc. 2002
- 11 Section 9 - Layout Considerations (Backplane Designer's Guide). Fairchild Semiconductor Corporation, 2002
- 12 Section 6 - Noise, Cross-talk, Jitter, Skew, and EMI (Backplane Designer's Guide). Fairchild Semiconductor Corporation, 2002
- 13 James C. Blankenhorn. PCB Design of High Speed Digital Circuits. SMT PLUS, INC. 2001
- 14 Eur Ing Keith Armstrong. Design Techniques for EMC – Part 1 Circuit Design and Choice of Components. Cherry Clough Consultants, 2001
- 15 Stephen H. Hall, Garrett W. Hall, James A. McCall. High-Speed Digital System Design—A Handbook of Interconnect Theory and Design Practices. Wiley-IEEE Press, 2000
- 16 Mark I. Montrose. Printed Circuit Board Design Techniques for EMC Compliance. Wiley-IEEE Press, 2000
- 17 Michel Mardiguian. EMI Troubleshooting Techniques. McGraw-Hill Professional, 1999
- 18 PCB Design Guidelines For Reduced EMI. Texas Instruments, 1999
- 19 AMD, Vantis. High-Speed Board Design Techniques. Advanced Micro Devices, Inc. 1997
- 20 Printed-Circuit-Board Layout for Improved Electromagnetic Compatibility. Texas Instruments, 1996

- 21 Paul R. Gray, Robert G. Meyer. Analysis and Design of Analog Integrated Circuits. John Wiley & Sons, 1993
- 22 Howard W. Johnson, Martin Graham. High-Speed Digital Design (A Handbook of Black Magic). Prentice Hall, 1993
- 23 Wei Cui, Xiaoning Ye, Archambeault, B. et.al. EMI Resulting from Signal via Transitions Through the DC Power Bus. Electromagnetic Compatibility, 2000. IEEE International Symposium on Volume 2, 21~25 Aug. 2000 Page(s): 821~826 vol.2
- 24 Hayashi, S. Yamada, M. EMI-Noise Analysis under ASIC Design Environment. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on Volume 19, Issue 11, Nov. 2000 Page(s): 1337~1346
- 25 Montrose, M.I. Analysis on Loop Area Trace Radiated Emissions from Decoupling Capacitor Placement on Printed Circuit Boards. Electromagnetic Compatibility, 1999 IEEE International Symposium on Volume 1, 2~6 Aug. 1999 Page(s): 423~428 vol.1
- 26 Jun Fan, Yong Ren, et.al. RF Isolation Using Power Islands in DC Power Bus Design. Electromagnetic Compatibility, 1999 IEEE International Symposium on Volume 2, 2~6 Aug. 1999 Page(s): 838~843 vol.2
- 27 O'Sullivan, C.B. Musladin M. Investigation of the Effectiveness of DC Power Bus Interplane Capacitance in Reducing Radiated EMI from Multi-layer PCBs. Electromagnetic Compatibility, 1997. IEEE 1997 International Symposium on 18~22 Aug. 1997 Page(s): 293~297
- 28 Montrose, M.I. Analysis on the Effectiveness of Image Planes Within a Printed Circuit Board. Electromagnetic Compatibility, 1996. Symposium Record. IEEE 1996 International Symposium on 19~23 Aug. 1996 Page(s): 326~331
- 29 Hubing, T.H. Drewniak, J.L. et.al. Power Bus Decoupling on Multilayer Printed Circuit Boards. Electromagnetic Compatibility, IEEE Transactions on Volume 37, Issue 2, May 1995 Page(s): 155~166
- 30 Paul, C.R. Effectiveness of Multiple Decoupling Capacitors. Electromagnetic Compatibility, IEEE Transactions on Volume 34, Issue 2, May 1992 Page(s): 130~133

Images have been losslessly embedded. Information about the original file can be found in PDF attachments. Some stats (more in the PDF attachments):

```
{
  "filename": "UENC5ZKM55S156OB5YW85a656K6+6K6hXzExNTYyNTMzLnppcA==",
  "filename_decoded": "PCB\u548c\u7535\u78c1\u517c\u5bb9\u8bbe\u8ba1_11562533.zip",
  "filesize": 20096150,
  "md5": "2481d98c0bf42c42e2fda2e61df31cc5",
  "header_md5": "58826b336882978517b4cf4309407385",
  "sha1": "885e2eb3cc337748edffb8d9c14dbf6fbca4231d",
  "sha256": "8c54f2aba3b76ef00a2b3ebd3e94d675f5355c6b05e51d29c380104bb45e3324",
  "crc32": 3569960006,
  "zip_password": "",
  "uncompressed_size": 21828427,
  "pdg_dir_name": "PCB\u2551\u2550\u2561\u03c4\u2524\u253c\u255d\u00b5\u255a\u258c\u2554\u03a6\u255d\u255e_11562533",
  "pdg_main_pages_found": 241,
  "pdg_main_pages_max": 241,
  "total_pages": 253,
  "total_pixels": 1397434368,
  "pdf_generation_missing_pages": false
}
```