

Digital Logic Circuit 往届样卷 A 卷 | 解析版

编写：黄锦红 | 审核：吴奕璋 | 出品：南洋学辅

声明：本资料仅供内部交流学习使用，严禁用于商业用途。

写在前面：题目是英文的，但笔者考试时被允许使用中文作答。

一、Fill in the blank (填空题) (2'×9 = 18')

1. A basic SR flip-flop does not allow input of $S = R = 1$.

【参考解析】

这里指由 NOR 门构成、高电平有效的基本 SR 锁存器，禁止 $S = R = 1$ 。

原理： $S = R = 1$ 时两输出被同时强拉为 0 ($Q = \bar{Q} = 0$)，违反“两输出互补”的定义；更糟的是 S, R 同时撤销回 0 时电路进入竞争，下一稳态不确定。（若是 NAND 构成的 $\bar{S}\bar{R}$ 锁存器，则禁止 $S = R = 0$ 。）

2. The product-of-sum expression of $F = \sum_{X,Y,Z}(0, 1, 2, 5, 6)$ is $(X + \bar{Y} + \bar{Z})(\bar{X} + Y + Z)(\bar{X} + \bar{Y} + \bar{Z})$.

【参考解析】

原理：POS（最大项之积）只取“缺席”的最小项对应的最大项相乘。

本题缺项为 3, 4, 7。最大项 M_i 在第 i 行取 0——该行某变量为 0 取原变量、为 1 取反变量：

$$M_3 = (X + \bar{Y} + \bar{Z}), M_4 = (\bar{X} + Y + Z), M_7 = (\bar{X} + \bar{Y} + \bar{Z}).$$

故 $F = M_3 M_4 M_7 = (X + \bar{Y} + \bar{Z})(\bar{X} + Y + Z)(\bar{X} + \bar{Y} + \bar{Z})$ 。

3. For a JK flip-flop, when the input clock is a 14 KHz square wave, if $J = K = 1$, then the output Q is 7 KHz.

【参考解析】

$J = K = 1$ 时 JK 触发器每个时钟输出状态会翻转一次，输出频率是时钟频率的一半 $\Rightarrow$ 二分频。 $14 \div 2 = 7$ KHz。

4. For a 3-input CMOS NOR gate, 6 transistors are involved.

【参考解析】

原理： n 输入 CMOS 门 = n 个 PMOS + n 个 NMOS。3 输入 NOR $\Rightarrow$ 6 个晶体管（3 个 PMOS 串联作上拉、3 个 NMOS 并联作下拉）。

5. Write the 8-bit signed-magnitude 11100100, two's-complement 10011100, and one's-complement 10011011 representations for -100 .

【参考解析】

$100 = 64 + 32 + 4 = 110\ 0100$ 。

- 原码：符号位 1 + 7 位幅值 $\Rightarrow 1\ 110\ 0100 = 11100100$ 。
- 反码：对原码数值位按位变反（符号位除外） $\Rightarrow 1001\ 1011$ 。
- 补码：反码 + 1 $\Rightarrow 1001\ 1100$ 。验证： $-128 + 16 + 8 + 4 = -100$ 。

6. If $F = A \cdot [\bar{B} + (CD + \bar{E}) \cdot G]$, then $F' = \underline{\bar{A} + B[(\bar{C} + D)E + \bar{G}]}$.

【参考解析】

反复用 De Morgan。令 $P = (CD + \bar{E})G$ ，则 $F = A(\bar{B} + P)$ ：

$$F' = \overline{A + (\bar{B} + P)} = \bar{A} + B \cdot \bar{P}, \quad \bar{P} = \overline{(CD + \bar{E})G} = \overline{CD} \bar{E} + \bar{G} = [(\bar{C} + D)E] + \bar{G}.$$

故 $F' = \bar{A} + B[(\bar{C} + D)E + \bar{G}]$ 。


7. The binary decoder that outputs 2^n -bit code generally has n input signal terminals.

【参考解析】

原理：译码器是“少对多”—— n 个输入 $\rightarrow 2^n$ 个输出。输出有 2^n 条（位） $\Rightarrow$ 输入端 n 个。（与编码器互逆：编码器 2^n 输入 $\rightarrow n$ 位输出。）

二、Please select the only one correct answer (单项选择题) (4'×5 = 20')

1. To convert a D flip-flop to a T flip-flop, the dotted box in the circuit should be (D)



- A. NOR gate B. NAND gate C. XOR gate D. XNOR gate

【参考解析】

原理：T 触发器 $Q^+ = Q \oplus T$ ，D 触发器 $Q^+ = D$ 。令 $D = T \oplus Q$ 即可。须注意：图中反馈取自 $\bar{Q}$ 而非 Q ，则需同或门才能得到 $D = T \oplus Q$ 。

有 $T \oplus \bar{Q} = T\bar{Q} + \bar{T}Q = \overline{TQ} \cdot \overline{\bar{T}\bar{Q}} = (\bar{T} + Q) \cdot (T + \bar{Q}) = \bar{T}T + QT + \bar{T}\bar{Q} + Q\bar{Q} = QT + \bar{T}\bar{Q} = T \oplus Q$ 。

2. Of the following unsigned numbers, the smallest is (B)

- A. 29_{16} B. 47_8 C. 11110011_2 D. 11010010_2

【参考解析】

统一化十进制： $29_{16} = 2 \times 16 + 9 = 41$ ， $47_8 = 4 \times 8 + 7 = 39$ ， $11110011_2 = 243$ ， $11010010_2 = 210$ 。最小为 **39**。

3. Of the functions below, (B) is different from $F = \overline{AB}$.


- A. $\bar{A} + \bar{B}$ B. $A\bar{B} + B$ C. $\bar{A}\bar{B} + \bar{B}$ D. $A\bar{B} + \bar{A}$

【参考解析】

$F = \overline{AB} = \bar{A} + \bar{B}$ (与非)。逐一化简： $A = \bar{A} + \bar{B}$ ； $C = \bar{A}\bar{B} + \bar{B} = \bar{A}\bar{B} + (\bar{A}\bar{B} + A\bar{B}) = (\bar{A}\bar{B} + \bar{A}\bar{B}) + (\bar{A}\bar{B} + A\bar{B}) = \bar{A} + \bar{B}$ ； $D = A\bar{B} + \bar{A} = \bar{A} + \bar{B}$ 。而 $B = A\bar{B} + B = A + B$ (或，用吸收律 $B + A\bar{B} = A + B$)，与 F 不同。故选 **B**。

4. The logical relation of the waveform shown below is

(D)



A. OR

B. XOR

C. XNOR


D. Cannot judge

【参考解析】

笔者认为此题无法说明“logic relation”，原因有二：第一，未明确说明输入信号与输出信号；第二，在假定 X、Y 为输入，Z 为输出的情况下，XY 的输入并未覆盖 00,01,10,11 四种组合。由波形图可见，在 $XY = 10, 01$ 时， $Z = 1$ ；在 $XY = 11$ 时， $Z = 0$ 。则 $X \oplus Y$ 和 $\overline{XY}$ 均能输出图示 waveform。

5. Which state in the figure below is **NOT** ambiguous?

(C)



A. A

B. B

C. C and D

D. C

【参考解析】

原理：某状态“不含糊 (well-defined)” = 其所有出边条件互斥且完备（任一输入组合下恰好一条出边有效）。

- A：出边 WX 、 $W+Y$ 、 $X'Z'$ 。 $W=X=1$ 时 WX 与 $W+Y$ 同时成立（重叠），且 $W=0, Y=0, X=1$ 时三条都不成立（不完备） $\Rightarrow$ 含糊。
- B：出边 $X'+Y$ 、 YZ 。 $Y=Z=1$ 时两者同时成立 $\Rightarrow$ 含糊。
- C：唯一出边 1（无条件转移） $\Rightarrow$ 不含糊。
- D：出边 Z 、 Z' ，互补、恰好覆盖所有情况 $\Rightarrow$ 不含糊。

C、D 均不含糊，故选 C (“C and D”)。

三、True or false (判断题)

(3'×5 = 15')

1. An S-R latch may go into a metastable state if both S and R are changing from 11 to 00 simultaneously.

True

【参考解析】

NOR 型 SR 锁存器在 $S=R$ 从 11 同时变 00 时，两条反馈路径竞争，可能短暂停在亚稳态后随机落定，所以 **True**。

2. If there are 11 states in the simplest state table of a synchronous sequential logic circuit, at least 11 flip-flops are needed. False

【参考解析】

原理： $2^N \geq \text{状态数}$ 。 $\lceil \log_2 11 \rceil = 4$ ($2^4 = 16 \geq 11$)，只需 4 个触发器，故 False。

3. For a given set of input values, a NAND gate produces the opposite output as an OR gate with inverted inputs. False

【参考解析】

$\text{NAND} = \bar{A} + \bar{B}$ ；“输入取反的 OR 门” $= \bar{A} + \bar{B}$ 。两者完全相同而非相反——这正是 De Morgan：与非门 = 输入带泡的或门。故 “opposite” 错误，False。

4. In a CMOS 2-input NAND gate, N-type transistors are connected in parallel. False

【参考解析】

CMOS 与非门：下拉 NMOS 串联、上拉 PMOS 并联。（或非门才是 NMOS 并联。）题述 NMOS 并联，错，False。


5. Binary code can only be used to represent numbers, not words or symbols. False

【参考解析】

二进制可表示一切信息——数字、文字、符号、指令（如 ASCII/Unicode），故 False。

四、Basic logic calculation exercises（基本逻辑计算题） (6' × 4 = 24')

1. The circuit below is a type of CMOS AND-OR-INVERT gate. Write a function table for it and draw a corresponding logic diagram using AND/OR gates and inverters.



【参考解析】


原理：CMOS 门 $Z = \overline{\text{(下拉 NMOS 网络导通表达式)}}$ 。该电路的下拉为 $(A \cdot B)$ 、 C 、 D 并联，故

$$Z = \overline{AB + C + D}$$
(仅当 $AB=1$ 或 $C=1$ 或 $D=1$ 时 $Z=0$)



功能表：

A	B	C	D	Z	A	B	C	D	Z
0	0	0	0	1	1	0	0	0	1
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	0	1	0	0
0	0	1	1	0	1	0	1	1	0
0	1	0	0	1	1	1	0	0	0
0	1	0	1	0	1	1	0	1	0
0	1	1	0	0	1	1	1	0	0
0	1	1	1	0	1	1	1	1	0

门级电路图：



2. Inputs A, B, C , output Y ; working waveform shown below. Use 74x138 to implement the output function. Write the logical expression for Y and draw the circuit.




【参考解析】

答案: $Y = CB + \bar{C}B\bar{A} + \bar{C}\bar{B}A$ (最小项 $\{1, 2, 6, 7\}$)。


原理: 74x138 是 3-8 译码器, 输出低电平有效, $Y_i = 0$ 。当最小项 $CBA=1, 2, 6, 7$ 其中的 1 个被选中时, 输出 Z 为高电平。可以让对应输出接 INV 门后再接多输入 OR 门, 也可以让对应输出直接接到多输入 NAND 门。

故使能: $G_1=1$, $\overline{G_{2A}}=\overline{G_{2B}}=0$, 把对应的低有效输出接一个与非门即得 Y。

得到的电路为:




3. Find all the hazards in the figure below, and design a hazard-free circuit realizing the same function. Draw the Karnaugh map and the hazard-free circuit.



【参考解析】

原理：SOP 电路的静态 1 冒险发生在卡诺图中两个相邻的 1 分属不同乘积项、且无公共项覆盖其边界时——某变量翻转瞬间可能出现毛刺。

消除法：补冗余项，使每一对相邻的 1 都被某乘积项同时覆盖。



读图，得到 $F = \overline{PMN} = \overline{P} + \overline{M} + \overline{N} = W\overline{Y}\overline{X} + \overline{Y}ZX + YX$

- 当 $WYZ = 101$ ， X 改变时有冒险；
- 当 $XZ = 11$ ， Y 改变时有冒险。


原函数卡诺图（实线为最简覆盖项，虚线为消除冒险所补的冗余项）：

WX \ YZ	00	01	11	10
00	0	0	0	1
01	0	1	1	1
11	0	1	1	0
10	0	1	1	0


当 $WYZ = 101$ ， X 改变时有冒险；当 $XZ = 11$ ， Y 改变时有冒险。则消除冒险后的函数是

$$F = WX'Y' + WY'Z + XY + XZ.$$

其对应的电路图为



4. Determine f_{max} with external feedback for the circuit below.



Timing information

					74LS	
					Typ.	Max.
74LS						
Part Number	Typical		Maximum			
	t_{pLH}	t_{pHL}	t_{pLH}	t_{pHL}		
'08, '11	8	10	15	20		
'32	14	14	22	22		

Part	Parameter	74LS	Typ.	Max.
'74	t_{pd} , CLK $\uparrow$ to Q or $\bar{Q}$	25	25	40
	t_{pd} , $\overline{PR}\downarrow$ or $\overline{CLR}\downarrow$ to Q or $\bar{Q}$	25	25	40
	t_s , D to CLK $\uparrow$			20
	t_h , D from CLK $\uparrow$			5
	t_{rec} , CLK $\uparrow$ from $\overline{PR}\uparrow$ or $\overline{CLR}\uparrow$			
	t_w , CLK low or high			25
	t_w , $\overline{PR}$ or $\overline{CLR}$ low			25


【参考解析】

答案: $f_{max} \approx 12.2 \text{ MHz}$ ($T_{min} = 82 \text{ ns}$)。

原理: 同步电路最小时钟周期

$$T_{min} = t_{pd}(\text{CLK} \rightarrow Q) + t_{pd}(\text{最长路径延时}) + t_s.$$

电路图可以整理为下图:



最长路径延时分析: 虽然图中存在反馈, 例如 $\overline{Q_2}$ 经过 AND 门后又回到同一个触发器的输入端 D_2 , 但在同步时序电路的延时分析中, 当前时钟沿之后产生的 $\overline{Q_2}$, 经过组合逻辑后, 是在下一次时钟沿到来时才被 D_2 采样。因此这条反馈路径应理解为 $\overline{Q_2}(n) \rightarrow 74LS08 \rightarrow D_2(n+1)$ 。

从延时分析的角度, 可以把它等效地展开成

$$\text{DFF}_2(n) \rightarrow \text{组合逻辑} \rightarrow \text{DFF}_2(n+1).$$

这里并不是物理上的两个触发器, 而是同一个触发器在两个相邻时钟周期中的状态: 左边表示当前拍的输出, 右边表示下一拍被采样的输入。这样处理后, 反馈路径就可以按照普通的寄存器到寄存器路径来分析, 同样都是把“上一拍的 DFF 输出”经过组合逻辑驱动“下一拍的 DFF”。

在计算最小时间周期时, 应考虑最坏情况 (Max): 74LS74 触发器 $t_{pd} = 40 \text{ ns}$, $t_s = 20 \text{ ns}$; 74LS08(AND 门) = 20 ns; 74LS32(OR 门) = 22 ns。经 74LS08 ($\overline{Q_2} \rightarrow \text{AND} \rightarrow D_2$) 为 20 ns; 经 74LS32 ($\overline{Q_1} \rightarrow \text{OR} \rightarrow D_1$) 为 22 ns (更长, 起决定作用)。最小时钟周期为 $40\text{ns} + 22\text{ns} + 20\text{ns} = 82\text{ns}$, 故 $f_{max} = 1/82 \text{ ns} \approx 12.2 \text{ MHz}$ 。

五、Design problems (设计题)

(23')

1. Use D flip-flops to implement the synchronous sequential circuit of the simplest binary state table below. Write the excitation equations, transition equations, and draw the circuit. (11')

y_2y_1	Next state $y_2^{n+1}y_1^{n+1}$			
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
00	00	10	01	00
01	00	10	11	10
11	01	11	11	10
10	01	11	01	00

【参考解析】

原理：D 触发器 $Q^+ = D$ ，所以“次态卡诺图”就是“激励卡诺图”——直接对次态 y_2^+, y_1^+ 圈图即得 D_2, D_1 。

把次态拆成两张卡诺图（行 y_2y_1 、列 x_2x_1 按格雷序 00, 01, 11, 10）：

$$y_2^+ = D_2$$

$y_2y_1 \backslash x_2x_1$	00	01	11	10
00	0	1	0	0
01	0	1	1	1
11	0	1	1	1
10	0	1	0	0

$$y_1^+ = D_1$$


$y_2y_1 \backslash x_2x_1$	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	1	1	1	0
10	1	1	1	0

圈图： D_2 中——整列 $x_2x_1=01$ （即 $\bar{x}_2x_1$ ）一个四格圈；中间两行（ $y_1=1$ ）的 $x_2=1$ 两列（即 x_2y_1 ）一个四格圈。
 D_1 中——整列 $x_2x_1=11$ （即 x_2x_1 ）一个四格圈；下两行（ $y_2=1$ ）的 $x_2=0$ 两列（即 $\bar{x}_2y_2$ ）一个四格圈。得


$$D_2 = \bar{x}_2x_1 + x_2y_1, \quad D_1 = x_2x_1 + \bar{x}_2y_2.$$

转移方程（D 触发器 $y^+ = D$ ）：

$$y_2^{n+1} = \bar{x}_2x_1 + x_2y_1, \quad y_1^{n+1} = x_2x_1 + \bar{x}_2y_2.$$



2. Consider the sequential logic diagram below. Gate delay: 1 ns for 2-AND, 2 ns for 2-XOR. Positive-edge FF delay $T_{delayFF} = 1$ ns, setup time $T_{setupFF} = 1$ ns. Fill out the rest of the timing diagram for B, C, D, Q . (12')



【参考解析】

电路关系

$$B = A \cdot Q, \quad C = A \oplus Q, \quad D = B \oplus C = (AQ) \oplus (A \oplus Q).$$

A	Q	AQ	$A \oplus Q$	D
0	0	0	0	0
0	1	0	1	1
1	0	0	1	1
1	1	1	0	1

由真值表可得 $(AQ) \oplus (A \oplus Q) = A + Q$

假设在图示的 0 时刻之前, 电路的输入一直是 A。则 B、C、D、Q 的初始电平分别对应逻辑 1、0、1、1。则有 (其中 Q 始终为高电平):

