

Digital Logic Circuit 往届样卷 B 卷 | 解析版

编写：黄锦红 | 审核：吴奕璋 | 出品：南洋学辅

声明：本资料仅供内部交流学习使用，严禁用于商业用途。

写在前面： 题目是英文的，但笔者考试时被允许使用中文作答。

一、Fill in the blank (填空题)

1. $1234_8 = (\underline{1010011100})_2 = (\underline{29C})_{16}$.

【参考解析】

原理：进制之间能“按位分组”，是因为底数互为幂。 $8 = 2^3$ ，故 1 位八进制 = 3 位二进制； $16 = 2^4$ ，故 4 位二进制 = 1 位十六进制。分组一律从最低位（小数点）起。

- 八 → 二：1 2 3 4 → 001 010 011 100，去掉最高位多余的 0 得 1010011100。
- 二 → 十六：从右每 4 位一组 0010 1001 1100 → 29 C。

验算（都化十进制）： $1234_8 = 512 + 128 + 24 + 4 = 668$ ； $29C_{16} = 512 + 144 + 12 = 668$ 。一致。

2. The binary encoder that outputs n -bit code generally has $\underline{2^n}$ input signal terminals.

【参考解析】

原理：编码器是“多对少”的压缩。它把 2^n 个输入信号编成一个 n 位代码—— n 位代码恰能区分 2^n 种情况，所以输入端数 = 2^n 。

对照：译码器是反过程（“少对多”）， n 个输入 → 2^n 个输出，每个输出对应一个最小项。

3. The output of the sequential logic circuit is not only related to the 当前输入 (present inputs), but also to the 当前状态 (present state).

【参考解析】

原理：组合 vs 时序的本质区别在“有没有记忆”。组合电路输出 = $f(\text{当前输入})$ ，是纯函数；时序电路含存储元件，输出 = $f(\text{当前输入}, \text{当前状态})$

4. A modulo-24 counter circuit needs $\underline{5}$ D flip-flops at least. A modulo-500 counter circuit needs $\underline{3}$ 4-bit counters of 74x163 at least.

【参考解析】

原理： N 个触发器只能区分 2^N 个状态，要数到模 M 必须 $2^N \geq M$ 。

- 模 24： $2^4 = 16 < 24 \leq 32 = 2^5 \Rightarrow N = 5$ 。
- 模 500：74x163 是 4 位（模 16）芯片，级联 k 片能数 16^k 个数。 $16^2 = 256 < 500 \leq 4096 = 16^3 \Rightarrow k = 3$ 。

5. For a counter with N flip-flops, it has at most $\underline{2^N}$ states. If the counter is a Johnson counter, it has $\underline{2N}$ valid states.

【参考解析】


N 个触发器共有 2^N 种编码组合，是状态数上限。

- **环形计数器 (ring)**: 移位 + 首尾相接，单 1 循环，只有 N 个有效态。
- **约翰逊计数器 (Johnson / 扭环)**: 把末级取反后反馈到首级，循环长度翻倍 $\Rightarrow 2N$ 个有效态。这也是它比普通环形计数器“更省触发器”的原因。

6. State/output table for a sequential circuit is shown below. X is input and Z is output. Assume the initial state is S_0 ; if the input sequence is $X = 10110110$, the output sequence should be 10101110.

Present state	Input X	
	0	1
S_0	$S_1/0$	$S_0/1$
S_1	$S_1/0$	$S_2/0$
S_2	$S_2/0$	$S_3/0$
S_3	$S_0/1$	$S_2/0$

【参考解析】



从 S_0 起:

$$S_0 \xrightarrow{1/1} S_0 \xrightarrow{0/0} S_1 \xrightarrow{1/0} S_2 \xrightarrow{1/0} S_3 \xrightarrow{0/1} S_0 \xrightarrow{1/1} S_0 \xrightarrow{1/1} S_0 \xrightarrow{0/0} S_1$$

把斜杠后的输出顺次抄出: 10001110 = **10001110**。

7. Transition/output table for a sequential circuit is shown below, X is input and Y is output. The sequential circuit is a 模 4 (modulus-4) up/down counter.

Present state Q_2Q_1	Input X	
	0	1
00	11/1	01/0
01	00/0	10/0
10	01/0	11/0
11	10/0	00/1

【参考解析】

原理：加/减计数器

- $X = 1$: $00 \rightarrow 01 \rightarrow 10 \rightarrow 11 \rightarrow 00$ (加计数)。
- $X = 0$: $00 \rightarrow 11 \rightarrow 10 \rightarrow 01 \rightarrow 00$ (减计数)。

共 4 个有效态 $\Rightarrow$ 模 4 可逆计数器。看输出 Y : 只在 $00 \xrightarrow{X=0}$ 和 $11 \xrightarrow{X=1}$ 时为 1 —— 其为减到头 (借位) 和加到头 (进位) 的终值/进位标志。

二、Please select the only one correct answer (单项选择题)

1. What is the relationship between $F_1 = b\bar{c} + \bar{b}c$ and $F_2 = bc + \bar{b}\bar{c}$? (C)
- A. Same B. dual C. inverse function D. the above answers are not correct

【参考解析】

$F_1 = b\bar{c} + \bar{b}c = b \oplus c$, $F_2 = bc + \bar{b}\bar{c} = \overline{b \oplus c}$, 显然 $F_2 = \overline{F_1}$, 互为反函数 (C)

2. An asynchronous counter differs from a synchronous counter in (B)
- A. the number of states in its sequence
- B. the method of clocking
- C. the type of flip-flop used
- D. the value of the modulus

【参考解析】

原理: 判断同步/异步只看一件事——所有触发器是不是被同一个时钟同时打。同步计数器所有触发器接同一个 CLK、同时翻转; 异步 (行波) 计数器后级触发器的时钟来自前级输出, 逐级“涟漪”传播, 因此有累积延迟。A/C/D (状态数、触发器类型、模值) 都不是本质区别。

3. What is 110011 of 8421BCD number converted to decimal number? (?)
- A. 33.2 B. 51.0125 C. 63.2 D. 51.2

【参考解析】

笔者认为题目出错了。

- 若当普通二进制: $110011_2 = 2^5 + 2^4 + 2 + 1 = 51$ 。四个选项里只有 D(51.2) 的整数部分是 51, 故选 D。
- 若真当 8421BCD: BCD 必须 4 位一组, 而 110011 只有 6 位、无法整组分 (补成 0011 0011 又变成 33, 恰撞 A 的整数部分——可见答案对“怎么解读”极其敏感); 小数 .2 在两种解读下也找不到干净来源。

4. The full adder composed of gate circuit is (B)
- A. Sequential logic device
- B. Combinational logic device
- C. Pulse logic device
- D. the above answers are not correct

【参考解析】

原理：组合电路 = 输出只由当前输入决定、无记忆。全加器输出 S, C_{out} 完全由当前 A, B, C_{in} 决定，不含触发器/锁存器，所以是组合逻辑。

5. In general, sequential logic circuits can be divided into two categories, namely (C)
- A. Combinational logic circuit and sequential logic circuit
 - B. Logic gate circuit and Flip-flop
 - C. Mealy and Moore
 - D. Analog and Digital circuits

【参考解析】

原理：按“输出怎么产生”分类。Mealy：输出 = $f(\text{状态}, \text{输入})$ ，可随输入立即变化；Moore：输出 = $f(\text{状态})$ ，只在状态变时变、对输入毛刺不敏感。A 是循环定义，B、D 都不是时序电路的分类维度。

三、True or false (判断题)

1. If there are 7 states in the simplest state table of a synchronous sequential logic circuit, at least 7 flip-flops are needed to design the circuit. False

【参考解析】

原理同填空 4： $2^N \geq \text{状态数}$ 。 $2^3 = 8 \geq 7$ ，所以 3 个触发器就够， $\lceil \log_2 7 \rceil = 3$ 。

2. The basic RS Flip-flop has “unknown” problem. True

【参考解析】

原理：基本 RS 锁存器存在禁止输入组合。以 NOR 型为例， $S = R = 1$ 时 $Q = \bar{Q} = 0$ （两输出不再互补，本身就违反定义）；更要命的是 S, R 同时撤销时两条反馈路径竞争，下一稳态不可预测 (indeterminate) —— 这就是 unknown/不定态问题。

3. The counter cannot be used as a frequency divider. False

【参考解析】

原理：计数器每数满一圈才产生一次特定输出，天然就是分频。模 N 计数器在某固定状态输出一个脉冲，频率正好是时钟的 $1/N$ ，即 N 分频。

4. The circuit to generate sum and carry numbers by adding two 1-bit binary numbers is called full adder. False

【参考解析】

原理：全加器和半加器的区别在于有没有“低位进位输入 C_{in} ”。只加两个 1 位数 (2 输入) 的是半加器；全加器是 3 输入 (A, B, C_{in})，能级联做多位加法。

5. JK Trigger has holding function but no turning function. False

【参考解析】

原理：JK 是功能最全的触发器。 $J = K = 0$ 保持、 $J = K = 1$ 翻转 (toggle)、 $J \neq K$ 置位/复位。所以保持和翻转两个功能都有。

四、Basic logic calculation exercises（基本逻辑计算题）

1. Simplify $F(A, B, C, D) = \sum m(0, 1, 5, 14, 15) + \sum d(4, 7, 10, 11, 12)$ to the simplest form.

【参考解析】


答案： $F = \bar{A}\bar{C} + AC = \overline{A \oplus C}$ 。
原理：无关项（don't-care）可当 0 或 1，目的就是把圈画得尽量大（项更少、字母更少）。：

$AB \backslash CD$	00	01	11	10
00	1	1	0	0
01	d	1	d	0
11	d	0	1	1
10	0	0	d	d

- 左上区（ $A=0, C=0$ 的 4 格 0,1,4,5，其中 4 是 d ）凑成四格圈 $\Rightarrow \bar{A}\bar{C}$ 。
- 右下区（ $A=1, C=1$ 的 4 格 10,11,14,15，其中 10,11 是 d ）凑成四格圈 $\Rightarrow AC$ 。

两圈盖住全部必 1 项 $\{0, 1, 5, 14, 15\}$ ，且不碰任何必 0 项。故 $F = \bar{A}\bar{C} + AC = \overline{A \oplus C}$ ，是 **同或/XNOR**

2. Analyze the combinational logic circuit shown in the figure below. Write the output function expression and list the truth table.



【参考解析】

分析组合电路的通法：从输入往输出，逐级给每根线写表达式，最后列真值表逐行算。设
 $P = \overline{A}B = A + \bar{B}$, $M = \overline{P + D}$, $N = \overline{B + C}$, $F = \overline{MN} = \overline{M + N} = P + D + B + C = A + \bar{B} + B + C + D = 1$.


A	B	C	D	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

3. Draw a state diagram for the state machine described by the table below.

State S	XY				Z
	00	01	11	10	
S_0	S_0	S_1	S_2	S_1	1
S_1	S_1	S_2	S_3	S_2	0
S_2	S_2	S_3	S_0	S_3	0
S_3	S_3	S_0	S_1	S_0	0

【参考解析】


原理：Moore 机的输出写在状态圈内（只跟状态走）。这里 $S_0/1$ ，其余 $/0$ 。



一个值得点出的规律：每行里 $XY=01$ 与 $XY=10$ 的次态完全相同。本质上这台机器在“数输入里 1 的个数 mod 4”：00 加 0、01 或 10 加 1、11 加 2，转一圈回到 S_0 时输出 1。所以画图时 01 与 10 可合并成一条边标注，更清爽：

$$\begin{aligned}
 S_0 &\xrightarrow{00} S_0, S_0 \xrightarrow{01/10} S_1, S_0 \xrightarrow{11} S_2; \\
 S_1 &\xrightarrow{00} S_1, S_1 \xrightarrow{01/10} S_2, S_1 \xrightarrow{11} S_3; \\
 S_2 &\xrightarrow{00} S_2, S_2 \xrightarrow{01/10} S_3, S_2 \xrightarrow{11} S_0; \\
 S_3 &\xrightarrow{00} S_3, S_3 \xrightarrow{01/10} S_0, S_3 \xrightarrow{11} S_1.
 \end{aligned}$$

4. The inputs are A, B, C and the output is Y . The working waveform is shown below. Use 74x151 to implement the output function. Write the logical expression for Y and draw the circuit.



【参考解析】


答案： $Y = BC + \bar{A}B\bar{C} + A\bar{B}\bar{C}$ （最小项 $\{2, 3, 4, 7\}$ ）。

原理：用 2^n 选 1 的数据选择器实现任意 n 变量逻辑——把变量接到地址端，数据端 D_i 直接填真值表第 i 行的输出。这是“查表法”，MUX 就是一个可编程的真值表。

把 A 视作 MSB，C 视作 LSB，即有 $S_2S_1S_0 = ABC$ 当地址，同时

$D_0=0, D_1=0, D_2=1, D_3=1, D_4=1, D_5=0, D_6=0, D_7=1$.


连线： $\overline{EN}=0$, $S_2=A, S_1=B, S_0=C$, D_1, D_2, D_6, D_7 接 1 其余接 0，取同相输出 Y。注意作答时一定要记得给使能信号接线！



五、Design problems (设计题)

- Design a synchronous circuit that outputs a repeating sequence 1001001001 using only one 74x163, one 74x153 and some basic logic gates.

Inputs				Current State				Next State			
CLR_L	LD_L	ENT	ENP	QD	QC	QB	QA	QD*	QC*	QB*	QA*
0	x	x	x	x	x	x	x	0	0	0	0
1	0	x	x	x	x	x	x	D	C	B	A
1	1	0	x	x	x	x	x	QD	QC	QB	QA
1	1	x	0	x	x	x	x	QD	QC	QB	QA
1	1	1	1	0	0	0	0	0	0	0	1
1	1	1	1	0	0	0	1	0	0	1	0
	⋮				⋮				⋮		
1	1	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	0	0	0	0



【参考解析】

总体思路：序列发生器 = 计数器（产生地址）+ 组合译码（把每个地址映射成该位输出）。序列长 10，输出在状态 0~9 上依次为 1,0,0,1,0,0,1,0,0,1，即在 **0,3,6,9** 四个状态输出 1。

计数器（模 10）：74x163 是同步置数 + 同步清零的 4 位计数器。令 $\overline{CLR}=1$ 、 $ENP=ENT=1$ ，并行输入全 0；检测到状态 9 = 1001 时让同步置数生效，下一拍回 0：

$$\overline{LD} = \overline{Q_D \bar{Q}_C \bar{Q}_B Q_A} \Rightarrow 0000 \rightarrow 0001 \rightarrow \dots \rightarrow 1001 \rightarrow 0000 \text{ (模10)}.$$


译码（74x153 一半，4 选 1）：4 个变量 $Q_D Q_C Q_B Q_A$ ，可拿低 2 位 $Q_B Q_A$ 当地址，把高 2 位 $Q_D Q_C$ 的逻辑塞进数据端。取 $S_1=Q_B$ ， $S_0=Q_A$ ， $\overline{1G}=0$ ：

$$1C_0 = \bar{Q}_D \bar{Q}_C, \quad 1C_1 = Q_D, \quad 1C_2 = Q_C, \quad 1C_3 = \bar{Q}_C.$$


逐状态验证（恰在 0,3,6,9 输出 1）：

状态	$Q_D Q_C Q_B Q_A$	选中数据端	输出
0	0000	$1C_0 = \bar{Q}_D \bar{Q}_C = 1$	1
1	0001	$1C_1 = Q_D = 0$	0
2	0010	$1C_2 = Q_C = 0$	0
3	0011	$1C_3 = \bar{Q}_C = 1$	1
4	0100	$1C_0 = \bar{Q}_D \bar{Q}_C = 0$	0
5	0101	$1C_1 = Q_D = 0$	0
6	0110	$1C_2 = Q_C = 1$	1
7	0111	$1C_3 = \bar{Q}_C = 0$	0
8	1000	$1C_0 = \bar{Q}_D \bar{Q}_C = 0$	0
9	1001	$1C_1 = Q_D = 1$	1

正好得到循环序列 1001001001。



2. Write out the synchronous state-machine diagram and complete the timing diagram according to the state-transition table below. Use state names A–D for $Q_1 Q_0 = 00$ –11.




【参考解析】


原理：这是一个“同步的、带使能的模 4 计数器”。

状态编码 $A=00, B=01, C=10, D=11$ 。EN=0 保持；EN=1 时 $A \rightarrow B \rightarrow C \rightarrow D \rightarrow A$ 循环。输出 MAXS 只在状态 $D=11$ 为 1。


状态图：4 个状态围成一个环，前进边都标 EN=1，每个状态各挂一条 EN=0 的自环。



补时序图：在每个有效时钟沿采样 EN——EN=0 则 Q_1Q_0 保持；EN=1 则按 00, 01, 10, 11, 00, ... 前进；波形走到 11 时把 MAXS 画成高电平。



3. Analyze the clocked synchronous state machine in the figure below. Write the excitation equations, excitation/transition table, and state/output diagram. Use state names $A-D$ for $Q_1Q_2 = 00-11$.



【参考解析】

原理：T 触发器特性方程是 $Q^+ = Q \oplus T$ ($T=1$ 翻转、 $T=0$ 保持)。

分析步骤：读激励 → 代特性方程得次态 → 列转移/输出表 → 画状态图。

激励方程为

$$EN_1 = Y, \quad EN_2 = \bar{X}YQ_1.$$

代入 $Q^+ = Q \oplus T$:

$$Q_1^+ = Q_1 \oplus Y, \quad Q_2^+ = Q_2 \oplus (\bar{X}YQ_1), \quad Z = \bar{X}\bar{Q}_2.$$

注意 Z 只与 X, Q_2 有关、与 Y 无关——故同一行 $XY=00$ 与 01 的 Z 相同、 10 与 11 的 Z 相同。

得到 excitation/transition 表:

输入 XY	现态 Q_1Q_2	次态 $Q_1^+Q_2^+$	输出 Z	激励函数 EN_1EN_2
00	00	00	1	00
	01	01	0	00
	10	10	1	00
	11	11	0	00
01	00	10	1	10
	01	11	0	10
	10	01	1	11
	11	00	0	11
10	00	00	0	00
	01	01	0	00
	10	10	0	00
	11	11	0	00
11	00	10	0	10
	01	11	0	10
	10	00	0	10
	11	01	0	10

得到 state/output 表 (表项 = 次态 / Z):

现态 Q_1Q_2	$XY=00$	01	11	10
A(00)	00/1	10/1	10/0	00/0
B(01)	01/0	11/0	11/0	01/0
C(10)	10/1	01/1	00/0	10/0
D(11)	11/0	00/0	01/0	11/0

有 $A=00, B=01, C=10, D=11$, 得到

现态 Q_1Q_2	$XY=00$	01	11	10
A(00)	A/1	C/1	C/0	A/0
B(01)	B/0	D/0	D/0	B/0
C(10)	C/1	B/1	A/0	C/0
D(11)	D/0	A/0	B/0	D/0

由此作得状态转移图为:

