TERCER PERIODO PARCIAL	INSTITUTO POLITECNICO NACIONAL	ARQ. DE COMPUTADORAS
CUESTIONARIO DE EVALUACIÓN:	ESCUELA SUPERIOR DE CÓMPUTO	GRUPO
TAREA		
NOMBRE DEL ALUMNO:		
08 DE DICIEMBRE DEL 2017: ENTREGAR EL VIERNES 08 DE DICIEMBRE DEL 2017		

- **1**.- DESCRIBE LOS ATRIBUTOS POR LOS QUE ES IDENTIFICADO EL CONCEPTO DE THREAD. (VALOR 0.5)
- 2.-EN UNA HOJA ANEXA DEIBUJA EL DIAGRAMA DE BLOQUES DEL *CAMINO DE DATOS* ENTRE LA UNIDAD ARITMÉTICA LÓGICA, LA MEMORIA DE PROGRAMA, LA UNIDAD DE CONTROL Y EL REGISTRO CONTADOR DE PROGRAMA DE UNA ARQUITECTURA BÁSICA, DE ACUERDO CON EL MODELO MIPS. (VALOR 0.5)
- **3.** DESCRIBE LOS PASOS POR LOS QUE LLEVAS A CABO LA CONCATENACIÓN DE DOS REGISTROS PORTA Y PORTB, SIN USAR EL SIMBOLO RESERVADO &, EN VHDL. (VALOR 1.0)
- **4**.- ESCRIBE LA DEFINICIÓN DE LOCALIDAD TEMPORAL. (VALOR 1.0)
- **5**.- ESCRIBE LA DEFINICIÓN DE LOCALIDAD ESPACIAL. (VALOR 1.0)
- **6.-** ESCRIBE CUATRO ESTRATEGIAS A SEGUIR PARA CONSTRUÍR UNA ARQUITECTURA BÁSICA QUE CONTENGA UNIDAD ARITMÉTICA LÓGICA, UNIDAD DE CONTROL, MEMORIA DE PROGRAMA, REGISTRO ACUMULADOR, REGISTRO CONTADOR DE PROGRAMA, Y REGISTRO DE INSTRUCCIONES. PUEDES AGREGAR UN DIAGRAMA EN UNA HOJA ANEXA, SI ASÍ LO CONSIDERAS PERTINENTE. (VALOR 1.0).
- **7**.- DESCRIBE EL USO DE LA INSTRUCCIÓN "*LOAD*", EN EL CONTEXTO DE ARQUITECTURA DE PROCESADORES. (VALOR 0.5)

- **8.** DESCRIBE EL USO DE LA INSTRUCCIÓN "*STORE*", EN EL CONTEXTO DE ARQUITECTURA DE PROCESADORES. (VALOR 0.5)
- **9.** DESCRIBE UNA DIFERENCIA ENTRE UNA ARQUITECTURA SUPERESCALAR Y UNA VECTORIAL. (VALOR 0.5)
- **10**.- HACIENDO LAS OPERACIONES CORRESPONDIENTES HALLAR EL COMPLEMENTO A 2 DEL NÚMERO BINARIO SIGNADO 11000011 Y ESCRIBIR EL NÚMERO EQUIVALENTE EN DECIMAL. (VALOR 1.0)
- **11**.- DESCRIBE EL CONCEPTO DE MICROPROGRAMA. (VALOR 1.0)
- **12**.- DESCRIBE EL CONCEPTO DE MICROINSTRUCCIÓN. (VALOR 0.5)
- **13**.- DESCRIBE EL FORMATO "IEEE SINGLE-PRECISION". (VALOR 0.5)
- **14**.- DESCRIBE EL FORMATO "IEEE DOUBLE-PRECISION". (VALOR 0.5)