# Arquitectura de Computadores II Clase #3

Facultad de Ingeniería Universidad de la República


Instituto de Computación Curso 2010

### Veremos


- Registros
- Repertorio de instrucciones
- Modos de direccionamiento
  - El stack
- Formatos de datos
- Control de la CPU

### Estructura de la CPU

- Recordemos, la CPU debe:
  - Cargar instrucciones de memoria (Fetch)
  - Interpretar instrucciones
  - Procesar y transferir datos
- Se necesita almacenamiento temporal, los registros



### Estructura interna de la CPU



### Registros

- La cantidad, tamaño y función de los registros varía según el diseño del procesador
- Es una de las decisiones más importantes del diseño
- Los registros constituyen el nivel superior de la jerarquía de memoria (próximas clases...)

### Tipos de Registros


- Visibles al programador
  - Propósito general
    - Cuanto más generales, mayor flexibilidad para el usuario
    - Frecuentemente existen restricciones. Ej., la suma se aplica siempre sobre el registro AC.
  - Datos
    - operandos de ALU
  - Direcciones
    - segmento, puntero de stack, etc.
  - Códigos de condición
    - Se acceden implícitamente mediante instrucciones de salto condicional
    - En general forman parte de la palabra de estado
- Control y estado (PC, IR, MBR y MAR)
  - Algunos son visibles al programador y otros no
  - Ej. PC, IR, MBR, MAR, palabra de estado

# Palabra de Estado (Program Status Word)

- Conjunto de bits de significado individual
- Códigos de Condición
  - Ej. el resultado de la última operación fue cero (Z)
- Lectura implícita por parte del programador
  - Ej. Jump if zero
- Usualmente NO se pueden setear explícitamente

Overflow Flag Interrupt Flag Trap Flag Sign Flag Zero Flag Auxiliary Flag Parity Flag Carry Flag

- Otros bits
  - Interrupt enable/disable
  - Supervisor/usuario



### Ejemplos de Organización de Registros Data Registers General Registers General Registers AX Accumulator EAX D1 Base EBX BX D2Count ECX CX **D3** DX Data EDX **D4** Pointer & Index D5 ESP SP Stack Pointer BP Base Pointer D6 EBP SI Source Index EDI Address Registers DI Dest Index A0Program Status FLAGS Register A1 Segment Code Instruction Pointer A3 A4 Stack A5 Extra (c) 80386 - Pentium II A6 Program Status A7 Instr Ptr Program Status Program Counter Status Register (a) MC68000

### Repertorio de instrucciones (1/2)

- Es el conjunto de instrucciones distintas que puede ejecutar la CPU
- Elementos de una instrucción:
  - Código de operación
  - Referencia a operandos origen
  - Referencia a operandos destino
  - Referencia a la siguiente instrucción
- Operandos
  - Registros
  - Memoria
  - Entrada/Salida

# Repertorio de instrucciones (2/2)

Formato

		OPCODE			OPCODE	P	ADDRESS	i .
	(a)				(b)			
				_				
	OPCODE	ADDRESS1	ADDRESS2		OPCODE	ADDR1	ADDR2	ADDR3
(c)				(d)				

- Tipos
  - Procesamiento
  - Almacenamiento
  - Transferencia de datos
  - Control


### Modos de direccionamiento (1/8)


- Tipos
  - Inmediato
  - Directo
  - Indirecto
  - Registro
  - Indirecto con registro
  - Con desplazamiento
  - Pila


### Modos de direccionamiento (2/8)

- Inmediato
  - El operando es parte de la instrucción
  - Ejemplo add 5 (AC <- AC + 5)

# Instruction Opcode Operand









### Modos de direccionamiento (6/8)

- Indirecto con registro
  - El operando está en la dirección contenida en el registro indicado en dirección
  - Ejemplo: load (AC) (AC<-memoria(AC))</li>




### Modos de direccionamiento (7/8)


- Con Desplazamiento
  - Referencia a registro puede ser implícita o explícita
  - Usos
    - Relativo (jmp etiqueta, PC <- PC + etiqueta)</li>
    - Con registro base (load (R+5), (AC<-memoria(R+5))
    - Indexado (mov R0, TABLA[R1])





### Modos de direccionamiento (8/8)

- Pila
  - En este caso se trabaja con operandos relativos al tope del stack
  - Ejemplo: add
    - pop(tmp1)
    - pop(tmp2)
    - tmp1<-- tmp1 + tmp2
    - push (tmp1)










### Orden de los Bytes: Little-Endian y Big-Endian

- Indican de qué forma se almacena en memoria la secuencia de bytes que representan un escalar multi-byte
- Little endian indica que el byte menos significativo de la secuencia de bytes será almacenado en la dirección de memoria menor
- En la imagen se muestra cómo una secuencia de bytes, byte<sub>n</sub>... byte<sub>0</sub>, se guarda en memoria en cada caso. byte<sub>0</sub> es el menos significativo y byte<sub>n</sub> es el menos significativo



# Ejemplo (1/3)

Almacenar el hexa 12345678

<ul><li>Address</li></ul>	Value (1)	Value(2)
<b>184</b>	12	78
<b>185</b>	34	56
<b>186</b>	56	34
<b>187</b>	78	12

Como se lee?

# Ejemplo (2/3)

a;

pad; //

short e; //0x5152

//0x1112\_1314

double b; //0x2122\_2324\_2526\_2728 char\* c; //0x3132\_3334

struct{

int

int


```
//0x6161_6364
 int
        f;
   Big-endian address mapping
11 12 13 14
00 01 02 03 04 05 06 07
21 22 23 24 25 26 27 28
08 09 0A 0B 0C 0D 0B 0F
31 32 33 34 'A' 'B' 'C' 'D'
10 11 12 13 14 15 16
'E' 'F' 'G'
             51 52
18 19 1A 1B 1C 1D 1E 1F
61 62 63 64
20 21 22
```

### char d[7]; //'A'.'B','C','D','E','F','G' byte array halfword word Little-endian address mapping 11 12 13 14 07 06 05 04 03 02 01 00 00 21 22 23 24 25 26 27 28 OF OE OD OC OB OA O9 O8 'D' 'C' 'B' 'A' 31 32 33 34 51 52 'G' 'F' 'E' IF 1E 1D 1C 1B 1A 19 18 61 62 63 64

23 22 21 20

word

doubleword



### Endian...no hay estándar?!

- Pentium (80x86), VAX: little-endian
- IBM 370, Moterola 680x0 (Mac original), RISC: big-endian
- Internet: big-endian
  - Operaciones de sockets proveen funciones de conversión
    - htoi and itoh (Host to Internet & Internet to Host)

### Control dentro de la CPU

- Sabemos que
  - Los programas se ejecutan como una secuencia de instrucciones
  - Cada instrucción se compone de una serie de pasos que constituyen el Ciclo de Instrucción
- Cada uno de estos pasos, a su vez, se desagrega en un serie de pequeños pasos denominados microoperaciones
- La unidad de control es responsable de generar esta secuencia de microoperaciones en el orden temporal adecuado
- La realización de estas microoperaciones genera flujo de datos entre diferentes componentes de la CPU

Arquitectura de Computadores II

# Program Execution Program Execution Instruction Cycle Fetch Indirect Execute Interrupt Arquitectura de Computadores II


### Registros

- Memory Address Register (MAR)
  - Conectado al bus de direcciones
  - Especifica direcciones para operaciones de lectura o escritura
- Memory Buffer Registry (MBR)
  - Conectado al bus de datos
  - Contiene datos a escribir o leídos
- Program Counter (PC)
  - Contiene la dirección de la próxima instrucción
- Instruccion Registry (IR)
  - Contiene la última instrucción cargada

Arquitectura de Computadores II

### Ciclo de Instrucción

- El ciclo de instrucción está compuesto por una serie de unidades más pequeñas:
  - Ciclo de fetch.
  - Ciclo indirecto.
  - Ciclo de ejecución.
  - Ciclo de interrupción.




### Ciclo de Fetch

- Obtiene una instrucción de memoria.
- Microoperaciones:

### o también

```
t1: MAR <-- PC
t2: MBR <-- memory
t3: PC <-- PC+1
```

IR <-- MBR





Arquitectura de Computadores II

### Ciclo Indirecto (i)

- Direccionamiento directo: un acceso a memoria por operando
- Direccionamiento Indirecto requiere más accesos a memoria
- Se puede tomar como un subciclo de instrucción adicional
- Microoperaciones:

```
t1: MAR <-- IR(direction)
t2: MBR <-- memory
t3: MAR <-- MBR
t4: MBR <-- memory</pre>
```





### Ciclo de Interrupción (i)


- Luego del ciclo de ejecución se verifica la ocurrencia de una interrupción y si las interrupciones están habilitadas se ejecuta el ciclo de interrupción.
- Este ciclo varía mucho entre las distintas arquitecturas.
- Microoperaciones:

```
t1: MBR <-- PC
t2: MAR <-- dirección de respaldo PC
    PC <-- dirección del manejador
t3: WRITE</pre>
```

Arquitectura de Computadores II

### Ciclo de Interrupción (ii)

- PC actual se salva para permitir retomar la ejecución después de la interrupción
- Contenido del PC se copia al MBR.
- Una posición de memoria especial (Ej. stack pointer) se carga al MAR
- MBR se escribe en memoria
- PC se carga con la dirección de la rutina de atención a la interrupción
- Fetch de la próxima instrucción (primera de la rutina de atención de la interrupción).



# Ciclo de Ejecución (i)

- Puede ser muy variable
- Depende de la instrucción a ejecutar
- Puede incluir
  - Lectura/escritura de memoria
  - Entrada/Salida
  - Transferencia entre registros
  - Operaciones de la ALU

Arquitectura de Computadores II

### Ciclo de Ejecución (ii)

- Ejemplo 1
  - Instrucción: add R1, X
  - Microinstrucciones

```
t1: MAR <-- IR(direction)
t2: READ
t3: R1 <-- R1 + MBR</pre>
```

- Ejemplo 2
  - Instrucción: ISZ X (Incrementar y saltar si es cero)
  - Microinstrucciones

```
t1: MAR <-- IR(direction)
t2: READ
t3: MBR <-- MBR + 1
t4: WRITE
    Si MBR = 0 entonces PC <-- PC + 1</pre>
```

