Instituto Tecnológico de Costa Rica
Escuela de Ingeniería en Computadores

CE1107 — Fundamentos de Arquitectura de Computadores

Proyecto Grupal 1

Maquinas de estados finitos

Propuesta de investigación

Integrantes
Byron Josué Bolaños Porras, b.bolanos.1@estudiantec.cr
Jose Andrés Chavarría Gamboa, j.chavarria.6@estudiantec.cr
Isaac Arias Picado, I.arias.2@estudiantec.cr
Isac Marín Sirias, isacms@estudiantec.cr

Profesor
Luis Chavarría Zamora

noviembre, 2026

Resumen

Se investiga el diseño de un sistema de control de acceso para una puerta inteligente, implementado mediante una FPGA. El sistema recibe símbolos procedentes de un detector de dedos, forma contraseñas de tres dígitos y las compara con las almacenadas en memoria. Una contraseña válida permite alternar entre apertura y cierre, mientras una unidad aritmético-lógica determina el ciclo de trabajo utilizado para controlar el motor.

La propuesta organiza la solución en cuatro bloques: adquisición de entradas, procesamiento de datos, control secuencial y generación de salidas. La metodología combina análisis de requisitos, diseño estructural, simulación modular e integrada, síntesis en la FPGA y pruebas con sensores, buzzer y motor reales. Las mediciones confirman que el PWM reparte las velocidades de forma lineal y que el temporizador cumple los tiempos programados. En una maqueta de puerta corrediza el sistema abre y cierra en las siete velocidades, después de bajar la frecuencia del PWM a 10 Hz y de agregar contactos de final de carrera que detienen el motor al llegar a cada tope.

Índice

1. Identificación del problema complejo de ingeniería a investigar **3**

1.1. Descripción del problema 3

1.2. Pregunta de investigación 3

1.3. Factores que hacen complejo el problema 3

1.4. Alcance y restricciones 4

2. Diseño de una propuesta de investigación **4**

2.1. Objetivo general 4

2.2. Objetivos específicos 4

2.3. Hipótesis de trabajo 4

2.4. Arquitectura propuesta 5

2.5. Captura y administración de contraseñas 5

2.6. Cálculo y control de velocidad 5

2.7. Control secuencial y final de recorrido 6

2.8. Información visual y sonora 7

2.9. Etapa física 7

3. Ejecución de la metodología del plan de investigación para la obtención de datos relevantes **8**

3.1. Procedimiento aplicado 8

3.2. Variables y criterios de evaluación 9

3.3. Datos obtenidos en simulación 9

3.4. Trazabilidad de la evidencia 10

3.5. Síntesis en la FPGA 11

3.6. Condiciones de las pruebas físicas 11

3.7. Datos físicos obtenidos 11

3.8. Evidencia fotográfica 12

3.9. Maqueta de la puerta 16

3.10. Datos físicos pendientes 16

4. Análisis de los datos obtenidos en el desarrollo de la investigación **17**

4.1. Comportamiento del PWM 17

4.2. Respuesta del motor y elección de la frecuencia 17

4.3. Coherencia entre PWM y dirección 18

4.4. Exactitud del temporizador de recorrido 18

4.5. Interpretación de las pruebas del display 19

4.6. Integración y consistencia de requisitos 19

4.7. Representación numérica de los tiempos 20

4.8. Límites de la evidencia 20

5. Elaboración de conclusiones a partir de la síntesis y análisis de los resultados de la investigación **20**

1. Identificación del problema complejo de ingeniería a investigar

1.1. Descripción del problema

El proyecto plantea construir una puerta que permita el acceso únicamente mediante contraseñas registradas. La contraseña se introduce con una mano, utilizando seis símbolos asociados a cantidades de dedos entre cero y cinco. Cada intento contiene tres símbolos y no debe requerir botones para confirmar individualmente sus dígitos [1].

La dificultad consiste en coordinar entradas físicas, memoria, operaciones aritméticas, decisiones secuenciales y actuadores. Una lectura inestable podría alterar una contraseña; una transición incorrecta podría activar el motor en un momento indebido; y una representación visual inconsistente podría comunicar al usuario un estado distinto del que mantiene el controlador.

Además, el diseño debe recordar si la puerta está abierta o cerrada, permitir registrar y eliminar contraseñas, incorporar un método de prueba y generar avisos sonoros. La velocidad se obtiene mediante una ALU que interpreta el primer dígito como operación y los dos restantes como operandos.

1.2. Pregunta de investigación

¿Cómo diseñar y verificar un controlador estructural en FPGA que coordine la captura de contraseñas, su validación y el movimiento de una puerta, manteniendo coherencia entre el estado lógico, las señales de actuación y la información presentada al usuario?

1.3. Factores que hacen complejo el problema

- Las entradas de sensores y botones no están necesariamente sincronizadas con el reloj de la FPGA.
- El sistema debe distinguir un intento completo de una ventana parcialmente capturada.
- La misma contraseña registrada debe permitir abrir o cerrar según la posición recordada.
- Las decisiones de autenticación, administración y prueba pueden competir por los mismos recursos.
- El control digital debe conectarse con una etapa de potencia y un mecanismo cuyo comportamiento depende de carga, fricción y alimentación.
- El enunciado exige una implementación estructural mediante ecuaciones booleanas y registros, sin `if`, `case` ni operadores ternarios en el circuito sintetizable.

1.4. Alcance y restricciones

El alcance comprende la lógica digital de los bloques de entrada, datos, control y salidas, además de su conexión en un módulo superior. La plataforma seleccionada en la propuesta del equipo es una DE10-Standard con reloj de 50 MHz [2].

El motor requiere una etapa externa de manejo y desacople; no se alimenta directamente desde los pines de la FPGA. La validación eléctrica y mecánica debe realizarse separadamente de la simulación lógica.

El enunciado menciona siete velocidades y también un resultado de tres bits entre cero y siete. La implementación estudiada interpreta este resultado como ocho niveles de ciclo de trabajo, incluidos apagado y activación completa. Esta interpretación debe confirmarse con el profesor.

2. Diseño de una propuesta de investigación

2.1. Objetivo general

Diseñar y evaluar un sistema modular de control de acceso en FPGA, basado en lógica estructural y máquinas de estados, que administre contraseñas y coordine el movimiento de una puerta con información visual y sonora.

2.2. Objetivos específicos

1. Definir interfaces coherentes entre los módulos de captura, memoria, cálculo, control y actuación.
2. Implementar la identificación de intentos de tres símbolos y su comparación con dos espacios de contraseñas.
3. Calcular una velocidad de tres bits mediante suma, resta, multiplicación y rotaciones.
4. Generar PWM, dirección de motor, patrones sonoros y caracteres de siete segmentos.
5. Verificar los módulos mediante referencias independientes y analizar sus límites antes de la evaluación física.

2.3. Hipótesis de trabajo

La separación del sistema en módulos con interfaces explícitas permitirá verificar sus funciones individuales y detectar incompatibilidades antes de las pruebas integrales. Si las decisiones secuenciales se expresan mediante tablas y ecuaciones con prioridades definidas, será posible coordinar el acceso y el movimiento sin introducir ambigüedades funcionales entre bloques.

Esta hipótesis requiere tanto pruebas unitarias como pruebas de integración. La aprobación de un módulo por separado no demuestra por sí sola el funcionamiento completo de la puerta.

2.4. Arquitectura propuesta

Bloque	Responsabilidad	Componentes principales
A: entradas	Sincronizar, filtrar y capturar símbolos.	Generador de habilitaciones, filtro de entradas y ventana de captura.
B: datos	Guardar contraseñas, comparar intentos y calcular la velocidad.	Memoria de dos espacios, comparador y ALU.
C: control	Evaluar intentos y coordinar administración, movimiento y prueba.	Control de intentos, temporizador y FSM principal.
D: salidas	Convertir órdenes en señales físicas y representaciones visuales.	PWM, control de motor, buzzer y displays.

Tabla 1: Distribución funcional de la solución.

El módulo superior conecta los cuatro bloques. La ventana de captura alimenta el cálculo y la comparación; la FSM almacena la velocidad aceptada y genera las órdenes de escritura, borrado, temporización y actuación.

2.5. Captura y administración de contraseñas

El diseño utiliza una captura cada dos segundos. La entrada de cinco bits se interpreta como un código de cero o un único bit activo, que se convierte en un símbolo entre cero y cinco. En el montaje cada dedo cubre una fotorresistencia distinta y activa un solo bit, por lo que la representación coincide con la salida del detector.

El control de intentos comienza al recibir un símbolo distinto de cero y genera una indicación de intento completo después de tres capturas válidas. Los símbolos segundo y tercero sí pueden ser cero.

La restricción del primer símbolo es una decisión del equipo asociada a las operaciones de la ALU, numeradas del uno al cinco. Su aceptación debe verificarse respecto al enunciado.

En administración se selecciona uno de dos espacios. Si el intento coincide con una contraseña existente, se elimina la coincidencia; si no coincide, se almacena en el espacio seleccionado.

2.6. Cálculo y control de velocidad

La ALU entrega un resultado de tres bits, con comportamiento circular:

$$s = R \bmod 8, \qquad s \in \{0, 1, \ldots, 7\}, \tag{1}$$

donde R corresponde al resultado de la operación seleccionada. Las rotaciones se realizan sobre tres bits, con una cantidad de giros equivalente a $B \bmod 3$.

El PWM tiene una frecuencia de 10 Hz. Con un reloj de 50 MHz, el período contiene:

$$N = \frac{50\,000\,000}{10} = 5\,000\,000 \text{ ciclos.} \tag{2}$$

El número de ciclos activos se calcula como:

$$H(s) = \text{round}\left(\frac{Ns}{7}\right), \qquad D(s) = \frac{H(s)}{N}. \tag{3}$$

La propuesta inicial usaba 1 kHz. Durante las pruebas físicas la frecuencia se redujo a 200 Hz y luego a 100 Hz, porque con pulsos tan cortos el motor no arrancaba en las velocidades bajas. Con la carga del portón se siguió bajando hasta 10 Hz (sección 4.2). El ciclo de trabajo de cada nivel no cambia con la frecuencia, solo la duración de cada pulso.

El control de motor dirige esta señal a una de las dos líneas del puente H: una para abrir y otra para cerrar. La orden de detener, el reset de encendido y una dirección no válida producen ambas salidas inactivas.

2.7. Control secuencial y final de recorrido

La FSM utiliza estados de error, puerta cerrada, apertura, puerta abierta, cierre, administración, prueba y validación.

Después de aceptar una contraseña, el estado de validación espera un segundo antes de mover la puerta, permitiendo escuchar el aviso sonoro. La velocidad queda almacenada durante el movimiento.

La propuesta estima el final del recorrido mediante:

$$T(s) = \frac{7T_{\text{máx}}}{s}, \qquad s \in \{1, \ldots, 7\}, \tag{4}$$

con $T_{\text{máx}} = 4$ s como valor provisional, es decir $T(s) = 28/s$ segundos. Para $s = 0$ no se inicia movimiento.

Un temporizador no mide directamente la posición y puede verse afectado por cambios de carga o alimentación. Por eso se agregó un final de carrera físico en cada tope. Las dos entradas son activas en bajo, se sincronizan con dos flip-flops y se combinan con el temporizador en el módulo superior:

$$travel_end = travel_done \vee (dir_1 \wedge lim_open) \vee (dir_0 \wedge lim_closed). \tag{5}$$

Solo cuenta el contacto del lado hacia el que se mueve el motor, de modo que el del tope contrario se ignora aunque siga activo al arrancar. La FSM recibe esta señal en lugar de la del temporizador y no se modificó. El temporizador queda como respaldo si un contacto no se cierra.

2.8. Información visual y sonora

Los seis displays muestran estado, modo, velocidad y los tres símbolos capturados. La representación prevista para la velocidad es:

$$V_{\mathrm{HEX}} = \mathrm{round}\left(\frac{15s}{7}\right). \tag{6}$$

La secuencia resultante es $0, 2, 4, 6, 9, \mathrm{B}, \mathrm{D}, \mathrm{F}$.

El buzzer distingue registro exitoso, contraseña válida, contraseña inválida, apertura, cierre y prueba. Los avisos finitos se inician con un pulso; los continuos permanecen activos mientras se seleccione su evento. Los tonos continuos de apertura y cierre se fijaron en 800 Hz y 600 Hz, más graves que los valores iniciales de 2000 Hz y 1500 Hz, para que el sonido resulte menos molesto durante todo el recorrido.

2.9. Etapa física

Cada sensor es un divisor formado por una fotorresistencia conectada a 3.3 V y una resistencia fija de 10 kΩ hacia tierra. El nodo entra a un inversor Schmitt 74HC14, de modo que al cubrir la fotorresistencia la tensión del nodo baja y la salida pasa a nivel alto. La histéresis del 74HC14 evita que pequeñas variaciones de luz produzcan rebotes. Con luz las fotorresistencias miden entre 3 y 3.5 kΩ y cubiertas entre 30 y 35 kΩ, lo que deja el nodo cerca de 2.5 V y de 0.8 V respectivamente, fuera de la zona de histéresis.

El valor de la resistencia fija depende de la iluminación del lugar. En una prueba con luz más débil la fotorresistencia descubierta subió a unos 8 kΩ y el nodo quedó cerca de 1.8 V, justo en el umbral, por lo que la resistencia debe ajustarse en el sitio de la demostración.

El buzzer es pasivo y se maneja con un transistor 2N3904 como interruptor hacia tierra, con 470 Ω en la base, 10 Ω en serie con el buzzer y un diodo 1N4148 en antiparalelo que descarga la energía de su bobina.

Las dos líneas del motor salen de la FPGA hacia dos optoacopladores PC817 a través de resistencias de 330 Ω. Los optoacopladores controlan un puente H alimentado por una batería de 9 V con un regulador de 6 V, con tierra separada de la FPGA. Así la FPGA nunca entrega la corriente del motor y queda aislada del ruido que este genera. El motor es un micromotorreductor 150:1 de 6 a 12 V, que a 6 V gira cerca de 90 RPM.

Los sensores usan las señales `GPIO_0[0]` a `GPIO_0[4]` de la tarjeta, las líneas del motor `GPIO_0[5]` y `GPIO_0[6]`, el buzzer `GPIO_0[7]` y los finales de carrera `GPIO_0[8]` (cerrado) y `GPIO_0[9]` (abierto).

Cada final de carrera es un par de puntas metálicas en el tope, una hacia el pin y otra hacia tierra, que el portón une con una pieza metálica al llegar. Se descartaron los microswitches de palanca porque el hilo del mecanismo patina antes de alcanzar la fuerza que pide su resorte. El pin usa la resistencia de pull-up interna de la FPGA, de unos 25 kΩ. Con un contacto de

resistencia R_c el pin queda en

$$V_{\text{pin}} = 3{,}3 \cdot \frac{R_c}{R_{pu} + R_c}, \tag{7}$$

por lo que un pull-up externo de 1 kΩ dejaba el pin cerca de 1.65 V con un contacto de 1 kΩ, sin llegar al umbral bajo. Con 25 kΩ el mismo contacto deja el pin cerca de 0.13 V.

3. Ejecución de la metodología del plan de investigación para la obtención de datos relevantes

3.1. Procedimiento aplicado

La investigación se desarrolló mediante las siguientes actividades:

1. Revisión del enunciado y extracción de requisitos funcionales, eléctricos y de implementación.
2. División de responsabilidades y definición de señales entre bloques.
3. Diseño de módulos mediante ecuaciones, decodificación, máscaras y registros.
4. Elaboración de bancos de pruebas con estímulos y respuestas esperadas.
5. Ejecución de simulaciones disponibles y revisión de sus registros y formas de onda.
6. Inspección de las conexiones del módulo superior y contraste entre código, configuración y propuesta.
7. Simulación del sistema integrado y compilación en Quartus con restricción de reloj.
8. Montaje de sensores, buzzer y etapa de potencia, programación de la DE10-Standard y medición con multímetro y cronómetro.
9. Construcción de la maqueta, ajuste de la frecuencia del PWM con el portón acoplado e integración de los finales de carrera.

Se utilizaron SystemVerilog como lenguaje de descripción, EDA Playground con Riviera-PRO para las simulaciones aportadas del Bloque D, Questa 2025.2 para la simulación de la FSM y del sistema integrado, y Quartus 25.1 para la síntesis y la programación de la FPGA. Las mediciones físicas se hicieron con un multímetro digital y un cronómetro, sin osciloscopio. El repositorio también contiene registros históricos de simulación del Bloque A y documentación de pruebas de los bloques B y C.

3.2. Variables y criterios de evaluación

Variable	Obtención de datos	Criterio
Sensores	Cubrir cada fotorresistencia por separado.	Activar únicamente el bit correspondiente.
Captura de símbolos	Observar ventana y pulso de intento completo.	Evaluar únicamente después del tercer símbolo válido.
Memoria y coincidencias	Aplicar escritura, borrado y comparación.	Conservar datos y respetar banderas de validez.
Resultado de ALU	Comparar operaciones con referencia matemática.	Coincidencia módulo ocho.
PWM	Contar ciclos en simulación y medir la tensión promedio en el pin.	Umbral $H(s)$ y tensión proporcional a s.
Dirección del motor	Comparar las dos líneas con dirección y PWM.	Activar solo la línea seleccionada.
Temporizador	Cronometrar la duración de cada recorrido programado.	Coincidir con $T(s)$.
Buzzer	Observar frecuencia, duración y pausas.	Cumplir el patrón y las prioridades definidas.
Display	Comparar los segmentos de cada HEX.	Correspondencia con caracteres e información requerida.
Recorrido físico	Medir tiempo y posición final de la maqueta.	Completar apertura y cierre de forma repetible.

Tabla 2: Variables investigadas y criterios de aceptación.

3.3. Datos obtenidos en simulación

Las simulaciones registraron los siguientes resultados:

Prueba	Cobertura reportada	Errores
PWM	22 períodos y 1 100 144 comprobaciones.	0
PWM y motor	18 períodos y 900 056 comprobaciones.	0
Control de display	1545 escenarios y 9270 salidas comprobadas.	0
FSM principal	16 grupos de prueba y 30 comprobaciones.	0
Sistema integrado	Encendido, registro, apertura, intento inválido y reset, con 10 comprobaciones.	0

Tabla 3: Resultados de las simulaciones.

Los números elevados de comprobaciones del PWM incluyen comparaciones repetidas por

ciclo de reloj; no representan esa misma cantidad de escenarios independientes.

La simulación integrada usa una copia del paquete de configuración con tiempos acelerados, para que la captura de dígitos y los recorridos quepan en pocos milisegundos simulados. La lógica de todos los módulos es la misma que se sintetiza.

Para la frecuencia final de 10 Hz se repitió la simulación del módulo PWM con Icarus Verilog, contando los ciclos en alto durante un período completo de cada nivel:

s	Ciclos altos por período	Duty efectivo (%)
0	0	0.000
1	714 286	14.286
2	1 428 571	28.571
3	2 142 857	42.857
4	2 857 143	57.143
5	3 571 429	71.429
6	4 285 714	85.714
7	5 000 000	100.000

Tabla 4: Conteos registrados para los ocho niveles del PWM a 10 Hz, con un período de 5 000 000 ciclos.

Cada conteo coincide con $H(s)$. Las dos pruebas de PWM de la tabla anterior se ejecutaron con la frecuencia inicial de 1 kHz, cuyo período es de 50 000 ciclos. En ellas los conteos eran cien veces menores y el ciclo de trabajo era el mismo.

El banco del sistema completo se amplió con los finales de carrera. En él el contacto de cerrado detiene el cierre y el de abierto detiene la apertura antes de que termine el tiempo programado, y el contacto del tope contrario no interrumpe el movimiento. Todos los bancos terminaron sin errores.

3.4. Trazabilidad de la evidencia

Los registros almacenados del Bloque A reportan cuatro pruebas de habilitaciones, nueve del filtro de entradas y seis de captura, sin errores registrados [3].

La documentación del Bloque B declara pruebas aprobadas para ALU, memoria y comparador, aunque no se dispone aquí de sus registros completos para una confirmación independiente. Los bancos de la FSM y del sistema integrado se ejecutaron en Questa y terminaron con cero errores [4].

Para el buzzer se cuenta con una captura de formas de onda en la que la salida coincide visualmente con la referencia. La aprobación completa requiere conservar también el resumen automático del banco de pruebas.

3.5. Síntesis en la FPGA

La compilación en Quartus 25.1 terminó sin errores. La primera compilación evaluó la temporización suponiendo un reloj de 1 GHz, porque el proyecto no tenía restricciones. Se agregó un archivo SDC con el período de 20 ns del reloj de 50 MHz. En la versión final, con los finales de carrera, el diseño ocupa 576 celdas lógicas de la Cyclone V y 12 pines de entrada, y cumple la temporización con un margen (slack) de +8.99 ns en el peor caso. Quartus reconoce diez cadenas de sincronización, ocho de las entradas originales y dos de los finales de carrera.

3.6. Condiciones de las pruebas físicas

Las pruebas se hicieron el 2 de noviembre de 2026 en una habitación con buena iluminación y resistencias fijas de 10 kΩ en los sensores. La etapa del motor se alimentó con una batería de 9 V, que midió 8.87 V al inicio y 8.53 V al final, a través del regulador de 6 V. En esas pruebas el motor giró sin carga. El 3 y 4 de noviembre se construyó la maqueta y se repitieron las pruebas de movimiento con el portón acoplado.

3.7. Datos físicos obtenidos

Tensión promedio del PWM. Se midió con el multímetro entre la línea de apertura (`GPIO_0[6]`) y tierra mientras la puerta abría. El multímetro promedia la señal, por lo que la lectura esperada es $3{,}3\,\mathrm{V} \cdot D(s)$. La lectura de $s = 1$ se tomó con el PWM a 1 kHz y las demás a 200 Hz, lo que no afecta el promedio.

s	Esperado (V)	Medido (V)	Error	Duty medido (%)
1	0.471	0.477	+1.2 %	14.3
2	0.943	0.951	+0.9 %	28.5
3	1.414	1.430	+1.1 %	42.8
4	1.886	1.907	+1.1 %	57.1
5	2.357	2.385	+1.2 %	71.4
6	2.829	2.860	+1.1 %	85.7
7	3.300	3.338	+1.2 %	100.0

Tabla 5: Tensión promedio en la línea de apertura. El duty medido es cada lectura dividida entre la de $s = 7$.

Temporizador de recorrido. Se cronometró la duración del tono de apertura, que suena durante todo el recorrido programado.

s	Programado (s)	Cronometrado (s)	Diferencia (s)
1	28.00	28.50	+0.50
2	14.00	13.96	−0.04
3	9.33	9.56	+0.23
4	7.00	7.57	+0.57
5	5.60	5.89	+0.29
6	4.67	4.95	+0.28
7	4.00	4.21	+0.21

Tabla 6: Tiempo de recorrido programado y cronometrado.

Motor y etapa de potencia.

- Con el motor original y PWM a 1 kHz, el nivel $s = 1$ no lograba arrancarlo y $s = 2$ sí.
- Con el micromotorreductor 150:1 a 1 kHz el arranque ocurría desde $s = 2$, con poca diferencia visible entre niveles.
- Con el PWM a 200 Hz el motor arrancó desde $s = 1$ y se notaron diferencias entre todos los niveles.
- Con el portón acoplado, a 100 Hz el nivel 1 no movía la puerta y el nivel 2 solo hacía vibrar el motor. A 50 Hz el motor giraba sin arrastrar el portón, a 30 Hz lo movía con dificultad y a 20 Hz abría y cerraba en todos los niveles. La versión final usa 10 Hz, con tirones leves en los dos niveles más bajos.
- La corriente del motor a $s = 7$, sin carga y con el regulador de 6 V, fue de 0.03 A.
- Vista de frente, la apertura produce giro horario y el cierre giro antihorario. El motor se detiene al terminar cada recorrido.

Sensores y buzzer. Al cubrir las fotorresistencias el display mostró los dígitos correspondientes, y mostró el intento completo durante unos dos segundos tras evaluarlo. En el transistor del buzzer la tensión colector-emisor en conducción fue de 1.1 V con 1 kΩ en la base, 0.55 V con 470 Ω y 0.107 V al agregar la resistencia de 10 Ω en serie con el buzzer.

3.8. Evidencia fotográfica

La figura 1 muestra el montaje completo y la figura 2 sus tres etapas. La figura 3 reúne los estados observados en los displays durante las pruebas. HEX5 muestra la velocidad, HEX4 el modo, HEX3 a HEX1 el último intento y HEX0 el estado. Las fotografías se tomaron antes de normalizar HEX5, por eso muestran la velocidad sin normalizar (2 y 4 en lugar de 4 y 9).







Figura 1: Montaje completo. La DE10-Standard está en el estado inicial (E) y a la derecha se observan la protoboard con los sensores, el buzzer y la etapa de potencia, la batería de 9 V y el motorreductor.



(a) Fotorresistencias, resistencias de 10 kΩ y 74HC14.




(b) Buzzer con su transistor 2N3904 y su diodo.




(c) Optoacopladores PC817, puente H y regulador de 6 V.


Figura 2: Etapas físicas de entrada y salida.




(a) Encendido sin contraseñas, estado ERROR.




(b) Administración en el espacio 1.




(c) Intento 1-1-1 aceptado con velocidad $1 + 1 = 2$.




(d) Apertura (o).



(e) Puerta abierta (A).



(f) Cierre (c).



(g) Prueba (t) a la velocidad fija 4.

Figura 3: Estados observados en los displays.

3.9. Maqueta de la puerta

La maqueta es una puerta corrediza. Un lazo cerrado de hilo va del carrete del motor, de 1 cm de diámetro, a una polea libre en el otro extremo, y el portón se une a uno de sus tramos con una pestaña pegada al hilo. El portón se desliza entre dos guías frente a una pared con un hueco que tapa al cerrar. Se prefirió a una puerta levadiza porque en el lazo el hilo patina en los topes y el motor no se fuerza si el recorrido dura más de lo necesario.

Conectado directo a la fuente, el motor dio unas cinco vueltas por segundo a 6 V. Con el carrete de 1 cm el hilo avanza unos 3.77 cm por vuelta, cerca de 18.9 cm/s, de modo que un recorrido de 20 cm dura alrededor de 1.1 s a máxima velocidad. Con ese recorrido el portón mide 20×12 cm, la pared 48×21 cm con un hueco de 19×10 cm y el piso 48×12 cm.

Durante el montaje la polea libre no giraba sobre su eje y el hilo se arrastraba sobre ella. Más vueltas del hilo en el carrete aumentaban el agarre, pero concentraban la fuerza en la polea trabada y terminaron rompiendo el carrete, por lo que se volvió a un lazo con pocas vueltas y la tensión mínima para que el hilo no colgara.

Con la maqueta terminada y el PWM a 10 Hz, la puerta abrió y cerró en los siete niveles, y en cada tope el contacto detuvo el motor antes de que terminara el tiempo programado. Los contactos se comprobaron también con el motor detenido, en cuyo caso no producen ningún cambio.

Tiempo de recorrido con el portón. Se cronometró un recorrido por nivel, desde que arranca el motor hasta que el contacto lo detiene, usando el tono del buzzer como referencia.

s	$T(s)$ programado (s)	Medido (s)	$T(s)/t$
1	28.00	4.27	6.6
2	14.00	1.93	7.3
3	9.33	1.51	6.2
4	7.00	1.02	6.9
5	5.60	0.67	8.4
6	4.67	0.47	9.9
7	4.00	0.35	11.4

Tabla 7: Tiempo de recorrido del portón en la maqueta.

3.10. Datos físicos pendientes

Los recorridos se midieron una sola vez por nivel. Para calibrar $T(s)$ como respaldo de los contactos se propone registrar, para cada nivel no nulo, al menos cinco tiempos de apertura y cinco de cierre, y ajustar los tiempos de referencia con un margen cercano al 10 %. Para cada conjunto de n mediciones se calcularán el tiempo promedio y la desviación estándar:

$$\bar{t} = \frac{1}{n}\sum_{i=1}^{n} t_i, \qquad s_t = \sqrt{\frac{\sum_{i=1}^{n}(t_i - \bar{t})^2}{n-1}}. \tag{8}$$

4. Análisis de los datos obtenidos en el desarrollo de la investigación

4.1. Comportamiento del PWM

Los conteos observados coinciden con los umbrales calculados para $D = s/7$. El redondeo introduce un error inferior a un ciclo de reloj respecto al valor ideal.

En la versión inicial el período de 50 000 ciclos correspondía a 1 ms, y en la versión final el período de 5 000 000 ciclos corresponde a 100 ms. En los extremos la salida permanece constantemente apagada o encendida, por lo que no se observan transiciones periódicas.

Las mediciones físicas confirman este comportamiento (tabla 5). La tensión promedio crece 0.477 V por nivel, con un ajuste lineal de $R^2 = 0{,}999999$ y una ordenada prácticamente nula. Todas las lecturas quedan alrededor de 1.1 % por encima de lo esperado, porque el nivel alto real del pin es 3.338 V y no 3.300 V. Al normalizar cada lectura con la de $s = 7$, el ciclo de trabajo difiere de $s/7$ en menos de 0.1 puntos porcentuales. Por tanto los siete niveles quedan repartidos de forma equitativa.

Estos resultados validan la señal que entrega la FPGA. La relación entre ciclo de trabajo y velocidad real del motor depende además de la etapa de potencia y del mecanismo, como se analiza a continuación.

4.2. Respuesta del motor y elección de la frecuencia

Con PWM de 1 kHz el nivel 1 no lograba arrancar el motor, aunque el pin entregaba la tensión promedio correcta. Con el motorreductor 150:1 el arranque mejoró, pero las diferencias entre niveles eran poco visibles. Se atribuye a dos causas. El optoacoplador y el puente H tardan en conmutar, por lo que los pulsos cortos llegan deformados al motor. Además, sin carga el motor sigue girando por inercia durante el tiempo apagado, lo que reduce la diferencia aparente entre velocidades.

Al bajar la frecuencia a 200 Hz el motor arrancó en todos los niveles y las diferencias se hicieron notorias, por lo que se adoptó 100 Hz para ampliar ese margen.

Con el portón acoplado el motor debe vencer además la fricción estática del mecanismo, y a 100 Hz el pulso del nivel 1 dura apenas 1.43 ms. Al bajar a 10 Hz el mismo nivel entrega pulsos de

$$t_{\text{alto}}(1) = \frac{1}{7} \cdot \frac{1}{10\ \text{Hz}} \approx 14{,}3\ \text{ms}, \tag{9}$$

tiempo suficiente para que el motor reciba la tensión completa, gane fuerza y arrastre el portón. El costo es que entre pulsos el motor alcanza a frenarse, lo que se nota como tirones leves en los niveles 1 y 2. Se aceptó porque la puerta completa su recorrido en todos los niveles. La frecuencia final no se midió por falta de osciloscopio, pero se deriva directamente del contador de 5 000 000 ciclos, cuya exactitud se comprobó en simulación.

La corriente de 0.03 A a máxima velocidad, sin carga, es coherente con los cerca de 40 mA que indica el fabricante a 6 V y queda muy por debajo de lo que soportan el puente y la batería. No se repitió la medición con el portón acoplado.

4.3. Coherencia entre PWM y dirección

La prueba conjunta registró actividad únicamente en la línea correspondiente al sentido solicitado. Las órdenes de detener y de dirección no válida mantuvieron ambas líneas apagadas, incluso con velocidad máxima.

En el montaje la apertura y el cierre giraron en sentidos opuestos y el motor se detuvo al final de cada recorrido, lo que confirma la separación entre generación de PWM y selección de dirección. La simulación RTL no demuestra tiempos muertos durante una inversión, pero la FSM siempre pasa por un estado sin movimiento entre apertura y cierre, por lo que el puente nunca recibe ambas órdenes seguidas.

4.4. Exactitud del temporizador de recorrido

Los tiempos cronometrados siguen la relación $T(s) = 28/s$ (tabla 6) con una diferencia media de +0.29 s y una desviación estándar de 0.20 s. La diferencia no crece con el tiempo programado, como ocurriría con un error del reloj, sino que se mantiene casi constante. Se atribuye por tanto al tiempo de reacción al usar el cronómetro. El temporizador cuenta milisegundos derivados del reloj de 50 MHz, mucho más preciso que la medición manual.

Este resultado valida el temporizador, pero no la duración adecuada del recorrido. En la maqueta el portón llega a cada tope mucho antes de que termine $T(s)$ (tabla 7). El tiempo programado es entre 6 y 11 veces el recorrido real, de modo que en todos los niveles es el contacto el que corta el movimiento. Si un contacto falla, el hilo patina en el tope sin forzar el motor hasta que termina $T(s)$, por lo que los tiempos actuales sirven como respaldo aunque sean holgados.

El recorrido no baja exactamente como $1/s$. El producto $s\,t$ ronda 4 s en los niveles bajos y cae a 2.5 s en el nivel 7, es decir, los niveles altos mueven el portón más rápido de lo que indica su ciclo de trabajo. Es coherente con lo observado al ajustar la frecuencia, porque parte de cada pulso se gasta en vencer la fricción del mecanismo, y esa pérdida pesa más en los niveles bajos. Además, en los niveles 5 a 7 los tiempos son menores a un segundo y quedan cerca del error de unos 0.3 s que mostró el cronómetro manual en la tabla 6, por lo que esos valores son solo aproximados.

4.5. Interpretación de las pruebas del display

Las 9270 comparaciones comprobaron seis salidas por cada uno de los 1545 escenarios. Se evaluaron estados, modos, velocidades, ventanas de captura y reset.

En la FPGA los displays mostraron el carácter esperado en cada estado (figura 3). Durante el movimiento HEX0 pasa por o, A y c, y en administración y prueba conserva la posición recordada de la puerta. En validación ocurre lo mismo, porque la puerta todavía no se mueve.

Las pruebas físicas revelaron un problema que la simulación no mostraba con claridad. La FSM limpia la ventana al evaluar el intento, de modo que el tercer dígito casi no alcanzaba a verse. Se agregó en el módulo superior un registro que mantiene el último intento en los displays hasta la siguiente captura. También se corrigió el orden de los dígitos para que el intento se lea de izquierda a derecha en el mismo orden en que se ingresó.

Por último, HEX5 pasó a mostrar la velocidad normalizada entre cero y F con los valores 0, 2, 4, 6, 9, B, D y F, que corresponden a la ecuación de la sección 2. El banco del display se actualizó con esa tabla y terminó sin errores.

4.6. Integración y consistencia de requisitos

La inspección permitió identificar diferencias entre la propuesta y algunos componentes:

- La ALU interpreta operaciones entre uno y cinco, mientras el tipo de operaciones del paquete conservaba una numeración anterior.
- El filtro de entradas contenía operadores ternarios, aunque el enunciado los prohíbe en el circuito sintetizable.
- La velocidad del display no estaba normalizada a la escala hexadecimal.
- El paquete de configuración conservaba constantes de la planificación que ningún módulo usaba, y el generador de habilitaciones producía un pulso para el display que nadie recibía.
- Algunos bancos imprimen fallos sin finalizar con una condición de error inequívoca para el ejecutor automático.

Los cuatro primeros puntos se corrigieron. El filtro se reescribió con máscaras y se comprobó contra la versión anterior durante 300 000 ciclos aleatorios sin diferencias. Se eliminaron las constantes, las señales y las importaciones sin uso, y se comparó el sistema completo antes y después de la limpieza con los mismos estímulos, recorriendo los ocho estados. Las salidas coincidieron en todos los ciclos salvo en HEX5, que cambió por la normalización.

Estos hallazgos muestran que la verificación debe contrastar el diseño con los requisitos, además de compararlo con su propio banco de pruebas.

4.7. Representación numérica de los tiempos

Las expresiones que convierten milisegundos en ciclos pueden desbordar si la multiplicación intermedia se realiza con enteros de 32 bits.

Por ejemplo:

$$100 \times 50\,000\,000 = 5\,000\,000\,000, \tag{10}$$

valor superior al máximo de un entero de 32 bits con signo. Dividir posteriormente entre mil no recupera la información perdida por el desbordamiento.

Este problema es relevante porque el módulo superior entrega al buzzer las duraciones calculadas en el paquete. Las pruebas aisladas con valores correctos o acelerados no detectan necesariamente un error en esos parámetros de integración.

Se corrigió dividiendo primero la frecuencia del reloj entre mil:

$$\text{ciclos} = \frac{f_{\text{clk}}}{1000} \cdot t_{\text{ms}} = 50\,000 \times 100 = 5\,000\,000. \tag{11}$$

Con este orden el valor intermedio cabe holgadamente en 32 bits y no se pierde precisión, porque 50 MHz es divisible exactamente entre mil.

4.8. Límites de la evidencia

La simulación integral con todos los módulos reales y el análisis de temporización ya se completaron. Las pruebas físicas confirmaron además el PWM, el temporizador, los sensores, el buzzer, los displays y el sentido del motor.

La maqueta comprobó además la apertura y el cierre en las siete velocidades y el corte del movimiento con los contactos de final de carrera.

Permanece pendiente la calibración de $T(s)$. Los recorridos con el portón se midieron una sola vez por nivel y con cronómetro manual, y los tiempos programados quedan muy por encima de ellos, de modo que hoy funcionan solo como respaldo de los contactos. Las mediciones eléctricas se hicieron también una sola vez por nivel y con el motor sin carga, y la confiabilidad de los contactos frente a polvo o desgaste no se evaluó.

5. Elaboración de conclusiones a partir de la síntesis y análisis de los resultados de la investigación

1. La organización en cuatro bloques permite distribuir responsabilidades y verificar funciones de manera independiente. Las interfaces identificadas proporcionan una base concreta para la integración del controlador de acceso.

2. El PWM y el control de motor coinciden con lo previsto tanto en simulación como en el montaje. La tensión promedio crece linealmente con el nivel de velocidad, de modo que los siete niveles quedan repartidos de forma equitativa.
3. La respuesta del motor depende de la frecuencia del PWM y no solo del ciclo de trabajo. Bajar de 1 kHz a 10 Hz permitió que el motor moviera el portón en todos los niveles, lo que muestra que los parámetros digitales deben elegirse considerando la etapa de potencia y la carga mecánica.
4. La captura de intentos completos, el almacenamiento de velocidad y la separación entre reset de encendido y borrado de contraseñas permiten expresar explícitamente decisiones temporales del sistema. Su funcionamiento conjunto se comprobó en la simulación integrada y en la FPGA, donde los displays reflejaron cada estado.
5. La aprobación de un banco de pruebas no garantiza cumplimiento del enunciado si la referencia utiliza una especificación anterior. La normalización del display y los códigos de operación evidencian la necesidad de mantener sincronizados requisitos, configuración, implementación y pruebas. Ambos casos se corrigieron durante la integración, junto con el código que había quedado sin uso.
6. El tamaño de los datos intermedios puede modificar el comportamiento del sistema, incluso cuando las ecuaciones matemáticas son correctas. El desbordamiento se corrigió reordenando la operación, y la restricción de reloj permitió confirmar que el diseño cumple la temporización a 50 MHz.
7. La hipótesis de que la modularidad facilita detectar problemas recibe apoyo. Cada bloque se verificó por separado, la integración funcionó en simulación y en la FPGA, y los problemas encontrados se localizaron en módulos concretos. Los finales de carrera se agregaron solo en el módulo superior, sin modificar la FSM, porque llegan por la misma señal que el temporizador.
8. Detectar la llegada a cada tope es más robusto que estimarla por tiempo, porque no depende de la carga ni de la alimentación. La forma del sensor debe escogerse según la fuerza que entrega el mecanismo, y su resistencia de pull-up según la resistencia del contacto.

Referencias

[1] Escuela de Ingeniería en Computadores, Instituto Tecnológico de Costa Rica. *Proyecto Grupal 1: Máquinas de estados*. CE1107, Fundamentos de Arquitectura de Computadores, 2026. Archivo proporcionado: `Proyectos_FAC_Proyecto_Grupal1_v7.pdf`.

[2] Equipo de desarrollo. *Propuesta del sistema de puerta con contraseña*. Documentación interna del proyecto, `docs/propuesta.md`, versión revisada el 29 de octubre de 2026.

[3] Equipo de desarrollo. *Registros de simulación del Bloque A*. Archivos de la carpeta `docs/simulaciones`, 19 de octubre de 2026.

[4] Equipo de desarrollo. *Documentación de los bloques de datos y control*. Carpetas `docs/BloqueB` y `docs/BloqueC`, versión revisada el 2 de noviembre de 2026.