ESCUELA SUPERIOR DE CÓMPUTO	INSTITUTO POLITECNICO NACIONAL	ARQUI. DE COMPUTADORAS
RELACION DE PRACTICAS	PERIODO AGOSTO-2022-ENERO 2023	GRUPOS 5CM2, 3CM12, 3CM17
PARA EL TERCER PARCIAL	PROF. GELACIO CASTILLO CABRERA	
	ENTREGAS CON PROTOTIPO	

Número de la préctica	Titulo de la Dréstica
Número de la práctica Práctica 1	Titulo de la Práctica  RAM EBR. Embedded Block RAM inicialización
Flactica 1	RAIVI EDR. EITIDEGGEG DIOCK RAIVI ITIICIAIIZACIOIT
Dráctico 2	DOM EDD. Embedded Block DOM inicialización
Práctica 2	ROM EBR. Embedded Block ROM inicialización
D. C. C.	1 00 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Práctica 3	key02: Captura desde teclado vectores de 32 bit.
	Captura simple de vectores de 32 bit. No se
	almacenan en memoria
Práctica 4	RAM EBR escritura y lectura.
	Captura desde teclado vectores de 32 bit, almacena
	en memoria y lee.
	Se define el modo escritura para almacenar en
	memoria y el modo lectura para leer desde memoria.
	Separar segmento de datos y segmento de programa
	en la dirección hexadecimal "00000020"
Práctica 5	fsm00: máquina de estados para detectar la
	secuencia "0001". Una entrada x y una salida z.
	La entrada x es implementada con un registro de
	rotación de 16 bits. Contiene la secuencia válida dos
	veces. A la salida z es asignado el valor de 1 si y sólo
	si se ha completado la secuencia.
Práctica 6	pipeline00: Consta de seis etapas. La entrada "inx"
	es la salida de cada etapa pero será emulada
	saliendo desde una ROM, para sincronizar las etapas
	y la máquina de estados. El diagrama se colocará en
	la carpeta "Soporte-Para-Prácticas".
	la carpeta deporte i ara i racacas.
Práctica 7	pipeline01: Consta de seis etapas. La entrada "inx"
Tractica /	es la salida de cada etapa. Cada etapa es un módulo
	con registro de corrimiento de 8 bit. En cada fase se
	ejecuta solo una vez, desplazando el registro un bit
	hacia la izquierda. El diagrama se colocará en la
	carpeta "Soporte-Para-Prácticas".
	carpeta soporte-i ara-i racticas .
Práctica 8	File register mediante RAM
1 Idealed 0	The register mediante renivi
Práctica 9	pipeline02: Consta de tres etapas:
1 Idelied 5	Fetch Instruction (FI),
	Decoder Instruction (DI) y
	Fetch Operando (FO).
	La memoria será inicializada mediante archivo
	"binData00"
	UIIDALAUU
Drá etico 10	Evtendor de signo
Práctica 10	Extensor de signo
D ( )	T 1747 1
Práctica 11	Load Word

Práctica 12	Store word	
Practica 13	Salto condicional	
Práctica 14	Signed add instruction	
Practica 15	Signed sub instruction	
Práctica 16	Unsigned mult	
Practica 17	Logic block: "and", "or", xor	
Practica 18	Shifter block: sll, srl.	