# Universidad de Costa Rica

Facultad de Ingeniería Escuela de Ingeniería Eléctrica IE0308 – Laboratorio Eléctrico I II ciclo 2021

Proyecto Modelo de una Neurona

Isaac Matarrita Matarrita B74584 Erick Marín Rojas B94544 Isaí Vargas Ovares B88263 Grupo 03 Subgrupo 05

Profesor: John Rosses Monge

# Índice

1.	Resumen	1
2.	Objetivos2.1. Objetivos General	2 2 2
3.	Nota teórica  3.1. Justificación	3 3 4 5
4.	Diseño	6
<b>5.</b>	Lista de equipos	8
6.	Lista de componentes	8
7.	Resultados	9
8.	Conclusión	12
9.	Siguientes trabajos	12
10	.Anexos	14

# Índice de figuras

1.	Simplificación de una neurona biológica típica[1]	4
2.	Amplificador Operacional[2]	5
3.	Modelo integrador con disparo adaptativo	6
4.	Reacción del sistema ante una entrada de un voltio por 2,5 milisegundos	9
5.	Reacción del sistema ante una entrada de un voltio por 1 milisegundos	10
6.	Reacción del sistema ante una entrada de 650 mili voltios por 2,5 milisegundos.	10
7.	Reacción del sistema ante una entrada de medio voltio por 6 milisegundos	11
8.	Reacción del sistema ante una entrada de 100 mili voltios por 6 milisegundos	11
Índi	ce de tablas	
1.	Lista de equipos	8
2.	Lista de componentes	

## 1. Resumen

Se construye un modelo para la neurona con el comportamiento descrito por L Dapicque en 1907 [3], el sistema integrar y disparar, el sistema integra las entradas respecto al tiempo, cuando esto supera un valor arbitrario suficientemente rápido, el sistema tiene como salida un pulso. Es diseñado con el objetivo de encapsular los impulsos recibidos por las neuronas a través de las dendritas, los canales al sobrepasar cierto valor fuerzan a la neurona a descargarse enviando impulsos a todas conectadas. El modelo construido captura el comportamiento de un modelo integrate and fire con la funcionalidad añadida de tener fuga y variable de adaptación, combina las características del midelo integrador y disparo con fuga (del inglés leaky integrate and fire [3]) además del modelo integrador y disparo con adaptación (del inglés adaptive integrate and fire [4]).

**Palabras clave** Neuronas de picos, Amplificador Operacional, Tren de impulsos, Periodo refractario, Pulso, Dendritas.

# 2. Objetivos

## 2.1. Objetivos General

• Analizar las principales características del amplificador operacional, así como el modelado de procesos neuronales en base al uso de amplificadores operacionales.

# 2.2. Objetivos Específicos

- Analizar la respuesta de un circuito con determinada entrada que se le aplica, esto a través de un análisis transitorio.
- Estudiar el modelado de neuronas de picos, en base a analizar picos de salida en función de un estimulo.
- Capturar el proceso de integración , disparo con fugas y adaptación que está presente en la neurona

## 3. Nota teórica

## 3.1. Justificación

■ Durante los últimos ocho años , el desarrollo de sistemas de computación neuromorfica han crecido drasticamente como mercado, grandes compañías como Intel han desarrollado chips como Loihi 1 y 2 [5], los cuales simulan en estado sólido un entretejido de cientos de miles de neuronas modeladas como modelos de integrado y disparo con fugas (del ingles leaky integrate and fire) , aunque hasta la fecha solo se ha logrado avances mayormente en áreas académicas, es esperado crezca la necesidad de implementar dichos sistemas en aplicaciones comerciales. Para lograr dicha tarea es necesario desarrollar interfaces entre las máquinas de aprendizaje y sensores variados. Nuestro equipo propone un sistema que toma como entrada señales de tensión y las transforma en impulsos, usando un circuito que se comporte como un modelo de integrado con fugas y disparo (del inglés leaky integrate and fire).

La neurona como unidad biológica del pensamiento, viene determinada desde sus estructuras intracelulares (propiamente que tipo de neurona es), hasta las interacciones que tiene con las unidades a las cuales se conecte en su inmediatez y el estado dinámico (temperatura, señalización endocrina, deformación física) del medio en el que la red inmediata de conexiones de esta unidad se encuentre. La caracterización de los comportamientos de la misma es hoy en día un campo de estudio disputado e intentar concebir un modelo que capture todas las características reales de la neurona sería una labor sisífica.

## 3.2. Modelos de la neurona de importancia

En los siguientes párrafos partiremos de modelos básicos de la neurona, incrementando gradualmente los comportamientos a intentar modelar, además de señalar cuales de estos son parte de nuestro modelo.

- 1. Integración y disparo (del inglés Integrate and Fire): Primero modelado por Luis Lapicque [3] Modela la neurona como un integrador simple, para el cual su salida al alcanzar un valor gatillo, ejerce como salida un pulso corto y el contador es reiniciado, este presenta discrepancias con la neurona real pues la misma no sostiene una señal integrada de manera indefinida y esta decae, lo cual no discrimina entradas al sistemas extremadamente espaciadas temporalmente.
- 2. Integración y disparo con fugas. (del inglés Leaky Integrate and Fire): Primero modelado por Luis Lapicque [3] Modela la neurona como el modelo anteriormente dispuesto, pero con la característica añadida de no sostener indefinidamente los valores integrados, discriminando aquellos que no son una serie de entradas temporalmente cercanas. Este modelo es bastante popular por su simpleza para ser implementado balanceado con la cantidad de comportamientos que logra capturar. Difiere con la neurona real en comportamientos observables a lo largo del tiempo, para una neurona real observamos lo que es conocido la adaptación de la neurona, en la cual la misma para una entrada constante da como salida disparos cada vez mas lejanos temporalmente unos de otros, hasta alcanzar un valor tope de frecuencia de disparo, para el cual el sistema entero se bloquea y no ejerce salidas si no es hasta pasada una cantidad arbitraria de tiempo sin entradas.
- 3. Integración y disparo con adaptación (del inglés adaptive integrate and fire): Discutido en Neuronal dynamics de Gerstner et. al. [4] Modela la neurona tomando en cuenta la fuga en el integrador, añade una serie de variables de adaptación que vuelven el modelado del sistema mucho mas complejo pero permite construir un modelo que se asemeja mas

al comportamiento de la neurona, al poder tomar en cuenta una corriente de saturación que mide cuanto sobre estímulo ha recibido el sistema, le permite a este bloquearse y no pasar más información. Similar al fenómeno apreciable cuando se mira una luz de gran intensidad directamente y se aprecia un manchón oscuro, este no es esencial para el aprendizaje pero ayuda a proteger el sistema de información innecesaria. Nuestro modelo busca modelar la adaptación neuronal pues en chips como Loihi de intel , la red de neuronas en el monolítico es del modelo integrar y disparar, nuestra motivación es suplir a la máquina de aprendizaje con una primera etapa saturable que le permita discriminar contra el exceso de estímulo.

## 3.3. La neurona como unidad biológica del pensamiento




Figura 1: Simplificación de una neurona biológica típica[1]

Como se menciona por Xinju Wu y Kehan Zhu en [1], el soma recibe señales sinápticas de otras neuronas por medio de sus dendritas y el axón propaga las señales a otras neuronas. Una sinapsis es un contacto entre el axón de una neurona y la dendrita de otra. Esto se puede visualizar en la parte A.

Durante este proceso el soma mantiene un gradiente de voltaje a través de la membrana neuronal. Si el voltaje cambia suficiente, se genera un pulso el cual es llamado pico, que luego viaja por el axón, esto con la finalidad de activar las conexiones sinápticas con otras células [1]. Esto se representa en el modelo de la parte B de la figura 1.

En la parte C se puede gráficamente el trabajo de una neurona típica de integración y activación. La neurona mantiene el voltaje de membrana Vmem, cuando Vmem pasa el punto de activación Vthr, la neurona se dispara y envía un pico Vspk a las neuronas presinápticas y postsinápticas que están conectadas a ella.

En los modelos de Integrate and Fire el potencial de membrana se encarga de caracterizar el estado de la neurona, y como se mencionó con anterioridad las neuronas transmiten información mediante el pulso que se genera por el cambio en la tensión de membrana cuando esta alcanza el valor de  $V_{TH}$  generando picos y repitiendo el proceso constantemente, a su vez se menciona en [6] para el modelo propuesto por Lapicque, que la manera en la se logra recrear este funcionamiento de generación de pulsos de las neuronas es mediante el uso de un capacitor que se encuentra en paralelo a una resistencia, dicho capacitor conocido como el capacitor de membrana se va a empezar a cargar hasta alcanzar el valor de  $V_{TH}$  y cuando eso pase se va a empezar a descargar generando el pico deseado formando un pulso, luego pasa a reiniciarse hasta un valor inicial

 $V_{reset}$  para pasar a repetir el proceso generando constantes pulsos de salida, similar a lo que se puede observar en la parte C de la figura 1.




Figura 2: Amplificador Operacional[2]

## 3.4. El amplificador operacional

Para el diseño de nuestro circuito se utilizo el componente que se observa en la figura 2 el cual se estudian a fondo durante el curso de IE0413, los cuales son conocidos como amplificadores operacionales y como su nombre lo dice principalmente funcionan como amplificadores pero además nos permite realizar distintas operaciones matemáticas desde las más básicas como lo son la suma, resta, multiplicación y división, hasta procedimientos más complejos como obtener la derivada, la integral, el logaritmo o incluso obtener la exponencial de las señales que pasan por las entradas del amplificador [2].

## 4. Diseño




Figura 3: Modelo integrador con disparo adaptativo

## Compuesto de tres secciones:

- 1. Un integrador: Un integrador con dos resistencias de fuga  $R_4$  y  $R_5$ , tal que  $R_4 \gg R_5$ , pero  $R_5$  se encuentra en serie con un circuito abierto hasta que la etapa final de nuestro circuito dispara. La primera etapa se comporta como un integrador normal hasta que la condición anterior es cumplida, en ese momento el integrador es reiniciado y el sistema entero vuelve a su estado inicial. Como utilizaremos un circuito integrador con retroalimentación negativa, añadimos luego de esta primera etapa un amplificador con ganancia de -1.
- 2. Comparador: La segunda etapa del circuito es un comparador con histéresis que genera un pulso corto de salida pues al tener una salida en alto, esta misma controla un BJT que reinicia las condiciones del circuito a las originales, generando un corto circuito a través de una resistencia relativamente pequeña y descargando el capacitor.
- 3. Integrador de adaptación: Integra la señal de entrada y la suma al voltaje de referencia del comparador de histéresis, conforme el voltaje de referencia incrementa, al estar la salida de los amplificadores operacionales LM301A limitada a 5V, se vuelve imposible para la entrada del comparador alcanzar el valor necesario para seguir disparando, no es hasta que pasa un periodo sin entradas que el integrador de adaptación se descarga y el circuito puede funcionar cual sus condiciones iniciales.

Para nuestro circuito utilizaremos amplificadores operacionales LM301A , alimentados por rieles positivos y negativos de 6.9 voltios afín de limitar las salidas de los mismos a +-5 voltios.

Nuestra etapa de comparación con histéresis mantiene sus dos disparos aproximadamente a 1,85 Voltios de distancia de un valor central  $V_s$  pues [7]:

$$R_2 = 2,7 * R_1 \tag{1}$$

$$V_s = \left(1 + \frac{R_1}{R_2}\right) * V_{Ref} = \frac{37}{27} * V_{Ref} \tag{2}$$

Además:

$$V_{TH} = V_s - \frac{R_1}{R_2} * (-5) = V_s + 1,85$$
(3)

$$V_{TL} = V_s - \frac{R_1}{R_2} * (5) = V_s - 1,85$$
(4)

Lo que nos permite usar el voltaje de referencia para controlar los límites de disparo de nuestro circuito.

Nuestra etapa integradora se compone dos operacionales LM301A, tres resistencias de 10  $k\Omega$  ( $R_4$ ,  $R_7$ ,  $R_8$ ), dos resistencias de 1 $k\Omega$  ( $R_5$ ,  $R_6$ ) y un capacitor de 100 nano Faradios ( $C_1$ ). Cambiar el valor de la capacitancia requiere ajustar la resistencia  $R_4$ , pero permite construir un sistema que reaccione con pulsaciones de mayor o menor frecuencia. Para este diseño fue considerada la disponibilidad de elementos capacitivos como principal limitante, además de evitar que el sistema reaccione a muy alta frecuencia en consideración a la pérdida de ganancia a altas frecuencias y las limitaciones impuestas por el slew rate.

Nuestro integrador de adaptación está compuesto por un integrador que luego es sumado con un voltaje DC para obtener la señal de referencia de nuestro comparador de histéresis. El sumador contiene una resistencia de 3,7  $k\Omega$  compuesta por una resistencia de 2,7  $k\Omega$  y otra de 1  $k\Omega$ 

# 5. Lista de equipos

La lista de equipos utilizados en el experimento se muestra

Tabla 1: Lista de equipos

Equipo	Modelo	Sigla
Simulador de circuitos	TINA-TI	9.3.200.277 SF-TI

# 6. Lista de componentes

La lista de componentes utilizados en el experimento se muestra en la Tabla 2.

Tabla 2: Lista de componentes

Componente	Sigla	Valor nominal	Valor real	Potencia
Resistores	$R_4 R_{12} R_7 R_8$	$10 \text{k} \Omega$	_	0.25 W
Resistores	$R_5 R_6 R_9 R_1 R_{10}$	1k $\Omega$	_	$0.25~\mathrm{W}$
Resistores	$R_{13}$	$27 \mathrm{k}~\Omega$	_	$0.25~\mathrm{W}$
Resistores	$R_2 R_{10}$	$2.7 \mathrm{k}~\Omega$	_	$0.25~\mathrm{W}$
Resistores	$R_3$	$820 \Omega$	_	$0.25~\mathrm{W}$
Resistores	$R_{11}$	$3k \Omega$	_	$0.25~\mathrm{W}$
Capacitor	$C_1 C_2$	100  nF	_	_
2N2222	2N2222	_	_	_
LM301A	OP2 OP1 IOP1 IOP2	_	_	

## 7. Resultados

VM3 representa la salida del sistema , VG1 representa la entrada al sistema , VF1 representa la tensión de referencia del comparador de histéresis y VM1 representa la tensión del integrador. En la siguiente sección demostraremos el comportamiento del sistema ante distintas señales de entrada:

■ Pulso de 1V , duración de 2,5ms:




Figura 4: Reacción del sistema ante una entrada de un voltio por 2,5 milisegundos.

La entrada trae por consecuencia ocho pulsaciones de salida, pero a partir del milisegundo segundo el sistema se encuentra ya saturado, a partir de que la entrada al sistema es retirada, la variable de adaptación se descarga y la tensión de referencia en el comparador de histéresis retorna a la original.

 $\bullet$  Pulso de 1V , duración de 1ms:




Figura 5: Reacción del sistema ante una entrada de un voltio por 1 milisegundos.

Se generan tres pulsos de salida y la variable de saturación no alcanza impedir la respuesta del sistema.

■ Pulso de 650mV , duración de 2,5ms:




Figura 6: Reacción del sistema ante una entrada de 650 mili voltios por 2,5 milisegundos.

La entrada consigue generar 4 pulsaciones de salida a una mayor distancia una de la otra, no se alcanza la saturación del sistema. Podemos contemplar que la frecuencia de las pulsaciones de salida están relacionadas con la amplitud de la señal de entrada de igual manera en la que lo está la velocidad en la que se satura el sistema.

■ Pulso de 500mV , duración de 6ms:




Figura 7: Reacción del sistema ante una entrada de medio voltio por 6 milisegundos.

Obtenemos solo dos pulsaciones de salida y el sistema logra saturarse, podemos observar que la cantidad de pulsaciones logradas antes de alcanzar la saturación se encuentra relacionada con la amplitud de la entrada.

■ Pulso de 100mV , duración de 6ms:




Figura 8: Reacción del sistema ante una entrada de 100 mili voltios por 6 milisegundos.

Cuando la entrada al sistema tiene una magnitud suficientemente pequeña, el sistema es incapaz de generar pulsos de salida, lo cual le permite discriminar en contra de señales de amplitud muy baja.

## 8. Conclusión

Logramos demostrar mediante el uso de amplificadores operacionales, transistores, capacitores y resistencias, la posibilidad de diseñar sistemas que realicen la transformación de señales de entrada arbitrarias a pulsaciones, conservando las características de los modelos de integración y disparo con fuga y añadiendo la funcionalidad de un modelo de integración y disparo con adaptación. Nuestra implementación logra resolver la unión entre las señales del mundo real y los sistemas de aprendizaje de máquina que aproximen el comportamiento de una red de neuronas de integrado y disparo con fuga, aliviando la necesidad del sistema de aprendizaje por desarrollar a través de sus primeras capas un mecanismo de adaptación.

## 9. Siguientes trabajos

Para poder realizar una exploración de hiper-parámetros [8] de un modelo de aprendizaje, es necesario rediseñar la implementación de forma en la que la sensibilidad a las entradas y la velocidad a la que crece la variable de adaptación sea configurable con señales externas, con la finalidad de explorar automáticamente un régimen de operación del sistema favorable para una aplicación dada.

## Referencias

- [1] Xinyu Wu and Kehan Zhu. Homogeneous spiking neuromorphic system for real-world pattern recognition. *IEEE*, 5:1–14, 2015.
- [2] Bruce Carter and Ron Mancini. Op Amps for everyone. Newnes, 2017.
- [3] Nicolas Brunel and Mark CW Van Rossum. Lapicque's 1907 paper: from frogs to integrate-and-fire. *Biological cybernetics*, 97(5):337–339, 2007.
- [4] Wulfram Gerstner, Werner M Kistler, Richard Naud, and Liam Paninski. Neuronal dynamics: From single neurons to networks and models of cognition. Cambridge University Press, 2014.
- [5] Clint Witchalls. A computer that thinks. New Scientist, 224(2994):28–29, 2014.
- [6] Anthony N Burkitt. A review of the integrate-and-fire neuron model: I. homogeneous synaptic input. *Biological cybernetics*, 95(1):1–19, 2006.
- [7] Donald A Neamen. *Microelectronics: circuit analysis and design*, volume 43. McGraw-Hill New York, 2007.
- [8] Marc Claesen and Bart De Moor. Hyperparameter search in machine learning, 2015.

# 10. Anexos

 $\operatorname{Aqu\'i}$  van las hojas del fabricante y cualquier cosa extra como cálculos hechos a mano, entre otros.

#### 3469674 FAIRCHILD SEMICONDUCTOR

84D 27504



2N718A 2N1613

T-29-23

NPN Small Signal General Purpose **Amplifiers** 

V<sub>CEO</sub> ... 32 V (Min)

hfe ... 40-120 @ 150 mA, 20 (Min) @ 500 mA

PACKAGE

2N718A 2N1613

TO-18 TO-5

## ABSOLUTE MAXIMUM RATINGS (Note 1)

Temperatures

-65° to 200° C Storage Temperature 200° C Operating Junction Temperature

Power Dissipation (Notes 2 & 3) 1613 718A Total Dissipation at 0.8 W 25° C Ambient Temperature 0.5 mW 1.7 W 100° C Ambient Temperature 1.0 mW 1.8 W 3.0 W 25° C Case Temperature

Voltages & Currents

32 V V<sub>CEO</sub> Collector to Emitter Voltage V<sub>CER</sub> Collector to Emitter Voltage 50 V (R<sub>BE</sub>  $\leqslant$  10  $\Omega$ ) (Note 4) 75 V V<sub>CBO</sub> Collector to Base Voltage 7.0 V V<sub>EBO</sub> Emitter to Base Voltage

## ELECTRICAL CHARACTERISTICS (25° C Ambient Temperature unless otherwise noted) (Note 6)

SYMBOL	CHARACTERISTIC	MIN	MAX	UNITS	TEST CONDITIONS
ВУсво	Collector to Base Breakdown Voltage	75		V	I <sub>C</sub> = 0.1 mA, I <sub>E</sub> = 0
BV <sub>EBO</sub>	Emitter to Base Breakdown Voltage	7.0		V	I <sub>E</sub> = 0.1 mA, I <sub>C</sub> = 0
l <sub>EBO</sub>	Emitter Current		10	nA	$V_{EB} = 5.0 \text{ V}, I_{C} = 0$
Ісво	Collector Cutoff Current		10 10	nΑ μΑ	$V_{CB} = 60 \text{ V}, I_{E} = 0$ $V_{CB} = 60 \text{ V}, I_{E} = 0, T_{A} = 150^{\circ} \text{ C}$
h <sub>FE</sub>	DC Current Gain	20			I <sub>C</sub> = 0.1 mA, V <sub>CE</sub> = 10 V
h <sub>FE</sub>	DC Pulse Current Gain (Note 5)	40 35 20 20	120		$\begin{array}{l} I_C = 150 \text{ mA, } V_{CE} = 10 \text{ V} \\ I_C = 10 \text{ mA, } V_{CE} = 10 \text{ V} \\ I_C = 500 \text{ mA, } V_{CE} = 10 \text{ V} \\ I_C = 10 \text{ mA, } V_{CE} = 10 \text{ V, } T_A = -55^{\circ} \text{ C} \end{array}$

- These ratings are limiting values above which the serviceability of any individual semiconductor device may be impaired.
- Inese ratings are limiting values above which the serviceability of any individual semiconductor device may be imparted.

  These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

  These ratings give a maximum junction temperature of 200° C and junction-to-case thermal resistance of 97.2° C (derating factor of 10.3 mW/° C); junction-to-ambient thermal resistance of 350° C/W (derating factor of 2.86 mW/° C) for 2N718A; junction-to-case thermal resistance of 58.3° C/W (derating factor of 17.2 mW/° C) junction-to-ambient thermal resistance of 219° C (derating factor of 4.56 mW/° C) for 2N1613.
- Rating refers to a high current point where collector to emitter voltage is lowest. Pulse conditions: length = 300 µs; duty cycle ≤ 1%. For product family characteristic curves, refer to Curve Set T145.

# 3469674 FAIRCHILD SEMICONDUCTOR

84D 27505 D .

## 2N718A/2N1613

T-29-23

# ELECTRICAL CHARACTERISTICS (25° C Ambient Temperature unless otherwise noted) (Note 6)

SYMBOL	CHARACTERISTIC	MIN	MAX	UNITS	TEST CONDITIONS
VCER(sus)	Collector to Emitter Sustaining Voltage (Note 5)	50		٧	$I_{\text{C}} = 100 \text{ mA (pulsed), } R_{\text{BE}} \leqslant 10 \Omega$
VCE(sat)	Collector to Emitter Saturation Voltage (Note 5)		1.5	٧	I <sub>C</sub> = 150 mA, I <sub>B</sub> = 15 mA
V <sub>BE(sat)</sub>	Base to Emitter Saturation Voltage (Note 5)		1.3	V	I <sub>C</sub> = 150 mA, I <sub>B</sub> = 15 mA
Cob	Output Capacitance		25	pF	$V_{CB} = 10 \text{ V}, I_{E} = 0$
Cte	Input Capacitance		80	pF	$V_{EB} = 0.5 \text{ V}, I_{C} = 0$
h <sub>fe</sub>	High Frequency Current Gain	3.0	<u> </u>	<u></u>	$I_{C} = 50 \text{ mA}, V_{CE} = 10 \text{ V}, f = 20 \text{ MH}$
h <sub>fe</sub>	Small Signal Current Gain	30 35	100 150		$I_{C} = 1.0 \text{ mA}, V_{CE} = 5.0 \text{ V}, f = 1.0 \text{ kH}$ $I_{C} = 5.0 \text{ mA}, V_{CE} = 10 \text{ V}, f = 1.0 \text{ kH}$
h <sub>ib</sub>	Input Resistance	24 4.0	34 8.0	Ω	$I_{C} = 1.0$ mA, $V_{CB} = 5.0$ V, $f = 1.0$ kH $I_{C} = 5.0$ mA, $V_{CB} = 10$ V, $f = 1.0$ kH
hob	Output Conductance	0.05 0.1	0.5 1.0	μmho μmho	$I_{C} = 1.0 \text{ mA}, V_{CB} = 5.0 \text{ V}, f = 1.0 \text{ kH}$ $I_{C} = 5.0 \text{ mA}, V_{CB} = 10 \text{ V}, f = 1.0 \text{ kH}$
h <sub>rb</sub>	Voltage Feedback Ratio		3.0 3.0	x10 <sup>-4</sup> x10 <sup>-4</sup>	$I_C = 1.0 \text{ mA}, V_{CB} = 5.0 \text{ V}, f = 1.0 \text{ kH}$ $I_C = 5.0 \text{ mA}, V_{CB} = 10 \text{ V}, f = 1.0 \text{ kH}$
$t_d + t_r + t_f$	(test circuit no. 287)		30	ns	I <sub>C</sub> = 50 mA, V <sub>CC</sub> = 20 V
NF	Noise Figure		12	dB	$I_{C}=0.3$ mA, $V_{CE}=10$ V, $f=1.0$ kHz, $R_{S}=510$ $\Omega$ BW = 1.0 Hz



Power Dissination (Notes 2 & 3)



# 2N/PN/FTSO2218 2N/PN/FTSO2221 T. a.s. 23

NPN Small Signal General Purpose Amplifiers & Switches

<ul> <li>V<sub>CEO</sub> 30 V (Min)</li> </ul>		PACKAGE	
TOTAL CONTRACTOR		2N2218	TO-39
ABSOLUTE MAXIMUM RATINGS	(Note 1)	2N2221 PN2218	TO-18 TO-92
Temperatures Storage Temperature Operating Junction Temperature	<b>2N PN/FTSO</b> -65° C to 200° C -55° C to 150° C 175° C 150° C	PN2221 FTSO2218 FTSO2221	TO-92 TO-236AA/AB TO-236AA/AB

Total Dissipation at 25° C Ambient Temperature 25° C Case Temperature	<b>2N2218</b> 0.8 mW 3.0 W	<b>2N2221</b> 0.5 W 1.8 W
Total Dissipation at 25° C Ambient Temperature 25° C Case Temperature	<b>PN2218</b> 0.625 W 1.0 W	<b>FTSO</b> 0.350 W*

Volta	ges & Currents	
VCEO	Collector to Emitter Voltage	30 V
	(Note 4)	
V <sub>CBO</sub>	Collector to Base Voltage	60 V
VEBO	Emitter to Base Voltage	5.0 V
lc	Collector Current	800 mA

## ELECTRICAL CHARACTERISTICS (25° C Ambient Temperature unless otherwise noted) (Note 6)

SYMBOL	CHARACTERISTIC	MIN	MAX	UNITS	TEST CONDITIONS
ВУсво	Collector to Base Breakdown Voltage	60		٧	$I_C = 10 \ \mu A, I_E = 0$
BV <sub>EBO</sub>	Emitter to Base Breakdown Voltage	5.0		V	$I_E = 10 \ \mu A, \ I_C = 0$
I <sub>EBO</sub>	Emitter Cutoff Current		10	nA	$V_{EB} = 3.0 \text{ V}, I_{C} = 0$
Сво	Collector Cutoff Current		10 10	nA μA	$V_{CB} = 50 \text{ V}, I_E = 01$ $V_{CB} = 50 \text{ V}, I_E = 0, T_A = 150^{\circ} \text{ C}$

#### NOTES:

These ratings are limiting values above which the serviceability of any individual semiconductor device may be impaired.

- These ratings are limiting values above which the serviceability of any individual semiconductor device may be impaired.

  These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

  These ratings give a maximum junction temperature of 175° C; function-to-case thermal resistance of 50° C/W (derating factor of 20 mW/° C), and junction-to-ambient thermal resistance of 188° C/W (derating factor of 5.33 wW/° C) for 2N2218; for 2N2221, junction-to-case thermal resistance of 83.5° C/W (derating factor of 12 mW/° C); junction-to-ambient thermal resistance of 300° C/W (derating factor of 3.33 mW/° C). These ratings give a maximum junction temperature of 150° C, junction-to-case thermal resistance of 125° C/W (derating factor of 8.0 mW/° C); junction-to-ambient thermal resistance of 200° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for PN2218 and PN2221; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 5.0 mW/° C) for factor of 2.8 mW/° C).
- Rating refers to a high current point where collector to emitter voltage is lowest.

Pulse conditions: length = 300  $\mu$ s; duty cycle  $\leq$  2%.

- For product family characteristic curves, refer to Curve Set T145. Package mounted on 99.5% alumina 8 mm x 8 mm x 0.6 mm.

84D 27517 D =

# 2N/PN/FTSO2218 2N/PN/FTSO2221 T- 29-23

## ELECTRICAL CHARACTERISTICS (25° C Ambient Temperature unless otherwise noted) (Note 6)

SYMBOL	CHARACTERISTIC	MIN	MAX	UNITS	TEST CONDITIONS
h <sub>FE</sub>	DC Current Gain (Note 5)	40 20 35 25 20 20	120		$\begin{array}{l} I_{C} = 150 \text{ mA}, \ V_{CE} = 10 \text{ V} \\ I_{C} = 150 \text{ mA}, \ V_{CE} = 1.0 \text{ V} \\ I_{C} = 10 \text{ mA}, \ V_{CE} = 10 \text{ V} \\ I_{C} = 1.0 \text{ mA}, \ V_{CE} = 10 \text{ V} \\ I_{C} = 0.1 \text{ mA}, \ V_{CE} = 10 \text{ V} \\ I_{C} = 500 \text{ mA}, \ V_{CE} = 10 \text{ V} \end{array}$
V <sub>CEO(sus)</sub>	Collector to Emitter Sustaining Voltage (Note 5)	30		٧	$I_C = 10$ mA (pulsed), $I_B = 0$
V <sub>CE(sat)</sub>	Collector to Emitter Saturation Voltage (Note 5)		0.4 1.6	V V	I <sub>C</sub> = 150 mA, I <sub>B</sub> = 50 mA I <sub>C</sub> = 500 mA, I <sub>B</sub> = 50 mA
V <sub>BE(sat)</sub>	Base to Emitter Saturation Voltage (Note 5)		1.3 2.6	V V	I <sub>C</sub> = 150 mA, I <sub>B</sub> = 15 mA I <sub>C</sub> = 500 mA, I <sub>B</sub> = 50 mA
Соь	Output Capacitance		8.0	pF	V <sub>CB</sub> = 10 V, I <sub>E</sub> = 0
h <sub>fe</sub>	High Frequency Current Gain	2.5	·		$I_C = 20 \text{ mA}, V_{CE} = 20 \text{ V}, f = 100 \text{ MHz}$
R <sub>e</sub> (h <sub>ie</sub> )	Real Part of Common Emitter High Frequency Input Impedance	!	60	Ω	$I_C = 20 \text{ mA}, V_{CE} = 20 \text{ V}, f = 300 \text{ MHz}$



3469674 FAIRCHILD SEMICONDUCTOR

84D 27518



## 2N/PN/FTSO2218A 7-35-23 2N/PN/FTSO2221A

NPN Small Signal General Purpose Amplifiers & Switches

V<sub>CEO</sub> ... 40 V (Min) @ 10 mA

h<sub>FE</sub> ... 40-120 @ 150 mA

ton . . . 35 ns (Max) @ 150 mA, toff . . . 285 ns (Max) @ 150 mA

Complements ... 2N/PN/FTSO2904A Series

**PACKAGE** 

2N2218A 2N2221A

PN2218A

TO-92 PN2221A

ABSOLUTE MAXIMUM RATINGS (Note 1)

PN/FTSO 2N Temperatures -65° C to 200° C -55° C to 150° C Storage Temperature 150° C 175°C Operating Junction Temperature

Power Dissipation (Notes 2 & 3)

2221A 2218A Total Dissipation at 0.5 W 0.8 W 25°C Ambient Temperature (Note 7) 1.8 W 3.0 W 25° C Case Temperature

**FTSO** PN Total Dissipation at 0.350 W\* 0.625 W 25° C Ambient Temperature 1.0 W

25° C Case Temperature

Voltages & Currents

40 V V<sub>CEO</sub> Collector to Emitter Voltage (Note 4)

V<sub>CBO</sub> Collector to Base Voltage 75 V 6.0 V V<sub>EBO</sub> Emitter to Base Voltage 800 mA Collector Current

TO-39 TO-18 TO-92

FTSO2218A TO-236AA/AB TO-236AA/AB FTSO2221A

ELECTRICAL CHARACTERISTICS (25° C Ambient Temperature unless otherwise noted) (Note 6)

ELLOTTION		MIN	MAX	UNITS	TEST CONDITIONS
	CHARACTERISTIC	V-11-1	1117 17 1	V	$I_C = 10 \text{ mA}, I_B = 0$
BVCEO	Collector to Emitter Breakdown Voltage (Note 5)	40			IC — 10 IIIA, IB
	Emitter to Base Breakdown Voltage	6.0		V	$I_{C} = 0$ , $I_{E} = 10 \mu A$
			+	V	$I_{\rm C} = 10 \ \mu {\rm A}, \ I_{\rm C} = 0$
ВУсво	Collector to Base Breakdown Voltage	75		V	τε το μι, το σ

#### NOTES:

These ratings are limiting values above which the serviceability of any individual semiconductor device may be impaired.

These ratings are limiting values above which the serviceability of any individual semiconductor device may be impaired.

These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

These ratings give a maximum junction temperature of 175° C, junction-to-case thermal resistance of 50° C/W (derating factor of 20 mW/° C) and junction-to-case thermal resistance of 300° C/W (derating factor of 188° C/W (derating factor of 12 mW/° C), junction-to-ambient thermal resistance of 300° C/W (derating factor of 8.0 mW/° C); and junction-to-ambient thermal resistance of 200° C/W (derating factor of 5.0 mW/° C) for PN2218Aand PN2221A. For FTSO2218Aand FTSO2221A junction-to-ambient thermal resistance of 300° C/W (derating factor of 2.8 mW/° C) resistance of 357° C/W (derating factor of 2.8 mW/° C). Rating refers to a high current point where collector to emitter voltage is lowest. Pulse conditions: length = 300 µs; duty cycle = 1%.

For product family characteristic curves, refer to Curve Set T145.

Package mounted on 99.5% alumina 8 mm x 8 mm x 0.6 mm.

3469674 FAIRCHILD SEMICONDUCTOR

84D 27519 D =

# 2N/PN/FTSO2218A 2N/PN/FTSO2221A T-35-23

### ELECTRICAL CHARACTERISTICS (25° C Ambient Temperature unless otherwise noted) (Note 6)

SYMBOL	CHARACTERISTIC	MIN	MAX	UNITS	TEST CONDITIONS
I <sub>CEX</sub>	Collector Reverse Current		10	nA	V <sub>CE</sub> = 60 V, V <sub>EB</sub> = 3.0 V
Ісво	Collector Reverse Current		10 10	nΑ μΑ	V <sub>CB</sub> = 60 V, I <sub>E</sub> = 0 V <sub>CB</sub> = 60 V, I <sub>E</sub> = 0, T <sub>A</sub> = 150° C
l <sub>EBO</sub>	Emitter to Base Cutoff Current		10	nA	V <sub>EB</sub> = 3.0 V, I <sub>C</sub> = 0
IBL	Base Current		20	nA	V <sub>EB</sub> = 3.0 V, V <sub>CE</sub> = 60 V
h <sub>FE</sub>	DC Current Gain (Note 5) (Note 5) (Note 5) (Note 5) (Note 5) (Note 5)	20 25 35 40 25 15 20	120		$\begin{array}{l} I_C = 100 \; \mu A, \; V_{CE} = 10 \; V \\ I_C = 1.0 \; mA, \; V_{CE} = 10 \; V \\ I_C = 10 \; mA, \; V_{CE} = 10 \; V \\ I_C = 150 \; mA, \; V_{CE} = 10 \; V \\ I_C = 500 \; mA, \; V_{CE} = 10 \; V \\ I_C = 10 \; mA, \; V_{CE} = 10 \; V, \; T_A = -55^{\circ}C \\ I_C = 150 \; mA, \; V_{CE} = 1.0 \; V \end{array}$
V <sub>CE(sat)</sub>	Collector to Emitter Saturation Voltage (Note 5)		0.3 1.0	V V	I <sub>C</sub> = 150 mA, I <sub>B</sub> = 15 mA I <sub>C</sub> = 500 mA, I <sub>B</sub> = 50 mA
V <sub>BE(sat)</sub>	Base to Emitter Saturation Voltage (Note 5)	0.6	1.2 2.0	V V	I <sub>C</sub> = 150 mA, I <sub>B</sub> = 15 mA I <sub>C</sub> = 500 mA, I <sub>B</sub> = 50 mA
Соь	Output Capacitance		8.0	pF	$V_{CB} = 10 \text{ V}, I_E = 0, f = 100 \text{ kHz}$
Cib	Input Capacitance		25	pF	$V_{EB} = 0.5 \text{ V}, I_C = 0, f = 100 \text{ kHz}$
h <sub>fe</sub>	High Frequency Current Gain	2.5			$I_C = 20 \text{ mA}, V_{CE} = 5.0 \text{ V}, f = 100 \text{ MHz}$
h <sub>fe</sub>	Small Signal Current Gain	30 50	150 300		$I_C = 1.0$ mA, $V_{CB} = 10$ V, $f = 1.0$ kHz $I_C = 10$ mA, $V_{CB} = 10$ V, $f = 1.0$ kHz
h <sub>ie</sub>	Input Resistance	1.0 0.2	3.5 1.0	kΩ kΩ	$I_{C} = 1.0$ mA, $V_{CB} = 10$ V, $f = 1.0$ kHz $I_{C} = 10$ mA, $V_{CB} = 10$ V, $f = 1.0$ kHz
h <sub>oe</sub>	Output Conductance	3.0 10	15 100	μmho μmho	$I_{C} = 1.0$ mA, $V_{CE} = 10$ V, $f = 1.0$ kHz $I_{C} = 10$ mA, $V_{VB} = 10$ V, $f = 1.0$ kHz
h <sub>re</sub>	Voltage Feedback Ratio		500 250	x10 <sup>-6</sup> x10 <b>-6</b>	$I_{C} = 1.0$ mA, $V_{CB} = 10$ V, $f = 1.0$ kHz $I_{C} = 10$ mA, $V_{CB} = 10$ V, $f = 1.0$ kHz
R <sub>E</sub> (h <sub>ie</sub> )	Real Part of Common Emitter High Frequency Input Impedance	60		Ω	I <sub>C</sub> = 20 mA, V <sub>CE</sub> = 20 V f = 300 MHz
t <sub>d</sub>	Turn On Delay Time (test circuit no. 231)		10	ns	$I_{CS} = 150 \text{ mA}, V_{CC} = 30 \text{ V}, I_{B1} = 15 \text{ mA}$
tr	Rise Time (test circuit no. 231)		25	ns	$I_{CS} = 150 \text{ mA}, V_{CC} = 30 \text{ V}, I_{B1} = 15 \text{ mA}$
ts	Storage Time (test circuit no. 232)		225	ns	$I_C = 150 \text{ mA}, V_{CC} = 30 \text{ V},$ $I_{B1} = I_{B2} = 15 \text{ mA}$
tr	Fall Time (test circuit no. 232)		60	ns	$I_{CS} = 150 \text{ mA}, V_{CC} = 30 \text{ V},$ $I_{B1} = I_{B2} = 15 \text{ mA}$
TA	Active Region Time Constant		2.5	ns	I <sub>C</sub> = 150 mA, V <sub>CE</sub> = 30 V
r₀′C。	Collector to Base Time Constant		150	ps	$I_C = 20 \text{ mA}, V_{CE} = 20 \text{ V}, f = 31.8 \text{ MHz}$





## 2N2219/PN2219/FTSO2219 2N2222/PN2222/FTSO2222

NPN Small Signal General Purpose Amplifiers & Switches

T-	3	5	~	<b>7</b>	3
----	---	---	---	----------	---

TO-18

TO-92

TO-92

•	VCEO		30 V	(Min)
---	------	--	------	-------

**Temperatures** 

h<sub>FE</sub> ... 100-300 @ 150 mA, 30 (Min) @ 500 mA

**PACKAGE** TO-39 2N2219

#### **ABSOLUTE MAXIMUM RATINGS (Note 1)**

2N PN/FTSO -65° C to 200° C-55° C to 150° C FTSO2219 FTSO2222

2N2222 PN2219

PN2222

TO-236AA/AB

Storage Temperature 175° C 150° C Operating Junction Temperature

TO-236AA/AB

Power Dissipation (Notes 2 & 3)

2N2222 2N2219 Total Dissipation at 25° C Ambient Temperature 0.8 mW 0.5 W 1.8 W 3.0 W 25° C Case Temperature **FTSO** PN2219 Total Dissipation at

25° C Ambient Temperature 0.625 W

1.0 W 25° C Case Temperature

## Voltages & Currents

30 V V<sub>CEO</sub> Collector to Emitter Voltage (Note 4) V<sub>CBO</sub> Collector to Base Voltage 60 V V<sub>EBO</sub> Emitter to Base Voltage 5.0 V Collector Current 800 mA

### ELECTRICAL CHARACTERISTICS (25° C Ambient Temperature unless otherwise noted) (Note 6)

SYMBOL	CHARACTERISTIC	MIN	MAX	UNITS	TEST CONDITIONS
ВУсво	Collector to Base Breakdown Voltage	60		V	$I_{C} = 10 \ \mu A, \ I_{E} = 0$
BV <sub>EBO</sub>	Emitter to Base Breakdown Voltage	5.0		V	$I_E = 10 \ \mu A, \ I_C = 0$
lebo	Emitter Cutoff Current		10	nA	$V_{EB} = 3.0 \text{ V}, I_{C} = 0$
Ісво	Collector Cutoff Current		10 10	nΑ μΑ	$V_{CB} = 50 \text{ V}, I_E = 0$ $V_{CB} = 50 \text{ V}, I_E = 0, T_A = 150^{\circ} \text{ C}$

0.350 W\*

#### NOTES:

- These ratings are limiting values above which the serviceability of any individual semiconductor device may be impaired.
- These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.
- These ratings give a maximum junction temperature of 175° C; function-to-case thermal resistance of 50° CW (derating factor of 20 mW/° C), and function-to-ambient thermal resistance of 188° C/W (derating factor of 5.33 wW° C) for 2N2219; for 2N2222, junction-to-asse thermal resistance of 83.5° C/W (derating factor of 12 mW° C); junction-to-ambient thermal resistance of 300° C/W (derating factor of 3.33 mW/° C). These ratings give a maximum junction temperature of 150° C, junction-to-case thermal resistance of 125° C/W (derating factor of 8.0 mW/° C); junction-to-ambient thermal resistance of 200° C/W (derating factor of 5.0 mW/° C) for PN2219 and PN2222; (TO-236) junction-to-ambient thermal resistance of 357° C/W (derating factor of 2.8 mW/° C).
- Rating refers to a high current point where collector to emitter voltage is lowest.
- Pulse conditions: length = 300  $\mu$ s; duty cycle  $\leq$  2%.
- For product family characteristic curves, refer to Curve Set T145.
- Package mounted on 99.5% alumina 8 mm x 8 mm x 0.6 mm.

# 3469674 FAIRCHILD SEMICONDUCTOR

84D 27521 D

## 2N2219/PN2219/FTSO2219 2N2222/PN2222/FTSO2222

T- 35-23

# ELECTRICAL CHARACTERISTICS (25° C Ambient Temperature unless otherwise noted) (Note 6)

LECTRICAL	CHARACTERISTICS (20 6 7 miles	<del></del>		LULTC	TEST CONDITIONS
SYMBOL	CHARACTERISTIC	MIN	MAX	UNITS	I <sub>C</sub> = 150 mA, V <sub>CE</sub> = 10 V
h <sub>FE</sub>	DC Current Gain (Note 5)	100 50 75 50 35 30	300		$ \begin{aligned} &I_{\text{C}} = 150 \text{ mA}, \ V_{\text{CE}} = 1.0 \text{ V} \\ &I_{\text{C}} = 10 \text{ mA}, \ V_{\text{CE}} = 10 \text{ V} \\ &I_{\text{C}} = 0.1 \text{ mA}, \ V_{\text{CE}} = 10 \text{ V} \\ &I_{\text{C}} = 0.1 \text{ mA}, \ V_{\text{CE}} = 10 \text{ V} \\ &I_{\text{C}} = 500 \text{ mA}, \ V_{\text{CE}} = 10 \text{ V} \end{aligned} $
V <sub>CEO(sus)</sub>	Collector to Emitter Sustaining Voltage (Note 5)	30		V	I <sub>C</sub> = 10 mA (pulsed), I <sub>B</sub> = 0
V <sub>CE(sat)</sub>	Collector to Emitter Saturation		0.4 1.6	V	$I_C = 150 \text{ mA}, I_B = 50 \text{ mA}$ $I_C = 500 \text{ mA}, I_B = 50 \text{ mA}$
	Voltage (Note 5)	+	1.3	V	I <sub>C</sub> = 150 mA, I <sub>B</sub> = 15 mA
VBE(sat)	Base to Emitter Saturation Voltage (Note 5)		2.6	V	I <sub>C</sub> = 500 mA, I <sub>B</sub> = 50 mA
			8.0	pF	$V_{CB} = 10 \text{ V}, I_{E} = 0$
Сов	Output Capacitance	2.5	+		I <sub>C</sub> = 20 mA, V <sub>CE</sub> = 20 V, f = 100 MHz
h <sub>fe</sub>	High Frequency Current Gain		60	Ω	$I_{c} = 20 \text{ mA}, V_{CE} = 20 \text{ V}, f = 300 \text{ MHz}$
R <sub>e</sub> (h <sub>ie</sub> )	Real Part of Common Emitter High Frequency Input Impedance		60		10 20 1111 11





# LM301A


# Single Operational Amplifier

## **Features**


- Short circuit protection and latch free operation
- Slew rate of  $10V/\mu s$  as a summing amplifier
- Class AB output provides excellent linearity
- · Low bias current

## **Description**


The LM301A is a general purpose operational amplifiers which are externally phase compensated, permit a choice of operation for optimum high frequency performance at a selected gain: unity gain compensation can be obtained with a single capacitor.



## **Internal Block Diagram**



# **Schematic Diagram**



# **Absolute Maximum Ratings**

Parameter	Symbol	Value	Unit
Supply Voltage	Vcc	±18	V
Differential Input Voltage	VI(DIFF)	30	V
Input Voltage	Vı	±15	V
Output short Circuit Duration	-	Continuous	-
Power Dissipation	PD	500	mW
Operating Temperature Range	TOPR	0 ~ +70	°C
Storage Temperature Range	TSTG	- 65 ~ <b>+</b> 150	°C

## **Electrical Characteristics**

(TA =+25°C,  $V_{CC}$  = +15V,  $V_{EE}$ = -15V, unless otherwise specified)

Devementes	Cumbal	Compli	Conditions			LM301A		
Parameter	Symbol Conditions		lions	Min.	Тур.	Max.	Unit	
Input Offact Valtage	Vio	R <u>S&lt;</u> 50KΩ		-	2.0	7.5	mV	
Input Offset Voltage	VIO		Note 1	-	-	10	mV	
Input Offset Current	lio			-	4.5	50	nA	
Input Onset Current	110		Note 1	-	-	70	nA	
Input Bias Current	IBIAS			-	60	250	nA	
Input Bias Current	IBIAS		Note 1	-	-	300	nA	
		VCC = ± 20V		-	-	-	mA	
Supply Current	Icc	VCC = ± 15V		-	2.0	3.0	mA	
		$VCC = \pm 20V, T$	TA = TA(MAX)	-	-	-	mA	
Large Signal Voltage Gain	G∨	$V_{CC}$ = ± 15V, R <sub>L</sub> $\ge$ 2KΩ, $V_{O(P-P)}$ = ± 10V		25	160	-	V/mV	
			Note 1	15	-	-	V/mV	
Average Temperature Coefficient of Input Offset Voltage (NOTE2)	ΔV <sub>ΙΟ</sub> /ΔΤ	Note 1	Note 1		6.0	30	μV/°C	
Average Temperature Coefficient		25 °C ≤ T <sub>A</sub> ≤ T <sub>A</sub>	-	0.01	0.3	nA/°C		
of Input Offset Current (NOTE2)	ΔΙΙΟ/ΔΤ	$T_A(MIN) \le T_A \le 25 ^{\circ}C$		-	0.02	0.6	nA/°C	
Input Voltage Range	VI(R)	Vcc = ± 20V	Note 1	-	-	-	V	
Input voltage Kange	VI(R)	VCC = ± 15V	Note 1	± 12	-	-	V	
Common-Mode Rejection Ratio	CMRR	Rs ≤ 50KΩ	Note 1	70	95	-	dB	
Power Supply Rejection Ratio	PSRR	Rs ≤ 50KΩ	Note 1	70	100	-	dB	
Output Voltage Swing	Va	Vcc = ± 15V	$R_L = 10K\Omega$	± 12	± 14	-	V	
Output voltage Swirig	VO(P-P)	VCC = ± 13V	R <sub>L</sub> = 2.0KΩ	± 10	± 13		V	
Input Resistance (NOTE2)	Rı	-		0.5	2.0	-	МΩ	

### Note:

- 1. LM301A:  $0 \le T_A \le +70$  °C
- 2. Guaranteed by design.

# **Typical Performance Characteristics**




Figure 1. Supply Current




Figure 3. Current Limiting




Figure 5. Power Supply Rejection




Figure 2. Voltage Gain




Figure 4. Input Current





Figure 6. Common Mode Rejection

## **Mechanical Dimensions**

## **Package**

## **Dimensions in millimeters**

# 8-DIP



## **Ordering Information**

Product Number	Package	Operating Temperature
LM301AN	8-DIP	0 ~ + 70 °C

### DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

#### LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

- Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury of the user.
- A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

www.fairchildsemi.com