

AG35-CET&AG35-EUT

QuecOpen(SDK) RGMII 开发指导

LTE Standard 模块系列

版本：1.0.1

日期：2025-03-18

状态：临时文件



上海移远通信技术股份有限公司（以下简称“移远通信”）始终以为客户提供最及时、最全面的服务为宗旨。如需任何帮助，请随时联系我司上海总部，联系方式如下：

上海移远通信技术股份有限公司

上海市闵行区田林路 1016 号科技绿洲 3 期（B 区）5 号楼 邮编：200233

电话：+86 21 5108 6236 邮箱：info@quectel.com

或联系我司当地办事处，详情请登录：<http://www.quectel.com/cn/support/sales.htm>。

如需技术支持或反馈我司技术文档中的问题，请随时登录网址：

<http://www.quectel.com/cn/support/technical.htm> 或发送邮件至：support@quectel.com。

前言

移远通信提供该文档内容以支持客户的产品设计。客户须按照文档中提供的规范、参数来设计产品。同时，您理解并同意，移远通信提供的参考设计仅作为示例。您同意在设计您目标产品时使用您独立的分析、评估和判断。在使用本文档所指导的任何硬软件或服务之前，请仔细阅读本声明。您在此承认并同意，尽管移远通信采取了商业范围内的合理努力来提供尽可能好的体验，但本文档和其所涉及服务是在“可用”基础上提供给您的。移远通信可在未事先通知的情况下，自行决定随时增加、修改或重述本文档。

使用和披露限制

许可协议

除非移远通信特别授权，否则我司所提供硬软件、材料和文档的接收方须对接收的内容保密，不得将其用于除本项目的实施与开展以外的任何其他目的。

版权声明

移远通信产品和本协议项下的第三方产品可能包含受移远通信或第三方材料、硬软件和文档版权保护的相关资料。除非事先得到书面同意，否则您不得获取、使用、向第三方披露我司所提供的文档和信息，或对此类受版权保护的资料进行复制、转载、抄袭、出版、展示、翻译、分发、合并、修改，或创造其衍生作品。移远通信或第三方对受版权保护的资料拥有专有权，不授予或转让任何专利、版权、商标或服务商标权的许可。为避免歧义，除了正常的非独家、免版税的产品使用许可，任何形式的购买都不可被视为授予许可。对于任何违反保密义务、未经授权使用或以其他非法形式恶意使用所述文档和信息的违法侵权行为，移远通信有权追究法律责任。

商标

除另行规定，本文档中的任何内容均不授予在广告、宣传或其他方面使用移远通信或第三方的任何商标、商号及名称，或其缩略语，或其仿冒品的权利。

第三方权利

您理解本文档可能涉及一个或多个属于第三方的硬软件和文档（“第三方材料”）。您对此类第三方材料的使用应受本文档的所有限制和义务约束。

移远通信针对第三方材料不做任何明示或暗示的保证或陈述，包括但不限于任何暗示或法定的适销性或特定用途的适用性、平静受益权、系统集成、信息准确性以及与许可技术或被许可人使用许可技术相关的不侵犯任何第三方知识产权的保证。本协议中的任何内容都不构成移远通信对任何移远通信产品或任何其他软硬件、设备、工具、信息或产品的开发、增强、修改、分销、营销、销售、提供销售或以其他方式维持生产的陈述或保证。此外，移远通信免除因交易过程、使用或贸易而产生的任何和所有保证。

隐私声明

为实现移远通信产品功能，特定设备数据将会上传至移远通信或第三方服务器（包括运营商、芯片供应商或您指定的服务器）。移远通信严格遵守相关法律法规，仅为实现产品功能之目的或在适用法律允许的情况下保留、使用、披露或以其他方式处理相关数据。当您与第三方进行数据交互前，请自行了解其隐私保护和数据安全政策。

免责声明

- 1) 移远通信不承担任何因未能遵守有关操作或设计规范而造成损害的责任。
- 2) 移远通信不承担因本文档中的任何因不准确、遗漏、或使用本文档中的信息而产生的任何责任。
- 3) 移远通信尽力确保开发中功能的完整性、准确性、及时性，但不排除上述功能错误或遗漏的可能。除非另有协议规定，否则移远通信对开发中功能的使用不做任何暗示或法定的保证。在适用法律允许的最大范围内，移远通信不对任何因使用开发中功能而遭受的损害承担责任，无论此类损害是否可以预见。
- 4) 移远通信对第三方网站及第三方资源的信息、内容、广告、商业报价、产品、服务和材料的可访问性、安全性、准确性、可用性、合法性和完整性不承担任何法律责任。

版权所有 ©上海移远通信技术股份有限公司 2025，保留一切权利。

Copyright © Quectel Wireless Solutions Co., Ltd. 2025.

文档历史

本文档为临时版本，其中涉及的模块引脚或接口定义、频段、功能、特性及设计等（若有）发生变动的可能性较大，部分参数经过初步验证或仍未验证。变更或补充信息将在后续正式版本中体现。临时版本仅供临时参考使用，若与正式版本存在差异，应以最新版本为准。修订记录如下所示：

修订记录

版本	日期	作者	变更表述
-	2023-11-09	Gabriel LI	文档创建
1.0.0	2023-11-09	Gabriel LI	临时版本
1.0.1	2025-03-18	Gabriel LI	临时版本 1. 新增适用模块 AG35-EUT。 2. 修改设备树文件配置，修改切换为 RGMII 模式的方法，修改在 RGMII 模式下切换电压阈的方法（第 3 章）

目录

文档历史	3
目录	4
表格索引	5
图表索引	6
1 引言	7
2 引脚描述	8
3 设备树介绍	9
4 加载驱动	13
4.1. EMAC 驱动	13
4.2. PHY 驱动	13
4.2.1. 加载 PHY 驱动	14
5 PHY 设备	16
5.1. 寄存器	16
5.1.1. 控制寄存器	16
5.1.2. 状态寄存器	17
5.1.3. 复位寄存器	18
5.2. 设备属性文件	20
5.2.1. phy_reg_dump 属性文件	20
5.2.2. quectel_clause45_Interface 属性文件	21
5.2.3. general_phy_dump 属性文件	21
5.3. IO 电压设置	21
5.3.1. PHY IO 寄存器配置	21
5.3.2. 设备树配置	22
5.4. TX/RX 延时设置	23
5.5. 驱动耗流调试	24
6 RGMII 调试说明	26
6.1. EVB 接 PHY 环境	26
6.2. 电脑端设置	27
6.3. 调试步骤及注意事项	28
7 附录 参考文档及术语缩写	29

表格索引

表 1: RGMII 引脚定义.....	8
表 2: 参考文档.....	29
表 3: 术语缩写.....	29

Preliminary
Quectel Confidential

图表索引

图 1: YT8521 PHY 控制寄存器	17
图 2: YT8521 PHY 状态寄存器	18
图 3: YT8521 PHY 软件复位寄存器	19
图 4: YT8521 PHY VDDIO 电压寄存器	22
图 5: YT8521 PHY TX/RX 延时寄存器	23
图 6: 低功耗模式耗流数据	24
图 7: PHY 与模块 TE-A 环境	26
图 8: Windows 系统修改 IP 为自动获取	27
图 9: Windows 系统修改速率为自协商	27

Preliminary
Quectel Confidential

1 引言

移远通信 AG35-CET 和 AG35-EUT 模块支持 QuecOpen®方案；QuecOpen®是基于 Linux 的嵌入式开发平台，可简化 IoV 应用的软件设计和开发过程。有关 QuecOpen®的详细信息，请参考文档 [1]。

本文档适用于 SDK 构建环境的 QuecOpen®方案，主要介绍在 QuecOpen®方案下，移远通信 AG35-CET 和 AG35-EUT 模块的 RGMII 以及 RMII 功能，包括硬件电路设计、软件配置以及调试方法等，从而帮助开发人员简易而快速地进行开发。

Preliminary
Quectel Confidential

2 引脚描述

模块内提供一组以太网 MAC 的 RGMII/RMII 接口, 可与 PHY 连接。引脚信息详情请参考[文档\[2\]](#)。PHY 部分引脚分配如下所示:

表 1: RGMII 引脚定义

引脚号	引脚名	引脚描述	复用功能 1 (默认)
6	RMII_RST_N	复位外部 PHY	GPIO_20
4	EPHY_VDD	PHY 供电电源	-

PHY 电源使能引脚可使用普通 GPIO 的 RGMII 引脚, RMII_RST_N 引脚不可更改。

备注

EPHY_VDD 引脚为输入引脚, 用于控制模块内部网卡供电。当外接 PHY 芯片为 1.8 V 电压域时, 需外部输入 1.8 V 供电, 支持 RGMII 模式; 当外接 PHY 芯片为 3.3 V 电压域, 需外部输入 3.3 V 供电, 仅支持 RMII 模式。

3 设备树介绍

设备树主要对引脚、时钟、电源等进行配置。

主要配置文件为 `ql-ol-kernel/arch/arm/boot/dts/ql-1806e-common.dtsi`，其配置如下所示：

```
eth0: asr-eth@0xd4281800 {
    status = "okay";
    compatible = "asr,asr-eth";
    pinctrl-names = "default", "rgmii-pins";
    pinctrl-0 = <&emac_pmx_func0 &emac_pmx_func2 &emac_pmx_func3>;
    pinctrl-1 = <&emac_pmx_func0 &emac_pmx_func1 &emac_pmx_func2
&emac_pmx_func3>;
    reg = <0xd4281800 0x200>;
    interrupts = <10 11>;
    lpm-qos = <PM_QOS_CPUIDLE_BLOCK_AXI>;
    clocks = <&soc_clocks ASR1803_CLK_EMAC;
&soc_clocks ASR1803_CLK_EMAC_PTP>;
    clock-names = "emac-clk", "ptp-clk";
    ptp-support;
    ptp-clk-rate = <100000000>;
    clk-tuning-enable;

    /* clk-config(32bit)
    *
    * clk_sel(clk-config[23:16])
    * RGMII:
    * tx | clk_sel: 0 - from external RX clock
    *                  1 - from inverted external RX clock
    * rx | clk_sel: 0 - from external RX clock
    *                  1 - from inverted external RX clock
    *
    * RMII:
    * tx | clk_sel: 0 - RMII clock
    *                  1 - Inverted RMII clock
    * rx | clk_sel: 0 - RMII clock
    *                  1 - Inverted RMII clock
    *
    */
```

```

tx-clk-config = <0x0>;
rx-clk-config = <0x0>;

/* enable 1000M phy*/
3v3-enable = <0>; /* IO voltage, 1 - 3.3v, 0 - 1.8v */
phy-handle = <&phy0>;
reset-gpio = <&gpio 20 0>;
reset-active-low;
reset-delays-us = <0 100000 100000>;
enable-suspend;
suspend-not-keep-power;
ldo-gpio = <&gpio 117 0>; //The gpio117 is power enable pin.
ldo-active-low;
ldo-delays-us = <0 10000 10000>;
flow-control-threshold = <60 90>;

/* enable fix link for ethernet switch */
/*
fixed-link {
speed = <100>;
full-duplex;
phy-mode = "rmii";
};
*/

mdio: mdio-bus {
#address-cells = <0x1>;
#size-cells = <0x0>;
/* YT8521 10M/100M/1000M 1.8V RGMII PHY */
phy0: phy@0 {
compatible = "ethernet-phy-ieee802.3-c22";
device_type = "ethernet-phy";
reg = <0x0>; /* set phy address*/
phy-mode = "rgmii";
tx_rx_delay = <0xb 0x0>; /* 150ps per step*/
};
};
};

```

补充配置文件为 *ql-ol-kernel/arch/arm/boot/dts/ql-1806e-std.dts*，其配置如下所示：

```

/* Motorcomm YT8010A 100Base-T1 PHY RMII */
#define CONFIG_USE_YT8010A    0

```

```
//gabriel.li 20230523 add, If using YT8010A
#if (CONFIG_USE_YT8010A)
&eth0 {
    3v3-enable = <1>;
    mdio: mdio-bus {
        phy0: phy@0 {
            phy-mode = "rgmii"; //Setting interface mode to "rgmii" or "rmii"
        };
    };
};

#endif
```

模块支持 RGMII 和 RMII。当前配置默认为 RGMII 模式，如需切换为 RMII 模式，将下图所示配置 **phy-mode = "rgmii"**修改为 **phy-mode = "rmii"**即可：

```
mdio: mdio-bus {
    #address-cells = <0x1>;
    #size-cells = <0x0>;
    /* YT8521 10M/100M/1000M 1.8V RGMII PHY */
    phy0: phy@0 {
        compatible = "ethernet-phy-ieee802.3-c22";
        device_type = "ethernet-phy";
        reg = <0x0>; /* set phy address*/
        phy-mode = "rgmii";
        tx_rx_delay = <0xb 0x0>; /* 150ps per step*/
    };
};
```

模块在 RMII 模式下支持 1.8 V 电压阈和 3.3 V 电压阈，默认为 1.8 V。如需切换为 3.3 V 电压阈，需将下图所示配置 **3v3-enable = <0>**修改为 **3v3-enable = <1>**：

```
/* enable 1000M phy*/
3v3-enable = <0>; /* IO voltage, 1 - 3.3v, 0 - 1.8v */
phy-handle = <&phy0>;
reset-gpio = <&gpio 20 0>;
reset-active-low;
reset-delays-us = <0 100000 100000>;
enable-suspend;
suspend-not-keep-power;
ldo-gpio = <&gpio 117 0>; //The gpio117 is power enable pin.
ldo-active-low;
ldo-delays-us = <0 10000 10000>;
flow-control-threshold = <60 90>;
```

备注

仅 RGMII 模式支持 3.3 V 电压阈。如设置 **3v3-enable** = <0> 电压阈为 1.8 V，但在 EPHY_VDD 引脚输入 3.3 V 供电，将对模块造成不可逆损伤。

Preliminary
Quectel Confidential

4 加载驱动

4.1. EMAC 驱动

模块通过 EMAC 驱动进行内部 MAC 和外部 PHY 的初始化及控制。

EMAC 驱动文件为：`ql-ol-kernel/drivers/net/ethernet/asr/emacs_eth.c`。该驱动内嵌在内核中，模块上电后，驱动跟随 Linux 一起加载，不可卸载。

4.2. PHY 驱动

通用 PHY 驱动文件为 `ql-ol-kernel/drivers/net/phy/quectel_phy.c`。当外部未接入 PHY 时，会使用通用 PHY 启动 eth0 网卡；当外部有接入 PHY 时，会获取 PHY ID 进行 PHY 驱动的适配。

模块已适配的 PHY 设备在驱动文件 `quectel_phy.c` 中均有体现，可参考文件中的寄存器配置调试相同型号的 PHY 设备。例如，驱动文件中已调试的 JL3113 型号 PHY 的时钟延时配置示例如下：

```

595
596     if (phydev->interface == PHY_INTERFACE_MODE_SGMII) {
597         err = jl3xxx_set_phy_inter(phydev, PHY_SGMII);
598         if (err < 0)
599             return err;
600     } else {
601         err = jl3xxx_set_phy_inter(phydev, PHY_RGMII);
602         if (err < 0)
603             return err;
604     }
605
606 //1000M TX or RX delay enabled and TX CLOCK DELAY LEVEL
607 //jl3xxx_set_rgmii_dly(phydev, true, true);
608
609 //TX CLOCK DELAY LEVEL 1ns
610 //jl3xxx_clear_mmd_bits(phydev, JL3XXX_IEEE_CTL_ADDR,
611 //                        JL3XXX_RGMII_CFG, JL3XXX_RGMII_TX_DLY_LEVEL_0);
612 //jl3xxx_clear_mmd_bits(phydev, JL3XXX_IEEE_CTL_ADDR,
613 //                        JL3XXX_RGMII_CFG, JL3XXX_RGMII_TX_DLY_LEVEL_1);
614 //TX CLOCK DELAY LEVEL 1.2ns
615 //jl3xxx_set_mmd_bits(phydev, JL3XXX_IEEE_CTL_ADDR,
616 //                    JL3XXX_RGMII_CFG, JL3XXX_RGMII_TX_DLY_LEVEL_0);
617 //jl3xxx_clear_mmd_bits(phydev, JL3XXX_IEEE_CTL_ADDR,
618 //                        JL3XXX_RGMII_CFG, JL3XXX_RGMII_TX_DLY_LEVEL_1);
619 //TX CLOCK DELAY LEVEL 1.5ns
620 //jl3xxx_clear_mmd_bits(phydev, JL3XXX_IEEE_CTL_ADDR,
621 //                        JL3XXX_RGMII_CFG, JL3XXX_RGMII_TX_DLY_LEVEL_0);
622 //jl3xxx_set_mmd_bits(phydev, JL3XXX_IEEE_CTL_ADDR,
623 //                    JL3XXX_RGMII_CFG, JL3XXX_RGMII_TX_DLY_LEVEL_1);
624 //TX CLOCK DELAY LEVEL 1.8ns
625 //jl3xxx_set_mmd_bits(phydev, JL3XXX_IEEE_CTL_ADDR,
626 //                    JL3XXX_RGMII_CFG, JL3XXX_RGMII_TX_DLY_LEVEL_0);
627 //jl3xxx_set_mmd_bits(phydev, JL3XXX_IEEE_CTL_ADDR,
628 //                    JL3XXX_RGMII_CFG, JL3XXX_RGMII_TX_DLY_LEVEL_1);
629
630 // soft reset
631 jl3xxx_set_mmd_bits(phydev, 1, 0, BIT(15));
632 msleep(20);

```

备注

调试 PHY 设备时，除参考驱动文件中的配置外，还需与实际硬件强关联。在调试过程中如有任何问题，请联系移远通信技术支持。

4.2.1. 加载 PHY 驱动

以 YT8521 设备为例，开机后 PHY 驱动加载成功的日志如下所示，获取到的 PHY ID 为 0x11a。

```

12.891176 kmodloader: - xt_time - 1
26.840699 emac_phy_connect: phy@0
26.844267 ==> set eamc interface: rgmii
26.872022 enter yt8521_config_init
26.884893 emac_phy_connect: eth0: attached to PHY (UID 0x11a) Link = 0 irq=-1
26.907188 clk_phase_rgmii_set phase:0 direction:tx 0x30007 0x30007
26.913654 clk_phase_rgmii_set phase:0 direction:rx 0x30007 0x30007
27.059383 MDIO clock div: 0x60
27.062921 emac_adjust_link link:1 speed:1000M duplex:Full
27.086528 br-lan: port 1(eth0) entered blocking state
27.098057 br-lan: port 1(eth0) entered disabled state
27.116174 device eth0 entered promiscuous mode
27.846189 br-lan: port 1(eth0) entered blocking state
27.851496 br-lan: port 1(eth0) entered forwarding state
27.874096 IPv6: ADDRCONF(NETDEV_CHANGE): br-lan: link becomes ready
64.486259 Timestamp is: 01-01 00:01:17.101656142 UTC
74.946167 KERNEL-TEXT-CRC: 0x2c3a

```

若没有接入 PHY，无法获取到 PHY ID，EMAC 驱动默认为 PHY ID 赋值为 0 x 12345678，再适配通用驱动，日志如下图所示：

```
29.641687] emac_phy_connect: phy@0
29.653673] ==> set eamc interface: rgmii
29.658157] emac_phy_connect: eth0: attached to PHY (UID 0x12345678) Link = 0 irq=-1
29.675145] clk_phase_rgmii_set phase:0 direction:tx 0x30007 0x30007
29.681611] clk_phase_rgmii_set phase:0 direction:rx 0x30007 0x30007
29.733186] MDIO clock div: 0x60
29.753774] emac_adjust_link link:1 speed:1000M duplex:Full
29.943148] device bridge0 entered promiscuous mode
30.084850] bridge0: port 1(ecm0) entered blocking state
30.090279] bridge0: port 1(ecm0) entered disabled state
30.100619] device ecm0 entered promiscuous mode
30.213651] bridge0: port 2(eth0) entered blocking state
30.219080] bridge0: port 2(eth0) entered disabled state
30.233873] device eth0 entered promiscuous mode
30.238692] bridge0: port 2(eth0) entered blocking state
30.244151] bridge0: port 2(eth0) entered forwarding state
32.548266] ccidastub_ioctl,cmd=0x4004f602
32.552627] CCIDASTUB_DATAHANDLE: cid =0, type =1
```

5 PHY 设备

5.1. 寄存器

本章以 YT8521 PHY 为例，介绍控制寄存器、状态寄存器和复位寄存器。若使用其他型号的 PHY 寄存器，需对照 PHY 芯片官方手册，在对应的寄存器上进行类似的操作。

5.1.1. 控制寄存器

PHY 可以通过配置控制寄存器来配置速率和自适应模式，其配置寄存器为 0x00 寄存器。寄存器说明如下图：

Bit	Symbol	Access	Default	Description
15	Reset	RW SC	0x0	PHY Software Reset. Writing 1 to this bit causes immediate PHY reset. Once the operation is done, this bit is cleared automatically. 0: Normal operation 1: PHY reset
14	Loopback	RW SWC	0x0	Internal loopback control 1'b0: disable loopback 1'b1: enable loopback
13	Speed_Selection(LSB)	RW	0x0	LSB of speed_selection[1:0]. Link speed can be selected via either the Auto-Negotiation process, or manual speed selection speed_selection[1:0]. Speed_selection[1:0] is valid when Auto-Negotiation is disabled by clearing bit 0.12 to zero. Bit6 bit13 1 1 = Reserved 1 0 = 1000Mb/s 0 1 = 100Mb/s 0 0 = 10Mb/s
12	Autoneg_En	RW	0x1	1: to enable auto-negotiation; 0: auto-negotiation is disabled.
11	Power_down	RW SWC	0x0	1 = Power down

				0 = Normal operation When the port is switched from power down to normal operation, software reset and Auto-Negotiation are performed even bit[15] RESET and bit[9] RESTART_AUTO_NEGOTIATION are not set by the user.
10	Isolate	RW SWC	0x0	Isolate phy from RGMII/SGMII/FIBER. 1'b0: Normal mode 1'b1: Isolate mode
9	Re_Autoneg	RW SC SWS	0x0	Auto-Negotiation automatically restarts after hardware or software reset regardless of bit[9] RESTART. 1 = Restart Auto-Negotiation Process 0 = Normal operation
8	Duplex_Mode	RW	0x1	The duplex mode can be selected via either the Auto-Negotiation process or manual duplex selection. Manual duplex selection is allowed when Auto-Negotiation is disabled by setting bit[12] AUTO_NEGOTIATION to 0. 1 = Full Duplex 0 = Half Duplex
7	Collision_Test	RW SWC	0x0	Setting this bit to 1 makes the COL signal asserted whenever the TX_EN signal is asserted. 1 = Enable COL signal test 0 = Disable COL signal test
6	Speed_Selection(MSB)	RW	0x1	See bit13.
5:0	Reserved	RO	0x0	Reserved. Write as 0, ignore on read

图 1: YT8521 PHY 控制寄存器

例如，配置关闭自适应模式和 100 M 速率，需要对 0x00 寄存器进行写入操作，具体配置如下：

```
echo 0x00-0x2100 > /sys/kernel/debug/eth/phy_reg_dump
```

5.1.2. 状态寄存器

PHY 是否为 Link 状态，可通过 0x11 状态寄存器 Bit[10]确定。如果 0x11 状态寄存器 Bit[10]为 1，PHY 为 Link up 状态；否则 PHY 为 Link down 状态。

0x11 状态寄存器说明如下：

Bit	Symbol	Access	Default	Description
15:14	Speed_mode	RO	0x0	These status bits are valid only when bit11 is 1. Bit11 is set when Auto-Negotiation is completed or Auto-Negotiation is disabled. 11 = Reserved 10 = 1000 Mbps 01 = 100 Mbps 00 = 10 Mbps
13	Duplex	RO	0x0	This status bit is valid only when bit11 is 1. Bit11 is set when Auto-Negotiation is completed or Auto-Negotiation is disabled. 1 = Full-duplex 0 = Half-duplex
12	Page Received real-time	RO	0x0	1 = Page received 0 = Page not received
11	Speed and Duplex Resolved	RO	0x0	When Auto-Negotiation is disabled, this bit is set to 1 for force speed mode. 1 = Resolved 0 = Not resolved
10	Link status real-time	RO	0x0	1 = Link up 0 = Link down
9:7	Reserved	RO	0x0	Reserved
6	MDI Crossover Status	RO	0x0	This status bit is valid only when bit11 is 1.

图 2: YT8521 PHY 状态寄存器

5.1.3. 复位寄存器

通过设置 PHY 寄存器的相关标志位，可对 PHY 进行软件复位处理。可通过 0x00 寄存器 Bit[15]进行复位，如下所示：

Bit	Symbol	Access	Default	Description
15	Reset	RW SC	0x0	PHY Software Reset. Writing 1 to this bit causes immediate PHY reset. Once the operation is done, this bit is cleared automatically. 0: Normal operation 1: PHY reset
14	Loopback	RW SWC	0x0	Internal loopback control 1'b0: disable loopback 1'b1: enable loopback
13	Speed_Selection(LSB)	RW	0x0	LSB of speed_selection[1:0]. Link speed can be selected via either the Auto-Negotiation process, or manual speed selection speed_selection[1:0]. Speed_selection[1:0] is valid when Auto-Negotiation is disabled by clearing bit 0.12 to zero. Bit6 bit13 1 1 = Reserved 1 0 = 1000Mb/s 0 1 = 100Mb/s 0 0 = 10Mb/s
12	Autoneg_En	RW	0x1	1: to enable auto-negotiation; 0: auto-negotiation is disabled.
11	Power_down	RW SWC	0x0	1 = Power down

图 3: YT8521 PHY 软件复位寄存器

备注

当前 YT8521 PHY 使用 UTP To RGMII 通信模式，可通过 0xA001 寄存器 Bit[2:0]确认 PHY 是否处于该通信模式下，寄存器说明如下：

2:0	Mode_sel	RW POS	0x0	chip mode, depend on strapping. 3'b000: UTP_TO_RGMII; 3'b001: FIBER_TO_RGMII; 3'b010: UTP_FIBER_TO_RGMII; 3'b011: UTP_TO_SGMII; 3'b100: SGPHY_TO_RGMAC; 3'b101: SGMAC_TO_RGPHY; 3'b110: UTP_TO_FIBER_AUTO; 3'b111: UTP_TO_FIBER_FORCE.
-----	----------	--------	-----	--

对 0xA001 寄存器 Bit[2:0]的配置在软件复位后生效，详情请参考 YT8521 PHY 芯片官方手册。

5.2. 设备属性文件

模块支持通过读写设备属性文件的方式进行 PHY 寄存器的读取和配置等操作。

5.2.1. phy_reg_dump 属性文件

该设备属性文件可用于读写外部 PHY 寄存器，针对采用 Clause 22 和 Clause 45 通信协议的 PHY 寄存器，其读写命令具体如下：

● Clause 22 PHY 寄存器

1) 读取寄存器：

```
echo <寄存器地址> > /sys/kernel/debug/eth/phy_reg_dump
cat /sys/kernel/debug/eth/phy_reg_dump
```

以读取寄存器地址为 0x00 的寄存器信息为例，命令如下：

```
echo 0x00 > /sys/kernel/debug/eth/phy_reg_dump
cat /sys/kernel/debug/eth/phy_reg_dump
```

2) 配置寄存器：

```
echo <寄存器地址>-<设置参数> > /sys/kernel/debug/eth/phy_reg_dump
```

以设置寄存器地址为 0x00 的寄存器数值为 0x0140 为例，命令如下：

```
echo 0x00-0x0140 > /sys/kernel/debug/eth/phy_reg_dump
```

● Clause 45 PHY 寄存器

1) 读取寄存器：

```
echo <寄存器地址>-<设备 ID> > /sys/kernel/debug/eth/phy_reg_dump
cat /sys/kernel/debug/eth/phy_reg_dump
```

以读取设备 ID 为 7，寄存器地址为 0x3c 的寄存器信息为例，命令如下：

```
echo 0x3c-7 > /sys/kernel/debug/eth/phy_reg_dump
cat /sys/kernel/debug/eth/phy_reg_dump
```

2) 配置寄存器：

```
echo <寄存器地址>-<设备 ID>-<设置参数> > /sys/kernel/debug/eth/phy_reg_dump
```

以设置设备 ID 为 7，寄存器地址为 0x3c 的寄存器数值为 0x0004 为例，命令如下：

```
echo 0x3c-7-0x0004 > /sys/kernel/debug/eth/phy_reg_dump
```

5.2.2. quectel_clause45_Interface 属性文件

若 PHY ID 可通过 Clause 22 协议，但有些寄存器需要通过 Clause 45 协议访问，则可以操作 *quectel_clause45_Interface* 属性文件，操作方式与使用 Clause 45 协议读写 *phy_reg_dump* 属性文件一致，文件路径为 */sys/kernel/debug/eth/quectel_clause45_Interface*。

5.2.3. general_phy_dump 属性文件

该设备属性文件可用于获取 PHY 0x0 - 0x1F 的寄存器值，获取到的值输出到内核日志中。在调试阶段对该属性文件执行如下命令，查询寄存器值：

```
cat /sys/kernel/debug/eth/general_phy_dump
```

5.3. IO 电压设置

5.3.1. PHY IO 寄存器配置

YT8521 PHY 支持的 IO 电压为 1.8 V、2.5 V 和 3.3 V 电压域。由于模块 EMAC 仅支持 1.8 V 和 3.3 V IO 电压，故 PHY 的 2.5 V 电压不可配置。如需外部 PHY IO 电压设置为 3.3 V，需对 0xA001 寄存器 Bit[5:4] 进行相关设置，关于该寄存器的描述如下图：

Bit	Symbol	Access	Default	Description
15	Sw_rst_n_mode	RW SC	0x1	A whole chip software reset, it will also be asserted when chip mode changed, low active, self clear
14:12	Reserved	RO	0x0	Reserved
11	Iddq_mode	RW	0x0	Iddq test mode
10:9	Reserved	RO	0x0	Reserved
8	Rxc_dly_en	RW POS	0x1	rgmii clk 2ns delay control, depends on strapping
7	Reserved	RO	0x0	Reserved
6	En_ldo	RW	0x1	rgmii ldo enable, default is 0 and will be set to 1 after power on strapping is done
5:4	Cfg_ldo	RW POS	0x0	Rgmii ldo voltage control. Depends on strapping. 2'b11: 1.8v

				2'b10: 1.8v 2'b01: 2.5v 2'b00: 3.3v
3	Reserved	RO	0x0	Reserved
2:0	Mode_sel	RW POS	0x0	chip mode, depend on strapping. 3'b000: UTP_TO_RGMII; 3'b001: FIBER_TO_RGMII; 3'b010: UTP_FIBER_TO_RGMII; 3'b011: UTP_TO_SGMII; 3'b100: SGPHY_TO_RGMAC; 3'b101: SGMAC_TO_RGPHY; 3'b110: UTP_TO_FIBER_AUTO; 3'b111: UTP_TO_FIBER_FORCE.

图 4: YT8521 PHY VDDIO 电压寄存器

备注

如果外部 PHY IO 电压默认为 1.8 V，该寄存器不用配置。

5.3.2. 设备树配置

外部 PHY 的 IO 硬件电压需要与 EMAC 驱动的 IO 电压匹配，EMAC 驱动关于 IO 电压的配置如下图：

```
//gabriel.li 20230523 add, If using YT8010A
#if (CONFIG_USE_YT8010A)
&eth0 {
    3v3-enable = <1>;
    mdio: mdio-bus {
        phy0: phy@0 {
            phy-mode = "rgmii"; //Setting interface mode to "rgmii" or "rmii"
        };
    };
};
&pm8021do4{
    regulator-min-microvolt = <3300000>; // MDIO_BUS MDIO/MDC IO voltage, 3300000 - 3.3v, 1800000 - 1.8v
    regulator-boot-on;
    regulator-always-on;
};
#endif
```

可通过同时修改设备树文件 `3v3-enable` 和 `regulator-min-microvolt` 改变 PHY IO 的电压值。模块当前仅支持 3.3 V 和 1.8 V 电压域，默认为 1.8 V，仅 RMII 模式下支持 3.3 V 电压阈。QuecOpen SDK 中设备树路径为 `ql-ol-kernel/arch/arm/boot/dts/ql-1806e-std.dts`。

5.4. TX/RX 延时设置

移远通信调试过程中发现由于通信速率 1000 Mbps 对硬件要求较高，不同硬件版本需调整 PHY 的 RX/TX 延时设置后，RGMII 功能方可正常工作。YT8521 PHY 支持 TX/RX 延时设置。可通过设置 0xA003 寄存器的 Bit[13:10]、Bit[7:4]或 Bit[3:0]打开或关闭 TX/RX 延时。寄存器描述如下：

Bit	Symbol	Access	Default	Description
15	Rgmac_cfg_mode	RW	0x0	When chip mode is SGPHY_TO_RGMAC, it controls the source of the RGMII's speed, duplex and link status. These information will be sent to the SGMII PHY. 1: RGMII's speed, duplex, link status information comes from EXT 0xA004; 0: these information comes from RGMII OOB. Refer EXT 0xA005 for detail.
14	Tx_clk_sel	RW	0x0	0: use original RGMII TX_CLK to drive the RGMII TX_CLK delay train; 1: use inverted RGMII TX_CLK to drive the RGMII TX_CLK delay train. Used for debug
13:10	Rx_delay_sel	RW	0x0	RGMII RX_CLK delay train configuration, about 150ps per step
9	En_rgmii_fd_crs	RW	0x0	See EXT 0xA003 bit[8].
8	En_rgmii_crs	RW	0x0	0: to not encode GMII/MII CRS into RGMII OOB; 1: to encode GMII/MII CRS into RGMII OOB when it's half duplex mode or EXT 0xA003 bit[9] is 1.
7:4	Tx_delay_sel_fe	RW	0xf	RGMII TX_CLK delay train configuration when speed is 100Mbps or 10Mbps, it's 150ps per step typically.
3:0	Tx_delay_sel	RW	0x1	RGMII TX_CLK delay train configuration when speed is 1000Mbps, it's 150ps per step typically.

图 5: YT8521 PHY TX/RX 延时寄存器

备注

1. 若确认 PHY 状态已经 Link up，但 RGMII 出现丢包，可通过修改 TX/RX 延时尝试解决。
2. 模块 EMAC 不支持配置 TX/RX 时钟延迟，仅当适配的千兆 PHY 支持调整 TX/RX 时钟延迟时，相关配置可以生效。

5.5. 驱动耗流调试

以 YT8521 PHY 芯片为例，模块进入低功耗模式后 PHY 芯片的耗流数据如下图所示：

Condition	DVDD_RGMII (mA)	DVDD33 + VDD33_LX (mA)	AVDD33 (mA)	Power Consumption (mW)
Reset	3	1.4	6	34.32
Power Down	0.3	1.7	5	23.1
Link Down	0.3	18.2	24.6	142.23
Link Up @1000Mbps	5.6	131.8	72.2	691.68
Traffic @1000Mbps	13	144.8	71.5	756.69

Note: Test by TT IC with DVDD_RGMII / DVDD33 / VDD33_LX / AVDD33 = 3.3V and VDDL = 1.2V (with inductor SWPA3012S2R2NT connected to VDD33_LX (pin33)) at room temperature.

图 6：低功耗模式耗流数据

备注

PHY 芯片耗流数据以实际测试数据为准。

如需进一步降低功耗，可在模块休眠时对 PHY 芯片断电处理，以降低整体耗流。

若调试过程中出现网络异常，可通过 `ifconfig` 查询 `eth0` 的网卡设备。若 RGMII 通信正常即可查看到 `eth0` 网卡上 TX/RX 均有数据包，如下图所示：

```

root@openwrt:/# ifconfig
bridge0 Link encap:Ethernet HWaddr F2:8B:A2:1A:EA:7C
        inet addr:192.168.225.1 Bcast:192.168.225.255 Mask:255.255.255.0
        inet6 addr: fe80::f08b:a2ff:fe1a:ea7c/64 Scope:Link
        UP BROADCAST PROMISC MULTICAST MTU:1500 Metric:1
        RX packets:0 errors:0 dropped:0 overruns:0 frame:0
        TX packets:3 errors:0 dropped:0 overruns:0 carrier:0
        collisions:0 txqueuelen:0
        RX bytes:0 (0.0 B) TX bytes:276 (276.0 B)

ecm0 Link encap:Ethernet HWaddr 16:B1:F6:A9:3D:C8
      UP BROADCAST MULTICAST MTU:1500 Metric:1
      RX packets:0 errors:0 dropped:0 overruns:0 frame:0
      TX packets:0 errors:0 dropped:0 overruns:0 carrier:0
      collisions:0 txqueuelen:1000
      RX bytes:0 (0.0 B) TX bytes:0 (0.0 B)

eth0 Link encap:Ethernet HWaddr 00:30:87:0A:36:54
      inet6 addr: fe80::230:87ff:fe0a:3654/64 Scope:Link
      UP BROADCAST MULTICAST MTU:1500 Metric:1
      RX packets:0 errors:0 dropped:0 overruns:0 frame:0
      TX packets:5 errors:0 dropped:0 overruns:0 carrier:0
      collisions:0 txqueuelen:1000
      RX bytes:0 (0.0 B) TX bytes:566 (566.0 B)
      Interrupt:42 Base address:0x1800

lo Link encap:Local Loopback
   inet addr:127.0.0.1 Mask:255.0.0.0
   inet6 addr: ::1/128 Scope:Host
   UP LOOPBACK RUNNING MTU:65536 Metric:1
   RX packets:0 errors:0 dropped:0 overruns:0 frame:0
   TX packets:0 errors:0 dropped:0 overruns:0 carrier:0
   collisions:0 txqueuelen:0
   RX bytes:0 (0.0 B) TX bytes:0 (0.0 B)

root@openwrt:/#
    
```

若出现网络不通的情况，请参考第6.3章进行排查和调试。

6 RGMII 调试说明

6.1. EVB 接 PHY 环境

在移远通信 AG35-CET 模块的 TE-A 上插上 PHY TE-A，如下所示：




图 7：PHY 与模块 TE-A 环境

6.2. 电脑端设置

以 Windows 系统为例，电脑端 IPv4 地址需修改为自动获取，如下图：




图 8：Windows 系统修改 IP 为自动获取

电脑端的网卡速率改为自动协商，如下图：




图 9：Windows 系统修改速率为自协商

关闭电脑端的所有的防火墙设置，若存在防火墙，则模块 ping 不通电脑端。

6.3. 调试步骤及注意事项

初次调试 RGMII 或 RMII 功能，可按照下述步骤确认。

1. 确认 EMAC 驱动是否加载成功，可通过 **ifconfig** 查询是否已存在 **eth0** 的网卡设备来判断，若存在则表示加载成功，若不存在，建议检查 PHY 的供电是否正常、PHY IO 电压是否匹配。
2. 驱动加载成功，查看寄存器确认 PHY 是否 Link up。若为 Link down，检查 PHY 速率选择。
3. 若 PHY 已经 Link up，则确认电脑端配置正确。插拔网线，查看电脑端是否分配到 192.168.225.1 同网段的 IP，若未分配 IP，可按照如下方法排查：
 - 1) 检查 **eth0** 网卡是否在 **bridge0**，可使用 **brctl show** 查看，如不存在使用 **brctl addif bridge0 eth0** 添加。
 - 2) 插拔网线，查看 **eth0** 网卡上 RX/TX 是否有数据收发。若 **eth0** 网卡上没有数据收发，则调整 PHY 的 TX/RX 延时设置并再次尝试（请参考第 5.4 章）；若尝试均无效，建议检查 RGMII 硬件电路信号质量。若 **eth0** 网卡上有数据收发，建议在模块和电脑端抓取网络数据包，分析 DHCP 网络协议包。
4. 电脑端正常分配 IP，若模块 ping 不通电脑，但电脑可以 ping 通模块，需要关闭电脑端的网络防火墙。
5. 若 ping 过程中有数据丢包
 - 1) 若百兆 PHY 有数据丢包，需检查 RX/TX 硬件电路信号质量。
 - 2) 若千兆 PHY 有数据丢包，先配置 PHY 为百兆模式，测试是否数据丢包的问题。若百兆模式下数据传输正常，可先调整 TX/RX 时钟延迟测试，再检查 RGMII 的 TX/RX 硬件信号质量。

7 附录 参考文档及术语缩写

表 2：参考文档

文档名称
[1] Quectel_AG35-CET&AG35-EUT_QuecOpen(SDK)_快速开发指导
[2] Quectel_AG35-CET&AG35-EUT_QuecOpen_硬件设计手册

表 3：术语缩写

缩写	英文全称	中文全称
DHCP	Dynamic Host Configuration Protocol	动态主机配置协议
EMAC	Ethernet Media Access Controller	以太网接入控制器
I/O	Input/Output	输入/输出
IoV	Internet of Vehicles	车联网
IPv4	Internet Protocol version 4	互联网通信协议第四版
MAC	Medium Access Control	媒体访问控制
MDIO	Management Data Input/Output	管理数据输入/输出
NIC	Network Interface Controller	网络接口控制器
PHY	Physical	端口物理层
RGMII	Reduced Gigabit Media Independent Interface	吉比特介质独立接口
TX/RX	Transport/Receive	发送/接收