

# EC200A-CN(TA) QuecOpen RGMII 应用指导

**LTE Standard 模块系列**

版本：1.0.0

日期：2022-07-21

状态：临时文件



上海移远通信技术股份有限公司（以下简称“移远通信”）始终以为客户提供最及时、最全面的服务为宗旨。如需任何帮助，请随时联系我司上海总部，联系方式如下：

上海移远通信技术股份有限公司

上海市闵行区田林路 1016 号科技绿洲 3 期（B 区）5 号楼 邮编：200233

电话：+86 21 5108 6236 邮箱：[info@quectel.com](mailto:info@quectel.com)

或联系我司当地办事处，详情请登录：<http://www.quectel.com/cn/support/sales.htm>。

如需技术支持或反馈我司技术文档中的问题，请随时登陆网址：

<http://www.quectel.com/cn/support/technical.htm> 或发送邮件至：[support@quectel.com](mailto:support@quectel.com)。

## 前言

移远通信提供该文档内容以支持客户的产品设计。客户须按照文档中提供的规范、参数来设计产品。同时，您理解并同意，移远通信提供的参考设计仅作为示例。您同意在设计您目标产品时使用您独立的分析、评估和判断。在使用本文档所指导的任何硬软件或服务之前，请仔细阅读本声明。您在此承认并同意，尽管移远通信采取了商业范围内的合理努力来提供尽可能好的体验，但本文档和其所涉及服务是在“可用”基础上提供给您的。移远通信可在未事先通知的情况下，自行决定随时增加、修改或重述本文档。

## 使用和披露限制

### 许可协议

除非移远通信特别授权，否则我司所提供硬软件、材料和文档的接收方须对接收的内容保密，不得将其用于除本项目的实施与开展以外的任何其他目的。

### 版权声明

移远通信产品和本协议项下的第三方产品可能包含受移远通信或第三方材料、硬软件和文档版权保护的相关资料。除非事先得到书面同意，否则您不得获取、使用、向第三方披露我司所提供的文档和信息，或对此类受版权保护的资料进行复制、转载、抄袭、出版、展示、翻译、分发、合并、修改，或创造其衍生作品。移远通信或第三方对受版权保护的资料拥有专有权，不授予或转让任何专利、版权、商标或服务商标权的许可。为避免歧义，除了正常的非独家、免版税的产品使用许可，任何形式的购买都不可被视为授予许可。对于任何违反保密义务、未经授权使用或以其他非法形式恶意使用所述文档和信息的违法侵权行为，移远通信有权追究法律责任。

### 商标

除另行规定，本文档中的任何内容均不授予在广告、宣传或其他方面使用移远通信或第三方的任何商标、商号及名称，或其缩略语，或其仿冒品的权利。

### 第三方权利

您理解本文档可能涉及一个或多个属于第三方的硬软件和文档（“第三方材料”）。您对此类第三方材料的使用应受本文档的所有限制和义务约束。

移远通信针对第三方材料不做任何明示或暗示的保证或陈述，包括但不限于任何暗示或法定的适销性或特定用途的适用性、平静受益权、系统集成、信息准确性以及与许可技术或被许可人使用许可技术相关的不侵犯任何第三方知识产权的保证。本协议中的任何内容都不构成移远通信对任何移远通信产品或任何其他软硬件、设备、工具、信息或产品的开发、增强、修改、分销、营销、销售、提供销售或以其他方式维持生产的陈述或保证。此外，移远通信免除因交易过程、使用或贸易而产生的任何和所有保证。

## 隐私声明

为实现移远通信产品功能，特定设备数据将会上传至移远通信或第三方服务器（包括运营商、芯片供应商或您指定的服务器）。移远通信严格遵守相关法律法规，仅为实现产品功能之目的或在适用法律允许的情况下保留、使用、披露或以其他方式处理相关数据。当您与第三方进行数据交互前，请自行了解其隐私保护和数据安全政策。

## 免责声明

- 1) 移远通信不承担任何因未能遵守有关操作或设计规范而造成损害的责任。
- 2) 移远通信不承担因本文档中的任何因不准确、遗漏、或使用本文档中的信息而产生的任何责任。
- 3) 移远通信尽力确保开发中功能的完整性、准确性、及时性，但不排除上述功能错误或遗漏的可能。除非另有协议规定，否则移远通信对开发中功能的使用不做任何暗示或法定的保证。在适用法律允许的最大范围内，移远通信不对任何因使用开发中功能而遭受的损害承担责任，无论此类损害是否可以预见。
- 4) 移远通信对第三方网站及第三方资源的信息、内容、广告、商业报价、产品、服务和材料的可访问性、安全性、准确性、可用性、合法性和完整性不承担任何法律责任。

版权所有 ©上海移远通信技术股份有限公司 2022，保留一切权利。

**Copyright © Quectel Wireless Solutions Co., Ltd. 2022.**

## 文档历史

### 修订记录

| 版本    | 日期         | 作者                          | 变更表述 |
|-------|------------|-----------------------------|------|
| -     | 2022-04-15 | Larry ZHANG                 | 文档创建 |
| 1.0.0 | 2022-07-21 | Larry ZHANG/<br>Eyelyn TANG | 临时版本 |

## 目录

|                                              |           |
|----------------------------------------------|-----------|
| 文档历史 .....                                   | 3         |
| 目录 .....                                     | 4         |
| 表格索引 .....                                   | 5         |
| 图表索引 .....                                   | 6         |
| <b>1 引言 .....</b>                            | <b>7</b>  |
| <b>2 硬件管脚分配.....</b>                         | <b>8</b>  |
| <b>3 设备树介绍 .....</b>                         | <b>9</b>  |
| <b>4 驱动加载.....</b>                           | <b>11</b> |
| 4.1. EMAC 设备 .....                           | 11        |
| 4.2. 加载 EMAC 驱动.....                         | 11        |
| 4.3. PHY 设备.....                             | 11        |
| 4.4. 加载 PHY 设备驱动 .....                       | 11        |
| <b>5 PHY 常见配置 .....</b>                      | <b>13</b> |
| 5.1. 寄存器.....                                | 13        |
| 5.1.1. 控制寄存器 .....                           | 13        |
| 5.1.2. 状态寄存器 .....                           | 14        |
| 5.1.3. 复位寄存器 .....                           | 15        |
| 5.2. 设备属性文件.....                             | 16        |
| 5.2.1. phy_reg_dump 属性文件.....                | 16        |
| 5.2.2. quectel_clause45_Interface 属性文件 ..... | 17        |
| 5.2.3. general_phy_dump 属性文件 .....           | 17        |
| 5.3. IO 电压设置 .....                           | 18        |
| 5.3.1. PHY IO 寄存器配置 .....                    | 18        |
| 5.3.2. 模块设备树配置 .....                         | 19        |
| 5.4. RX/TX 延时设置 .....                        | 19        |
| 5.5. 驱动耗流调试.....                             | 20        |
| <b>6 RGMII 调试说明 .....</b>                    | <b>22</b> |
| 6.1. EVB 接 PHY 环境 .....                      | 22        |
| 6.2. 电脑端设置 .....                             | 22        |
| 6.3. 调试步骤及注意事项.....                          | 24        |
| <b>7 附录 参考文档及术语缩写 .....</b>                  | <b>25</b> |

## 表格索引

|                       |    |
|-----------------------|----|
| 表 1: PHY 部分管脚分配 ..... | 8  |
| 表 2: 参考文档 .....       | 25 |
| 表 3: 术语缩写 .....       | 25 |

Preliminary Document  
Not Checked

## 图表索引

|                                   |    |
|-----------------------------------|----|
| 图 1: YT8521 PHY 控制寄存器 .....       | 14 |
| 图 2: YT8521 PHY 状态寄存器 .....       | 15 |
| 图 3: YT8521 PHY 软件复位寄存器 .....     | 16 |
| 图 4: YT8521 PHY VDDIO 电压寄存器 ..... | 18 |
| 图 5: YT8521 PHY TX/RX 延时寄存器 ..... | 20 |
| 图 6: 低功耗模式耗流数据 .....              | 21 |
| 图 7: PHY 与模块 TE-A 环境 .....        | 22 |
| 图 8: Windows 系统修改 IP 为自动获取 .....  | 23 |
| 图 9: Windows 系统修改速率为自协商 .....     | 23 |

# 1 引言

移远通信 EC200A-CN(TA)模块支持 QuecOpen®方案；QuecOpen®是开源的基于 Linux 的嵌入式开发平台，可简化 IoT 应用的软件设计和开发过程。有关 QuecOpen®的详细信息，请参考文档 [1]。

本文档主要介绍在 QuecOpen®方案下，移远通信 EC200A-CN(TA)模块的 RGMII 功能，包括硬件电路设计、软件配置以及调试方法等，从而帮助开发人员简易而快速地进行开发。

## 2 硬件管脚分配

完整的硬件管脚资源参考文档 [2]。PHY 部分管脚的分配情况如下所示：

表 1: PHY 部分管脚分配

| 引脚号 | 引脚描述     | 复用功能 1（默认） |
|-----|----------|------------|
| 6   | PHY 复位   | gpio_20    |
| 52  | PHY 电源使能 | gpio_43    |

### 备注

目前选用一个 GPIO 管脚作为 PHY 的电源使能管脚。当模块休眠时，为了降低功耗，在 PHY 休眠时断开 PHY 的供电，在 PHY 唤醒时重新上电。

## 3 设备树介绍

设备树主要对管脚、时钟、电源等进行配置。

主要配置文件为 `arch/arm/boot/dts/asr1803-p401.dts`，其配置如下所示：

```
eth0: asr-eth@0xd4281800 {
    status = "disabled";
    compatible = "asr,asr-eth";
    pinctrl-names = "default", "rgmii-pins";
    pinctrl-0 = <&emac_pmx_func0 &emac_pmx_func2 &emac_pmx_func3>;
    pinctrl-1 = <&emac_pmx_func0 &emac_pmx_func1 &emac_pmx_func2 &emac_pmx_func3>;
    reg = <0xd4281800 0x200>;
    interrupts = <10 11>;
    lpm-qos = <PM_QOS_CPUIDLE_BLOCK_AXI>;
    clocks = <&soc_clocks ASR1803_CLK_EMAC>;
    clock-names = "emac-clk";

    reset-gpio = <&gpio 23 0>;
    reset-active-low;

    reset-delays-us = <0 100000 100000>;

    clk-tuning-enable;
    /* clk-config(32bit)
    *
    * clk_sel(clk-config[23:16])
    * RGMII:
    * tx | clk_sel: 0 - from external RX clock
    *          1 - from inverted external RX clock
    * rx | clk_sel: 0 - from external RX clock
    *          1 - from inverted external RX clock
    *
    * RMII:
    * tx | clk_sel: 0 - RMII clock
    *          1 - Inverted RMII clock
    * rx | clk_sel: 0 - RMII clock
    *          1 - Inverted RMII clock
    */
    tx-clk-config = <0x0>;
    rx-clk-config = <0x0>;
    3v3-enable = <1>; /* IO voltage, 1 - 3.3v, 0 - 1.8v */

    phy-handle = <&phy3>;

    /* enable fix link for ethernet switch */
    /*
        fixed-link {
            speed = <100>;
            full-duplex;
            phy-mode = "rmii";
        }
    */
}
```

补充配置文件为 `ql-ol-kernel/arch/arm/boot/dts/ql-asr1803-overlay.dtsi`，其配置如下所示：

```
&eth0 {
//eyelyn.tang 20220425 add rgmii
    status = "ok";
//end
    /delete-property/ tx-clk-phase;
    /delete-property/ rx-clk-phase;
    tx-clk-config = <0>;
    rx-clk-config = <0>;
    3v3-enable = <0>; /* IO voltage, 1 - 3.3v, 0 - 1.8v */
    phy-handle = <&phy0>;
    reset-gpio = <&gpio 20 0>;
    enable-suspend;
    suspend-not-keep-power;
    ldo-gpio = <&gpio 43 0>; //The gpio43 is power enable pin.
    ldo-active-low;
    ldo-delays-us = <0 10000 10000>;

    mdio: mdio-bus {
        phy0: phy@0 {
            reg = <0x3>;
        };
        /delete-node/ phy@3;
        /delete-node/ phy@1;
    };
};
```

## 4 驱动加载

EC200A-CN(TA)模块通过 EMAC 驱动进行内部 MAC 和外部 PHY 的初始化及控制。

### 4.1. EMAC 设备

移远通信 EC200A-CN(TA)模块目前支持如下 EMAC 驱动：

- EMAC

该驱动内嵌在内核中，随 Linux 系统自动加载，且不可卸载。

驱动所在的文件为：`ql-ol-kernel/drivers/net/ethernet/asr/emacs_eth.c`

### 4.2. 加载 EMAC 驱动

EMAC 驱动内嵌在内核中，随内核加载，无需手动加载相关驱动，模块上电后将自动加载该驱动。

### 4.3. PHY 设备

PHY 驱动文件为 `ql-ol-kernel/drivers/net/phy/quectel_phy.c`。当外部未接入 PHY 时，会使用通用 PHY 启动 eth0 网卡；当外部有接入 PHY 时，会获取 PHY ID 进行 PHY 驱动的适配。

### 4.4. 加载 PHY 设备驱动

开机时，以 YT8521 设备为例，PHY 驱动加载成功后的日志如下所示，获取到的 PHY ID 为 0x11a。

```

12.891176] kmodloader: - xt_time - 1
26.840699] emacs_phy_connect: phy@0
26.844267] ==> set eamc interface: rgmii
26.872022] enter yt8521_config_init
26.884893] emacs_phy_connect: eth0: attached to PHY (UID 0x11a) Link = 0 irq=-1
26.907188] clk_phase_rgmii_set phase:0 direction:tx 0x30007 0x30007
26.913654] clk_phase_rgmii_set phase:0 direction:rx 0x30007 0x30007
27.059383] MDIO clock div: 0x60
27.062921] emacs_adjust_link link:1 speed:1000M duplex:Full
27.086528] br-lan: port 1(eth0) entered blocking state
27.098057] br-lan: port 1(eth0) entered disabled state
27.116174] device eth0 entered promiscuous mode
27.846189] br-lan: port 1(eth0) entered blocking state
27.851496] br-lan: port 1(eth0) entered forwarding state
27.874096] IPv6: ADDRCONF(NETDEV_CHANGE): br-lan: link becomes ready
64.486259] Timestamp is: 01-01 00:01:17.101656142 UTC
74.946167] KERNEL-TEXT-CRC: 0x2c3a

```

若没有接入 PHY，无法获取到 PHY ID，EMAC 驱动会指定 PHY ID 为 0x12345678，然后适配通用驱动，日志如下图所示：

```

29.641687] emacs_phy_connect: phy@0
29.653673] ==> set eamc interface: rgmii
29.658157] emacs_phy_connect: eth0: attached to PHY (UID 0x12345678) Link = 0 irq=-1
29.675145] clk_phase_rgmii_set phase:0 direction:tx 0x30007 0x30007
29.681611] clk_phase_rgmii_set phase:0 direction:rx 0x30007 0x30007
29.733186] MDIO clock div: 0x60
29.753774] emacs_adjust_link link:1 speed:1000M duplex:Full
29.943148] device bridge0 entered promiscuous mode
30.084850] bridge0: port 1(ecm0) entered blocking state
30.090279] bridge0: port 1(ecm0) entered disabled state
30.100619] device ecm0 entered promiscuous mode
30.213651] bridge0: port 2(eth0) entered blocking state
30.219080] bridge0: port 2(eth0) entered disabled state
30.233873] device eth0 entered promiscuous mode
30.238692] bridge0: port 2(eth0) entered blocking state
30.244151] bridge0: port 2(eth0) entered forwarding state
32.548266] ccidastub_ioctl,cmd=0x4004f602
32.552627] CCIDASTUB_DATAHANDLE: cid =0, type =1

```

# 5 PHY 常见配置

## 5.1. 寄存器

本章以 YT8521 PHY 为例，介绍控制寄存器、状态寄存器和复位寄存器。若使用其他型号的 PHY 寄存器，需对照 PHY 芯片官方手册，在对应的寄存器上进行类似的操作。

### 5.1.1. 控制寄存器

PHY 可以通过配置控制寄存器来配置速率和自适应模式，其配置寄存器为 0x00 寄存器。寄存器说明如下图：

| Bit | Symbol               | Access | Default | Description                                                                                                                                                                                                                                                                                                                       |
|-----|----------------------|--------|---------|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 15  | Reset                | RW SC  | 0x0     | PHY Software Reset. Writing 1 to this bit causes immediate PHY reset. Once the operation is done, this bit is cleared automatically.<br>0: Normal operation<br>1: PHY reset                                                                                                                                                       |
| 14  | Loopback             | RW SWC | 0x0     | Internal loopback control<br>1'b0: disable loopback<br>1'b1: enable loopback                                                                                                                                                                                                                                                      |
| 13  | Speed_Selection(LSB) | RW     | 0x0     | LSB of speed_selection[1:0]. Link speed can be selected via either the Auto-Negotiation process, or manual speed selection speed_selection[1:0]. Speed_selection[1:0] is valid when Auto-Negotiation is disabled by clearing bit 0.12 to zero.<br>Bit6 bit13<br>1 1 = Reserved<br>1 0 = 1000Mb/s<br>0 1 = 100Mb/s<br>0 0 = 10Mb/s |
| 12  | Autoneg_En           | RW     | 0x1     | 1: to enable auto-negotiation;<br>0: auto-negotiation is disabled.                                                                                                                                                                                                                                                                |
| 11  | Power_down           | RW SWC | 0x0     | 1 = Power down                                                                                                                                                                                                                                                                                                                    |

|     |                      |           |     |                                                                                                                                                                                                                                                          |
|-----|----------------------|-----------|-----|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|     |                      |           |     | 0 = Normal operation<br>When the port is switched from power down to normal operation, software reset and Auto-Negotiation are performed even bit[15] RESET and bit[9] RESTART_AUTO_NEGOTIATION are not set by the user.                                 |
| 10  | Isolate              | RW SWC    | 0x0 | Isolate phy from RGMII/SGMII/FIBER.<br>1'b0: Normal mode<br>1'b1: Isolate mode                                                                                                                                                                           |
| 9   | Re_Autoneg           | RW SC SWS | 0x0 | Auto-Negotiation automatically restarts after hardware or software reset regardless of bit[9] RESTART.<br>1 = Restart Auto-Negotiation Process<br>0 = Normal operation                                                                                   |
| 8   | Duplex_Mode          | RW        | 0x1 | The duplex mode can be selected via either the Auto-Negotiation process or manual duplex selection. Manual duplex selection is allowed when Auto-Negotiation is disabled by setting bit[12] AUTO_NEGOTIATION to 0.<br>1 = Full Duplex<br>0 = Half Duplex |
| 7   | Collision_Test       | RW SWC    | 0x0 | Setting this bit to 1 makes the COL signal asserted whenever the TX_EN signal is asserted.<br>1 = Enable COL signal test<br>0 = Disable COL signal test                                                                                                  |
| 6   | Speed_Selection(MSB) | RW        | 0x1 | See bit13.                                                                                                                                                                                                                                               |
| 5:0 | Reserved             | RO        | 0x0 | Reserved. Write as 0, ignore on read                                                                                                                                                                                                                     |

图 1: YT8521 PHY 控制寄存器

例如，配置关闭自适应模式和 100 M 速率，需要对 0x00 寄存器进行写入操作，具体配置如下：

```
echo 0x00-0x2100 > /sys/kernel/debug/eth/phy_reg_dump
```

### 5.1.2. 状态寄存器

PHY 是否为 Link 状态，可通过 0x11 状态寄存器 BIT[10]确定，如果 0x11 状态寄存器 BIT[10]为 1，PHY 为 Link up 状态；否则 PHY 为 Link down 状态。

0x11 状态寄存器说明如下图：

| Bit   | Symbol                    | Access | Default | Description                                                                                                                                                                                            |
|-------|---------------------------|--------|---------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 15:14 | Speed_mode                | RO     | 0x0     | These status bits are valid only when bit11 is 1. Bit11 is set when Auto-Negotiation is completed or Auto-Negotiation is disabled.<br>11 = Reserved<br>10 = 1000 Mbps<br>01 = 100 Mbps<br>00 = 10 Mbps |
| 13    | Duplex                    | RO     | 0x0     | This status bit is valid only when bit11 is 1. Bit11 is set when Auto-Negotiation is completed or Auto-Negotiation is disabled.<br>1 = Full-duplex<br>0 = Half-duplex                                  |
| 12    | Page Received real-time   | RO     | 0x0     | 1 = Page received<br>0 = Page not received                                                                                                                                                             |
| 11    | Speed and Duplex Resolved | RO     | 0x0     | When Auto-Negotiation is disabled, this bit is set to 1 for force speed mode.<br>1 = Resolved<br>0 = Not resolved                                                                                      |
| 10    | Link status real-time     | RO     | 0x0     | 1 = Link up<br>0 = Link down                                                                                                                                                                           |
| 9:7   | Reserved                  | RO     | 0x0     | Reserved                                                                                                                                                                                               |
| 6     | MDI Crossover Status      | RO     | 0x0     | This status bit is valid only when bit11 is 1.                                                                                                                                                         |

图 2: YT8521 PHY 状态寄存器

### 5.1.3. 复位寄存器

通过设置 PHY 寄存器的相关标志位，可对 PHY 进行软件复位处理。可通过 0x00 寄存器 BIT[15]进行复位，如下图：

| Bit | Symbol               | Access | Default | Description                                                                                                                                                                                                                                                                                                                      |
|-----|----------------------|--------|---------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 15  | Reset                | RW SC  | 0x0     | PHY Software Reset. Writing 1 to this bit causes immediate PHY reset. Once the operation is done, this bit is cleared automatically.<br>0: Normal operation<br>1: PHY reset                                                                                                                                                      |
| 14  | Loopback             | RW SWC | 0x0     | Internal loopback control<br>1'b0: disable loopback<br>1'b1: enable loopback                                                                                                                                                                                                                                                     |
| 13  | Speed_Selection(LSB) | RW     | 0x0     | LSB of speed_selection[1:0]. Link speed can be selected via either the Auto-Negotiation process, or manual speed selection speed_selection[1:0]. Speed_selection[1:0] is valid when Auto-Negotiation is disabled by clearing bit 0.12 to zero.<br>Bit6 bit13<br>1 1 = Reserved<br>1 0 = 100Mb/s<br>0 1 = 100Mb/s<br>0 0 = 10Mb/s |
| 12  | Autoneg_En           | RW     | 0x1     | 1: to enable auto-negotiation;<br>0: auto-negotiation is disabled.                                                                                                                                                                                                                                                               |
| 11  | Power_down           | RW SWC | 0x0     | 1 = Power down                                                                                                                                                                                                                                                                                                                   |

图 3: YT8521 PHY 软件复位寄存器

## 备注

当前 YT8521 使用 UTP\_TO\_RGMII 模式，可以通过 0xA001 寄存器 BIT[2:0]确认。如果使用软件 reset 操作，注意其复位的是 UTP 内部的逻辑寄存器（可参考供应商提供的 YT8521 Datasheet 文档）。

## 5.2. 设备属性文件

模块支持通过读写设备属性文件的方式进行 PHY 寄存器的读取和配置等操作。

### 5.2.1. phy\_reg\_dump 属性文件

该设备属性文件可用于读写外部 PHY 寄存器，若 PHY 可以通过 Clause 22 协议识别到 PHY ID，则该节点只能使用 Clause 22 协议访问；若 PHY 只支持 Clause 45 协议识别 PHY ID，则该节点只能使用 Clause 45 协议方式访问。其读写命令具体如下：

- 1) Clause 22 读取寄存器：

```
echo <寄存器地址> > /sys/kernel/debug/eth/phy_reg_dump
cat /sys/kernel/debug/eth/phy_reg_dump
```

以读取寄存器地址为 0x00 的寄存器信息为例，命令如下：

```
echo 0x00 > /sys/kernel/debug/eth/phy_reg_dump
cat /sys/kernel/debug/eth/phy_reg_dump
```

2) Clause 22 配置寄存器：

```
echo <寄存器地址>-<设置参数> > /sys/kernel/debug/eth/phy_reg_dump
```

以设置寄存器地址为 0x00 的寄存器数值为 0x0140 为例，命令如下：

```
echo 0x00-0x0140 > /sys/kernel/debug/eth/phy_reg_dump
```

3) Clause 45 读取寄存器：

```
echo <寄存器地址>-<设备 ID> > /sys/kernel/debug/eth/phy_reg_dump
cat /sys/kernel/debug/eth/phy_reg_dump
```

以读取设备 ID 为 7，寄存器地址为 0x3c 的寄存器信息为例，命令如下：

```
echo 0x3c-7 > /sys/kernel/debug/eth/phy_reg_dump
cat /sys/kernel/debug/eth/phy_reg_dump
```

4) Clause 45 配置寄存器：

```
echo <寄存器地址>-<设备 ID>-<设置参数> > /sys/kernel/debug/eth/phy_reg_dump
```

以设置设备 ID 为 7，寄存器地址为 0x3c 的寄存器数值为 0x0004 为例，命令如下：

```
echo 0x3c-7-0x0004 > /sys/kernel/debug/eth/phy_reg_dump
```

### 5.2.2. quectel\_clause45\_Interface 属性文件

若 PHY ID 可通过 Clause 22 协议，但有些寄存器需要通过 Clause 45 协议访问，则可以操作 *quectel\_clause45\_Interface* 属性文件，操作方式与使用 Clause 45 协议读写 *phy\_reg\_dump* 属性文件一致，文件路径为 */sys/kernel/debug/eth/quectel\_clause45\_Interface*。

### 5.2.3. general\_phy\_dump 属性文件

*general\_phy\_dump* 属性文件可以获取 PHY 0x0-0x1F 的寄存器值，获取的寄存器值输出到内核日志中。在调试阶段对该属性文件执行 **cat** 命令，查询寄存器值，命令如下：

```
cat /sys/kernel/debug/eth/general_phy_dump
```

## 5.3. IO 电压设置

### 5.3.1. PHY IO 寄存器配置

YT8521 PHY 支持的 IO 电压为 1.8 V、2.5 V 和 3.3 V 电压域。由于模块 EMAC IO 的电压仅支持 1.8 V 和 3.3 V，故 PHY 的 2.5 V 电压不可配置。如需将外部 PHY IO 电压设置为 3.3 V，需对 0xA001 寄存器 BIT[5:4] 进行相关设置，关于该寄存器的描述如下图：

| Bit   | Symbol        | Access | Default | Description                                                                                          |
|-------|---------------|--------|---------|------------------------------------------------------------------------------------------------------|
| 15    | Sw_rst_n_mode | RW SC  | 0x1     | A whole chip software reset, it will also be asserted when chip mode changed, low active, self clear |
| 14:12 | Reserved      | RO     | 0x0     | Reserved                                                                                             |
| 11    | Iddq_mode     | RW     | 0x0     | Iddq test mode                                                                                       |
| 10:9  | Reserved      | RO     | 0x0     | Reserved                                                                                             |
| 8     | Rxc_dly_en    | RW POS | 0x1     | rgmii clk 2ns delay control, depends on strapping                                                    |
| 7     | Reserved      | RO     | 0x0     | Reserved                                                                                             |
| 6     | En_ldo        | RW     | 0x1     | rgmii ldo enable, default is 0 and will be set to 1 after power on strapping is done                 |
| 5:4   | Cfg_ldo       | RW POS | 0x0     | Rgmii ldo voltage control. Depends on strapping.<br>2'b11: 1.8v                                      |

|     |          |        |     |                                                                                                                                                                                                                                                                |
|-----|----------|--------|-----|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
|     |          |        |     | 2'b10: 1.8v<br>2'b01: 2.5v<br>2'b00: 3.3v                                                                                                                                                                                                                      |
| 3   | Reserved | RO     | 0x0 | Reserved                                                                                                                                                                                                                                                       |
| 2:0 | Mode_sel | RW POS | 0x0 | chip mode, depend on strapping.<br>3'b000: UTP_TO_RGMII;<br>3'b001: FIBER_TO_RGMII;<br>3'b010: UTP_FIBER_TO_RGMII;<br>3'b011: UTP_TO_SGMII;<br>3'b100: SGPHY_TO_RGMAC;<br>3'b101: SGMAC_TO_RGPHY;<br>3'b110: UTP_TO_FIBER_AUTO;<br>3'b111: UTP_TO_FIBER_FORCE. |

图 4: YT8521 PHY VDDIO 电压寄存器

### 5.3.2. 模块设备树配置

外部 PHY 的 IO 硬件电压需要与 EMAC 驱动的 IO 电压匹配，EMAC 驱动关于 IO 电压的配置如下图：

```
&eth0 {
    status = "ok";
    /delete-property/ tx-clk-phase;
    /delete-property/ rx-clk-phase;
    tx-clk-config = <0>;
    rx-clk-config = <0>;
    3v3-enable = <0>; /* IO voltage, 1 - 3.3v, 0 - 1.8v */
    phy-handle = <&phy0>;
    reset-gpio = <&gpio 20 0>;
    enable-suspend;
    suspend-not-keep-power;
    ldo-gpio = <&gpio 43 0>; //The gpio43 is power enable pin.
    ldo-active-low;
    ldo-delays-us = <0 10000 10000>;

    mdio: mdio-bus {
        phy0: phy@0 {
            reg = <0x3>;
        };
        /delete-node/ phy@3;
        /delete-node/ phy@1;
    };
};
```

可通过修改设备树文件 `3v3-enable` 属性改变 PHY IO 的电压值。模块当前仅支持 3.3 V 和 1.8 V 电压域，默认为 1.8 V。QuecOpen SDK 中设备树路径为 `ql-ol-kernel/arch/arm/boot/dts/ql-asr1803-overlay.dtsi`。

### 5.4. RX/TX 延时设置

YT8521 PHY 支持 RX/TX 延时设置，可以设置 0xA003 寄存器的 BIT[13:10]和 BIT[7:4]或者 BIT[3:0]，该寄存器描述如下：

| Bit   | Symbol          | Access | Default | Description                                                                                                                                                                                                                                                                                                    |
|-------|-----------------|--------|---------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 15    | Rgmac_cfg_mode  | RW     | 0x0     | When chip mode is SGPHY_TO_RGMAC, it controls the source of the RGMII's speed, duplex and link status. These information will be sent to the SGMII PHY.<br>1: RGMII's speed, duplex, link status information comes from EXT 0xA004;<br>0: these information comes from RGMII OOB. Refer EXT 0xA005 for detail. |
| 14    | Tx_clk_sel      | RW     | 0x0     | 0: use original RGMII TX_CLK to drive the RGMII TX_CLK delay train;<br>1: use inverted RGMII TX_CLK to drive the RGMII TX_CLK delay train.<br>Used for debug                                                                                                                                                   |
| 13:10 | Rx_delay_sel    | RW     | 0x0     | RGMII RX_CLK delay train configuration, about 150ps per step                                                                                                                                                                                                                                                   |
| 9     | En_rgmii_fd_crs | RW     | 0x0     | See EXT 0xA003 bit[8].                                                                                                                                                                                                                                                                                         |
| 8     | En_rgmii_crs    | RW     | 0x0     | 0: to not encode GMII/MII CRS into RGMII OOB;<br>1: to encode GMII/MII CRS into RGMII OOB when it's half duplex mode or EXT 0xA003                                                                                                                                                                             |

|     |                 |    |     |                                                                                                        |
|-----|-----------------|----|-----|--------------------------------------------------------------------------------------------------------|
|     |                 |    |     | bit[9] is 1.                                                                                           |
| 7:4 | Tx_delay_sel_fe | RW | 0xf | RGMII TX_CLK delay train configuration when speed is 100Mbps or 10Mbps, it's 150ps per step typically. |
| 3:0 | Tx_delay_sel    | RW | 0x1 | RGMII TX_CLK delay train configuration when speed is 1000Mbps, it's 150ps per step typically.          |

图 5: YT8521 PHY TX/RX 延时寄存器

#### 备注

1. 移远通信调试过程中发现由于通信速率 1000 Mbps 对硬件要求较高，不同硬件版本需调整 PHY 的 RX/TX 延时设置后，RGMII 功能方可正常工作。
2. 若确认 PHY 状态已经 Link up，但 RGMII 功能不可正常使用，可通过修改 TX/RX 延时尝试解决。

## 5.5. 驱动耗流调试

移远通信 EC200A-CN(TA)模块的硬件设计中，以 YT8521 PHY 芯片为例，PHY 芯片进入低功耗模式后的耗流数据如下图所示：

| Condition         | DVDD_RGMII<br>(mA) | DVDD33 + VDD33_LX<br>(mA) | AVDD33<br>(mA) | Power Consumption<br>(mW) |
|-------------------|--------------------|---------------------------|----------------|---------------------------|
| Reset             | 3                  | 1.4                       | 6              | 34.32                     |
| Power Down        | 0.3                | 1.7                       | 5              | 23.1                      |
| Link Down         | 0.3                | 18.2                      | 24.6           | 142.23                    |
| Link Up @1000Mbps | 5.6                | 131.8                     | 72.2           | 691.68                    |
| Traffic @1000Mbps | 13                 | 144.8                     | 71.5           | 756.69                    |

Note: Test by TT IC with DVDD\_RGMII / DVDD33 / VDD33\_LX / AVDD33 = 3.3V and VDDL = 1.2V (with inductor SWPA3012S2R2NT connected to VDD33\_LX (pin33)) at room temperature.

图 6：低功耗模式耗流数据

从休眠数据来看，PHY 进入低功耗时，耗流依然较高，为进一步降低功耗，可在模块休眠时对 PHY 芯片断电处理，以降低整体耗流。

若调试过程中出现网络异常，可通过 **ifconfig** 查询 eth0 的网卡设备。若 RGMII 通信正常即可查看到 eth0 网卡上 RX/TX 均有数据包，如下图所示：

```

root@openwrt:/# ifconfig
bridge0  Link encap:Ethernet  HWaddr F2:8B:A2:1A:EA:7C
          inet addr:192.168.225.1  Bcast:192.168.225.255  Mask:255.255.255.0
          inet6 addr: fe80::f08b:a2ff:fe1a:ea7c/64 Scope:Link
          UP BROADCAST PROMISC MULTICAST  MTU:1500  Metric:1
          RX packets:0 errors:0 dropped:0 overruns:0 frame:0
          TX packets:3 errors:0 dropped:0 overruns:0 carrier:0
          collisions:0 txqueuelen:0
          RX bytes:0 (0.0 B)  TX bytes:276 (276.0 B)

ecm0     Link encap:Ethernet  HWaddr 16:B1:F6:A9:3D:C8
          UP BROADCAST MULTICAST  MTU:1500  Metric:1
          RX packets:0 errors:0 dropped:0 overruns:0 frame:0
          TX packets:0 errors:0 dropped:0 overruns:0 carrier:0
          collisions:0 txqueuelen:1000
          RX bytes:0 (0.0 B)  TX bytes:0 (0.0 B)

eth0     Link encap:Ethernet  HWaddr 00:30:87:0A:36:54
          inet6 addr: fe80::230:87ff:fe0a:3654/64 Scope:Link
          UP BROADCAST MULTICAST  MTU:1500  Metric:1
          RX packets:0 errors:0 dropped:0 overruns:0 frame:0
          TX packets:5 errors:0 dropped:0 overruns:0 carrier:0
          collisions:0 txqueuelen:1000
          RX bytes:0 (0.0 B)  TX bytes:566 (566.0 B)
          Interrupt:42 Base address:0x1800

lo       Link encap:Local Loopback
          inet addr:127.0.0.1  Mask:255.0.0.0
          inet6 addr: ::1/128 Scope:Host
          UP LOOPBACK RUNNING  MTU:65536  Metric:1
          RX packets:0 errors:0 dropped:0 overruns:0 frame:0
          TX packets:0 errors:0 dropped:0 overruns:0 carrier:0
          collisions:0 txqueuelen:0
          RX bytes:0 (0.0 B)  TX bytes:0 (0.0 B)

root@openwrt:/#

```

若出现网络不通的情况，请参考第6.3章进行排查和调试。

# 6 RGMII 调试说明

## 6.1. EVB 接 PHY 环境

在移远通信 EC200A-CN(TA)模块的 TE-A 上插上 PHY TE-A，如下所示：



图 7：PHY 与模块 TE-A 环境

## 6.2. 电脑端设置

以 Windows 系统为例，电脑端 IPv4 地址需修改为自动获取，如下图：




图 8: Windows 系统修改 IP 为自动获取

电脑端的网卡速率改为自动协商，如下图：




图 9: Windows 系统修改速率为自协商

关闭电脑端的所有的防火墙设置，若存在防火墙，则模块 ping 不通电脑端。

### 6.3. 调试步骤及注意事项

初次调试 RGMII 功能，可按照下述步骤确认。

1. 确认 EMAC 驱动是否加载成功，可通过 **ifconfig** 查询是否已存在 **eth0** 的网卡设备来判断，若存在则表示加载成功，若不存在，建议检查 PHY 的供电是否正常、PHY IO 电压是否匹配。
2. 驱动加载成功，查看寄存器确认 PHY 是否 Link up。若为 Link down，检查 PHY 速率选择。
3. 若 PHY 已经 Link up，则确认电脑端配置正确。插拔网线，查看电脑端是否分配到 192.168.225.1 同网段的 IP，若未分配 IP，可按照如下方法排查：
  - 1) 检查 **eth0** 网卡是否在 **bridge0**，可使用 **brctl show** 查看，如不存在使用 **brctl addif bridge0 eth0** 添加。
  - 2) 插拔网线，查看 **eth0** 网卡上 RX/TX 是否有数据收发。若 **eth0** 网卡上没有数据收发，则调整 PHY 的 RX/TX 延时设置并再次尝试（请参考第 5.4 章）；若尝试均无效，建议检查 RGMII 硬件电路信号质量。若 **eth0** 网卡上有数据收发，建议在模块和电脑端抓取网络数据包，分析 DHCP 网络协议包。
4. 电脑端正常分配 IP，若模块 ping 不通电脑，但电脑可以 ping 通模块，需要关闭电脑端的网络防火墙。若 ping 过程中有数据丢包，建议检查 RGMII 的 RX/TX 信号质量。

# 7 附录 参考文档及术语缩写

表 2：参考文档

| 文档名称                                      |
|-------------------------------------------|
| [1] Quectel_EC200A-CN(TA)_QuecOpen_快速开发指导 |
| [2] Quectel_EC200A-CN(TA)_QuecOpen_硬件设计手册 |

表 3：术语缩写

| 缩写    | 英文全称                                        | 中文全称       |
|-------|---------------------------------------------|------------|
| DHCP  | Dynamic Host Configuration Protocol         | 动态主机配置协议   |
| EMAC  | Ethernet Media Access Controller            | 以太网接入控制器   |
| IoT   | Internet of Things                          | 物联网        |
| IPv4  | Internet Protocol version 4                 | 互联网通信协议第四版 |
| MAC   | Medium Access Control                       | 媒体访问控制     |
| PHY   | Physical                                    | 端口物理层      |
| RGMII | Reduced Gigabit Media Independent Interface | 吉比特介质独立接口  |
| TX/RX | Transport/Receive                           | 发送/接收      |