Proiect la disciplina Sisteme Cu Circuite Integrate Analogice

Semestrul I

2026

Profesori îndrumători:

- Conf. dr. ing. M. Neag
- Ing. Dominic Istvan Domnici
- Ing. Alessandro Battigelli

Student:

Isip Alexandru

Specializare: Electronică Aplicată

Anul: III, Grupa: 2131

Cuprins

Proiect la disciplina Sisteme Cu Circuite Integrate Analogice 1
Profesori îndrumători: 1
Student: 1
1. Tematica proiectului 3
1.1 Specificații generale 3
1.2 Specificații individuale 3
2. Dimensionarea etajelor 8
2.1 Dimensionarea etajului 1 8
2.2 Dimensionarea etajului 2 10
2.3 Dimensionarea etajului 3 (PGA) 12
2.4 Dimensionarea etajului 4 14
3. Caracterizarea etajelor 15
3.1 Caracterizarea etajului 1 15
3.1.1 Analize DCOP 15
3.1.2 Analize AC 16
3.1.3 Analize Transient (în timp) 18
3.2 Caracterizarea etajului 2 20
3.2.1 Analize DC 20
3.2.2 Analize AC 21
3.2.3 Analize Transient 23
3.3 Caracterizarea etajului 3 24
3.3.1 Analize DC 24
3.3.2 Analize AC 25
3.3.3 Analize Transient 26
3.4 Caracterizarea etajului 4 28
3.4.1 Analize DC 28
3.4.2 Analize DC Sweep + Transient – Câștig 29
3.4.3 Analize Transient - Implementare funcție și domeniu 30
4 Concluzii 32

1. Tematica proiectului

1.1 Specificații generale

Proiectarea unei interfețe analogice formate din următoarele blocuri conectate în cascadă:

1. Amplificator de instrumentație
2. Filtru analogic trece-bandă
3. Amplificator cu câștig programabil (PGA)
4. Redresor de precizie (dublă alternanță)



Figure 1

1.2 Specificații individuale

Sursă semnal:

- Tip sursă: Este o sursă de tensiune ideală, **single-ended**.
- Mărime fizică: Tensiune



Figure 2

Etaj 1 (Amplificator):

- **Număr: 1**
- **Semnal intrare:** Tensiune (single-ended)
- **Semnal ieșire:** Tensiune
- **Tip:** Amplificator Inversor cu reglaj de Offset.
- **Topologie:** O în conexiune inversoare cu rețea de compensare pe intrarea neinversoare.
- **Câștig | etaj 1 (liniar):** 9
- $\boldsymbol{R_{in_{min}}}$: $1k\Omega$.
- **Reglaj Out_DC:** DA
- **Banda:** > f_{in_max}
- **Liniaritate:** THD < 1% la amplitudine maximă și frecvență maximă.



Figure 3

Etaj 2 – Filtru:

- **Număr:** 2
- **Semnal intrare:** Tensiune
- **Semnal ieșire:** Tensiune
- **Tip funcție de transfer:** Trece-Jos (LPF)
- **Topologie:** Sallen-Key cu câștig unitar
- $\boldsymbol{H_0}$ **câștig în banda de trecere [V/V]:** 1
- $\boldsymbol{R_{in_min}}$: 750 Ω
- **BW (Frecvența de tăiere $\boldsymbol{f_c}$):** 7.00 kHz (7000 Hz)
- **Q (Factorul de calitate):** 0.707 (Răspuns Butterworth - platitudine maximă în bandă)
- **Liniaritate:** amplitudinea de la ieșire = (amplitudinea de la intrare) X (câștigul în banda de trecere) pentru semnale cu f < BW.



Figure 4

Etaj 3 – PGA (Programmable Gain Amplifier):

- **Număr:** 3
- **Tip:** Amplificator neinversor, reglaj pe R_G (conexiune serie)
- **Câștig minim [dB]:** 8
- **Câștig maxim [dB]:** 14
- **Număr pași:** 4 (Combinații logice ale switch-urilor)
- **Rezoluție (pas mediu) [dB]:** aprox. 2 dB
- $\mathbf{R_{in_min}}$**:** Impedanță foarte mare (intrare pe borna neinversoare a AO)
- **Banda**: F_{in_max} $(10\ kHz)$
- **Liniaritatea:** THD < 1% la amplitudine maximă.



Figure 5

Etaj 4 - Redresor:

- **Număr:** 4
- **Tip:** Redresor de precizie dublă alternanță (Full-Wave Rectifier - FWR)
- **Topologie:** Configurație cu două amplificatoare operaționale (Redresor inversor + Sumator)
- **Câștig [V/V]:** 2
- Semnal mare: Circuitul funcționează pe domeniul $V_{in_max} * Gain$
- **Componente active:** AD8065
- **Diode:** 1N4148 (Diode rapide de comutație)



Figure 6

2. Dimensionarea etajelor

2.1 Dimensionarea etajului 1

- Circuitul ales este un amplificator inversor. Expresia câștigului în tensiune pentru această configurație este:

$$A_V = -\frac{R_F}{R_1}$$

Unde R_F este rezistența totală de pe calea de reacție.

Deoarece în specificații se cere un câștig în modul de 9, vom dimensiona componentele astfel încât raportul $\frac{R_F}{R_1}$ să fie 9.

1. **Alegerea rezistorului de intrare (R_1):** Impedanța de intrare a unui amplificator inversor este aproximativ egală cu R_1. Cerința este $R_{in_min} \geq 1k\Omega$. Pentru a respecta condiția și a folosi valori standard din seria E6 (conform documentului model), alegem valoarea standard:

$$R_1 = 1k\Omega$$

2. **Calculul rezistorului de reacție (R_2):** Din formula câștigului:

$$R_2 = |A_V| * R_1$$
$$R_2 = 9 * 1k\Omega = 9k\Omega$$

Deoarece $9k\Omega$ nu este o valoare standard în seria E6 (și nici în E12 sau E24), vom obține această valoare prin înserierea a două rezistoare standard (R_2 si R_3 în schemă):

$$R_F = R_2 + R_3$$

Alegem din seria E12 valorile:

$$R_2 = 2.2k\Omega$$

$$R_3 = 6.8k\Omega$$

$$R_{total_reactie} = 2.2k\Omega + 6.8\ k\Omega = 9k\Omega$$

Astfel, câștigul obținut este exact:

$$A_{V_real} = \frac{9k\Omega}{1k\Omega} = 9$$

Eroarea de proiectare este 0%.

3. **Rețeaua de compensare (Offset):** Pentru a compensa curenții de polarizare și a permite reglajul tensiunii de offset, pe borna neinversoare (+) s-a introdus o rețea divizoare. Rezistența echivalentă văzută de borna (+) ar trebui să fie apropiată de cea văzută de borna (-), care este $R_1||R_F = 0.9k\Omega$.

   În circuitul proiectat, s-au ales:
   - $R_{C1} = 1k\Omega$ (către masă)
   - $R_{C2} = 100k\Omega$ (către sursa de reglaj V_{pot})

   Rezistența echivalentă pe borna (+) este:

$$R_{eq} = R_{C1}||R_{C2} = \frac{1k\Omega * 100k\Omega}{101k\Omega} = 0.99k\Omega$$

   Această valoare este foarte apropiată de$0.9k\Omega$, asigurând o compensare corectă, iar valoarea mare a lui $R_{C2}(100k\Omega)$ permite un reglaj fin al tensiunii de offset fără a încărca circuitul.



Figure 7

2.2 Dimensionarea etajului 2

Pentru realizarea filtrului trece-jos, s-a ales topologia Sallen-Key datorită simplității și stabilității. Deoarece se cere un câștig $H_0 = 1$ amplificatorul operațional este configurat ca repetor de tensiune (buffer), conectând ieșirea direct la intrarea inversoare.

Componentele rețelei sunt R_1, R_2, C_1, C_2. Pentru simplificarea calculelor și a listei de materiale, alegem metoda componentelor egale pentru rezistoare:

$$R_1 = R_2 = R$$

Funcția de transfer a circuitului impune următoarele relații pentru frecvența de tăiere (f_0) și factorul de calitate (Q):

$$f_0 = \frac{1}{2\pi * R * \sqrt{C_1 * C_2}}$$

$$Q = \frac{1}{2} * \sqrt{\frac{C_1}{C_2}}$$

1. **Calculul condensatoarelor (C_1, C_2):** Factorul de calitate cerut este Q = 0.707 (specific filtrelor Butterworth). Din formula lui Q, deducem raportul necesar între condensatoare:

   $$2Q = \sqrt{\frac{C_1}{C_2}} \Rightarrow \frac{C_1}{C_2} = (2 * 0.707)^2 = 2$$

   Așadar, C_1 trebuie să fie aproximativ dublu față de C_2. Alegem valori standardizate care să respecte acest raport. Dacă alegem:

   $$C_2 = 3.3\ nF$$

   Rezultă necesarul pentru $C_1 = 6.6nF$. Cea mai apropiată valoare standard este:

   $$C_1 = 6.8\ nF$$

   Recalculăm Q_{real}:

   $$Q_{real} = 0.5 * \sqrt{\frac{6.8}{3.3}} = 0.717$$

   Eroarea față de 0.707 este minimă și acceptabilă.

2. **Calculul rezistoarelor (R_1, R_2):** Având valorile condensatoarelor și frecvența dorită $f_0 = 7000\ Hz$, determinăm valoarea rezistenței R:

$$R = \frac{1}{2\pi * f_0 * \sqrt{C_1 * C_2}}$$

Calculăm media geometrică a condensatoarelor:

$$\sqrt{C_1 * C_2} = \sqrt{6.8nF * 3.3nF} = 4.737\ nF$$

Introducem în formulă:

$$R = \frac{1}{2\pi * 7000\ Hz * 4.737 * 10^{-9}F} = 4800\ \Omega$$

Cea mai apropiată valoare standard (seria E12/E24) este:

$$R = 4.7\ k\Omega$$

Așadar, alegem:

$$R_1 = R_2 = 4.7\ k\Omega$$

3. Verificarea frecvenței de tăiere reale:

$$f_{0_real} = \frac{1}{2\pi * 4700 * 4.737 * 10^{-9}} = 7149\ Hz$$

Frecvența obținută (7.15 kHz) este foarte aproape de ținta 7 kHz.

3. **Verificarea impedanței de intrare:** Cerința este $R_{in_min} = 750\ \Omega$. Impedanța minimă de intrare a filtrului Sallen-Key este dictată în principal de R_1 și rețeaua de reacție, dar în cel mai defavorabil caz nu scade sub valoarea lui R_1 în banda de trecere.

$$R_{in} = R_1 = 4.7\ k\Omega$$

Deoarece 4700 **Ω** > 750 **Ω**, condiția este respectată.

2.3 Dimensionarea etajului 3 (PGA)

Pentru realizarea amplificatorului cu câștig programabil, s-a ales o configurație neinversoare bazată pe amplificatorul operațional AD8065. Modificarea câștigului se realizează digital prin comutarea unei rețele rezistive conectate la masă (R_G), folosind tranzistoare NMOS ca întrerupătoare controlate în tensiune.

Expresia generală a câștigului este:

$$A_V = 1 + \frac{R_F}{R_G}$$

$$G_{dB} = 20 * \log_{10}(A_V)$$

Unde R_F este rezistența de reacție fixă, iar R_G este rezistența variabilă formată din R_1, R_2, R_3 $şi\ tranzistoarele\ M_1, M_2$.

1. Alegerea rezistorului de reacție ($\boldsymbol{R_F}$): S-a ales o valoare standard din seria E24 pentru a stabili scara de amplificare:

$$\boldsymbol{R_F = R_4 = 15\ k\Omega}$$

2. Dimensionarea rețelei ($\boldsymbol{R_G}$): Rețeaua R_G este formată din trei rezistoare în serie (R_1, R_2, R_3). Tranzistoarele NMOS (M_1, M_2) sunt conectate în paralel cu $R_2, respectiv\ R_3$.

- Când un tranzistor este **ON** (saturat), acesta scurtcircuitează rezistorul corespunzător (rezistența devine aprox. 0).
- Când un tranzistor este **OFF**, rezistorul contribuie la R_G total.

Formula rezistenței echivalente R_G este:

$$R_G = R_1 + \left(\frac{Stare_{M_1}}{R_2}\right) + \left(\frac{Stare_{M_2}}{R_3}\right)$$

Valorile alese pentru a obține pașii de câștig doriți (aproximativ 8,10,12,14 dB) sunt:

- $R_1 = 3.3\ k\Omega\ (permanent\ în\ circuit)$
- $R_2 = 2.2\ k\Omega\ (controlat\ de\ M_1)$
- $R_3 = 4.7\ k\Omega\ (controlat\ de\ M_2)$

4. **Verificarea celor 4 trepte de câștig:**

Avem 2 biți de control $(V_{g_3}, V_{g_2}), deci\ 2^2 = 4$ stări posibile. Calculăm câștigul pentru fiecare stare:

- **Pasul 1 (Câștig Minim):** M_1 OFF, M_2 OFF.

$$R_G = 3.3k + 2.2k + 4.7k = 10.2k$$
$$A_V = 1 + \frac{15k}{10.2k} = 2.47 \ \Rightarrow G_{dB} = 7.85\ dB$$

(Aproape de ținta de 8 dB).

- **Pasul 2:** $M_1\ ON, M_2\ OFF\ (R_2\ scurtcircuitat)$.

$$R_G = 3.3k + 4.7k = 8k$$
$$A_V = 1 + \frac{15k}{8k} = 2.875 \ \Rightarrow G_{dB} = 9.17\ dB$$

- **Pasul 3:** $M_1\ OFF, M_2\ ON\ (R_3\ scurtcircuitat)$.

$$R_G = 3.3k + 2.2k = 5.5k$$
$$A_V = 1 + \frac{15k}{5.5k} = 3.72 \ \Rightarrow G_{dB} = 11.41\ dB$$

- **Pasul 4 (Câștig Maxim):** $M_1\ ON, M_2\ ON\ (ambele\ scurtcircuitate)$.

$$R_G = R_1 = 3.3k$$
$$A_V = 1 + \frac{15k}{3.3k} = 5.54 \ \Rightarrow G_{dB} = 14.87\ dB$$

(Aproape de ținta de 14 dB).

Concluzie dimensionare: Folosind valori standard din seriile E12/E24 (3.3k, 2.2k, 4.7k, 15k), s-au obținut cele 4 trepte de câștig care aproximează foarte bine specificațiile impuse (8, 10, 12, 14 dB), micile abateri fiind normale în proiectarea analogică discretă.

2.4 Dimensionarea etajului 4

Pentru implementarea funcției de redresare dublă alternanță de precizie, s-a utilizat o schemă clasică compusă din două blocuri funcționale, dimensionate folosind rezistențe din seria E6/E12 pentru a obține raportul de transfer dorit.

1. **Blocul 1: Redresor monoalternanță inversor (U1):** Primul etaj (U1) este configurat ca un redresor monoalternanță de precizie (Half-Wave Rectifier). Rolul său este de a procesa semi-alternanțele negative ale semnalului de intrare. Pentru a gestiona disiparea termică și a folosi valori standardizate, rezistențele de intrare și de reacție au fost divizate în serii de câte două.

- Rezistența de intrare (R_{in_U1}): Este formată din înserierea rezistoarelor R_1 și R_7.

$$R_{in_U1} = R_1 + R_7 = 10k + 10k = 20\ k[\Omega]$$

- Rezistența de reacție (R_{fb_U1}): Este formată din înserierea rezistoarelor R_2 și R_6.

$$R_{fb_U1} = R_2 + R_6 = 10k + 10k = 20k\ [\Omega]$$

Raportul unitar (20k/20k) asigură un câștig de -1 pentru acest etaj intermediar. Diodele D1 și D2 (1N4148) sunt incluse în bucla de reacție pentru a elimina erorile cauzate de tensiunea de deschidere a joncțiunii (0.6V), asigurând redresarea precisă chiar și pentru semnale mici. Condensatorul C_1 (22 pF) este adăugat în paralel cu rezistențele de reacție pentru stabilitate și filtrare la frecvențe înalte.

2. **Blocul 2: Amplificator Sumator (U2):** Al doilea etaj (U2) însumează semnalul original (V_{in}) cu semnalul redresat de la primul etaj, rezultând forma de undă dublă alternanță la ieșire.

- **Calea de semnal direct:** Se realizează prin rezistorul R_4 conectat direct la intrarea inversoare a lui U2.

$$R_4 = 10\ k\Omega$$

- **Bucla de reacție (Gain):** Câștigul final al etajului este stabilit de rezistorul de reacție R_3 S-a ales o valoare specifică din seria E12 pentru a satisface cerințele de amplificare ale proiectului.

$$R_3 = 6.8\ k\Omega$$

De asemenea, s-a introdus condensatorul C_2 (22 pF) în paralel cu C_3 pentru a compensa capacitățile parazite și a preveni oscilațiile, asigurând un răspuns curat în frecvență. Rezistorul R_G $(10\ k\Omega)$ de pe intrarea neinversoare asigură compensarea curenților de polarizare (bias current).

3. Caracterizarea etajelor

3.1 Caracterizarea etajului 1

3.1.1 Analize DCOP

3.1.1.1 Punctul static de funcționare (PSF): PSF-ul reprezintă „starea de repaus” a unui circuit electronic. Se referă la valorile tensiunilor și curenților care există în circuit în absența semnalului de intrare AC. Ecuația tensiunii de ieșire cu Offset:

$$V_{out} = A_V * V_{in} + V_{offset_amplificat}$$

Cum $V_{in_DC} = 0$, ne așteptăm ca V_{out} să fie foarte apropiat de 0V.

C:\Users\alexa\Desktop\Proiect SCIA\Etaj1.net

--- Operating Point ---

V(n002):	0.000399986	voltage
V(n004):	-1.9798e-09	voltage
V(+10v):	10	voltage
V(vout):	0.00399987	voltage
V(n001):	0	voltage
V(n003):	0.00127996	voltage
V(-10v):	-10	voltage
V(n005):	0	voltage
I(R2):	3.99987e-07	device_current
I(R3):	3.99987e-07	device_current
I(Vin):	3.99986e-07	device_current
I(Rc1):	-1.9798e-12	device_current
I(V_pot):	-1.9798e-14	device_current
I(V3):	-0.00640025	device_current
I(Rc2):	-1.9798e-14	device_current
I(R1):	3.99986e-07	device_current
I(V2):	-0.00640055	device_current
Ix(u1:1):	1.9996e-12	subckt_current
Ix(u1:2):	1.0008e-12	subckt_current
Ix(u1:3):	0.00640055	subckt_current
Ix(u1:4):	-0.00640025	subckt_current
Ix(u1:5):	-3.99987e-07	subckt_current

Figure 8

Conform simulării, tensiunea la ieșire este V(vout) = 3.99 mV (0.00399 V), eea ce reprezintă o eroare neglijabilă și confirmă funcționarea corectă a circuitului în curent continuu, alimentat la ±10 V.

***3.1.1.2 Compensare/ajustare nivel DC la ieșire*:** Circuitul include o rețea de compensare pe intrarea neinversoare (R_{C1}, R_{C2} *și sursa* V_{pot}). Prin variația tensiunii V_{pot} (DC Sweep), putem ajusta nivelul DC la ieșire pentru a anula eventualele tensiuni de offset nedorite.



Figure 9

Graficul de mai sus arată excursia tensiunii de ieșire (V_{out}) în funcție de reglajul potențiometrului (simulat prin sursa V_{pot} între -10 V și 10 V). Panta lină permite un reglaj fin al punctului de zero.

3.1.2 Analize AC

3.1.2.1 ***Câștig la joasă frecvență = specs*:** Circuitul trebuie să respecte cerința, adică valoarea câștigului în modul $|A_V| = 9$. În decibeli, acest câștig este:

$$G_{dB} = 20 * \log_{10}(9) = 19.08\ dB$$



Figure 10

Din graficul Bode de mai sus, se observă că la frecvențe joase (zona plată), câștigul este de aproximativ 19.1 dB, ceea ce confirmă dimensionarea corectă ($R_1 = 1k\Omega, R_F = 9k\Omega$).

3.1.2.2 ***Banda > banda filtru*** Banda amplificatorului este definită la frecvența unde câștigul scade cu 3dB față de valoarea de curent continuu (19.1 dB – 3 dB = 16.1 dB). Din Figura 7, se observă că atenuarea începe abia în domeniul megahertzilor (MHz), mult peste cerința de $f_{in_max} = 10\ kHz$. Astfel, Etajul 1 nu limitează banda sistemului.

3.1.2.3 ***PSRR (Factorul de Rejecție a Alimentării)*** PSRR măsoară capacitatea circuitului de a respinge zgomotul provenit de la sursele de alimentare.



Figure 11

Graficul indică o atenuare excepțională, pornind de la aproximativ **-130 dB** la joasă frecvență. Aceasta demonstrează că variațiile tensiunii de alimentare nu vor afecta semnalul util de la ieșire.

3.1.3 Analize Transient (în timp)

3.1.3.1 Slew Rate (SR) Slew Rate-ul reprezintă viteza maximă de variație a tensiunii de ieșire. Verificăm răspunsul la un semnal treaptă (Pulse).



Figure 12

Din grafic, observăm o tranziție abruptă a tensiunii de ieșire de la +4.5 V la -4.5 V. Timpul de tranziție este extrem de scurt (sub 1 microsecundă), ceea ce indică un SR foarte bun, specific amplificatorului AD8065, asigurând reproducerea fidelă a semnalelor rapide fără distorsiuni de pantă.

3.1.3.2 Distorsiunile armonice totale (THD) Verificarea liniarității s-a făcut prin analiza Fourier a semnalului de ieșire pentru o frecvență de 10 kHz.

SPICE Output Log: C:\Users\alexa\Desktop\Proiect SCIA\Etaj1.log

```
LTspice 24.1.4 for Windows
Circuit: C:\Users\alexa\Desktop\Proiect SCIA\Etaj1.net
Start Time: Sun Jan 18 19:25:13 2026
solver = Normal
Maximum thread count: 8
tnom = 27
temp = 27
method = trap
Direct Newton iteration for .op point succeeded.
Total elapsed time: 0.180 seconds.

Files loaded:
C:\Users\alexa\Desktop\Proiect SCIA\Etaj1.net
C:\Users\alexa\AppData\Local\LTspice\lib\sub\AD8065.lib

Fourier components of V(vout)
N-Period=1
DC component:0.00395723

Harmonic      Frequency      Fourier      Normalized      Phase      Normalized
 Number         [Hz]        Component     Component     [degree]     Phase [deg]
    1        1.000e+04      6.888e-01     1.000e+00      -89.91°        0.00°
    2        2.000e+04      1.636e-05     2.375e-05       60.19°      150.09°
    3        3.000e+04      1.080e-03     1.568e-03      109.92°      199.83°
    4        4.000e+04      3.558e-05     5.166e-05      -90.77°       -0.86°
    5        5.000e+04      9.114e-04     1.323e-03      -61.56°       28.35°
    6        6.000e+04      9.017e-05     1.309e-04     -145.46°      -55.56°
    7        7.000e+04      6.591e-04     9.569e-04      131.56°      221.47°
    8        8.000e+04      8.724e-05     1.267e-04       48.58°      138.48°
    9        9.000e+04      4.427e-04     6.428e-04      -45.36°       44.55°
Partial Harmonic Distortion: 0.236139%
Total Harmonic Distortion:   0.381259%
```

Figure 13

Conform log-ului de simulare:

- Total Harmonic Distortion (THD): 0.381259%

Această valoare este sub limita impusă de **1%**, ceea ce garantează că amplificatorul funcționează liniar și nu introduce distorsiuni semnificative în semnalul util.

3.2 Caracterizarea etajului 2

3.2.1 Analize DC

3.2.1.1 Punctul static de funcționare (PSF): Verificăm starea de polarizare a amplificatorului operațional în absența semnalului, pentru a ne asigura că ieșirea este centrată pe 0V (masă virtuală).

Configurare surse:

- $V_{in} = 0V\ (DC)$

Directivă:

- .op

C:\Users\alexa\Desktop\Proiect SCIA\Etaj2.net

```
       --- Operating Point ---

V(n001):        -9.39812e-09   voltage
V(vout):        0.000399978    voltage
V(+10v):        10             voltage
V(n002):        0              voltage
V(n003):        -1.87962e-08   voltage
V(-10v):        -10            voltage
I(R2):          -1.9996e-12    device_current
I(Vin):         -1.9996e-12    device_current
I(C2):          -6.20276e-29   device_current
I(V2):          -0.00640037    device_current
I(R1):          -1.9996e-12    device_current
I(C1):          2.71991e-24    device_current
I(V3):          -0.00640037    device_current
Ix(u1:1):       1.9996e-12     subckt_current
Ix(u1:2):       1.0008e-12     subckt_current
Ix(u1:3):       0.00640037     subckt_current
Ix(u1:4):       -0.00640037    subckt_current
Ix(u1:5):       -1.00082e-12   subckt_current
```

Figure 14

Conform log-ului de simulare rezultat în urma analizei tranzitorii (componenta DC a semnalului de ieșire):

- **V(vout):** 0.000399978 V (aprox. 400μV)
- $\frac{\boldsymbol{V(+10V)}}{\boldsymbol{V(-10V)}}: \pm 10\ V$

Această valoare de aproximativ **0.4 mV** este extrem de apropiată de 0V, confirmând că etajul este polarizat corect și că tensiunea de offset a amplificatorului AD8065 este neglijabilă în contextul aplicației.

3.2.2 Analize AC

3.2.2.1 Câștig în banda de trecere = specs. Conform specificațiilor, filtrul trebuie să aibă un câștig unitar $\left(H_0 = \frac{1V}{V}\right)$ în banda de trecere. În decibeli, aceasta corespunde valorii de 0 dB.



Figure 15

Cursorul poziționat la frecvența de 100 Hz (mult sub frecvența de tăiere) indică o magnitudine de 116.5µdB (practic 0 dB). Acest lucru confirmă topologia Sallen-Key cu câștig unitar și faptul că semnalul nu este atenuat în banda utilă.

***3.2.2.2 Banda* = 7000 Hz**

Verificăm frecvența de tăiere($f_c sau\ BW$), definită ca punctul în care câștigul scade cu 3 dB față de valoarea din banda de trecere. Ținta de proiectare a fost 7 kHz.



Figure 16

Conform cursorului din graficul AC:

- **Magnitudine:** -3 dB
- **Frecvența:** 7.25 kHz
- Valoarea măsurată de **7.25 kHz** este foarte apropiată de cea teoretică 7 kHz). Diferența de aproximativ 3.5% este normală și acceptabilă, fiind cauzată de utilizarea valorilor standardizate din seria E6 pentru componente ($R = 4.7\ k\Omega, C = 3.3\ nF$ / 6.8 nF).

3.2.3 Analize Transient

3.2.3.1 Distorsiunile armonice totale (THD) **s**-a verificat liniaritatea circuitului prin aplicarea unui semnal sinusoidal cu o frecvență din banda de trecere 1 kHz, care respectă condiția $f < \frac{f_{in_max}}{10}$.

SPICE Output Log: C:\Users\alexa\Desktop\Proiect SCIA\Etaj2.log

```
LTspice 24.1.4 for Windows
Circuit: C:\Users\alexa\Desktop\Proiect SCIA\Etaj2.net
Start Time: Sun Jan 18 19:45:25 2026
solver = Normal
Maximum thread count: 8
tnom = 27
temp = 27
method = trap
Direct Newton iteration for .op point succeeded.
Total elapsed time: 0.392 seconds.

Files loaded:
C:\Users\alexa\Desktop\Proiect SCIA\Etaj2.net
C:\Users\alexa\AppData\Local\LTspice\lib\sub\AD8065.lib

Fourier components of V(vout)
N-Period=1
DC component:0.000398289

Harmonic        Frequency       Fourier        Normalized       Phase          Normalized
 Number           [Hz]         Component       Component      [degree]         Phase [deg]
    1           1.000e+03       9.991e-01      1.000e+00       101.26°            0.00°
    2           2.000e+03       3.376e-06      3.379e-06       175.95°           74.70°
    3           3.000e+03       3.366e-06      3.369e-06       173.84°           72.59°
    4           4.000e+03       3.359e-06      3.362e-06       171.76°           70.50°
    5           5.000e+03       3.358e-06      3.361e-06       169.77°           68.51°
    6           6.000e+03       3.343e-06      3.346e-06       167.63°           66.37°
    7           7.000e+03       3.326e-06      3.329e-06       165.53°           64.28°
    8           8.000e+03       3.320e-06      3.323e-06       163.50°           62.25°
    9           9.000e+03       3.301e-06      3.304e-06       161.45°           60.19°
Partial Harmonic Distortion: 0.000947%
Total Harmonic Distortion:   0.055551%
```

Figure 17

Analiza Fourier a semnalului de ieșire indică:

- Total Harmonic Distortion (THD): 0.0555551%

Această valoare este mult sub limita impusă de **1%**. Rezultatul demonstrează că filtrul Sallen-Key funcționează liniar, fără a introduce distorsiuni armonice sesizabile asupra semnalului util.

3.3 Caracterizarea etajului 3

3.3.1 Analize DC

3.3.1.1 Punctul static de funcționare (PSF): Deoarece configurația este neinversoare, iar intrarea este cuplată la masă (0V) în regim DC, tensiunea de ieșire ar trebui să fie ideal 0V. Totuși, datorită tensiunii de offset a amplificatorului operațional, care este amplificată diferit în funcție de câștigul setat, va exista o mică tensiune remanentă la ieșire.



Figure 18

Graficul de mai sus ilustrează tensiunea de ieșire în regim static pentru diferitele stări ale PGA-ului. Se observă că tensiunea de offset variază între **1 mV** și **2.2 mV**. Aceste valori sunt neglijabile în comparație cu amplitudinea semnalului util (zeci de mV), deci punctul static de funcționare este corect.

3.3.2 Analize AC

3.3.2.1 Toate treptele de câștig din specs implementate: Scopul simulării AC parametrice (folosind directiva .step) a fost verificarea celor 4 trepte de câștig proiectate (aproximativ 8, 10, 12, 14 dB).



Figure 19

Din graficul Bode, se disting clar cele 4 curbe de amplificare (liniile din partea de jos a graficului, la frecvențe joase):

- Curba verde (jos): 8 dB (Câștig Minim)
- Curba albastră: 11.5 dB
- Curba roșie: 15 dB
- Curba verde punctată (sus): 19 dB (Câștig Maxim)

Circuitul acoperă și chiar depășește ușor plaja cerută de 8-14 dB, asigurând flexibilitatea necesară prelucrării semnalului.

3.3.2.2 Banda PGA > Banda filtru: Banda filtrului anterior (Etajul 2) este de 7 kHz. PGA-ul trebuie să nu limiteze această bandă, deci trebuie să aibă o frecvență de tăiere mult mai mare.

Analizând **Figura 19**, se observă că amplificarea rămâne constantă (curbe plate) până la frecvențe de ordinul Megahertzilor (>1 MHz). Condiția $BW_{PGA} > BW_{Filtru}(1\ MHz\ \gg 7\ kHz)$ este îndeplinită cu o marjă foarte largă.

3.3.3 Analize Transient

3.3.3.1 Liniaritate > specs: Câștig Minim + Input Maxim: S-a verificat distorsiunea armonică totală (THD) pentru cel mai defavorabil caz de semnal mare la intrare, setând PGA-ul pe câștig minim.

```
SPICE Output Log: C:\Users\alexa\Desktop\Proiect SCIA\Etaj3.log
LTspice 24.1.4 for Windows
Circuit: C:\Users\alexa\Desktop\Proiect SCIA\Etaj3.net
Start Time: Sun Jan 18 20:54:04 2026
solver = Normal
Maximum thread count: 8
tnom = 27
temp = 27
method = trap
Instance "M1": Length shorter than recommended for a level 1 MOSFET.
Instance "M2": Length shorter than recommended for a level 1 MOSFET.
Direct Newton iteration for .op point succeeded.
Total elapsed time: 0.578 seconds.

Files loaded:
C:\Users\alexa\Desktop\Proiect SCIA\Etaj3.net
C:\Users\alexa\AppData\Local\LTspice\lib\cmp\standard.mos
C:\Users\alexa\AppData\Local\LTspice\lib\sub\AD8065.lib

Fourier components of V(vout)
N-Period=1
DC component:0.000996521

Harmonic        Frequency       Fourier        Normalized       Phase          Normalized
 Number           [Hz]         Component        Component      [degree]        Phase [deg]
    1          1.000e+04       2.468e+00       1.000e+00        89.98°            0.00°
    2          2.000e+04       1.631e-05       6.611e-06      -170.05°         -260.03°
    3          3.000e+04       1.597e-05       6.470e-06       -75.99°         -165.96°
    4          4.000e+04       1.573e-05       6.373e-06        20.25°          -69.73°
    5          5.000e+04       1.609e-05       6.522e-06       116.21°           26.24°
    6          6.000e+04       1.633e-05       6.616e-06      -150.22°         -240.20°
    7          7.000e+04       1.591e-05       6.449e-06       -55.97°         -145.95°
    8          8.000e+04       1.571e-05       6.365e-06        40.64°          -49.33°
    9          9.000e+04       1.616e-05       6.550e-06       136.28°           46.30°
Partial Harmonic Distortion: 0.001837%
Total Harmonic Distortion:   0.055213%
```

Figure 20

Conform log-ului de simulare: THD: 0.055213%

Valoarea este mult sub limita de **1%**, demonstrând o liniaritate excelentă

***3.3.3.2 Liniaritate > specs: Câștig Maxim + Input Minim*:** S-a verificat distorsiunea și pentru cazul semnalului mic amplificat maxim, pentru a vedea dacă zgomotul sau neliniaritățile AO la câștig mare afectează semnalul.

SPICE Output Log: C:\Users\alexa\Desktop\Proiect SCIA\Etaj3.log

```
LTspice 24.1.4 for Windows
Circuit: C:\Users\alexa\Desktop\Proiect SCIA\Etaj3.net
Start Time: Sun Jan 18 20:56:13 2026
solver = Normal
Maximum thread count: 8
tnom = 27
temp = 27
method = trap
Instance "M1": Length shorter than recommended for a level 1 MOSFET.
Instance "M2": Length shorter than recommended for a level 1 MOSFET.
Direct Newton iteration for .op point succeeded.
Total elapsed time: 0.594 seconds.

Files loaded:
C:\Users\alexa\Desktop\Proiect SCIA\Etaj3.net
C:\Users\alexa\AppData\Local\LTspice\lib\cmp\standard.mos
C:\Users\alexa\AppData\Local\LTspice\lib\sub\AD8065.lib

Fourier components of V(vout)
N-Period=1
DC component:0.00221414

Harmonic        Frequency       Fourier         Normalized      Phase           Normalized
 Number           [Hz]          Component        Component      [degree]        Phase [deg]
    1          1.000e+04       5.538e-01       1.000e+00        90.03°            0.00°
    2          2.000e+04       8.960e-06       1.618e-05         5.31°          -84.72°
    3          3.000e+04       8.357e-06       1.509e-05       -79.33°         -169.35°
    4          4.000e+04       7.999e-06       1.444e-05      -168.07°         -258.10°
    5          5.000e+04       8.212e-06       1.483e-05       102.22°           12.19°
    6          6.000e+04       8.586e-06       1.550e-05        16.52°          -73.51°
    7          7.000e+04       8.394e-06       1.516e-05       -67.94°         -157.97°
    8          8.000e+04       7.983e-06       1.442e-05      -156.13°         -246.16°
    9          9.000e+04       8.114e-06       1.465e-05       113.81°           23.78°
Partial Harmonic Distortion: 0.004255%
Total Harmonic Distortion:   0.056126%
```

Figure 21

Conform log-ului de simulare: THD: 0.056126%

Și în acest caz, THD-ul rămâne foarte scăzut (< 0.06%) confirmând că etajul PGA funcționează corect și liniar pe toată plaja de reglaj.

3.4 Caracterizarea etajului 4

3.4.1 Analize DC

3.4.1.1 Punctul static de funcționare (PSF): Verificăm tensiunea de ieșire în absența semnalului ($V_{in} = 0\ V$), pentru a confirma echilibrarea etajului și absența offset-urilor semnificative care ar putea introduce erori în redresarea semnalelor mici.

Configurare surse: $V_{in} = 0\ V$; Directivă: .op

C:\Users\alexa\Desktop\Proiect SCIA\Draft2.net

--- Operating Point ---

V(n003):	0	voltage
V(+10v):	10	voltage
V(-10v):	-10	voltage
V(n008):	0.000704826	voltage
V(n001):	0.000752401	voltage
V(n004):	0.000199861	voltage
V(n002):	0.000399721	voltage
V(n006):	0.123376	voltage
V(n007):	0.000352403	voltage
V(n005):	0.000576061	voltage
V(vout):	0.00138395	voltage
I(R4):	3.52403e-08	device_current
I(R3):	9.28751e-08	device_current
I(V1):	-0.0128008	device_current
I(R6):	1.7634e-08	device_current
I(R1):	1.99861e-08	device_current
I(D2):	3.52423e-08	device_current
I(V3):	5.52264e-08	device_current
I(Rg):	7.52401e-08	device_current
I(R2):	1.7634e-08	device_current
I(R5):	-3.52423e-08	device_current
I(R7):	1.99861e-08	device_current
I(D1):	-2.35308e-09	device_current
I(V2):	-0.0128007	device_current
I(C1):	7.75895e-27	device_current
I(C2):	1.38941e-26	device_current
Ix(u2:1):	1.99995e-12	subckt_current
Ix(u2:2):	1.00115e-12	subckt_current
Ix(u2:3):	0.0064004	subckt_current
Ix(u2:4):	-0.00640033	subckt_current
Ix(u2:5):	-9.28751e-08	subckt_current
Ix(u1:1):	1.9996e-12	subckt_current
Ix(u1:2):	1.0008e-12	subckt_current
Ix(u1:3):	0.00640038	subckt_current
Ix(u1:4):	-0.00640035	subckt_current
Ix(u1:5):	-3.75954e-08	subckt_current

Figure 22

Conform rezultatelor simulării:

- V(vout): 0.00138395 V (≈ 1.38 mV)

Valoarea de aproximativ **1.4 mV** la ieșire este neglijabilă. Acest lucru confirmă că cele două amplificatoare operaționale (AD8065) sunt polarizate corect și că rețeaua rezistivă este echilibrată, asigurând o precizie ridicată a redresorului în jurul punctului de trecere prin zero.

3.4.2 Analize DC Sweep + Transient – Câștig

***3.4.2.1 Verificarea Câștigului și a Funcției de Transfer*:** Pentru a valida funcționarea de redresor dublă alternanță și câștigul de 2 [V/V], s-a realizat o analiză DC Sweep, variind tensiunea de intrare de la valori negative la pozitive.



Figure 23

Graficul arată clar caracteristica de "valoare absolută" (formă de V).

- Pentru V_{in} = -3 V, $V_{out} \approx +6\ V$.
- Pentru V_{in} = +3 V, $V_{out} \approx +6\ V$.

Panta graficului confirmă relația $V_{out} = 2 * |V_{in}|$, demonstrând obținerea câștigului proiectat de **2**.

De asemenea, verificarea s-a făcut și în regim tranzitoriu (Transient) cu un semnal sinusoidal de intrare de amplitudine 1 V și frecvență 1 kHz.



Figure 24

Se observă că pentru un semnal de intrare de 1 V amplitudine, semnalul de ieșire este o sinusoidă redresată complet (toate alternanțele pozitive), având o amplitudine de vârf de aproximativ **2.02 V.** Acest lucru validează câștigul $A_V = 2$.

3.4.3 Analize Transient - Implementare funcție și domeniu

***3.4.3.1 Implementarea funcției de circuit (+măsurători)*:** Circuitul realizează funcția de redresare de precizie ("ideală"), eliminând căderea de tensiune de pe diode. În Figura 24, se observă că punctele de minim ating exact 0V fără distorsiuni de racordare ("crossover distortion") și fără zone moarte, ceea ce demonstrează eficiența includerii diodelor în bucla de reacție a primului amplificator operațional.

3.4.3.2 Domeniu de funcționare > amplitudine intrare maximă: S-a testat comportamentul circuitului la semnal mare pentru a determina limita superioară de funcționare (dynamic range). S-a aplicat un semnal de intrare cu amplitudine mare, care, amplificat cu 2, forțează ieșirea către tensiunile de alimentare (± 10 V).



Figure 25

Din grafic se observă că circuitul funcționează liniar până când tensiunea de ieșire atinge aproximativ 9.3 V, moment în care apare fenomenul de limitare (saturație) la nivelul șinei de alimentare a amplificatorului operațional. Având un câștig de 2, aceasta înseamnă că amplitudinea maximă a semnalului de intrare suportată este:

$$V_{in_max} = \frac{9.3\ V}{2} = 4.65\ V$$

Această valoare acoperă cu o marjă largă cerințele semnalului util provenit din etajele anterioare (de ordinul zecilor sau sutelor de mV), garantând funcționarea fără distorsiuni în regim normal.

4 Concluzii

4.1 Compararea rezultatelor obținute cu cerințele impuse

În urma simulărilor efectuate, performanțele fiecărui bloc funcțional au fost verificate în raport cu specificațiile inițiale. Tabelul de mai jos sintetizează această comparație:

Etaj	Parametru	Valoare Impusă (Target)	Valoare Obținută (Simulare)	Eroare Relativă / Observații
Etaj 1	Câștig (Gain)	9 V/V (19.08 dB)	9 V/V (19.08 dB)	0% (Exact prin combinarea rezistențelor)
(Amplificator)	Banda (BW)	>10 kHz	>10 MHz	Cerință îndeplinită cu marjă mare
	Liniaritate (THD)	<1%	<0.4%	Cerință îndeplinită
Etaj 2	Frecvența de tăiere (fc)	7.00 kHz	7.25 kHz	≈3.5%
(Filtru)	Factor de calitate (Q)	707	717	≈1.4%
	Câștig în bandă	1 V/V (0 dB)	1 V/V (0 dB)	0%
Etaj 3	Trepte de Câștig	8,10,12,14 dB	7.8,9.2,11.4,14.9 dB	Abateri mici cauzate de valorile discrete ale RG
(PGA)	Banda	>7 kHz	>1 MHz	Cerință îndeplinită
Etaj 4	Câștig	2 V/V	2 V/V	Confirmat prin panta funcției de transfer
(Redresor)	Tensiune Offset Ieșire	0 V (ideal)	≈1−2 mV	Neglijabil față de semnalul util

4.2 Explicații – Surse și cauze ale erorilor

Deși circuitul funcționează corect și respectă specificațiile majore, există mici discrepanțe între valorile teoretice calculate și cele obținute în simulare. Principalele surse ale acestor erori sunt:

1. Standardizarea componentelor pasive (Seriile E6/E12/E24)

Aceasta este cauza dominantă a erorilor de proiectare.

- Exemplu concret (Etajul 2 - Filtru): Valoarea calculată pentru rezistențe a fost de aproximativ 4.8 kΩ. Deoarece această valoare nu există în seriile uzuale, s-a ales valoarea standard cea mai apropiată, 4.7 kΩ (Seria E12). Această aproximare a dus la deplasarea frecvenței de tăiere de la 7 kHz la 7.25 kHz (o eroare de aprox. 3.5%).

- Soluție: Utilizarea rezistoarelor de precizie din seria E96 (1%) ar fi redus această eroare, dar ar fi crescut costul și complexitatea listei de materiale (BOM). Pentru aplicația curentă, eroarea este acceptabilă.

2. Parametrii reali ai Amplificatoarelor Operaționale (Non-idealități)

Simulările utilizează modele SPICE ale amplificatorului AD8065/AD8030 care includ imperfecțiuni reale:

- Tensiunea de Offset (Input Offset Voltage - V_{os}): Deși mică, această tensiune este amplificată de câștigul etajului. De exemplu, la etajul PGA (Etajul 3) sau Redresor (Etajul 4), am observat tensiuni reziduale la ieșire de ordinul milivolților (aprox 1.4 mV) chiar și când intrarea este nulă.

- Produsul Câștig-Bandă (Gain-Bandwidth Product - GBP): La frecvențe foarte înalte, câștigul în buclă deschisă al AO scade, afectând precizia amplificării. Totuși, deoarece banda proiectată (10 kHz) este mult sub banda amplificatorului (zeci de MHz), această eroare este neglijabilă în acest proiect.

3. Căderile de tensiune pe elementele de comutație

În etajul PGA, tranzistoarele NMOS utilizate ca switch-uri au o rezistență internă nenulă în starea ON ($R_{DS(on)}$). Această rezistență se înseriază cu rezistențele de câștig (R_G) modificând ușor valoarea reală a amplificării față de cea teoretică.

Concluzie generală asupra erorilor:

Erorile observate sunt sistematice (provin din alegerea componentelor) și se încadrează în limitele de toleranță uzuale pentru circuitele analogice discrete (±5%). Funcționalitatea sistemului nu este compromisă, iar interfața analogică este robustă și stabilă.