Aufgabe 1: Logische Schaltungen

Standardschaltnetze & Logikgatter – Formelsammlung & Übersicht

Multiplexer (MUX): Schaltet einen von 2^{n} Dateneingängen $\mathrm{e_i}$ anhand von n Steuersignalen S auf den Ausgang durch:


$$\mathrm{a} = \bigvee_{\mathrm{i}=0}^{2^{\mathrm{n}}-1} (\mathrm{m_i}(\mathrm{S}) \wedge \mathrm{e_i}) \quad \text{mit Mintermen } \mathrm{m_0} = \overline{\mathrm{S_1}}\,\overline{\mathrm{S_0}},\ \mathrm{m_1} = \overline{\mathrm{S_1}}\,\mathrm{S_0},\ \mathrm{m_2} = \mathrm{S_1}\,\overline{\mathrm{S_0}},\ \mathrm{m_3} = \mathrm{S_1}\,\mathrm{S_0}$$

Demultiplexer (DEMUX): Leitet ein Eingangssignal e gesteuert durch n Steuersignale S auf genau einen von 2^{n} Ausgängen $\mathrm{a_i}$ weiter: $\mathrm{a_i} = \mathrm{e} \wedge \mathrm{m_i}(\mathrm{S})$.

PLA (Programmable Logic Array): Zweistufige programmierbare Logik aus AND-Matrix (Produktterme) und OR-Matrix (Summenbildung).

Aufgabe 1: 4-zu-1 Multiplexer (MUX)

Betrachten Sie folgende Schaltung in *Digital* bzw. direkt im interaktiven Web-Simulator:



Simulator ↗

Interaktiver Multiplexer im Web (ohne Installation)

a) Formulieren Sie die Schaltung als Funktion:

$$\mathrm{a} = \mathrm{e_0}\overline{\mathrm{S_1}}\,\overline{\mathrm{S_0}} \vee \mathrm{e_1}\overline{\mathrm{S_1}}\,\mathrm{S_0} \vee \mathrm{e_2}\,\mathrm{S_1}\overline{\mathrm{S_0}} \vee \mathrm{e_3}\,\mathrm{S_1}\,\mathrm{S_0}$$

b) Ermitteln Sie einen Teil der Wertetabelle, indem Sie die fehlenden Werte in folgende Tabelle eintragen:


S_1	S_0	e_0	e_1	e_2	e_3	a
0	0	0	0	0	0	**0**
0	0	1	0	0	0	**1**
0	1	0	0	0	0	**0**
0	1	0	1	0	0	**1**
1	0	0	0	0	0	**0**
1	0	0	0	1	0	**1**
1	1	0	0	0	0	**0**
1	1	0	0	0	1	**1**

c) Wie heißt diese Schaltung?

Multiplexer (4-zu-1 Multiplexer / MUX)

Aufgabe 2: 1-zu-4 Demultiplexer (DEMUX)

Betrachten Sie folgende Schaltung in *Digital* bzw. direkt im interaktiven Web-Simulator:



Simulator ↗
Interaktiver Demultiplexer im Web (ohne Installation)

d) Formulieren Sie die Booleschen Funktionen für alle vier Ausgänge $\mathrm{a}_0, \mathrm{a}_1, \mathrm{a}_2, \mathrm{a}_3$ in Abhängigkeit von $\mathrm{e}, \mathrm{S}_1, \mathrm{S}_0$:

$$\mathrm{a}_0 = \mathrm{e} \wedge \overline{\mathrm{S}_1} \wedge \overline{\mathrm{S}_0}$$
$$\mathrm{a}_1 = \mathrm{e} \wedge \overline{\mathrm{S}_1} \wedge \mathrm{S}_0$$
$$\mathrm{a}_2 = \mathrm{e} \wedge \mathrm{S}_1 \wedge \overline{\mathrm{S}_0}$$
$$\mathrm{a}_3 = \mathrm{e} \wedge \mathrm{S}_1 \wedge \mathrm{S}_0$$

e) Ergänzen Sie die Wahrheitstabelle für die angegebenen Kombinationen:


S_1	S_0	e	a_0	a_1	a_2	a_3
0	0	1	**1**	**0**	**0**	**0**
0	1	1	**0**	**1**	**0**	**0**
1	0	1	**0**	**0**	**1**	**0**
1	1	1	**0**	**0**	**0**	**1**
0	1	0	**0**	**0**	**0**	**0**

f) Wie heißt diese Schaltung und welche Aufgabe erfüllt sie?

1-zu-4 Demultiplexer (DEMUX). Er schaltet ein einzelnes Dateneingangssignal e gesteuert durch Adressbits $(\mathrm{S}_1, \mathrm{S}_0)$ auf genau einen von vier Ausgängen.

Aufgabe 3: Schaltnetz-Analyse & Wahrheitstabelle

Betrachten Sie folgende Schaltung in *Digital* bzw. direkt im interaktiven Web-Simulator:



Simulator ↗
Interaktive Schaltnetz-Simulation im Web

g) Ermitteln Sie die Boolesche Funktion am Ausgang y in Abhängigkeit der Eingänge x_2, x_1, x_0:

$$y = ((x_2 \wedge \neg x_0) \wedge x_0) \vee ((x_1 \wedge \neg x_0) \vee x_0) = 0 \vee (x_1 \vee x_0) = x_1 \vee x_0$$

h) Füllen Sie die vollständige Wahrheitstabelle für alle $2^3 = 8$ Kombinationen aus:


x_2	x_1	x_0	y
0	0	0	**0**
0	0	1	**1**
0	1	0	**1**
0	1	1	**1**
1	0	0	**0**
1	0	1	**1**
1	1	0	**1**
1	1	1	**1**

i) Welcher Eingang ist für das Gesamtergebnis redundant und warum?

x_2 ist redundant. Im oberen Zweig gilt $(\neg x_0 \wedge x_0) = 0$ (Gesetz des Widerspruchs), wodurch der gesamte obere Pfad unabhängig von x_2 stets 0 liefert.

Aufgabe 4: Programmable Logic Array (PLA)

Betrachten Sie folgende Schaltung in *Digital* bzw. direkt im interaktiven Web-Simulator:



Simulator ↗
Interaktive PLA / MUX Simulation im Web

j) Lesen Sie aus der AND-Matrix die gebildeten Produktterme P_1, P_2, P_3 ab:

$$P_1 = x_1 \wedge \overline{x_0}, \quad P_2 = \overline{x_1} \wedge x_0, \quad P_3 = x_1 \wedge x_0$$

k) Geben Sie die Summenterme an den Ausgängen y_1, y_0 an:


$$y_1 = P_1 \vee P_3 = (x_1 \wedge \overline{x_0}) \vee (x_1 \wedge x_0) = x_1, \quad y_0 = P_1 \vee P_2 = x_1 \oplus x_0$$

l) Um welchen Schaltungstyp handelt es sich bei dieser zweistufigen Struktur?

PLA (Programmable Logic Array / Programmierbare Logikanordnung) mit programmierbarer AND- und OR-Matrix.

Aufgabe 5: Synchroner 3-Bit-Binärzähler

Betrachten Sie folgende Schaltung in *Digital* bzw. direkt im interaktiven Web-Simulator:



Simulator ↗
Interaktiver 3-Bit Synchronzähler im Web

m) Welche Eingangsbedingungen (Kombinatorik) müssen für das Kippen des k-ten Bits erfüllt sein?

Ein T-Flip-Flop bzw. D-Flip-Flop schaltet um, wenn alle niederwertigeren Bits auf 1 stehen ($\mathrm{T}_0 = 1$, $\mathrm{T}_1 = \mathrm{Q}_0$, $\mathrm{T}_2 = \mathrm{Q}_0 \wedge \mathrm{Q}_1$).

n) Geben Sie die Zustandsfolge $(\mathrm{Q}_2\mathrm{Q}_1\mathrm{Q}_0)$ ausgehend vom Zustand 000 für die ersten 5 Takte an:

$$000 \xrightarrow{\text{Takt}} 001 \xrightarrow{\text{Takt}} 010 \xrightarrow{\text{Takt}} 011 \xrightarrow{\text{Takt}} 100 \xrightarrow{\text{Takt}} 101$$

o) Wie unterscheidet sich dieser synchrone Zähler von einem asynchronen Ripple-Counter?

Beim synchronen Zähler liegt das Taktsignal zeitgleich an allen Flip-Flops an. Dadurch schalten alle Bits synchron um, und es treten keine kumulierten Gatterlaufzeiten (Ripple-Effekt) auf.